KR101765799B1 - 액정표시장치 및 그 구동방법 - Google Patents

Abstract

본발명은, 다수의 게이트배선과; 상기 다수의 게이트배선과 대응하고 평행하게 연장되는 다수의 공통배선과; 상기 다수의 게이트배선과 상기 다수의 공통배선을 제어하는 게이트제어신호를 생성하는 타이밍제어부와; 상기 게이트제어신호에 응답하여 상기 다수의 공통배선을 순차적으로 선택하고, 상기 선택된 공통배선에 1수평주기 마다 고전위전압과 저전위전압을 교번하여 갖는 교류공통전압을 공통전압으로서 출력하는 게이트구동부를 포함하는 액정표시장치를 제공한다.

Description

액정표시장치 및 그 구동방법{liquid crystal display device and method of driving the same}

본발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 액정표시장치 및 그 구동방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기전계발광소자 (OLED : organic light emitting diode)와 같은 여러 가지 평판표시장치(FPD : flat panel display)가 활용되고 있다.

여기서, 액정표시장치(1)는 도 1에 도시된 바와 같이, 액정패널(2)과, 구동회로부로서 타이밍제어부(3)와, 게이트구동부(4)와 데이터구동부(5)와, 공통전압공급부(6)를 포함할 수 있다.

액정패널(2)에는 다수의 데이터배선(DL)과 다수의 게이트배선(GL1, GL2,…)이 교차하여 다수의 화소(P)를 정의하고, 또한, 다수의 공통배선(CL1, CL2,…)이 다수의 게이트배선(GL1, GL2,…)과 평행하게 연장되어 있다.

도시하지는 않았으나, 박막트랜지스터는 다수의 게이트배선(GL1, GL2,…)과 다수의 데이터배선(DL) 각각의 교차부에 형성된다.

타이밍제어부(3)는, 게이트구동부(4)를 제어하기 위한 게이트제어신호(GS)와 데이터구동부(5)를 제어하기 위한 데이터제어신호(DS)를 생성한다.

또한, 게이트제어신호(GS)와 별개로 공통전압공급부(6)를 제어하기 위한 공통전압제어신호(CS)를 생성하여 공통전압공급부(6)에 전달한다.

도 2를 참조하여 설명한다. 도 2는 제 1 및 제 2 게이트배선(GL1, GL2)과 제 1 및 제 2 공통배선(CL1, CL2)에 인가되는 전압의 파형도이다.

도 2에 도시된 바와 같이, 제 1 및 제 2 게이트배선(GL1, GL2)이 순차적으로 선택되어 박막트랜지스터를 턴온시키는 하이레벨 게이트전압(Vgh)이 인가된다. 즉, 한 프레임(1F)기간 중 1수평기간(1H) 동안 하이레벨의 게이트전압(Vgh)이 인가되며, 그 외의 기간에는 박막트랜지스터를 턴오프시키는 로우레벨의 게이트전압(Vgl)이 인가된다.

이때, 제 1 및 제 2 공통배선(CL1, CL2)은 대응하는 게이트배선(GL1, GL2)에하이레벨의 게이트전압이 인가되는 기간과 무관하게 한 프레임 동안 일정한 전압을 유지하여야 한다. 구체적으로 예를 들면, 제 1 공통배선에는 정극성(+)의 공통전압이 한 프레임 동안 유지되고, 제 2 공통배선에는 부극성(-)의 공통전압이 한 프레임 동안 유지된다.

이는, 라인 인버젼 구동 방식을 위하여 제 1 및 제 2 공통배선(CL1, CL2)에 인가되는 공통전압의 극성을 반전시키고, 다음 프레임의 데이터가 출력되기 전까지 이를 유지해야 하기 때문이다.

즉, 라인 인버젼 방식을 위하여, 제 1 및 제 2 게이트배선(GL1, GL2)에 하이레벨의 게이트전압이 인가되는 기간과 무관하게 제 1 및 제 2 공통배선(CL1, CL2)에는 한 프레임 동안 공통전압의 극성을 유지하여야 한다.

따라서, 게이트제어신호(GS)와는 별개로 공통전압공급부(6)를 제어하기 위하별개의 제어신호(CS)를 생성하여야 한다.

이에 따라, 공통전압제어신호(CS) 생성을 위한 부품의 수가 증가하게 되어 생산비가 증가하는 문제점이 있으며, 도 3에 도시된 바와 같이, 설계시 부품의 증가에 의한 공간이 필요하게 되는 바, 네로우 베젤(narrow bezel)을 구현하는데 어려운 점이 있다.

또한, 공통전압 인버젼을 지원하는 IC(integrated chip)가 필요함에 따라 게이트구동부(4)를 제어하는 클럭과는 별개의 제어신호가 필요한 문제점이 있다.

또한, 라인 인버젼 구동을 위하여 공통전압의 극성을 정극성(+)에서 부극성(-)으로 1수평주기마다 반전시켜야 하는 바, 공통전압의 극성 반전에 의한 소비전류가 증가하는 문제점이 있다.

공통전압공급부를 제어하기 위한 별도의 제어신호 없이, 게이트제어신호에 응답하여 공통전압공급부를 구동하는 액정표시장치 및 그 구동방법을 제공하는데 그 과제가 있다.

또한, 공통전압공급부를 구성하기 위한 부품수를 감소하여 네로우 베젤을 효율적으로 달성할 수 있으며, 라인 인버젼 방식을 위하여 공통전압의 극성 반전 없이, 교류로 인가되는 전압을 이용하는 바, 소비전력을 절감할 수 있는 액정표시장치 및 그 구동방법을 제공하는데 그 과제가 있다.

전술한 바와 같은 과제를 달성하기 위해, 본발명은, 다수의 게이트배선과; 상기 다수의 게이트배선과 대응하고 평행하게 연장되는 다수의 공통배선과; 상기 다수의 게이트배선과 상기 다수의 공통배선을 제어하는 게이트제어신호를 생성하는 타이밍제어부와; 상기 게이트제어신호에 응답하여 상기 다수의 공통배선을 순차적으로 선택하고, 상기 선택된 공통배선에 1수평주기 마다 고전위전압과 저전위전압을 교번하여 갖는 교류공통전압을 공통전압으로서 출력하는 게이트구동부를 포함하는 액정표시장치를 제공한다.

상기 게이트구동부는 다음 프레임의 스캔시까지 상기 다수의 공통배선에 접지전압을 상기 공통전압으로서 출력한다.

상기 게이트구동부는, 상기 게이트제어신호에 응답하여 상기 다수의 게이트배선을 순차적으로 선택하고, 상기 선택된 게이트배선에 게이트전압을 출력하는 게이트전압공급부와, 상기 게이트제어신호에 응답하여 상기 다수의 공통배선을 순차적으로 선택하고, 상기 선택된 공통배선에 상기 공통전압을 출력하는 공통전압공급부를 포함한다.

상기 공통전압공급부는, 상기 게이트하이전압에 대응하여 상기 다수의 공통배선에 순차적으로 상기 교류공통전압을 출력하는 버퍼부와, 상기 게이트하이전압을 승압하는 부트스트래핑부를 포함한다.

상기 공통전압공급부는 제 1 내지 제 6 트랜지스터와, 제 1 및 제 2 커패시터와, 게이트스타트펄스와 게이트로우전압과과 게이트쉬프트클럭과 상기 게이트전압공급부로부터 전달되는 제 1 신호와 상기 교류공통전압과 상기 접지전압을 각각 전달 받는 단자와 상기 공통전압을 출력하는 단자를 포함하고, 상기 게이트스타트펄스를 전달 받는 단자는 상기 제 1 트랜지스터의 게이트전극 및 드레인전극과, 상기 제 4 트랜지스터의 게이트전극과 연결되고, 상기 게이트쉬프트클럭을 전달 받는 단자는 상기 제 3 트랜지스터의 드레인전극과 연결되고, 상기 제 1 신호를 전달 받는 단자는 상기 제 2 및 제 6 트랜지스터의 게이트전극과 연결되고, 상기 게이트로우전압을 전달 받는 단자는 상기 제 2 및 제 4 트랜지스터의 소스전극과 상기 제 2 커패시터의 제 2 전극과 연결되고, 상기 교류공통전압을 전달 받는 단자는 상기 제 5 트랜지스터의 드레인 전극과 연결되고, 상기 접지전압을 전달 받는 단자는 상기 제 6 트랜지스터의 소스전극과 연결되고, 상기 공통전압을 출력하는 단자는 상기 제 5 트랜지스터의 소스전극과 상기 제 6 트랜지스터의 드레인전극과 연결되고, 상기 제 1 트랜지스터의 소스전극은 상기 제 2 트랜지스터의 드레인전극과 상기 제 3 트랜지스터의 게이트전극과 상기 제 1 커패시터의 제 1 전극과 연결되고, 상기 제 3 트랜지스터의 소스전극은 상기 제 4 트랜지스터의 드레인전극과 상기 제 1 커패시터의 제 2 전극과 연결된다.

다수의 게이트배선과 상기 다수의 게이트배선과 대응하고 평행하게 연장되는 다수의 공통배선에 공통전압을 출력하는 액정표시장치 구동방법에 있어서, 게이트제어신호를 생성하는 단계와; 상기 게이트제어신호에 응답하여 상기 다수의 공통배선을 순차적으로 선택하는 단계와; 상기 선택된 공통배선에 1수평주기 마다 고전위전압과 저전위전압을 교번하여 갖는 교류공통전압을 상기 공통전압으로서 출력하는 단계를 포함하는 액정표시장치 구동방법을 제공한다.

상기 다수의 공통배선에 다음 프레임의 스캔시까지 접지전압을 상기 공통전압으로서 출력한다.

상기 게이트제어신호에 응답하여 상기 다수의 게이트배선을 순차적으로 선택하고, 상기 선택된 게이트배선에 게이트하이전압을 출력하는 단계를 더욱 포함한다.

상기 교류공통전압을 상기 공통전압으로서 출력하는 단계는, 상기 게이트하이전압을 승압하는 단계와; 상기 승압된 게이트하이전압의 출력에 대응하여 상기 다수의 공통배선에 순차적으로 상기 교류공통전압을 출력하는 단계를 포함한다.

게이트제어신호에 응답하여 공통전압공급부를 구동하는 바, 공통전압공급부를 제어하기 위한 별도의 제어신호를 생성하지 않아도 된다. 이에 따라, 공통전압공급부를 구성하기 위한 부품수를 감소 할 수 있는 바, 생산비가 절감되고 네로우 베젤을 효율적으로 달성 할 수 있다.

또한, 라인 인버젼 구동 방식을 위하여, 공통전압의 극성의 반전 없이 교류로 인가되는 전압을 이용하는 바, 소비전력을 감소 할 수 있는 효과를 제공한다.

도 1은 종래 액정표시장치를 나타낸 개략적인 단면도.
도 2는 종래 액정표시장치에서 라인 인버젼 방식을 구동하기 위하여 인가한공통전압의 파형도.
도 3은 종래 공통전압공급부의 설계 단면도.
도 4는 본발명의 실시예에 따른 액정표시장치를 개략적으로 나타낸 단면도.
도 5는 본발명의 실시예에 따른 게이트구동부를 개략적으로 나타낸 단면도.
도 6a 및 도 6b는 라인 인버젼 구동시 액정패널에 나타나는 데이터의 극성을 나타낸 도면.
도 7은 라인 인버젼 구동시 인가되는 데이터전압과 공통전압의 파형도.
도 8은 본발명의 실시예에 따라 제 1 및 제 2 게이트배선과 제 1 및 제 2 공통배선에 인가되는 전압을 일예로서 도시한 파형도.
도 9는 본발명의 실시예에 따른 게이트전압공급부의 내부회로도.
도 10은 본발명의 실시예에 따른 공통전압공급부의 내부 회로도.
도 11a는 본발명의 실시예에 따라 제 1 게이트배선과 제 1 공통배선에 인가되는 전압을 일예로서 도시한 파형도.
도 11b는 본발명의 실시예에 따라 제 2 게이트배선과 제 2 공통배선에 인가되는 전압을 일예로서 도시한 파형도.
도 12는 본발명의 실시예에 따른 공통전압공급부의 버퍼부의 전류 흐름도를 개략적으로 나타낸 도면.
도 13은 본발명의 실시예에 따른 공통전압공급부의 부트스트래핑부의 전류 흐름도를 개략적으로 나타낸 도면.
도 14는 본발명의 실시예에 따른 공통전압공급부의 설계 단면도.

이하, 도면을 참조하여 본발명의 실시예를 설명한다.

도 4는 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.

도시한 바와 같이, 본발명의 실시예에 따른 액정표시장치(100)는 액정패널(200)과 구동회로부(1000)와, 백라이트(800)를 포함한다.

액정패널(200)에는, 제 1 방향 예를 들면 행방향으로 다수의 게이트배선(GL1 내지 GLn)이 연장되어 있다. 그리고, 제 1 방향과 교차하는 제 2 방향 예를 들면 열 방향으로 다수의 데이터배선(DL1 내지 DLm)이 연장되어 있다. 이와 같이 서로 교차하는 다수의 게이트배선(GL1 내지 GLn)과 다수의 데이터배선(DL1 내지 DLm)은 매트릭스(matrix) 형태로 배치된 다수의 화소(P)를 정의한다.

각 화소(P)는, 박막트랜지스터(T)와, 액정커패시터(Clc)와, 스토리지커패시터(Cst)를 포함한다.

박막트랜지스터(T)는 다수의 게이트배선(GL1 내지 GLn)과 다수의 데이터배선(DL1 내지 DLm) 각각의 교차부에 형성된다. 화소전극(미도시)은 박막트랜지스터(T)와 연결되어 있다. 한편, 화소전극에 대응하여 공통전극(미도시)이 형성된다. 화소전극에 데이터전압이 인가되고, 공통전극에 공통전압이 인가되면, 이들 사이에 전기장이 형성되어 액정을 구동하게 된다. 화소전극과 공통전극 그리고 이들 전극 사이에 위치하는 액정은 액정커패시터(Clc)를 구성하게 된다. 한편, 각 화소(P)에는, 스토리지커패시터(Cst)가 더욱 구성되며, 이는 화소전극에 인가된 데이터전압을 다음 프레임까지 저장하는 역할을 하게 된다.

각 화소(P)는, 예를 들면, 적색(red), 녹색(green), 청색(blue)을 표시하는 R, G, B 부화소로 구성될 수 있다. 즉, 서로 이웃하는 R, G, B 부화소는, 영상표시의 단위인 화소(P)를 구성하게 된다.

또한, 다수의 공통배선(CL1 내지 CLn)이 다수의 게이트배선(GL1 내지 GLn)과 평행하게 연장되어 있다. 다수의 공통배선(CL1 내지 CLn)은 액정커패시터(Clc)를 구성하는 공통전극(미도시) 및 스토리지커패시터(Cst)에 공통적으로 접속된다.

백라이트(800)는, 빛을 액정패널(200)에 공급하는 역할을 하게 된다. 백라이트(800)의 광원으로, 냉음극형광램프(Cold Cathode Fluorescent Lamp : CCFL), 외부전극형광램프(External Electrode Fluorescent Lamp : EEFL), 발광다이오드(Light Emitting Diode : LED) 등이 사용될 수 있다.

구동회로부(1000)는, 타이밍제어부(300)와, 게이트구동부(400)와, 데이터구동부(500)와, 감마전압공급부(600)와, 전원발생부(700)와, 교류전압공급부(710)를 포함할 수 있다.

여기서, 타이밍제어부(300)는, TV시스템이나 비디오카드와 같은 외부시스템으로부터 영상데이터(RGB)와, 수직동기신호(Vsync)와 수평동기신호(Hsync)와 클럭신호(CLK)와 데이터인에이블신호(DE) 등의 제어신호(TCS)를 입력 받게 된다. 한편, 도시하지는 않았지만, 이와 같은 신호들은, 타이밍제어부(300)에 구성된 인터페이스(interface)를 통해 입력될 수 있다.

타이밍제어부(300)는, 입력된 제어신호(TCS)를 사용하여, 게이트구동부(400)를 제어하기 위한 게이트제어신호(GCS)와 데이터구동부(500)를 제어하기 위한 데이터제어신호(DCS)를 생성한다.

게이트제어신호(GCS)는, 게이트스타트펄스(Gate Start Pulse : GSP), 게이트쉬프트클럭(Gate Shift Clock : GSC), 게이트출력인에이블신호(Gate Output Enable : GOE) 등을 포함한다.

데이터제어신호(DCS)는 소스스타트펄스(Source Start Pulse : SSP), 소스샘플링클럭(Source Sampling Clock : SSC), 소스출력인에이블신호(Source Output Enable : SOE), 극성신호(Polarity : POL) 등을 포함할 수 있다.

게이트스타트펄스(GSP)는 1수직(vertical) 기간 중에서 화면의 시작 라인 즉, 첫 번째 라인을 알려주는 역할을 하고, 게이트쉬프트클럭(GSC)은 액정패널(200)의 화소(P)에 구성된 박막트랜지스터(T)가 온(on) 되는 시간을 지정해준다. 또한, 게이트출력인에이블신호(GOE)는 게이트구동부(400)의 출력을 제어하는 역할을 한다.

그리고, 소스스타트펄스(SSP)는 1수평(horizontal) 기간 중에서 데이터의 시작점 즉, 첫 번째 화소(P)를 알려주는 역할을 하고, 소스샘플링클럭(SSC)은 상승, 하강 에지(edge)에 기준하여 데이터를 래치(latch)하는 역할을 한다. 또한, 소스출력인에블신호(SOE)는 데이터구동부(500)의 출력을 제어하는 역할을 하며, 극성신호(POL)는 액정패널(200)의 데이터전압을 정극성(+) 또는 부극성(-)으로 구동하기 위해 극성을 알려주는 신호이다.

또한, 타이밍제어부(300)는, 외부의 시스템으로부터 영상데이터(RGB)를 전달받고, 이를 정렬하여 데이터구동부(500)에 전달하게 된다.

감마전압공급부(600)는, 전원발생부(700)로부터 발생되는 고전위전압과 저전위전압을 분압하여 감마전압(Vgamma)을 생성하고, 이를 데이터구동부(500)에 공급한다.

데이터구동부(500)는, 타이밍제어부(300)로부터 공급되는 데이터제어신호(DCS)와 영상데이터(RGB)에 응답하여, 데이터전압을 다수의 데이터배선(DL1 내지 DLm)에 공급하게 된다. 즉, 감마전압(Vgamma)을 사용하여, 영상데이터(RGB)에 대응되는 데이터전압을 생성하고, 생성된 데이터전압을 대응하는 데이터배선(DL1 내지 DLm)에 공급한다.

전원발생부(700)는, 액정표시장치(100)를 구동함에 있어 필요한 다양한 구동전압들을 생성하게 된다. 예를 들면, 타이밍제어부(300)와 데이터구동부(500)와 게이트구동부(400)에 공급되는 전원전압과, 게이트구동부(400)에 공급되는 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 등을 생성하게 된다.

교류전압공급부(710)는, 게이트구동부(400)에 공급되는 교류공통전압(Vcom_AC)과 접지전압(GV)을 생성한다. 여기서, 교류공통전압(Vcom_AC)은 일정 기간마다 예를 들면 1수평기간(1H)마다 고전위전압와 저전위전압을 교번적으로 갖는다.

먼저, 게이트구동부(400)는, 게이트전압공급부(410)와, 공통전압공급부(420)를 포함할 수 있다.

여기서, 게이트구동부(400)의 게이트전압공급부(410)는, 타이밍제어부(300)로부터 공급되는 게이트제어신호(GCS)에 응답하여, 다수의 게이트배선(GL1 내지 GLn)을 순차적으로 스캔(scan)한다. 예를 들면, 매 프레임(frame) 동안 다수의 게이트배선(GL1 내지 GLn)을 순차적으로 선택하고, 선택된 게이트배선(GL1 내지 GLn)에 대해 박막트랜지스터(T)를 턴온 시키는 예를 들면, 게이트하이전압(Vgh)을 출력하게 된다 한편, 다음 프레임의 스캔시까지는 게이트배선(GL1 내지 GLn)에 박막트랜지스터(T)를 턴오프(turn off)시키는 예를 들면, 게이트로우전압(Vgl)이 공급되어, 박막트랜지스터(T)는 턴오프 상태를 유지하게 된다.

이하, 설명의 편의를 위하여, 박막트랜지스터(T)는 게이트하이전압(Vgh)에 의해 턴온 되고, 게이트로우전압(Vgl)에 의해 턴오프 되는 것을 예로 들어서 설명한다.

게이트구동부(400)의 공통전압공급부(420)는, 게이트전압공급부(410)의 구동에 동기화하여 다수의 공통배선(CL1 내지 CLn)에 공통전압을 순차적으로 인가한다.

구체적으로 설명하면, 공통전압공급부(420)는, 타이밍제어부(300)로부터 공급되는 게이트제어신호(GCS)에 응답하여, 다수의 공통배선(CL1 내지 CLn)을 순차적으로 스캔한다. 예를 들면, 매 프레임 동안 다수의 공통배선(CL1 내지 CLn)을 순차적으로 선택하고, 선택된 공통배선(CL1 내지 CLn)에 대해 교류공통전압(Vcom_AC)을 출력하게 된다. 교류공통전압(Vcom_AC)에 의해, 해당 행라인에 위치하는 공통전극(미도시)에는 고전위전압 또는 저전위전압의 공통전압이 인가된다.

또한, 교류공통전압(Vcom_AC)이 인가된 후, 다음 프레임의 스캔시까지는 공통배선(CL1 내지 CLn)에 접지전압(GV)이 출력된다.

이에 따라, 공통전압공급부(420)는 게이트제어신호(GCS)에 응답하여 공통전압을 다수의 공통배선(CL1 내지 CLn)에 공급하는 바, 공통전압공급부(420)를 제어하기 위한 별도의 제어신호 없이, 다수의 공통배선(CL1 내지 CLn)에 공통전압을 인가할 수 있다.

이하, 도 5를 더욱 참조하여, 게이트구동부(400)의 구성의 연결관계에 대해서 살펴본다.

도 5는 본발명의 실시예에 따른 게이트구동부(400)의 구성의 일예를 도시한 도면으로서, 제 1 게이트배선(GL1)과 제 1 공통배선(CL1)을 일예로서 함께 도시한 도면이다.

도 5에 도시된 바와 같이, 공통전압공급부(420)는 게이트전압공급부(410)와 연결되어 있다.

이는, 공통전압공급부(420)는 게이트전압공급부(410)에 동기화하여 구동되는 바, 게이트전압공급부(410)로부터 게이트배선(GL1)을 구동하는 신호를 예를 들면, 게이트스타트펄스(GSP), 게이트로우전압(Vgl) 등을 전달 받기 위함이다. 게이트전압공급부(410)로부터 전달 받는 신호는 차후에 보다 상세하게 설명한다.

이때, 제 1 공통배선(CL1)은 공통전압공급부(420)와 연결된다.

제 1 게이트배선(GL1)은 게이트전압공급부(410)와 연결된다. 여기서, 게이트전압공급부(410)와 공통전압공급부(420)를 연결하는 배선에서 분기되어 제 1 공통배선(CL1)과 평행하게 연장된다. 즉, 제 1 게이트배선(GL1)은 게이트전압공급부(410)와는 전기적 신호를 전달 받으나, 공통전압공급부(420)로부터는 전기적 신호를 전달 받지 않는다.

이하, 도 6a 내지 도 7을 더욱 참조하여, 본발명의 실시예에 따른 액정표시장치(100)의 구동방법에 대해서 보다 상세하게 설명한다.

도 6a 및 도 6b는 라인 인버젼 구동 방식으로 액정패널(200)을 구동할 경우, 액정패널(200)에 나타나는 데이터 극성을 일예로서 도시한 도면이고, 도 7은 도 6a 및 도 6b의 데이터 극성에 대응하는 데이터전압과 공통전압에 대한 파형도이다.

먼저, 도 6a 및 도 6b를 참조하여 라인 인버젼(line inversion) 구동방식에 대해서 설명한다.

인버젼 구동방식은, 액정패널(200)을 구동할 때 발생하는 내부 액정의 열화를 방지하고, 화상의 표시 품질을 향상시키기 위하여 일정한 단위로 데이터전압 및 공통전압의 극성을 반전하여 구동하는 방식을 말한다. 이러한 인버젼 구동방식은 극성이 반전되는 단위에 따라 프레임 인버젼(frame inversion) 방식, 컬럼 인버젼(column inversion) 방식, 도트 인버젼(dot inversion) 방식 등으로 구분된다.

도 6a 및 도 6b에 도시된 바와 같이, 라인 인버젼 구동방식은, 매 행라인 마다 정극성(+)의 데이터와 부극성(-)의 데이터가 교번하여 나타나고, 매 프레임 마다 데이터 극성이 반전된다.

구체적으로 설명하면, 첫 번째 프레임(도 6a)의 첫 번째 행라인에 정극성(+)의 데이터가 출력되면, 두 번째 행라인에는 부극성(-)의 데이터가 출력된다.

두 번째 프레임(도 6b)에서는, 첫 번째 프레임(도 4a)에 인가된 데이터 극성이 반전된 데이터가 출력된다.

이때, 라인 인버젼 구동 방식을 위하여, 도 7에 도시된 바와 같이, 1수평기간(1H) 마다 극성이 서로 반전된 데이터전압(Vdata)과 공통전압(Vcom)을 인가한다. 또한, 데이터전압(Vdata)과 공통전압(Vcom)의 극성을 1 수평기간(1H)마다 반전하여 액정패널(200)에 출력한다.

구체적으로 예를 들면, 제 1 수평기간(H1) 동안, 제 1 게이트배선(도 4의 GL1)에 게이트하이전압(Vgh)이 인가되면, 해당 행라인에 위치하는 화소(도 4의 P)에는 공통전압(Vcom)을 기준으로 부극성(-)의 데이터전압(Vdata)이 전달된다. 이때, 제 1 공통배선(도 4의 CL1)에 인가되는 공통전압(Vcom)은 정극성(+)의 값을 갖는다.

제 2 수평기간(H2) 동안, 제 2 게이트배선(도 4의 GL2)에 게이트하이전압(Vgh)이 인가되면, 해당 행라인에 위치하는 화소(도 4의 P)에는 공통전압(Vcom)을 기준으로 정극성(+)의 데이터전압(Vdata)이 전달된다. 이때, 제 2 공통배선(도 4의 CL2)에 인가되는 공통전압(Vcom)은 부극성(-)의 값을 갖는다.

즉, 라인 인버젼 구동을 위하여, 데이터전압(Vdata)뿐만 아니라, 다수의 공통배선(도 4의 CL1 내지 CLn)에 전달되는 공통전압(Vcom)도 1수평기간(1H)마다 극성을 반전 시킨다.

데이터전압(Vdata)의 극성과 함께 공통전압(Vcom)의 극성도 반전시킴으로써, 공통전압(Vcom)을 기준으로 데이터전압(Vdata)의 극성만을 반전시킬 때보다, 소비전력을 절감할 수 있는 효과가 있다. 또한, 고정된 공통전압(Vcom)의 인가함으로써 발생하는 표시 영상의 잔상을 개선할 수 있는 효과가 있다.

여기서, 전술한 바와 같이, 본발명의 실시예에 따른 공통전압공급부(420)는, 게이트제어신호(도 4의 GCS)에 응답하여 다수의 공통배선(도 4의 CL1 내지 CLn)에 순차적으로 공통전압(Vcom)을 인가한다.

또한, 공통전압공급부(420)는, 액정패널(도 4의 200)을 예를 들면, 라인 인버젼으로 구동하기 위하여, 공통전압(Vcom)의 극성을 일정 기간, 예를 들면 1 수평기간(1H) 마다 반전하여 다수의 공통배선(도 4의 CL1 내지 CLn)에 공급한다.

즉, 공통전압공급부(420)는 전원발생부(700)로부터 전달 받은 교류공통전압(Vcom_AC) 및 접지전압(GV)과, 타이밍제어부(300)로부터 게이트제어신호(GCS)에 응답하여 다수의 공통배선(CL1 내지 CLn)에 순차적으로 고전위전압 또는 저전위전압의 교번하여 인가함으로써 공통전압(Vcom)을 출력한다. 이에 따라, 공통전압(Vcom)의 극성 반전 없이도 라인 인버젼 구동 방식의 효과를 얻을 수 있다.

이하, 도 8을 참조하여 보다 상세하게 설명한다.

도 8은 본발명의 실시예에 따른 제 1 및 제 2 게이트배선과 제 1 및 제 2 공통배선에 인가되는 게이트전압과 공통전압의 파형도를 일예로서 도시한 도면이다.

먼저, 도 8에 도시된 바와 같이, 공통전압공급부(도 4의 420)는 일정한 주기로 고전위전압(HV)과 저전위전압(LV)을 교번적으로 갖는 교류공통전압(Vcom_AC)을 전달 받는다.

교류공통전압(Vcom_AC)은 예를 들면, 1수평주기(1H)로 고전위전압(HV)과 저전위전압(LV)를 교번하여 갖는다.

또한, 교류공통전압(Vcom_AC)는 예를 들면, 게이트쉬프트클럭(미도시)에 동기화 될 수 있다. 구체적으로 설명하면, 교류공통전압(Vcom_AC)의 상승 또는 하강 에지(edge)부분은 게이트쉬프트클럭(미도시)의 상승 또는 하강(또는, 하강 또는 상승) 에지에 대응 될 수 있다. 이에 따라, 다수의 게이트배선(도 4의 GL1 내지 GLn)에 순차적으로 게이트전압이 인가될 때, 대응하는 공통배선(도 4의 CL1 내지 CLn)에 일정 주기로 고전위전압(HV)과 저전위전압(LV)을 교번하여 인가할 수 있다.

또한, 공통전압공급부(도 4의 420)는, 일정한 값을 갖는 접지전압(GV)을 전달 받는다. 접지전압(GV)은 예를 들면, 0V의 값을 가질 수 있다.

이하, 설명의 편의를 위하여, NMOS트랜지스터를 예를 들어서 게이트전압(Vgh, Vgl)과 공통전압(Vcom)의 파형도를 설명한다.

먼저, 제 1 게이트배선(GL1)과 제 2 게이트배선(GL2)은 순차적으로 선택되어, 게이트하이전압(Vgh)이 순차적으로 인가된다. 이에 따라, 제 1 게이트배선(GL1)과 제 2 게이트배선(GL2)에 해당하는 화소(도 4의 P)의 박막트랜지스터(도 4의 T)는 순차적으로 턴온된다.

또한, 제 1 게이트배선(GL1)에 게이트하이전압(Vgh)이 전달 된 후, 즉 1수평기간(1H)이후, 다음 프레임의 스캔시까지 게이트로우전압(Vgl)이 전달 된다. 이에 따라, 제 1 게이트배선(GL1)에 해당하는 박막트랜지스터(도 4의 T)는 턴오프 된다.

마찬가지로, 제 2 게이트배선(GL2)에 게이트하이전압(Vgh)이 전달 된 후, 즉 2 수평기간(2H)이후, 다음 프레임의 스캔시까지 게이트로우전압(Vgl)이 전달 된다. 이에 따라, 제 2 게이트배선(GL2)에 해당하는 박막트랜지스터(도 4의 T)는 턴오프 된다.

이때, 제 1 게이트배선(GL1) 및 제 2 게이트배선(GL2)에 순차적으로 게이트하이전압(Vgh)이 인가 될 때, 이에 동기 되어 제 1 공통배선(CL1) 및 제 2 공통배선(CL2)에는 순차적으로 교류공통전압(Vcom_AC)이 인가된다.

또한, 제 1 게이트배선(GL1) 및 제 2 게이트배선(GL2)에 게이트로우전압(Vgl)이 인가 될 때, 제 1 공통배선(CL1) 및 제 2 공통배선(CL2)에는 접지전압(GV)이 인가된다. 즉, 다음 프레임의 스캔시까지 제 1 공통배선(CL1)과 제 2 공통배선(CL2)에는 접지전압(GV)이 출력된다.

즉, 제 1 게이트배선(GL1) 및 제 2 게이트배선(GL2)을 순차적으로 선택하는 스캔 신호에 동기화하여 제 1 공통배선(CL1) 및 제 2 공통배선(CL2)을 순차적으로 선택하고, 교류공통전압(Vcom_AC)를 출력한다.

구체적으로 예를 들면, 게이트제어신호(도 4의 GCS)에 응답하여 제 1 게이트배선(GL1)이 선택될 때, 제 1 공통배선(CL1)도 선택된다. 즉, 제 1 게이트배선(GL1)을 선택하는 스캔 신호에 의해 제 1 공통배선(CL1)도 선택된다. 이때, 제 1 게이트배선(GL1)에 게이트하이전압(Vgh) 인가되고, 제 1 공통배선(CL1)에는 교류공통전압(Vcom_AC) 값 중 고전위전압(HV)이 공통전압(Vcom)으로서 출력된다.

마찬가지로, 게이트제어신호(도 4의 GCS)에 응답하여 제 2 게이트배선(GL2)이 선택될 때, 제 2 공통배선(CL2)도 선택된다. 즉, 제 2 게이트배선(GL2)을 선택하는 스캔 신호에 의해 제 2 공통배선(CL2)도 선택된다. 이때, 제 2 게이트배선(GL2)에 게이트하이전압(Vgh)이 인가되고, 제 2 공통배선(CL2)에는 교류공통전압(Vcom_AC) 값 중 저전위전압(LV)이 공통전압(Vcom)으로서 출력된다.

이에 따라, 1수평주기(1H) 마다, 제 1 및 제 2 공통배선(CL1, CL2)에 인가되는 공통전압(Vcom)이 고전위전압(HV)에서 저전위전압(LV)으로 교번됨으로써, 라인 인버젼 구동을 할 수 있다. 예를 들면, 고전위전압(HV)은 정극성(+)의 공통전압(Vcom)에 대응되고, 저전위전압(LV)은 부극성(-)의 공통전압(Vcom)에 대응될 수 있다. 이에 따라, 공통전압(Vcom)의 극성 반전 없이도 라인 인버젼 방식으로 구동될 수 있다.

한편, 제 1 게이트배선(GL1)에 게이트로우전압(Vgl)이 인가될 때, 제 1 공통배선(CL1)에는 접지전압(GV)이 출력된다. 이에 따라, 제 1 공통배선(CL1)의 공통전압(Vcom)은 고전위전압(HV)에서 접지전압(GV)의 값 예를 들면 0V의 값으로 된다. 접지전압(GV)은 다음 프레임의 스캔시까지 제 1 공통배선(CL1)에 출력된다.

마찬가지로, 제 2 게이트배선(GL2)에 게이트로우전압(Vgl)이 인가되면, 제 2 공통배선(CL2)에는 접지전압(GV)이 출력된다. 이에 따라, 제 2 공통배선(CL2)의 공통전압(Vcom)은 저전위전압(LV)에서 접지전압(GV) 값으로 된다. 접지전압(GV)은 다음 프레임의 스캔시까지 제 2 공통배선(CL2)에 출력된다.

여기서, 한 프레임 동안 제 1 및 제 2 공통배선(CL1, CL2)에 인가되는 공통전압(Vcom)을 교류공통전압(Vcom_AC)에서 접지전압(GV)으로 바뀌더라도 영상 표시에는 영향을 미치지 않는다.

이는, 제 1 및 제 2 공통배선(CL1, CL2)에 인가되는 공통전압(Vcom)을 교류공통전압(Vcom_AC)에서 접지전압(GV)으로 바뀌더라도 화소전극의 데이터전압(Vdata)과 공통전압(Vcom)의 차이값은 일정하게 유지되기 때문이다.

구체적으로 설명하면, 화소전극에 데이터전압(도 5의 Vdata)이 인가되고, 공통전극에 공통전압(Vcom)이 인가되면, 이들 사이에 전기장이 형성되어 액정을 구동하여, 계조를 구현하게 된다. 다시 말하면, 화소전극의 데이터전압(Vdata)과 공통전극의 공통전압(Vcom)의 전압차에 의해 형성되는 전계에 의하여 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 영상을 표시하게 된다.

박막트랜지스터(도3의 T)가 턴온되면, 액정커패시터(Clc) 및 스토리지커패시터(Cst)는 화소전극의 데이터전압(Vdata)과 공통전극의 공통전압(Vcom)의 차전압을 충전한다. 이어서, 박막트랜지스터(도 4의 T)가 턴오프 되면 화소전극이 플로팅(floating) 상태가 되어 액정커패시터(Clc) 및 스토리지커패시터(Cst)는 충전된 전압을 홀딩(holding)한다. 이때, 제 1 및 제 2 공통배선(CL1, CL2)의 공통전압(Vcom)을 접지전압(GV)으로 감소시키거나 증가시키면, 플로팅 상태의 화소전극의 데이터전압(Vdata)이 감소되거나 증가하게 된다.

이에 따라, 한 프레임 동안 공통전극의 공통전압(Vcom)과 화소전극의 데이터전압(Vdata)의 차전압은 일정하게 유지된다. 따라서, 공통전압(Vcom)과 데이터전압(Vdata)의 차전압에 의해 계조가 구현되는 바, 공통전압(Vcom)과 데이터전압(Vdata)의 차전압은 일정하게 유지되므로 영상 표시에는 영향을 미치지 않게 된다.

이하, 도 9 및 도 10을 참조하여,본발명의 실시예에 따른 게이트구동부(400)의 내부회로도에 대해서 보다 상세하게 설명한다.

도 9는 본발명의 실시예에 따른 게이트전압공급부(410)의 내부회로도이고, 도 10은 본발명의 실시예에 따른 공통전압공급부(420)의 내부회로도이다.

먼저, 도 9에 도시된 바와 같이, 게이트전압공급부(410)는 제 1 내지 제 13 게이트트랜지스터(GT1 내지 GT13)와, 제 1 내지 제 3 게이트커패시터(GC1 내지 GC3)을 포함할 수 있다.

제 1 게이트트랜지스터(GT1)의 게이트전극과 드레인전극으로 게이트스타트펄스(GSP)를 전달 받는 단자와 연결되어 있고, 제 2 게이트트랜지스터(GT1)의 게이트전극에는 게이트하이전압(Vgh)를 전달 받는 단자와 연결되어 있고, 제 3 게이트트랜지스터(GT3)의 게이트전극에는 초기화신호 즉, 리셋신호(Reset)를 전달 받는 단자와 연결되어 있으며, 제 3, 4, 7, 9, 11, 13 게이트트랜지스터(GT3, GT4, GT7, GT9, GT11, GT13)의 소스전극에는 게이트로우전압(Vgl)을 전달 받는 단자와 연결되어 있다.

제 5 게이트트랜지스터(GT5)의 드레인전극과, 제 6 게이트트랜지스터(GT6) 및 제 8 게이트트랜지스터(GT8)의 게이트전극에는 게이트쉬프트클럭(GSC)을 전달 받는 단자와 연결된다.

여기서, 게이트스타트펄스(GSP)와 게이트쉬프트클럭(GSC)과, 게이트로우전압(Vgl)과, 도시하지는 않았으나, 게이트전압공급부(410)로부터 생성된 제 1 신호(차후에 보다 상세하게 설명한다)가 공통전압공급부(420)로 전달된다.

이하, 도 10을 참조하여, 본발명의 실시예에 따른 공통전압공급부(420)의 내부회로도에 대해서 보다 상세하게 설명한다.

도 10에 도시한 바와 같이, 공통전압공급부(420)는 제 1 내지 제 6 트랜지스터(T1 내지 T6)와 제 1 및 제 2 커패시터(C1, C2)를 포함할 수 있다.

여기서, 제 1 내지 제 4 트랜지스터(T1 내지 T4)와 제 1 및 제 2 커패시터(C1, C2)는 게이트전압을 승압하는 부트스트래핑부(421)를 구성하고, 제 5 및 제 6 트랜지스터는 게이트전압에 대응하여 공통전압(Vcom)을 출력하는 버퍼부(422)를 구성한다.

이때, 제 1 내지 제 6 트랜지스터(T1 내지 T6)는 NMOS트랜지스터를 예를 들어서 설명한다.

먼저, 각 구성의 연결관계에 대해서 설명한다.

제 1 트랜지스터(T1)의 게이트전극은 제 4 트랜지스터(T4)의 게이트전극과 연결된다.

제 1 트랜지스터(T1)의 드레인전극 및 게이트전극은 게이트스타트펄스(GSP)를 인가 받는 단자와 연결되고, 제 1 트랜지스터(T1)의 소스전극은 제 3 및 제 5 트랜지스터(T3, T5)의 게이트전극과 제 1 커패시터(C1)의 제 1 전극과 연결되고, 제 2 트랜지스터(T2)의 드레인전극과 연결된다.

제 2 트랜지스터(T2)의 게이트전극은 제 6 트랜지스터(T6)의 게이트전극과 연결되며, 도시하지는 않았으나, 게이트전압공급부(410)로부터 전달 받은 제 1 신호에 대응하여 온-오프 된다.

여기서, 게이터전압공급부(410)로부터 전달 되는 제 1 신호는, 예를 들면, Q노드(Q)의 전압이 승압되는 2클럭 기간 이외에 제 6 트랜지스터 및 제 2 트랜지스터를 턴온하는 신호일 수 있다.

제 2 트랜지스터(T2)의 소스전극은 게이트로우전압(Vgl)을 인가 받는 단자 및 제 4 트랜지스터(T4)의 소스전극과 제 2 커패시터(C2)의 제 2 전극과 연결된다.

제 3 트랜지스터(T3)의 드레인전극은 게이트쉬프트클럭(GSC) 신호를 전달 받는 단자와 연결되고, 제 3 트랜지스터(T3)의 소스전극은 제 4 트랜지스터(T4)의 드레인전극 및 제 1 커패시터(C1)의 제 2 전극과 연결된다.

제 4 트랜지스터(T4)의 소스전극은 게이트로우전압(Vgl)을 인가 받는 단자 및 제 2 커패시터(C2)의 제 2 전극과 연결된다.

제 5 트랜지스터(T5)의 드레인전극은 교류공통전압(Vcom_AC)을 전달 받는 단자와 연결되며, 제 5 트랜지스터(T5)의 소스전극은 제 6 트랜지스터(T6)의 드레인전극 및 공통전압(Vcom)의 출력단자와 연결된다.

제 6 트랜지스터(T6)의 드레인전극은 공통전압(Vcom)의 출력단자와 연결되고, 제 6 트랜지스터(T6)의 소스전극은 접지전압(GV)을 출력하는 단자와 연결된다.

제 1 커패시터의 제 2 전극과 제 2 커패시터의 제 1 전극은 연결된다.

이하, 도 11a 및 도 11b를 더욱 참조하여 본발명의 실시예에 따른 공통전압공급부(420)에 대해서 보다 상세하게 설명한다.

도 11a 및 도 11b는 본발명의 실시예에 따라 제 1 및 제 2 게이트배선과 제 1 및 제 2 공통배선에 인가한 전압의 파형도를 일예로서 도시한 도면이다.

먼저, 전술한 바와 같이, 본발명의 실시예에서는 다수의 공통배선(도 4의 CL1 내지 CLn)은 게어트제어신호(도 4의 GCS)에 응답하여 순차적으로 선택되고, 선택된 공통배선(도 4의 CL1 내지 CLn)에 교류공통전압(도 4의 Vcom_AC)이 출력된다.

즉, 턴온의 게이트전압 예를 들면 게이트쉬프트클럭(GSC)에 의해 해당하는 공통배선(도 4의 CL1 내지 CLn)이 선택되어 교류공통전압(도 4의 Vcom_AC)이 인가된다. 또한, 다음 프레임의 스캔시까지는 턴오프의 게이트전압 예를 들면 게이트로우전압(Vgl)이 전달되면, 공통배선(도 4의 CL1 내지 CLn)에는 접지전압(도 4의 GV)이 출력된다.

도 11a를 참조하여 구체적으로 예를 들면, 제 1 공통배선(CL1)은 제 1 게이트배선(GL1)이 선택될 때, 교류공통전압(Vcom_AC)에서 고전위전압(HV)이 공통전압(Vcom)으로서 출력된다. 즉, 제 1 게이트배선(GL1)에 게이트하이전압(Vgh)이 인가될 때, 고전위전압(HV)이 제 1 공통배선(CL1)에 출력된다.

또한, 제 1 게이트배선(GL1)에 턴오프 전압 예를 들면 게이트로우전압(Vgl)이 인가되면, 제 1 공통배선(CL1)에는 접지전압(GV)이 출력된다.

여기서, Q노드(Q)의 전압은, 스캔신호를 안정적으로 제 1 공통배선(CL1)에 출력하기 위하여, 2클럭(clock) 기간 동안 스캔신호를 부트스트래핑(bootstraping)을 통하여 승압한 전압이다.

구체적으로 예를 들면, 제 1 게이트배선(GL1)과 제 1 공통배선(CL1)이 선택되는 클럭 이전의 한 클럭과, 제 1 게이트배선(GL1)과 제 1 공통배선(CL1)이 선택되는 클럭 동안 스캔신호가 예를 들면 2배로 승압되어 Q노드(Q)에 충전된다.

첫 번째 클럭 동안, 게이트하이전압(Vgh)인 약 10V의 값이 Q노드(Q)에 충전되고, 부트스트래핑을 통하여, 두 번째 클럭에서 약 20V로 Q노드(Q)에 충전됨으로써, Q노드(Q)의 전압은 제 1 공통배선(CL1)을 선택하기 위한 스캔신호로써 이용된다.

이를 통하여, 제 1 공통배선(CL1)을 선택하기 위한 스캔신호를 안정적으로 출력함으로써, 교류공통전압(Vcom_AC)를 효율적으로 제 1 공통배선(CL1)에 출력할 수 있다.

이하, 도 11b를 참조하여 구체적으로 예를 들면, 제 2 공통배선(CL2)은 제 2 게이트배선(GL2)이 선택될 때, 교류공통전압(Vcom_AC)에서 저전위전압(LV)이 공통전압(Vcom)으로서 출력된다. 즉, 제 2 게이트배선(GL2)에 게이트하이전압(Vgh)이 인가될 때, 저전위전압(LV)이 제 2 공통배선(CL2)에 출력된다.

또한, 제 2 게이트배선(GL2)에 턴오프 전압 예를 들면 게이트로우전압(Vgl)이 인가되면, 제 2 공통배선(CL2)에는 접지전압(GV)이 출력된다.

전술한 바와 같이, Q노드(Q)의 전압은, 제 2 공통배선(CL2)를 선택하기 위한 스캔신호를 안정적으로 출력하기 위하여, 2클럭 기간 동안 스캔신호 예를 들면, 게이트하이전압(Vgh)을 부트스트래핑을 통하여 승압한 전압이다.

구체적으로 예를 들면, 제 2 게이트배선(GL2)과 제 2 공통배선(CL2)이 선택되는 클럭 이전의 한 클럭과, 제 2 게이트배선(GL2)과 제 2 공통배선(CL2)이 선택되는 클럭 동안 게이트하이전압(Vgh)은 예를 들면 2배로 승압된다.

첫 번째 클럭 동안, 게이트하이전압(Vgh)인 약 10V의 값이 Q노드(Q)에 충전되고, 부트스트래핑을 통하여, 두 번째 클럭에서 약 20V로 Q노드(Q)에 충전됨으로써, Q노드(Q)의 전압은 제 2 공통배선(CL2)을 선택하기 위한 스캔신호로써 이용된다.

이를 통하여, 제 1 공통배선(CL1)을 선택하기 위한 스캔신호를 안정적으로 출력함으로써, 교류공통전압(Vcom_AC)를 효율적으로 제 2 공통배선(CL2)에 출력할 수 있다.

즉, 본발명의 실시예에서는 제 1 공통배선(CL1) 및 제 2 공통배선(CL2)은 예를 들면 게이트하이전압(Vgh)에 동기화되어 선택되고, 교류공통전압(Vcom_AC)을 대응하는 공통배선(CL1 및 CL2)에 출력한다.

이하, 도 12 및 도 13을 더욱 참조하여, 버퍼부(422)와 부트스트래핑부(421)의 구동에 대해서 보다 상세하게 설명한다.

도 12는 버퍼부(422)의 전류 흐름을 도시한 도면이고, 도 13은 부트스트래핑부(421)의 전류 흐름을 도시한 도면이다.

먼저, 버퍼부(422)는 게이트전압에 응답하여 선택된 공통배선(도 4의 CL1 내지 CLn)에 공통전압(Vcom)을 출력한다.

구체적으로 설명하면, 게이트하이전압(Vgh)이 승압되는 2클럭 동안, 제 5 트랜지스터(T5)는 턴온 되고, 이때의 전류는 교류공통전압(Vcom_AC)을 인가 받는 단자 및 제 5 트랜지스터(T5)를 통과하여 공통전압(Vcom)의 출력단자로 흐른다(제 1 방향). 여기서, 게이트하이전압(Vgh)이 출력 될 때, 대응하는 공통배선(도 4의 CL1 내지 CLn)에 교류공통전압(Vcom_AC)이 공통전압(Vcom)으로서 출력된다. 이때, 제 6 트랜지스터(T6)은 턴오프 된다.

한편, 게이트하이전압(Vgh)이 승압되지 않는 구간, 즉 2클럭 이외의 기간 동안은 제 6 트랜지스터(T6)가 턴온되고, 이때의 전류 방향은 공통전압(Vcom) 출력단자에서부터 접지전압(GV)을 출력하는 단자로 흐르게 된다(제 2 방향). 이에 따라, 공통전압(Vcom)으로서 접지전압(GV)이 출력된다. 이때, 제 5 트랜지스터(T5)는 턴오프 된다.

즉, 게이트하이전압(Vgh)이 승압되는 2 클럭 동안은 제 5 트랜지스터(T5)가 턴온되어 교류공통전압(Vcom_AC)이 공통전압(Vcom)의 출력단자에 출력되고, 그 외의 기간 동안에는 제 6 트랜지스터(T6)가 턴온되어 접지전압(GV)이 공통전압(Vcom)으로서 출력된다.

부트스트래핑부(421)는, 스캔신호를 부트스트래핑(boost traping) 하여 스캔신호의 전압을 상승시켜 버퍼부(422)에 전달한다. 즉, 스캔신호를 안정적으로 버퍼부(422)에 출력하기 위하여, 부트스트래핑을 통하여 스캔신호의 전압을 승압한다.

예를 들면, 교류공통전압(Vcom)은 게이트하이전압(Vgh)에 동기화하여, 제 1 및 제 2 공통배선(CL1, CL2)에 순차적으로 인가되는 바, 부트스트래핑부(421)는 게이트하이전압(Vgh)을 승압하여 스캔신호로서 버퍼부(422)에 전달한다.

구체적으로 예를 들면, 부트스트래핑부(421)는, 교류공통전압(Vcom_AC)이 공통전압(Vcom) 출력단자에 출력되는 2클럭 동안에 구동되어 스캔신호를 승압하고, 그 외의 기간에는 구동되지 않는다. 즉, 2 클럭 동안 Q노드(Q)에 충전되는 전압을 예를 들면 2배로 승압하게 된다.

여기서, 첫 번째 클럭 동안, 제 1 트랜지스터(T1)와, 제 3 트랜지스터(T3)와, 제 4 트랜지스터(T4)가 턴온되고, 제 2 트랜지스터(T2)는 턴오프 된다.

이에 따라, 전류 흐름의 방향은, 제 1 방향과 같이, 제 1 트랜지스터(T1)를 통과하여 제 1 커패시터(C1)에 충전되고, 이때, Q노드(Q)의 전압은 약 10V 충전된다(도 11 참조).

두 번째 클럭 동안, 제 3 트랜지스터(T3)만 턴온되고, 나머지 트랜지스터(T1, T2, T4)는 턴오프 된다. 이에 따라, 전류 흐름의 방향은 제 2 방향과 같이, 제 3 트랜지스터(T3)를 통과하여 제 2 커패시터(C2)에 10V의 전압이 충전된다. 이때, 제 1 커패시터(C1)는 플로팅 상태가 되는 바, 제 2 커패시터(C2)의 전압이 10V로 증가됨으로써, Q노드(Q)의 전압이 20V로 승압하게 된다. 즉, 제 1 커패시터(C1)의 제 2 전극이 제2 커패시터(C2)의 영향으로 10V 더 증가되고, 이에 따라 제 1 커패시터(C1)의 제 1 전극의 전압도 10V 더 증가됨으로써, Q노드(Q)의 전압은 20V로 승압된다.

이에 따라, 다수의 공통배선(도 4의 CL1 내지 CLn)에 스캔신호 예를 들면 게이트하이전압(Vgh)을 안정적으로 출력할 수 있다.

설명의 편의를 위하여 NMOS트랜지스터를 예를 들어서 설명하였으나, PMOS트랜지스터를 사용할 수 있음은 당업자에게 자명하다.

전술한 바와 같이, 본발명의 실시예에서는 공통전압공급부(420)를 제어하기 위한 별도의 제어신호 없이, 게이트제어신호(도 4의 GCS)에 응답하여 다수의 공통배선(도 4의 CL1 내지 CLn)을 순차적으로 선택하고 공통전압(Vcom)을 출력함으로써 라인 인버젼 방식을 구동할 수 있다.

따라서, 게이트구동부(400)에 부트스트래핑부(421)와 버퍼부(422)를 추가적으로 구성함으로써 공통전압을 공급하는 기능을 구현할 수 있다.

이에 따라, 종래에는 도 3과 같이, 공통전압구동부를 설계하기 위하여 가로 방향으로 0.9mm의 공간이 필요하였다면, 본발명에서는 도 14와 같이 0.51mm의 공간으로 공통전압공급부(420)를 설계할 수 있다. 이는 게이트제어신호(도 4의 GCS)를 공통전압공급부(420)의 제어신호로 이용하기 때문에, 일반적인 게이트구동부에 부트스트래핑부(421)와 버퍼부(422)만을 추가로 구성함으로써 공통전압을 공급할 수 있기 때문이다. 이와 같은 설계로 생산성이 증가되고 생산비가 절감되는 효과를 제공 할 수 있으며, 네로우 베젤(narrow bezel)구현에 효과적이다.

또한, 공통전압(Vcom)의 라인 인버젼 방식을 구동하기 위하여 공통전압(Vcom)의 극성을 반전하는 것이 아니라, 교류공통전압(Vcom_AC)을 이용하여 라인 인버젼 구동 효과를 이루는 바, 극성 반전시 발생하는 소비전력을 감소하는 효과가 있다.

전술한 본발명의 실시예는 본발명의 일예로서, 본발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본발명의 변형을 포함한다.

100 : 액정표시장치 200 : 액정패널
400 : 게이트구동부 410 : 게이트전압공급부 420: 공통전압공급부
Vcom_AC : 교류공통전압 GV : 접지전압
HV : 교류공통전압의 고전위전압 LV : 교류공통전압의 저전위전압
Vgh : 게이트하이전압 Vgl : 게이트로우전압

Claims (9)

1. 다수의 게이트배선과;
   상기 다수의 게이트배선과 대응하고 평행하게 연장되는 다수의 공통배선과;
   게이트제어신호를 생성하는 타이밍제어부와;
   수평주기 단위로 교번하여 고전위전압과 저전위전압을 갖는 교류공통전압을 입력받고,
   상기 게이트제어신호에 응답하여 상기 다수의 게이트배선을 상기 수평주기 단위로 순차적으로 선택하고, 게이트하이전압을 상기 선택된 게이트배선에 출력하며,
   상기 게이트제어신호에 응답하여 상기 다수의 공통배선을 순차적으로 선택하고, 상기 선택된 공통배선에 대응되는 상기 고전위전압이나 저전위전압을 공통전압으로서 출력하며,
   상기 선택된 공통배선에 대응되는 상기 고전위전압이나 저전위전압의 공통전압을 출력한 후 다음 프레임의 스캔시까지 상기 고전위전압과 저전위전압 사이의 접지전압을 출력하는 게이트구동부를 포함하는
   액정표시장치.
   
   
2. 삭제
3. 제 1 항에 있어서,
   상기 게이트구동부는,
   상기 게이트제어신호에 응답하여 상기 다수의 게이트배선을 순차적으로 선택하고, 상기 선택된 게이트배선에 상기 게이트하이전압을 출력하는 게이트전압공급부와,
   상기 게이트제어신호에 응답하여 상기 다수의 공통배선을 순차적으로 선택하고, 상기 선택된 공통배선에 상기 공통전압을 출력하는 공통전압공급부를 포함하는
   액정표시장치.
   
4. 제 3 항에 있어서,
   상기 공통전압공급부는,
   상기 게이트하이전압의 출력에 동기하여 대응하는 공통배선에 상기 교류공통전압을 출력하는 버퍼부와,
   상기 버퍼부에 출력되는 스캔신호의 전압을 승압하는 부트스트래핑부를 포함하고,
   상기 버퍼부는 상기 승압된 스캔신호에 응답하여 상기 교류공통전압을 출력하는
   액정표시장치.
   
5. 제 4 항에 있어서,
   상기 공통전압공급부는 제 1 내지 제 6 트랜지스터와, 제 1 및 제 2 커패시터와, 게이트스타트펄스와 게이트로우전압과 게이트쉬프트클럭과 상기 게이트전압공급부로부터 전달되는 제 1 신호와 상기 교류공통전압과 상기 접지전압을 각각 전달 받는 단자와 상기 공통전압을 출력하는 단자를 포함하고,
   상기 제 1 내지 제 4 트랜지스터와 상기 제 1 및 제 2 커패시터는 상기 부트스트래핑부를 구성하고, 상기 제 5 및 제 6 트랜지스터는 상기 버퍼부를 구성하며,
   상기 게이트스타트펄스를 전달 받는 단자는 상기 제 1 트랜지스터의 게이트전극 및 드레인전극과, 상기 제 4 트랜지스터의 게이트전극과 연결되고,
   상기 게이트쉬프트클럭을 전달 받는 단자는 상기 제 3 트랜지스터의 드레인전극과 연결되고,
   상기 제 1 신호를 전달 받는 단자는 상기 제 2 및 제 6 트랜지스터의 게이트전극과 연결되고,
   상기 게이트로우전압을 전달 받는 단자는 상기 제 2 및 제 4 트랜지스터의 소스전극과 상기 제 2 커패시터의 제 2 전극과 연결되고,
   상기 교류공통전압을 전달 받는 단자는 상기 제 5 트랜지스터의 드레인 전극과 연결되고,
   상기 접지전압을 전달 받는 단자는 상기 제 6 트랜지스터의 소스전극과 연결되고,
   상기 공통전압을 출력하는 단자는 상기 제 5 트랜지스터의 소스전극과 상기 제 6 트랜지스터의 드레인전극과 연결되고,
   상기 제 1 트랜지스터의 소스전극은 상기 제 2 트랜지스터의 드레인전극과 상기 제 3 트랜지스터의 게이트전극과 상기 제 1 커패시터의 제 1 전극과 연결되고,
   상기 제 3 트랜지스터의 소스전극은 상기 제 4 트랜지스터의 드레인전극과 상기 제 1 커패시터의 제 2 전극과 연결되는
   액정표시장치.
   
6. 다수의 게이트배선과 상기 다수의 게이트배선과 대응하고 평행하게 연장되는 다수의 공통배선에 공통전압을 출력하는 액정표시장치 구동방법에 있어서,
   타이밍제어부에서 게이트제어신호를 생성하는 단계와;
   게이트구동부에서, 수평주기 단위로 교번하여 고전위전압과 저전위전압을 갖는 교류공통전압을 입력받는 단계와;
   상기 게이트구동부에서,
   상기 게이트제어신호에 응답하여 상기 다수의 게이트배선을 상기 수평주기 단위로 순차적으로 선택하고, 게이트하이전압을 상기 선택된 게이트배선에 출력하며,
   상기 게이트제어신호에 응답하여 상기 다수의 공통배선을 순차적으로 선택하고,상기 선택된 공통배선에 대응되는 상기 고전위전압이나 저전위전압을 상기 공통전압으로서 출력하는 단계와;
   상기 게이트구동부에서, 상기 선택된 공통배선에 대응되는 상기 고전위전압이나 저전위전압의 공통전압을 출력한 후 다음 프레임의 스캔시까지 상기 고전위전압과 저전위전압 사이의 접지전압을 출력하는 단계를 포함하는
   액정표시장치 구동방법.
   
   
7. 삭제
8. 삭제
9. 제 6 항에 있어서,
   상기 교류공통전압을 상기 공통전압으로서 출력하는 단계는,
   상기 공통배선을 선택하기 위한 스캔신호를 승압하는 단계와;
   상기 승압된 스캔신호에 응답하여 상기 선택된 공통배선에 상기 교류공통전압을 출력하는 단계를 포함하는
   액정표시장치 구동방법.

Images