CN103404028A - 高速高压多路复用器 - Google Patents

高速高压多路复用器 Download PDF

Info

Publication number
CN103404028A
CN103404028A CN2012800102292A CN201280010229A CN103404028A CN 103404028 A CN103404028 A CN 103404028A CN 2012800102292 A CN2012800102292 A CN 2012800102292A CN 201280010229 A CN201280010229 A CN 201280010229A CN 103404028 A CN103404028 A CN 103404028A
Authority
CN
China
Prior art keywords
switch
coupled
signal
lead
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800102292A
Other languages
English (en)
Other versions
CN103404028B (zh
Inventor
S·史露娜卡拉苏
R·E·西摩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103404028A publication Critical patent/CN103404028A/zh
Application granted granted Critical
Publication of CN103404028B publication Critical patent/CN103404028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了使用具有多个信道的多路复用器（304）数字化多个模拟输入信号（IN1至INN）中的一个选定信号。每个信道与至少一个模拟输入信号（IN1至INN）相关联并与一对选择信号（SEL1-B至SELN-B）相关联。每个信道包括具有输入端子（IN1至INN）、输出端子（OUT）和升压NMOS开关（Q4-1至Q4-N）的单元（402-1至402-N）。使来自每对选择信号的第一选择信号有效，以便将每个单元的输入和输出端子解耦。当使来自每对选择信号的第一选择信号有效时，在非采样或转换阶段期间同样对升压电容器（COUT）充电。然后使与所选模拟输入信号相关联的第二选择信号有效，以便将与所选模拟输入信号相关联的单元的输入和输出端子耦合在一起，并且提供存储在升压电容器上的电压给相关联的升压NMOS开关。然后数字化所选模拟输入信号的一部分。

Description

高速高压多路复用器
技术领域
本发明总体涉及多路复用器，并更具体地涉及通常与模拟数字转换器（ADC）一起使用的高速高压多路复用器。
背景技术
图1和图2示出了常规的多信道数据转换器系统100。系统100一般包括：多路复用器（MUX）102；模拟数字转换器（ADC）104，其可以例如是以250k个样本每秒（SPS）的速度操作的逐次逼近型寄存器（SAR）ADC；升压逻辑106；以及选择逻辑108。通常，多路复用器102接收若干模拟输入信号IN1至INN，以便向ADC104提供多路复用的模拟信号，所述模拟信号被ADC104转换成数字输出信号DOUT。升压逻辑106和选择逻辑108一般基于采样信号SAMPLE（使用选择信号SEL1至SELN）执行模拟输入信号IN1至INN的交叉存取（interleaving）。多路复用器102（其可在图2中更详细地看出）一般包含单元202-1至202-N（其中每个对应于多路复用器102的一个信道）。每个单元202-1至202-N一般分别包括开关S1-1至S5-1到S1-N至S5-N、电容器C1至CN、晶体管Q1-1至Q3-1到Q1-N至Q3-N（其一般均是NMOS晶体管）以及传输门204-1/206-1至204-N/206-N。
多路复用器102的操作（在图2中更详细地示出）一般取决于样本信号SAMPLE的相位。最初，通过使选择信号SEL1-A至SELN-A无效并使选择信号SEL1-B至SELN-B有效，电容器C1至CN被充电到正压轨HPVDD上的电压。在电容器C1至CN充电之后并且作为示例，如果假设选定信道1（单元202-1），则使选择信号SEL1-A有效，同时使SEL1-B（以及SEL2-A/SEL2B至SELN-A/SELN-B）无效。这允许在采样瞬间来自输入信号IN1的电压加上存储在电容器C1上的电压（即+15V）最初被施加到开关Q1-1和Q2-1的栅极上。随着施加升压电压，在采样瞬间的输入信号的IN1电压通过开关Q1-1和传输门204-1被传送到开关Q2-1和传输门206-1上（其一般执行与开关Q1-1和传输门204-1相同的功能）。一般提供开关Q2-1/Q3-1至Q2-N/Q3-N和传输门206-1从而减少串扰，因为这些组件一般消除输入和输出之间的寄生电容。
虽然单元202-1至202-N一般减少串扰（部分由于通过开关Q3-1至Q3-N提供的接地），但其存在一些缺点。亦即，开关Q2-1至Q2-N的重复可能有问题。因为大量的开关Q1-1/Q2-1至Ql-N/Q2-N被用于减少高频操作时的输入电阻，所以这些开关占用相当大量的面积。此外，这些串联开关Q1-1/Q2-1至Q1-N/Q2-N限制了ADC104的操作速度。因此，需要改进的多路复用器。
在美国专利6,404,237；7,064,599；7,268,610和7,471,135以及美国专利公开2002/0175740中描述了常规电路的一些示例。
发明内容
一个示例实施例提供一种设备，其包括：负电压轨；正电压轨；多个多路复用器单元，其中每个多路复用器单元由多个选择信号中的至少一个控制，并且其中当控制信号无效时禁用每个多路复用器单元，并且其中每个多路复用器单元包括：输入端子；输出端子；开关网络，其耦合到负电压轨；以及升压开关，其耦合到输入端子、输出端子和开关网络；以及升压电路，其耦合到每个多路复用器单元的输出端子、每个多路复用器单元的开关网络和正电压轨，其中升压电路由控制信号控制。
在一个示例性实施例中，该升压电路进一步包括：第一开关，其耦合到正电压轨和每个多路复用器单元的开关网络，其中当控制信号有效时激活第一开关；第二开关，其耦合到接地端和每个多路复用器单元的输出端子，其中当控制信号有效时激活第二开关；以及电容器，其耦合在第一开关与第二开关之间。
在一个示例性实施例中，每个升压开关进一步包括NMOS晶体管，所述NMOS晶体管在其源极处耦合到其输入端子，在其漏极处耦合到其输出端子并且在其栅极处耦合到其开关网络。
在一个示例性实施例中，每个开关网络进一步包括：第三开关，其耦合到其NMOS晶体管的源极；第四开关，其耦合在第三开关与其输出端子之间；第五开关，其耦合到在第三开关与第四开关之间的节点，并耦合到接地端；第六开关，其耦合在负电压轨与其NMOS晶体管的栅极之间；以及第七开关，其耦合在第一开关与其NMOS晶体管的栅极之间。
在一个示例性实施例中，该设备的输入范围是+/-12V、+/-10V、+/-5V、0V至10V和0V至5V。
在一个示例性实施例中，该负电压轨具有约-15V的电压。
在一个示例性实施例中，每个多路复用器单元进一步包括传输门，所述传输门耦合在其输出端子与升压电路之间。
在一个示例性实施例中，提供一种设备。该设备包括：负电压轨；正电压轨；多路复用器，其具有多个多路复用器单元，其中每个多路复用器单元由多组选择信号中的至少一组控制，并且其中每个多路复用器单元包括：输入端子；输出端子；开关网络，其耦合到负电压轨；以及升压开关，其耦合到输入端子、输出端子和开关网络；以及升压电路，其耦合到每个多路复用器单元的输出端子、每个多路复用器单元的开关网络和正电压轨，其中升压电路由控制信号控制；模拟数字转换器（ADC），其耦合到每个多路复用器单元的输出端子，其中ADC在采样阶段期间采样来自多路复用器的输出信号并且在转换阶段期间执行转换，并且其中在转换阶段期间禁用每个多路复用器单元。
在一个示例性实施例中，该升压电路进一步包括：第一开关，其耦合到正电压轨和每个多路复用器单元的开关网络；第二开关，其耦合到接地端和每个多路复用器单元的输出端子，其中当在至少一部分采样阶段期间使控制信号有效时激活第一开关和第二开关；以及电容器，其耦合在第一开关与第二开关之间。
在一个示例性实施例中，每组选择信号进一步包括第一选择信号和第二选择信号。
在一个示例性实施例中，每个升压开关进一步包括NMOS晶体管，所述NMOS晶体管在其源极处耦合到其输入端子，在其漏极处耦合到其输出端子并且在其栅极处耦合到其开关网络。
在一个示例性实施例中，每个开关网络进一步包括：第三开关，其耦合到其NMOS晶体管的源极，并且第三开关由其选择信号组的第一选择信号控制；第四开关，其耦合在第三开关与其输出端子之间，并且第四开关由其选择信号组的第一选择信号控制；第五开关，其耦合到在第三开关与第四开关之间的节点并耦合到接地端，其中第五开关由其选择信号组的第二选择信号控制；第六开关，其耦合在负电压轨与其NMOS晶体管的栅极之间，其中第六开关由其选择信号组的第二选择信号控制；以及第七开关，其耦合在第一开关与其NMOS晶体管的栅极之间，其中第七开关由其选择信号组的第一选择信号控制。
在一个示例性实施例中，该第一、第二、第三、第四、第五、第六和第七开关是CMOS开关。
在一个示例性实施例中，该设备进一步包括在转换阶段期间使多组选择信号中的每组无效的升压逻辑。
在一个示例性实施例中，提供一种通过使用具有多个信道的多路复用器来数字化多个模拟输入信号的至少一部分选定模拟输入信号的方法。每个信道与模拟输入信号中的至少一个相关联并且与一对选择信号相关联，并且其中每个信道包括具有输入端子、输出端子和升压NMOS开关的单元。该方法包括：使来自每对选择信号的第一选择信号有效，从而将每个单元的输入端子和输出端子解耦；当来自每对选择信号的第一选择信号有效时，在采样阶段的初始部分期间对升压电容器充电；使与选定模拟输入信号相关联的第二选择信号有效，以便将与选定模拟输入信号相关联的单元的输入端子和输出端子耦合到一起，并提供存储在升压电容器上的电压给相关联的升压NMOS开关；以及数字化所述选定模拟输入信号的部分。
在一个示例性实施例中，使第一选择信号有效的步骤进一步包括激活耦合到在每个单元中的输入端子和输出端子之间的节点上的开关，以便使每个单元中的节点接地。
附图说明
参考附图描述了示例性实施例，其中：
图1示出常规系统的示例；
图2示出图1的多路复用器（MUX）的示例；
图3示出示例性系统；以及
图4-6示出图3的多路复用器的示例。
具体实施方式
图3示出系统300的示例。该系统300一般具有+/-12V、+/-10V、+/-5V、0V至10V以及0V至5V的输入范围，并且在系统300中，多路复用器（MUX）304和升压逻辑302一般代替系统100的多路复用器102和升压逻辑106。正如多路复用器102，多路复用器304（其示例可在图4-6中更详细地看出并且其分别被标记为304-A、304-B和304-C）一般包含单元402-1至402-N、501-1至502-N或602-1至602-N；然而，每个多路复用器304-A、304-B和304-C也包括升压电路404（图4）。该升压电路404可减少升压电容器的数量（其被提供在每个单元202-1至202-N中）。
在图4所示的多路复用器304-A的实施方式中，单元402-1至402-N一般包括开关S6-1至S10-1到S6-N至S10-N（其可以是CMOS开关）以及升压开关Q4-1至Q4-N（其可以是NMOS晶体管）。升压电路404一般包括开关S11和S12（其可以是CMOS开关）以及升压电容器COUT，并且由采样充电信号SAMCH（其一般由升压逻辑302提供并且一般在非采样阶段或转换阶段期间发生）控制。假设（例如）与单元402-1相关联的信道被选定，则其输入信号IN1可在采样时钟信号SAMPLE的采样阶段期间被发送到ADC104。在该示例中非采样阶段或转换阶段期间，使选择信号SEL1-B至SELN-B有效，同时使选择信号SEL1-A至SELN-A无效。这驱动开关S8-1至S8-N将每个单元402-1至402-N的输入与输出之间的节点接地，并且驱动开关S9-1至S9-N将开关Q4-1至Q4-N的栅极耦合到负电压轨HMVDD（从而通常确保开关Q4-1至Q4-N是断开的）。此外，开关S11和S12由采样充电信号SAMCH（其一般由升压逻辑302提供）驱动，从而允许升压电容器COUT被充电到正电压轨HPVDD上的电压（即+15V）。一旦升压电容器COUT被充电到该电压（即+15V），则采样充电信号SAMCH禁用开关S11和S12，同时使选择信号SEL1-A（在该示例中）有效并且使选择信号SEL1-B至SELN-B无效。使选择信号SEL1-A有效将驱动开关S6-1、S7-1和S10-1，以便单元402-1的输出和输入端子通过开关S7-1和S6-1耦合到一起。此外，升压电容器COUT的顶板被耦合到开关Q4-1的栅极上，这允许在采样瞬间来自输入信号IN1的电压加上存储在电容器C1上的电压（即+15V）被施加到开关Q4-1的栅极上。因此，在采样瞬间来自输入信号IN1的电压可以作为多路复用器304的输出信号OUT被提供给ADC104。然后，在转换阶段期间，使选择信号SEL1-A/SEL1-B至SELN-A/SELN-B无效。如果通过选择逻辑108选择，则该相同过程随后可应用于每个单元402-2至402-4。
如图所示，多路复用器304可提供许多与多路复用器102相同的益处，但不具有相同的缺点。在多路复用器304中，每个信道或每个单元（即402-1）的开关（即Q4-1）的数量被减少，这减少了多路复用器304相比多路复用器102所占用的面积，并且不限制ADC104的速度。此外，因为开关S8-1至S8-N在转换阶段期间和采样阶段期间使每个单元402-1至402-N的输入和输出端子之间的节点接地（对于未选定的信道或单元），所以减少了串扰。此外，由于采用了升压电路404，所以可减少升压电容器（其通常占用相当大量的面积）的数量。
图5示出了以与多路复用器304-A类似的方式操作的多路复用器304-B的另一种实施方式。在单元502-1至502-N的配置中，多路复用器304-A和304-B之间的差异一般在于已经去除开关S7-1至S7-N和S8-1至S8-N并且已经包括传输门504-1至504-N。在该配置中，升压电容器COUT的底板被耦合到每个传输门504-1至504-N上（在“去除”端子处），而不是每个单元（如多路复用器304-A）的输出端子上。与多路复用器102相比，这一般减少低频下的串扰。此外，传输门504-1至504-N可被视为并联而具有降低的电阻，以便可以做得更小，从而减少寄生电容并改善稳定时间（settling time）。
图6示出了以与多路复用器304-A类似的方式操作的多路复用器304-C的另一种实施方式。正如多路复用器304-B，在单元602-1至602-N的配置中，多路复用器304-A和304-C之间的差异一般在于开关S7-1至S7-N和S8-1至S8-N。多路复用器304-C超过多路复用器304-B的优点在于已经去除了传输门504-1至504-N（减少面积）。虽然多路复用器304-C不像多路复用器304-A那样在采样期间将每个未选定单元的输入和输出端子之间的节点耦合到接地端（以及在转换期间针对所有单元），因此在串扰方面多路复用器304-C与多路复用器304-A相比存在性能缺点。然而，多路复用器304-C确实比多路复用器304-A占用更小的面积（这在一些应用中可能是优选的）。
本领域技术人员将理解，在所要求保护的发明范围内，可以对所描述的示例性实施例做出修改，并且许多其它实施例是可能的。

Claims (14)

1.一种设备，其包括：
负电压轨；
正电压轨；
多个多路复用器单元，其中每个多路复用器单元由多个选择信号中的至少一个控制，并且其中当控制信号无效时禁用每个多路复用器单元，并且其中每个多路复用器单元包括：
输入端子；
输出端子；
开关网络，其耦合到所述负电压轨；以及
升压开关，其耦合到所述输入端子、所述输出端子和所述开关网络；以及
升压电路，其耦合到每个所述多路复用器单元的所述输出端子、每个多路复用器单元的所述开关网络以及所述正电压轨，其中所述升压电路由所述控制信号控制。
2.根据权利要求1所述的设备，其中所述升压电路进一步包括：
第一开关，其耦合到所述正电压轨和每个多路复用器单元的所述开关网络，其中当所述控制信号有效时激活所述第一开关；
第二开关，其耦合到接地端和每个多路复用器单元的所述输出端子，其中当所述控制信号有效时激活所述第二开关；以及
电容器，其耦合在所述第一开关与所述第二开关之间。
3.根据权利要求2所述的设备，其中每个升压开关进一步包括NMOS晶体管，所述NMOS晶体管在其源极处耦合到其输入端子，在其漏极处耦合到其输出端子并且在其栅极处耦合到其开关网络。
4.根据权利要求3所述的设备，其中每个开关网络进一步包括：
第三开关，其耦合到其NMOS晶体管的所述源极；
第四开关，其耦合在所述第三开关与其输出端子之间；
第五开关，其耦合到在所述第三开关与所述第四开关之间的节点，并耦合到接地端；
第六开关，其耦合在所述负电压轨与其NMOS晶体管的所述栅极之间；以及
第七开关，其耦合在所述第一开关与其NMOS晶体管的所述栅极之间。
5.根据权利要求4所述的设备，其中所述设备的输入范围是+/-12V、+/-10V、+/-5V、0V至10V和0V至5V。
6.根据权利要求4所述的设备，其中所述负电压轨具有约-15V的电压。
7.根据权利要求2所述的设备，其中每个多路复用器单元进一步包括传输门，所述传输门耦合在其输出端子与所述升压电路之间。
8.一种设备，其包括：
负电压轨；
正电压轨；
多路复用器，其具有多个多路复用器单元，其中每个多路复用器单元由多组选择信号中的至少一组控制，并且其中每个多路复用器单元包括：
输入端子；
输出端子；
开关网络，其耦合到所述负电压轨；以及
升压开关，其耦合到所述输入端子、所述输出端子和所述开关网络；以及
升压电路，其耦合到每个所述多路复用器单元的所述输出端子、每个多路复用器单元的所述开关网络和所述正电压轨，其中所述升压电路由控制信号控制；
模拟数字转换器即ADC，其耦合到每个多路复用器单元的所述输出端子，其中所述ADC在采样阶段期间采样来自所述多路复用器的输出信号并且在转换阶段期间执行转换，并且其中在所述转换阶段期间禁用每个多路复用器单元。
9.根据权利要求8所述的设备，其中所述升压电路进一步包括：
第一开关，其耦合到所述正电压轨和每个多路复用器单元的所述开关网络；
第二开关，其耦合到接地端和每个多路复用器单元的所述输出端子，其中当在至少一部分所述采样阶段期间使所述控制信号有效时激活所述第一开关和所述第二开关；以及
电容器，其耦合在所述第一开关与所述第二开关之间。
10.根据权利要求9所述的设备，其中每组选择信号进一步包括第一选择信号和第二选择信号。
11.根据权利要求10所述的设备，其中每个升压开关进一步包括NMOS晶体管，所述NMOS晶体管在其源极处耦合到其输入端子，在其漏极处耦合到其输出端子并且在其栅极处耦合到其开关网络。
12.根据权利要求11所述的设备，其中每个开关网络进一步包括：
第三开关，其耦合到其NMOS晶体管的所述源极，并且所述第三开关由其选择信号组的所述第一选择信号控制；
第四开关，其耦合在所述第三开关与其输出端子之间，并且所述第四开关由其选择信号组的所述第一选择信号控制；
第五开关，其耦合到在所述第三开关与所述第四开关之间的节点并耦合到接地端，其中所述第五开关由其选择信号组的所述第二选择信号控制；
第六开关，其耦合在所述负电压轨与其NMOS晶体管的所述栅极之间，其中所述第六开关由其选择信号组的所述第二选择信号控制；以及
第七开关，其耦合在所述第一开关与其NMOS晶体管的所述栅极之间，其中所述第七开关由其选择信号组的所述第一选择信号控制。
13.一种通过使用具有多个信道的多路复用器来数字化多个模拟输入信号的至少一部分选定模拟输入信号的方法，其中每个信道与所述模拟输入信号中的至少一个相关联，并且其中每个信道与一对选择信号相关联，并且其中每个信道包括具有输入端子、输出端子和升压NMOS开关的单元，所述方法包括：
使来自每对选择信号的第一选择信号有效，从而将每个单元的所述输入端子和所述输出端子解耦；
当来自每对选择信号的所述第一选择信号有效时，在采样阶段的初始部分期间对升压电容器充电；
使与选定模拟输入信号相关联的第二选择信号有效，以便将与所述选定模拟输入信号相关联的单元的所述输入端子和所述输出端子耦合到一起，并提供存储在所述升压电容器上的电压给相关联的升压NMOS开关；以及
数字化所述选定模拟输入信号的部分。
14.根据权利要求13所述的方法，其中使所述第一选择信号有效的步骤进一步包括激活耦合到在每个单元中的所述输入端子和所述输出端子之间的节点上的开关，以便使每个单元中的所述节点接地。
CN201280010229.2A 2011-02-24 2012-02-24 高速高压多路复用器 Active CN103404028B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/034,438 2011-02-24
US13/034,438 US8493255B2 (en) 2011-02-24 2011-02-24 High speed, high voltage multiplexer
PCT/US2012/026430 WO2012116251A2 (en) 2011-02-24 2012-02-24 High speed, high voltage multiplexer

Publications (2)

Publication Number Publication Date
CN103404028A true CN103404028A (zh) 2013-11-20
CN103404028B CN103404028B (zh) 2017-07-28

Family

ID=46718617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280010229.2A Active CN103404028B (zh) 2011-02-24 2012-02-24 高速高压多路复用器

Country Status (4)

Country Link
US (1) US8493255B2 (zh)
JP (1) JP6014612B2 (zh)
CN (1) CN103404028B (zh)
WO (1) WO2012116251A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105356867A (zh) * 2015-12-09 2016-02-24 成都默一科技有限公司 一种带防串扰结构的多通道输入信号切换电路
CN107852161A (zh) * 2015-07-30 2018-03-27 高通股份有限公司 集成电路功率轨多路复用
CN111145677A (zh) * 2020-01-03 2020-05-12 京东方科技集团股份有限公司 选择电路及其控制方法以及多路复用电路
CN112653438A (zh) * 2019-10-09 2021-04-13 半导体元件工业有限责任公司 模拟开关多路复用器系统及相关方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866652B2 (en) * 2013-03-07 2014-10-21 Analog Devices, Inc. Apparatus and method for reducing sampling circuit timing mismatch
US9401727B1 (en) * 2015-08-27 2016-07-26 Telefonaktiebolaget Lm Ericsson (Publ) Shared circuit configurations for bootstrapped sample and hold circuits in a time-interleaved analog to digital converter
CN109428576B (zh) * 2017-08-29 2022-02-11 珠海全志科技股份有限公司 一种多路ip复用pad的控制系统
US10084466B1 (en) * 2017-12-28 2018-09-25 Texas Instruments Incorporated Top plate sampling circuit including input-dependent dual clock boost circuits
CN110912545A (zh) * 2019-12-04 2020-03-24 电子科技大学 低输入信号串扰多路时分复用sar adc电路系统
KR20220072005A (ko) * 2020-11-23 2022-06-02 삼성전자주식회사 멀티플렉서 및 이를 포함하는 반도체 장치
US11699995B2 (en) 2020-12-02 2023-07-11 Stmicroelectronics International N.V. Multiplexer with highly linear analog switch
US11979151B2 (en) * 2022-09-20 2024-05-07 Nxp Usa, Inc. Integrated circuit (IC) having an analog multiplexer (MUX)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525574B1 (en) * 2001-09-06 2003-02-25 Texas Instruments Incorporated Gate bootstrapped CMOS sample-and-hold circuit
US6667707B2 (en) * 2002-05-02 2003-12-23 Analog Devices, Inc. Analog-to-digital converter with the ability to asynchronously sample signals without bias or reference voltage power consumption
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
CN1617438A (zh) * 2003-11-14 2005-05-18 英特赛尔美国股份有限公司 多路复用高电压dc－ac驱动器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69226021T2 (de) * 1992-09-23 1998-10-22 St Microelectronics Srl Treiberschaltung für einen elektronischen Schalter
US5638072A (en) 1994-12-07 1997-06-10 Sipex Corporation Multiple channel analog to digital converter
US6052000A (en) * 1997-04-30 2000-04-18 Texas Instruments Incorporated MOS sample and hold circuit
US6404237B1 (en) 2000-12-29 2002-06-11 Intel Corporation Boosted multiplexer transmission gate
US6501324B2 (en) 2001-05-25 2002-12-31 Infineon Technologies Ag High speed multiplexer
KR100714034B1 (ko) * 2003-10-10 2007-05-04 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 고전압 스위치 회로
US7064599B1 (en) 2003-11-19 2006-06-20 National Semiconductor Corporation Apparatus and method for signal transmission
US7268610B2 (en) 2004-09-03 2007-09-11 Qualcomm Incorporated Low-voltage CMOS switch with novel clock boosting scheme
JP4808995B2 (ja) * 2005-05-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体回路装置
US7471135B2 (en) 2006-12-05 2008-12-30 Cypress Semiconductor Corp. Multiplexer circuit
US8072360B2 (en) 2009-05-08 2011-12-06 Analog Devices, Inc. Simultaneous sampling analog to digital converter
US8248283B2 (en) * 2010-06-11 2012-08-21 Texas Instruments Incorporated Multi-channel SAR ADC

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525574B1 (en) * 2001-09-06 2003-02-25 Texas Instruments Incorporated Gate bootstrapped CMOS sample-and-hold circuit
US6667707B2 (en) * 2002-05-02 2003-12-23 Analog Devices, Inc. Analog-to-digital converter with the ability to asynchronously sample signals without bias or reference voltage power consumption
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter
CN1617438A (zh) * 2003-11-14 2005-05-18 英特赛尔美国股份有限公司 多路复用高电压dc－ac驱动器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107852161A (zh) * 2015-07-30 2018-03-27 高通股份有限公司 集成电路功率轨多路复用
CN107852161B (zh) * 2015-07-30 2021-03-16 高通股份有限公司 集成电路功率轨多路复用
CN105356867A (zh) * 2015-12-09 2016-02-24 成都默一科技有限公司 一种带防串扰结构的多通道输入信号切换电路
CN105356867B (zh) * 2015-12-09 2018-03-02 成都默一科技有限公司 一种带防串扰结构的多通道输入信号切换电路
CN112653438A (zh) * 2019-10-09 2021-04-13 半导体元件工业有限责任公司 模拟开关多路复用器系统及相关方法
CN112653438B (zh) * 2019-10-09 2024-04-12 半导体元件工业有限责任公司 模拟开关多路复用器系统及相关方法
CN111145677A (zh) * 2020-01-03 2020-05-12 京东方科技集团股份有限公司 选择电路及其控制方法以及多路复用电路
WO2021136267A1 (zh) * 2020-01-03 2021-07-08 京东方科技集团股份有限公司 选择电路及其控制方法以及多路复用电路
US11804843B2 (en) 2020-01-03 2023-10-31 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Selection circuit and method for controlling the same, and multiplexing circuit

Also Published As

Publication number Publication date
JP2014511619A (ja) 2014-05-15
JP6014612B2 (ja) 2016-10-25
CN103404028B (zh) 2017-07-28
US8493255B2 (en) 2013-07-23
WO2012116251A2 (en) 2012-08-30
US20120218133A1 (en) 2012-08-30
WO2012116251A3 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
CN103404028A (zh) 高速高压多路复用器
US8289198B2 (en) Low power bit switches and method for high-voltage input SAR ADC
US8912940B2 (en) String DAC charge boost system and method
US8902093B1 (en) Parallel analog to digital converter architecture with charge redistribution and method thereof
US7796079B2 (en) Charge redistribution successive approximation analog-to-digital converter and related operating method
GB2451969A (en) Analog/digital converter assembly and corresponding method
EP1039642B1 (en) Analog-digital converter with single-ended input
US20180212615A1 (en) Precharge switch-capacitor circuit and method
CN111970004A (zh) 一种不影响器件寿命的自举开关结构
CN118074716A (zh) 一种高速sar结构adc的比较器校正方法
EP4089915A1 (en) Buffer with gain selection
CN111049508A (zh) 一种抑制采样开关漏电流的方法及采样开关
CN106130554B (zh) 信号门、采样网络及包括该采样网络的模数转换器
US20100309035A1 (en) Method and apparatus to improve reference voltage accuracy
CN109450449B (zh) 参考电压控制电路和模数转换器
CN107888192B (zh) 一种提升模数转换器中动态开关线性度的电路
EP3342045B1 (en) Shared circuit configurations for bootstrapped sample and hold circuits in a time-interleaved analog to digital converter
Keskin A low-voltage CMOS switch with a novel clock boosting scheme
CN116488655A (zh) 一种适用于电荷重分布型dac的采样开关电路
CN108649956A (zh) 一种基于非对称型差分电容阵列的逐次逼近型模数转换器
CN109768800B (zh) 一种基于电荷再分配的超低功耗逐次逼近型模数转换器
CN110579635B (zh) 一种多通道电压差值的采样电路及其采样方法
CN114244369A (zh) 逐次逼近式模数转换转置
CN113131941A (zh) 一种应用于逐次逼近模数转换器的低功耗开关方法
CN109802679A (zh) 一种基于电源电压的超低功耗逐次逼近模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant