CN107393499B - 一种方波削角电路、其驱动方法及显示面板 - Google Patents

一种方波削角电路、其驱动方法及显示面板 Download PDF

Info

Publication number
CN107393499B
CN107393499B CN201710860490.6A CN201710860490A CN107393499B CN 107393499 B CN107393499 B CN 107393499B CN 201710860490 A CN201710860490 A CN 201710860490A CN 107393499 B CN107393499 B CN 107393499B
Authority
CN
China
Prior art keywords
chamfering
module
voltage signal
switching transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710860490.6A
Other languages
English (en)
Other versions
CN107393499A (zh
Inventor
王会明
梁魁
张伟
陈沫
刘冬
杨秀琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710860490.6A priority Critical patent/CN107393499B/zh
Publication of CN107393499A publication Critical patent/CN107393499A/zh
Application granted granted Critical
Publication of CN107393499B publication Critical patent/CN107393499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种方波削角电路、其驱动方法及显示面板，包括：输入模块、输出模块、削角控制模块、削角模块以及电容模块，通过上述五个模块的相互配合，可以使输入到输入信号端的方波信号，在输出到输出信号端时形成具有削角波形的信号，以使输出的信号由直角突变改为斜坡缓降，从而可以降低方波信号由高电平变为低电平时由于电平突变带来的不利影响，进而在该方波削角电路应用到显示面板中时，可以提高显示画面的质量。

Description

一种方波削角电路、其驱动方法及显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种方波削角电路、其驱动方法及显示面板。
背景技术
现有技术中的显示面板一般采用逐行扫描的方式进行显示，即在一帧时间内，当第N行像素开启时，其他行均处于关闭状态。行开启时，数据信号对该行所有的像素进行充电，充电完成后下一行开启的同时该行关闭，并且该行保持数据信号，直至完成一帧的扫描。
随着显示技术的发展，显示面板采用栅极驱动电路代替栅极驱动芯片来完成逐行扫描功能，即通过将开关晶体管和电容进行组合，构成栅极驱动电路，完成逐行扫描的功能，降低了显示面板的生产成本，也满足了显示面板窄边框的要求。但是栅极驱动电路无法完成输出端的降压削角功能，会导致输出端的压降值较大，会导致显示面板出现闪烁和残像等不良现象，严重影响显示面板所显示画面的质量。
因此，如何使栅极驱动电路能够实现削角的功能使本领域技术人员亟待解决的一个问题。
发明内容
本发明实施例提供一种方波削角电路、其驱动方法及显示面板，用以对输入的方波信号进行削角处理，以降低方波信号由高电平变为低电平时由于电平突变对画面显示带来的不利影响。
因此，本发明实施例提供了一种方波削角电路，包括：输入模块、输出模块、削角控制模块、削角模块以及电容模块；其中，
所述输入模块分别与输入信号端和第一节点相连，用于在输入信号端发出的输入信号的控制下，将所述输入信号提供给所述第一节点；
所述输出模块分别与时钟信号端、所述第一节点和信号输出端相连，用于在所述第一节点的电位的控制下，将所述时钟信号端发出的时钟信号输出给所述信号输出端；
所述削角控制模块分别与所述时钟信号端、第一电压信号端、第二电压信号端以及所述削角模块相连，用于在所述时钟信号端发出的时钟信号的控制下，将所述第二电压信号端发出的第二电压信号提供给所述削角模块；
所述削角模块分别与所述信号输出端、所述削角控制模块、第三电压信号端以及第四电压信号端相连，用于在所述削角控制模块或所述第四电压信号端的控制下，将所述第三电压信号端发出的第三电压信号提供给所述信号输出端；
所述电容模块分别与所述第一节点和所述信号输出端相连，用于使所述第一节点与所述信号输出端之间的电压差保持稳定。
具体地，在本发明实施例提供的上述方波削角电路中，所述输入模块具体包括：第一开关晶体管；其中，
所述第一开关晶体管的栅极和所述第一开关晶体管的第一极均与所述输入信号端相连，所述第一开关晶体管的第二极与所述第一节点相连。
具体地，在本发明实施例提供的上述方波削角电路中，所述输出模块具体包括：第二开关晶体管；其中，
所述第二开关晶体管的栅极与所述第一节点相连，所述第二开关晶体管的第一极与所述时钟信号端相连，所述第二开关晶体管的第二极与所述信号输出端相连。
具体地，在本发明实施例提供的上述方波削角电路中，所述削角控制模块具体包括：第三开关晶体管和第四开关晶体管；其中，
所述第三开关晶体管的栅极与所述时钟信号端相连，所述第三开关晶体管的第一极与所述第一电压信号端相连，所述第三开关晶体管的第二极与所述第四开关晶体管的栅极相连；
所述第四开关晶体管的第一极与所述第二电压信号端相连，所述第四开关晶体管的第二极与所述削角模块相连。
具体地，在本发明实施例提供的上述方波削角电路中，所述削角模块具体包括：第五开关晶体管；其中，
所述第五开关晶体管的栅极分别与所述削角控制模块和第四电压信号端相连，所述第五开关晶体管的第一极与所述第三电压信号端相连，所述第五开关晶体管的第二极与所述信号输出端相连。
具体地，在本发明实施例提供的上述方波削角电路中，所述电容模块具体包括：第一电容；其中，
所述第一电容的一端与所述第一节点相连，所述第一电容的另一端与所述信号输出端相连。
具体地，在本发明实施例提供的上述方波削角电路中，还包括：放电模块；
所述放电模块分别与第五电压信号端、所述第一节点一级所述第三电压信号端相连，用于在所述第五电压信号端发出的信号的控制下，将所述第三电压信号端发出的所述第三电压信号提供给所述第一节点。
具体地，在本发明实施例提供的上述方波削角电路中，所述放电模块具体包括：第六开关晶体管；其中，
所述第六开关晶体管的栅极与所述第五电压信号端相连，所述第六开关晶体管的第一极与所述第三电压信号端相连，所述第六开关晶体管的第二极与所述第一节点相连。
相应地，本发明实施例还提供了一种本发明实施例提供的上述任一种方波削角电路的驱动方法，包括：第一阶段、第二阶段、第三阶段以及第四阶段；其中，
在所述第一阶段，所述输入模块在所述输入信号端发出的输入信号的控制下将所述输入信号提供给所述第一节点；
在所述第二阶段，所述输出模块在所述第一节点的电位的控制下将所述时钟信号端发出的时钟信号输出给所述信号输出端，所述电容模块保持所述第一节点与所述信号输出端之间的电压差稳定；
在所述第三阶段，所述削角控制模块在所述时钟信号端发出的所述时钟信号的控制下将所述第二电压信号端发出的第二电压信号提供给所述削角模块，所述削角模块在所述削角控制模块的控制下将所述第三电压信号端发出的第三电压信号提供给所述信号输出端；
在所述第四阶段，所述削角模块在所述第四电压信号的控制下将所述第三电压信号端发出的第三电压信号提供给所述信号输出端。
相应地，本发明实施例还提供了一种显示面板，包括栅极驱动电路；所述栅极驱动电路包括级联的多个移位寄存器，各所述移位寄存器的驱动信号输出端分别与一一对应的栅线相连；所述显示面板还包括：与各所述移位寄存器一一对应的上述方波削角电路；
各所述移位寄存器的驱动信号输出端通过对应的方波削角电路与对应的栅线相连。
本发明有益效果如下：
本发明实施例提供的方波削角电路、其驱动方法及显示面板，包括：输入模块、输出模块、削角控制模块、削角模块以及电容模块；其中，所述输入模块分别与输入信号端和第一节点相连，用于在输入信号端发出的输入信号的控制下，将所述输入信号提供给所述第一节点；所述输出模块分别与时钟信号端、所述第一节点和信号输出端相连，用于在所述第一节点的电位的控制下，将所述时钟信号端发出的时钟信号输出给所述信号输出端；所述削角控制模块分别与所述时钟信号端、第一电压信号端、第二电压信号端以及所述削角模块相连，用于在所述时钟信号端发出的时钟信号的控制下，将所述第二电压信号端发出的第二电压信号提供给所述削角模块；所述削角模块分别与所述信号输出端、所述削角控制模块、第三电压信号端以及第四电压信号相连，用于在所述削角控制模块或所述第四电压信号端的控制下，将所述第三电压信号端发出的第三电压信号提供给所述信号输出端；所述电容模块分别与所述第一节点和所述信号输出端相连，用于使所述第一节点与所述信号输出端之间的电压差保持稳定。因此，通过上述五个模块的相互配合，可以使输入到输入信号端的方波信号，在输出到输出信号端时形成具有削角波形的信号，以使输出的信号由直角突变改为斜坡缓降，从而可以降低方波信号由高电平变为低电平时由于电平突变带来的不利影响，进而在该方波削角电路应用到显示面板中时，可以提高显示画面的质量。
附图说明
图1为本发明实施例提供的方波削角电路的结构示意图之一；
图2为图1所示的方波削角电路的具体结构示意图；
图3为本发明实施例提供的方波削角电路的结构示意图之二；
图4为图3所示的方波削角电路的具体结构示意图；
图5为图1所示的方波削角电路的输入输出时序图；
图6为本发明实施例提供的移位寄存器的结构示意图；
图7为本发明实施例提供的栅极驱动电路的结构示意图；
图8为本发明实施例提供的驱动方法的流程图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的方波削角电路、其驱动方法及显示面板的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种方波削角电路，如图1所示，包括：输入模块1、输出模块2、削角控制模块3、削角模块4以及电容模块5；其中，
输入模块1分别与输入信号端INPUT和第一节点A相连，用于在输入信号端INPUT发出的输入信号的控制下，将输入信号提供给第一节点A；
输出模块2分别与时钟信号端CLK、第一节点A和信号输出端INPUT相连，用于在第一节点A的电位的控制下，将时钟信号端CLK发出的时钟信号输出给信号输出端OUTPUT；
削角控制模块3分别与时钟信号端CLK、第一电压信号端V1、第二电压信号端V2以及削角模块4相连，用于在时钟信号端CLK发出的时钟信号的控制下，将第二电压信号端V2发出的第二电压信号提供给削角模块4；
削角模块4分别与信号输出端OUTPUT、削角控制模块3、第三电压信号端V3以及第四电压信号端V4相连，用于在削角控制模块3或第四电压信号端V4的控制下，将第三电压信号端V3发出的第三电压信号提供给信号输出端OUTPUT；
电容模块5分别与第一节点A和信号输出端OUTPUT相连，用于使第一节点A与信号输出端OUTPUT之间的电压差保持稳定。
本发明实施例提供的方波削角电路，包括：输入模块、输出模块、削角控制模块、削角模块以及电容模块；其中，输入模块分别与输入信号端和第一节点相连，用于在输入信号端发出的输入信号的控制下，将输入信号提供给第一节点；输出模块分别与时钟信号端、第一节点和信号输出端相连，用于在第一节点的电位的控制下，将时钟信号端发出的时钟信号输出给信号输出端；削角控制模块分别与时钟信号端、第一电压信号端、第二电压信号端以及削角模块相连，用于在时钟信号端发出的时钟信号的控制下，将第二电压信号端发出的第二电压信号提供给削角模块；削角模块分别与信号输出端、削角控制模块、第三电压信号端以及第四电压信号端相连，用于在削角控制模块或第四电压信号端的控制下，将第三电压信号端发出的第三电压信号提供给信号输出端；电容模块分别与第一节点和信号输出端相连，用于使第一节点与信号输出端之间的电压差保持稳定。因此，通过上述五个模块的相互配合，可以使输入到输入信号端的方波信号，在输出到输出信号端时形成具有削角波形的信号，以使输出的信号由直角突变改为斜坡缓降，从而可以降低方波信号由高电平变为低电平时由于电平突变带来的不利影响，进而在该方波削角电路应用到显示面板中时，可以提高显示画面的质量。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图2所示，输入模块1具体包括：第一开关晶体管M1；其中，
第一开关晶体管M1的栅极和第一开关晶体管M1的第一极均与输入信号端INPUT相连，第一开关晶体管M1的第二极与第一节点A相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，当输入信号端的信号为高电位信号时，第一开关晶体管打开，由于第一开关晶体管的栅极和第一极均与输入信号端相连，因此，第一开关晶体管打开时将输入信号端发出的信号提供给第一节点，即将高电位信号提供给第一节点。
以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图2所示，输出模块2具体包括：第二开关晶体管M2；其中，
第二开关晶体管M2的栅极与第一节点A相连，第二开关晶体管M2的第一极与时钟信号端CLK相连，第二开关晶体管M2的第二极与信号输出端OUTPUT相连。
具体地，在本发明实施例提供的上述方波削角电路中，当第一节点处于高电位时，第二开关晶体管打开，将时钟信号端通过导通的第二开关晶体管提供给信号输出端。
以上仅是举例说明移位寄存器中输出模块的具体结构，在具体实施时，输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图2所示，削角控制模块3具体包括：第三开关晶体管M3和第四开关晶体管M4；其中，
第三开关晶体管M3的栅极与时钟信号端CLK相连，第三开关晶体管M3的第一极与第一电压信号端V1相连，第三开关晶体管M3的第二极与第四开关晶体管M4的栅极相连；
第四开关晶体管M4的第一极与第二电压信号端V2相连，第四开关晶体管M4的第二极与削角模块4相连。
具体地，在本发明实施例提供的上述方波削角电路中，当时钟信号端发出的时钟信号为高电平时第三开关晶体管打开将第一电压信号端的信号提供给第四开关晶体管的栅极，使第四开关晶体管打开，当第四开关晶体管打开时，可以将第二电压信号端的信号通过导通的第四开关晶体管提供给第五开关晶体管的栅极，使第五开关晶体管的栅极电位保持在0.5V至1V。
需要说明的是，第三电压信号端发出的第三电压信号为时钟周期信号，第三电压信号的时钟周期是时钟信号端发出的时钟信号的时钟周期的四分之一。
以上仅是举例说明移位寄存器中削角控制模块的具体结构，在具体实施时，削角控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图2所示，削角模块4具体包括：第五开关晶体管M5；其中，
第五开关晶体管M5的栅极分别与削角控制模块3和第四电压信号端V4相连，第五开关晶体管M5的第一极与第三电压信号端V3相连，第五开关晶体管M5的第二极与信号输出端OUTPUT相连。
具体地，在本发明实施例提供的上述方波削角电路中，当第五开关晶体管的栅极电位保持在0.5V至1V时，第五开关晶体管导通，并将第三电压信号端的电压缓慢提供给信号输出端，使信号输出端所输出的电压呈线性下降，以实现对信号输出端所输出信号的削角功能。除此之外，第五开关晶体管还在信号输出端完成信号输出时，在第四电压信号端为高电平时打开，将第三电压信号端的电压提供给信号输出端，以对信号输出端进行放噪，避免对下一帧的输出产生影响。
以上仅是举例说明移位寄存器中削角模块的具体结构，在具体实施时，削角模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，电容模块5具体包括：第一电容C1；其中，
第一电容C1的一端与第一节点A相连，第一电容C1的另一端与信号输出端OUTPUT相连。
具体地，在本发明实施例提供的上述方波削角电路中，在对第一节点充电完毕后，第一开关晶体管关闭，不再对第一节点进行充电，因此通过第一电容来保持第一节点和信号输出端的电压保持稳定。
以上仅是举例说明移位寄存器中电容模块的具体结构，在具体实施时，电容模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
在具体实施时，在本发明实施例提供的上述方波削角电路中，如图3所示，还包括：放电模块6；
放电模块6分别与第五电压信号端V5、第一节点A以及第三电压信号端V3相连，用于在第五电压信号端V5发出的信号的控制下，将第三电压信号端V3发出的第三电压信号提供给第一节点A。
具体地，在本发明实施例提供的上述方波削角电路中，在一帧时间内，当信号输出端完成对该行栅线的控制时，需要对第一节点进行放电，即将第三电压信号端的电压提供给第一节点，以避免残留的信号对下一帧该栅线上的信号产生影响。
具体地，在本发明实施例提供的上述方波削角电路中，如图4所示，放电模块6具体包括：第六开关晶体管M6；其中，
第六开关晶体管M6的栅极与第五电压信号端V5相连，第六开关晶体管M6的第一极与第三电压信号端V3相连，第六开关晶体管M6的第二极与第一节点A相连。
在具体实施时，在本发明实施例提供的上述方波削角电路中，当第五电压信号端为高电位时，第六开关晶体管打开，将第三电压信号端发出的信号提供给第一节点，对第一节点进行放电。
以上仅是举例说明移位寄存器中放电模块的具体结构，在具体实施时，放电模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
需要说明的是，以上描述过程均以所有开关晶体管均为N型晶体管为例进行说明的，当所有晶体管为P型时，其工作原理与上述内容相同，仅是个开关晶体管栅极的电压为低电平时打开，在此不再详述。
需要说明的是，本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不作限定。在具体实施中，这些开关晶体管的控制极为栅极，并且根据这些开关晶体管的类型以及输入的信号的不同，将第一极作为源极或漏极，以及将第二极作为漏极或源极，在此不作限定。
下面分别结合方波削角电路的时序图，对本发明实施例提供的上述方波削角电路的工作过程作以描述。下述描述中以1表示高电位信号，0表示低电位信号。
以图2所示的方波削角电路为例，其中图2所示的方波削角电路中晶体管均为N型晶体管，第二电压信号端V2为高电位，第三电压信号端V3为低电位，对应的一种输入输出时序图如图5所示。
在P1阶段，INPUT＝1，CLK＝0，V1＝0，V4＝0。
输入信号端Input的信号位高电平信号，使第一晶体管M1导通，由于第一开关晶体管M1的栅极和第一极均与输入信号端INPUT相连，因此第一开关晶体管M1将输入信号端INPUT的高电位提供给第一节点A，使得第二开关晶体管M2导通，但是此时时钟信号端CLK发出的信号为低电平信号，信号输出端OUTPUT并未输出有效信号。
在P2阶段，INPUT＝0，CLK＝1，V1＝0，V4＝0。
输入信号端INPUT的信号为低电平信号，使第一晶体管M1截止，由于第一电容C1的作用，第一节点A继续保持高电位，第二开关晶体管M2打开，此时时钟信号端CLK发出的时钟信号为高电位，因此通过导通的第二开关晶体管M2将时钟信号端发出的时钟信号提供给信号输出端OUTPUT，进行信号输出。
在P3阶段，INPUT＝0，CLK＝1，V1＝1，V4＝1。
由于时钟信号端CLK发出的时钟信号为高电平，因此第三开关晶体管M3打开，第一电压信号端V1发出的第一电压信号通过导通的第三开关晶体管M3提供给第四开关晶体管M4的栅极，从而第四开关晶体管M4导通，第二电压信号端V2发出的第二电压信号通过导通的第四开关晶体管M4提供给第五开关晶体管M5的栅极，其中，第二电压信号端V2发出的第二电压信号使第五开关晶体管M5的栅极的电压保持在0.5V至1V之间，使第五开关晶体管M5导通，缓慢的将第三电压信号端V3发出的第三电压信号提供给信号输出端OUTPUT，使信号输出端OUTPUT输出的电压呈线性缓慢下降，从而完成削角。
在P4阶段，INPUT＝0，CLK＝0，V1＝0，V4＝1。
该阶段为无输出阶段，第四电压信号端V4发出的第四电压信号为高电平信号，使第五开关晶体管M5打开，将第三电压信号端V3发出的第三电压信号提供给信号输出端OUTPUT，对信号输出端OUTPUT进行放噪，避免对下一帧的输出产生影响。
需要说明的是，上述方波削角电路可以应用到任一需要削角功能的移位寄存器中，下面以图6所示的以为寄存器进行说明。
图6所示的移位寄存器除了包括上述方波削角电路的结构外还包括：第七开关晶体管M7，用于在帧起始信号STV_IN的控制下将第三电压信号端V3的信号提供给第一节点A，以对第一节点A进行放噪；
第八开关晶体管M8和第九开关晶体管M9，当第六电压信号端V6发出的第六电压信号为高电平时第九开关晶体管M9打开，将第六电压信号端V6发出的第六电压信号提供给第八开关晶体管M8的栅极，使第八开关晶体管M8打开，以将第六电压信号端V6发出的第六电压信号提供给第三节点C；
第十开关晶体管M10用于在第二节点B的控制下将第三电压信号端V3发出的第三电压信号提供给第一节点A；
第十一开关晶体管M11用于第三节点C的电位的控制下将第三电压信号端V3发出的第三电压信号提供给第一节点A；
第十二开关晶体管M12用于在第一节点A电位的控制下将第三电压信号端V3发出的第三电压信号提供给第八开关晶体管M8的栅极；
第十三开关晶体管M13用于在第一节点A的控制下将第三电压信号端V3发出的第三电压信号提供给第三节点C；
还包括：M8-1，M9-1，M10-1，M11-1，M12-1和M13-1，并且M8-1，M9-1，M10-1，M11-1，M12-1和M13-1与M8，M9，M10，M11，M12和M13为对称结构，用于进一步保持输出信号端的稳定输出，其结构和工作原理相同，在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，如图7所示，包括级联的多个本发明实施例提供的上述任一种移位寄存器：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N个移位寄存器，4≤n≤N)；其中，
每一级移位寄存器SR(n)的信号输出端OUTPUT与n+3级移位寄存器SR(n+3)的输入信号端INPUT相连；每一级移位寄存器SR(n)的信号输出端OUTPUT还与n-3级移位寄存器SR(n-3)的第四电压信号端V4相连；每一级移位寄存器SR(n)的信号输出端OUTPUT还与n-2级移位寄存器SR(n-2)的第五电压信号端V5相连。
需要说明的是时钟信号C1至C6依次进行错位输出，其中C1与C6错位一个时钟周期。
基于同一发明构思，本发明实施例还提供了一种方波削角电路的驱动方法，如图8所示，包括：第一阶段、第二阶段、第三阶段以及第四阶段；其中，
S801、在第一阶段，输入模块在输入信号端发出的输入信号的控制下将输入信号提供给第一节点；
S802、在第二阶段，输出模块在第一节点的电位的控制下将时钟信号端发出的时钟信号输出给信号输出端，电容模块保持第一节点与信号输出端之间的电压差稳定；
S803、在第三阶段，削角控制模块在时钟信号端发出的时钟信号的控制下将第二电压信号端发出的第二电压信号提供给削角模块，削角模块在削角控制模块的控制下将第三电压信号端发出的第三电压信号提供给信号输出端；
S804、在第四阶段，削角模块在第四电压信号的控制下将第三电压信号端发出的第三电压信号提供给信号输出端。
本发明实施例提供的方波削角电路的驱动方法的具体过程在方波削角电路的实施例中已经进行了详细的描述，在此不再赘述。
基于同一发明构思，本发明实施例还提供了一种显示面板，包括栅极驱动电路；栅极驱动电路包括级联的多个移位寄存器，各移位寄存器的驱动信号输出端分别与一一对应的栅线相连；显示面板还包括：与各移位寄存器一一对应的本发明实施例提供的上述任一种方波削角电路；
各移位寄存器的驱动信号输出端通过对应的方波削角电路与对应的栅线相连。该显示面板解决问题的原理与前述方波削角电路相似，因此该显示面板的实施可以参见前述方波削角电路的实施，重复之处在此不再赘述。
本发明实施例提供的显示面板，包括栅极驱动电路与多个方波削角电路，可以对栅极驱动电路中的各移位寄存器输出的扫描信号进行削角处理，从而使输入到栅线上的信号为具有斜坡的扫描信号，使栅线上的信号由高电平缓慢降低到低电平，从而可以降低扫描信号由高电平变为低电平时由于电平突变带来的不利影响，进而提高显示面板画面显示效果。
在具体实施时，本发明实施例提供的显示面板可以为液晶显示面板，也可以为有机发光显示面板，在此不作限定。
在具体实施时，本发明实施例提供的显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示面板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的方波削角电路、其驱动方法及显示面板，包括：输入模块、输出模块、削角控制模块、削角模块以及电容模块；其中，所述输入模块分别与输入信号端和第一节点相连，用于在输入信号端发出的输入信号的控制下，将所述输入信号提供给所述第一节点；所述输出模块分别与时钟信号端、所述第一节点和信号输出端相连，用于在所述第一节点的电位的控制下，将所述时钟信号端发出的时钟信号输出给所述信号输出端；所述削角控制模块分别与所述时钟信号端、第一电压信号端、第二电压信号端以及所述削角模块相连，用于在所述时钟信号端发出的时钟信号的控制下，将所述第二电压信号端发出的第二电压信号提供给所述削角模块；所述削角模块分别与所述信号输出端、所述削角控制模块、第三电压信号端以及第四电压信号端相连，用于在所述削角控制模块或所述第四电压信号端的控制下，将所述第三电压信号端发出的第三电压信号提供给所述信号输出端；所述电容模块分别与所述第一节点和所述信号输出端相连，用于使所述第一节点与所述信号输出端之间的电压差保持稳定。因此，通过上述五个模块的相互配合，可以使输入到输入信号端的方波信号，在输出到输出信号端时形成具有削角波形的信号，以使输出的信号由直角突变改为斜坡缓降，从而可以降低方波信号由高电平变为低电平时由于电平突变带来的不利影响，进而在该方波削角电路应用到显示面板中时，可以提高显示画面的质量。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种方波削角电路，其特征在于，包括：输入模块、输出模块、削角控制模块、削角模块以及电容模块；其中，
所述输入模块分别与输入信号端和第一节点相连，用于在输入信号端发出的输入信号的控制下，将所述输入信号提供给所述第一节点；
所述输出模块分别与时钟信号端、所述第一节点和信号输出端相连，用于在所述第一节点的电位的控制下，将所述时钟信号端发出的时钟信号输出给所述信号输出端；
所述削角控制模块分别与所述时钟信号端、第一电压信号端、第二电压信号端以及所述削角模块相连，用于在所述时钟信号端发出的时钟信号的控制下，将所述第二电压信号端发出的第二电压信号提供给所述削角模块；
所述削角模块分别与所述信号输出端、所述削角控制模块、第三电压信号端以及第四电压信号端相连，用于在所述削角控制模块或所述第四电压信号端的控制下，将所述第三电压信号端发出的第三电压信号提供给所述信号输出端；
所述电容模块分别与所述第一节点和所述信号输出端相连，用于使所述第一节点与所述信号输出端之间的电压差保持稳定；
所述削角控制模块具体包括：第三开关晶体管和第四开关晶体管；其中，
所述第三开关晶体管的栅极与所述时钟信号端相连，所述第三开关晶体管的第一极与所述第一电压信号端相连，所述第三开关晶体管的第二极与所述第四开关晶体管的栅极相连；
所述第四开关晶体管的第一极与所述第二电压信号端相连，所述第四开关晶体管的第二极与所述削角模块相连；
所述削角模块具体包括：第五开关晶体管；其中，
所述第五开关晶体管的栅极分别与所述削角控制模块和第四电压信号端相连，所述第五开关晶体管的第一极与所述第三电压信号端相连，所述第五开关晶体管的第二极与所述信号输出端相连。
2.如权利要求1所述的方波削角电路，其特征在于，所述输入模块具体包括：第一开关晶体管；其中，
所述第一开关晶体管的栅极和所述第一开关晶体管的第一极均与所述输入信号端相连，所述第一开关晶体管的第二极与所述第一节点相连。
3.如权利要求1所述的方波削角电路，其特征在于，所述输出模块具体包括：第二开关晶体管；其中，
所述第二开关晶体管的栅极与所述第一节点相连，所述第二开关晶体管的第一极与所述时钟信号端相连，所述第二开关晶体管的第二极与所述信号输出端相连。
4.如权利要求1所述的方波削角电路，其特征在于，所述电容模块具体包括：第一电容；其中，
所述第一电容的一端与所述第一节点相连，所述第一电容的另一端与所述信号输出端相连。
5.如权利要求1-4任一项所述的方波削角电路，其特征在于，还包括：放电模块；
所述放电模块分别与第五电压信号端、所述第一节点以及所述第三电压信号端相连，用于在所述第五电压信号端发出的信号的控制下，将所述第三电压信号端发出的所述第三电压信号提供给所述第一节点。
6.如权利要求5所述的方波削角电路，其特征在于，所述放电模块具体包括：第六开关晶体管；其中，
所述第六开关晶体管的栅极与所述第五电压信号端相连，所述第六开关晶体管的第一极与所述第三电压信号端相连，所述第六开关晶体管的第二极与所述第一节点相连。
7.一种如权利要求1-6任一项所述的方波削角电路的驱动方法，其特征在于，包括：第一阶段、第二阶段、第三阶段以及第四阶段；其中，
在所述第一阶段，所述输入模块在所述输入信号端发出的输入信号的控制下将所述输入信号提供给所述第一节点；
在所述第二阶段，所述输出模块在所述第一节点的电位的控制下将所述时钟信号端发出的时钟信号输出给所述信号输出端，所述电容模块保持所述第一节点与所述信号输出端之间的电压差稳定；
在所述第三阶段，所述削角控制模块在所述时钟信号端发出的所述时钟信号的控制下将所述第二电压信号端发出的第二电压信号提供给所述削角模块，所述削角模块在所述削角控制模块的控制下将所述第三电压信号端发出的第三电压信号提供给所述信号输出端；
在所述第四阶段，所述削角模块在所述第四电压信号端发出的第四电压信号的控制下将所述第三电压信号端发出的第三电压信号提供给所述信号输出端。
8.一种显示面板，包括栅极驱动电路；所述栅极驱动电路包括级联的多个移位寄存器，各所述移位寄存器的驱动信号输出端分别与一一对应的栅线相连；其特征在于，所述显示面板还包括：与各所述移位寄存器一一对应的如权利要求1-6任一项所述的方波削角电路；
各所述移位寄存器的驱动信号输出端通过对应的方波削角电路与对应的栅线相连。
CN201710860490.6A 2017-09-21 2017-09-21 一种方波削角电路、其驱动方法及显示面板 Active CN107393499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710860490.6A CN107393499B (zh) 2017-09-21 2017-09-21 一种方波削角电路、其驱动方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710860490.6A CN107393499B (zh) 2017-09-21 2017-09-21 一种方波削角电路、其驱动方法及显示面板

Publications (2)

Publication Number Publication Date
CN107393499A CN107393499A (zh) 2017-11-24
CN107393499B true CN107393499B (zh) 2020-05-19

Family

ID=60350980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710860490.6A Active CN107393499B (zh) 2017-09-21 2017-09-21 一种方波削角电路、其驱动方法及显示面板

Country Status (1)

Country Link
CN (1) CN107393499B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108154861B (zh) * 2018-01-24 2020-10-30 昆山龙腾光电股份有限公司 一种削角电压产生电路及液晶显示装置
CN109523965B (zh) * 2018-12-19 2021-07-23 惠科股份有限公司 驱动电路、显示面板的驱动电路及显示装置
CN110660444B (zh) * 2019-09-30 2022-01-07 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136259B (zh) * 2011-03-28 2012-08-22 华映视讯（吴江）有限公司 产生液晶显示器的削角电压的削角电路及其方法
CN104464628B (zh) * 2014-12-18 2017-01-18 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN106504692B (zh) * 2017-01-05 2020-02-11 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106940980B (zh) * 2017-05-23 2019-01-25 京东方科技集团股份有限公司 一种方波削角电路、其驱动方法及显示面板
CN107154234B (zh) * 2017-07-20 2020-01-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
CN107393499A (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
US9747854B2 (en) Shift register, gate driving circuit, method for driving display panel and display device
US10593284B2 (en) Shift register unit and method for driving same, shift register circuit and display apparatus
US9721674B2 (en) GOA unit and method for driving the same, GOA circuit and display device
CN108932933B (zh) 移位寄存器、栅极驱动电路、显示装置
US10049609B2 (en) Shift register, gate driving circuit, and display device
US10204694B2 (en) Shift register, gate driving circuit and display apparatus
CN107833552B (zh) 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
CN108564930B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
EP3086312A1 (en) Shift register unit, gate drive circuit and display device
CN111445866B (zh) 移位寄存器、驱动方法、驱动控制电路及显示装置
CN106782267B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示面板
CN107610736B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN109243351B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US10878757B2 (en) Shift register and time-sharing controlling method thereof, display panel and display apparatus
CN107342038B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
EP3400593A1 (en) Shift register, driving method, and gate electrode drive circuit
CN106504692B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN110880304B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
US11024399B2 (en) Shift register unit, gate drive circuit, display device and driving method
US20210225312A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
CN107393499B (zh) 一种方波削角电路、其驱动方法及显示面板
CN107610737B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108648684B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant