TW201030847A - Method of manufacturing a semiconductor device and a device for treating substrate - Google Patents

Method of manufacturing a semiconductor device and a device for treating substrate Download PDF

Info

Publication number
TW201030847A
TW201030847A TW098136394A TW98136394A TW201030847A TW 201030847 A TW201030847 A TW 201030847A TW 098136394 A TW098136394 A TW 098136394A TW 98136394 A TW98136394 A TW 98136394A TW 201030847 A TW201030847 A TW 201030847A
Authority
TW
Taiwan
Prior art keywords
gas
layer
hydrogen
oxygen
substrate
Prior art date
Application number
TW098136394A
Other languages
English (en)
Other versions
TWI442473B (zh
Inventor
Naonori Akae
Yoshiro Hirose
Yushin Takasawa
Yosuke Ota
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201030847A publication Critical patent/TW201030847A/zh
Application granted granted Critical
Publication of TWI442473B publication Critical patent/TWI442473B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Description

201030847 六、發明說明： 【發明所屬之技術領域】 本發明係關於包含在基板上形成薄膜之製程的半導體 裝置之製造方法、及基板處理裝置。 【先前技術】 快閃記憶體具備以絕緣膜所包圍的電子累積區域（浮 置閘極（floating gate))，其動作原理，係與藉由透過薄隧 道氧化膜之電子交換來進行寫入資訊同時地，利用該薄氧 ® 化膜的絕緣性而長時間地保持電子來保有記憶。已記憶在 快閃記憶體的資訊，必須是即使不執行來自外部的動作亦 能保.持長達十年的時間，使得對被稱爲浮置閘極之圍繞電 荷累積區域的絕緣膜之要求十分嚴格。已設置在用於控制 記憶胞元（memory cell)動作的浮置閘極及控制閘極之間的 層間絕緣層，係使用一般稱爲ΟΝΟ氧化膜（Si02)/氮化膜 (Si3N4)/氧化膜（Si02)之積層構造，其被認爲具有高漏電流 特性。 © 過去以來，ΟΝΟ積層構造中之Si〇2絕緣膜形成，係使 用例如SiH2Cl2氣體及N20氣體、利用CVD法、在800°C 附近的高溫所進行’但是隨著裝置（device)進一步微細化， 造成ΟΝΟ積層膜中之氮化膜的電容低下，因此從確保電容 的觀點，正在檢討採用高介電體膜來取代氮化膜層。由於 在高介電體膜上形成Si〇2絕緣膜會抑制高介電體膜的結 晶化，所以必須以低於高介電體膜形成溫度的低溫來予以 形成。 【發明內容】 -4- 201030847 [發明所欲解決的課題] 在形成Si〇2絕緣膜的情況，有下述傾向：在形成膜時 所使用的原料中所包含之矽（Si)及氧（〇)以外的原子會隨著 形成溫度的低溫化而殘留在膜中作爲不純物。因此，使用 有機原料氣體在低溫形成Si02絕緣膜的情況，有下述問 題：被包含在有機原料氣體分子之碳（C)、氫（H)、氮（N)等 會殘留在Si02絕緣膜中作爲不純物。又，即使是在使用無 機原料氣體的情況，亦有下述問題：被包含在原料的氫 (H)、氯（C1)等會殘留在膜中作爲不純物。由於該等不純物 會使所形成的絕緣膜膜質顯著地劣化，所以必須有將膜中 不純物濃度低的良質絕緣膜以低溫予以形成的技術。 因此，本發明的目的在於提供一種半導體裝置之製造 方法及基板處理裝置，其能夠解決上述課題，能夠將膜中 之碳、氫、氮、氯等不純物濃度極低的絕緣膜以低溫予以 形成。 [用以解決課題的手段] 本發明之一態樣係提供一種半導體裝置之製造方法， 其具有藉由交替地重複進行以下製程來在基板上形成既定 膜厚的氧化膜的製程：利用將含有既定元素的原料氣體供 給至已收納前述基板的處理容器內，在前述基板上形成含 有既定元素層的製程；及利用將含氧氣體及含氫氣體供給 至已設定爲低於大氣壓壓力的前述處理容器內，將前述含 有既定元素層改質爲氧化層的製程；前述含氧氣體爲氧氣 或臭氧氣體，前述含氫氣體爲氫氣或氘氣’在形成前述氧 化膜的製程中，將前述基板溫度定爲400°C以上、70(TC以 201030847 下。 本發明之其他態樣係提供一種半導體裝置之製造方 法，其具有藉由交替地重複進行以下製程來在基板上形成 既定膜厚的氧化矽膜的製程：利用將含有矽的原料氣體供 給至已收納前述基板的處理容器內，在前述基板上形成含 矽層的製程；及利用將含氧氣體及含氫氣體供給至已設定 爲低於大氣壓壓力的前述處理容器內，將前述含矽層改質 爲氧化矽層的製程；前述含氧氣體爲氧氣或臭氧氣體，前 述含氫氣體爲氫氣或氘氣，在形成前述氧化矽膜的製程 中，將前述基板溫度定爲400°C以上、700°C以下。 本發明之另一態樣係提供一種基板處理裝置，其具 有：處理容器，係收納基板；加熱器，係加熱前述處理容 器內；原料氣體供給系統，係將含有既定元素之原料氣體 供給至前述處理容器內；含氧氣體供給系統’係作爲含氧 氣體將氧氣或臭氧氣體供給至前述處理容器內；含氫氣體 供給系統，係作爲含氫氣體將氫氣或氘氣供給至前述處理 容器內；壓力調整部，係調整前述處理容器內的壓力；及 控制器，係藉由交替地重複進行：利用將前述原料氣體供 給至已收納基板的前述處理容器內，在前述基板上形成含 有既定元素層，利用將前述含氧氣體及前述含氫氣體供給 至已設定爲低於大氣壓壓力的前述處理容器內’將前述含 有既定元素層改質爲氧化層，來在前述基板上形成既定膜 厚的氧化膜，同時以使形成前述氧化膜時之前述基板的溫 度成爲400 °C以上、700 °C以下的方式控制前述原料氣體供 給系統、前述含氧氣體供給系統、前述含氫氣體供給系統、 201030847 前述壓力調整部、及前述加熱器。 [發明的效果] 藉由本發明，便能提供一種半導體裝置之製造方法及 基板處理裝置，其能膜中之碳、氫、氮、氯等不純物濃度 極低的絕緣膜以低溫予以形成。 【實施方式】 [用於實施發明之最佳形態] 過去’向來是在氧化膜之低溫成膜中使用有機系原 Q 料，但是本發明人等針對使用無機系原料以低溫來形成氧 化膜的方法進行專心硏究。其結果是得知如下知識，藉由 將下列製程設爲1循環：利用將含有既定元素的原料氣體 供給至經收納基板的處理容器內，在基板上形成原料之吸 附層或既定元素之層（以下稱爲含有既定元素層）的製程； 及利用在將處理容器內的壓力設定爲比大氣壓低的壓力之 狀態下將含氧氣體及含氫氣體供給至處理容器內，將經形 成在基板上之含有既定元素層改質爲氧化層的製程；執行 ©該循環至少1次以上，可在基板上形成既定膜厚的氧化 膜。在此，「原料之吸附層」係指除了原料分子之連續的 吸附層以外，亦包含不連續的吸附層。「既定元素之層」 係指除了由既定元素所構成之連續的層以外，亦包含不連 續的層、及其重疊而成的薄膜。又，亦有將由既定元素所 構成之連續的層稱爲薄膜的情況。 在基板上形成含有既定元素層（原料之吸附層或既定 元素之層）之製程，係在產生 CVD(Chemical Vapor Deposition)反應的條件下進行，此時在基板上形成低於1 201030847 原子層至約數原子層之含有既定元素層。又，所謂的「低 於1原子層的層」意指不連續地予以形成之原子層。 又，在將含有既定元素層改質爲氧化層的製程，係在 處於低於大氣壓之壓力氣體環境下的處理容器內，使含氧 氣體及含氫氣體反應而生成.含有氧的氧化物種（Oxidizing species)，藉由該氧化物種來氧化含有既定元素層而改質爲 氧化層。相較於單獨供給含氧氣體的情況，藉由該氧化處 理的話，便能大幅度地提升氧化力。即，在減壓氣體環境 下，相較於單獨供給含氧氣體的情況，藉由將含氫氣體添 加至含氧氣體能獲得大幅度的氧化力提升效果。將含有既 定元素層改質爲氧化層的製程係在非電漿（n〇n-Plasma)的 減壓氣體環境下進行。 於是，清楚得知：藉由本手法形成氧化膜的話，便會 使成膜率、在基板面內之膜厚均勻性比藉由使用有機系原 料之CVD法來成膜的情況來得良好。 又，清楚得知：相較於藉由使用有機系原料之CVD法來成 膜的情況’藉由本手法所形成之氧化膜膜中的不純物濃度 會變得極低。又，清楚得知：只要藉由本手法，即使是在 使用有機系原料的情況下，亦使成膜率、在基板面內之膜 厚均勻性、膜中的不純物濃度變得良好。 本發明係基於發明人等所獲得的相關知識而完成者。 以下’針對本發明之一實施形態一邊參照圖式一邊說明。 第1圖係在本發明之一實施形態所適用之基板處理裝 置的縱型處理爐的槪略構成圖，係縱剖面圖顯示處理爐2〇2 部分。又，第2圖係第1圖所示之處理爐的a-A，剖面圖。 201030847 又’本發明不限於本實施形態所提之基板處理裝置，亦能 適用於具有單片式、熱壁（Hot Wall)型、冷壁（Cold Wall) 型之處理爐的基板處理裝置。 如第1圖所示，處理爐202具有作爲加熱手段（加熱機 構）之加熱器207。加熱器207爲圓筒形狀，由作爲保持板 之加熱器底座（heater base，未圖示）所支擦而予以垂直地安 裝。 在加熱器207的內側，與加熱器207成同心圓狀地配 設有作爲反應管之加工管（process tube)203。加工管203 係由例如石英（Si02)或碳化矽（SiC)等耐熱性材料所構成， 形成爲上端閉塞、下端開口的圓筒形狀。在加工管203之 筒中空部形成有處理室20 1，構成爲可藉由後述的晶舟 217、以水平姿勢、以在垂直方向上多段地整列的狀態收納 作爲基板之晶圓200。 在加工管203的下方，與加工管203成同心圓狀地配 設有歧管209 »歧管209係由例如不銹鋼等所構成，形成 爲上端及下端開口之圓筒形狀。歧管20 9銜接於加工管 203，以支撐加工管203的方式予以設置。又’在歧管209 與加工管203之間設置有作爲密封材之〇型環220a。歧管 209係由加熱器底座所支撐，藉以使加工管203成爲被垂 直地安裝的狀態。藉由加工管203及歧管209來形成反應 容器（處理容器）。 在歧管209，係以作爲第1氣體導入部之第1噴嘴 233a、作爲第2氣體導入部之第2噴嘴233b、及作爲第3 氣體導入部之第3噴嘴233c貫通歧管209的側壁的方式予 201030847 以設置，第1氣體供給管23 2a、第2氣體供給管232b、第 3氣體供給管232c係各自連接於第1噴嘴233a、第2噴嘴 233b、第3噴嘴233c。如此，設置有3條氣體供給管，作 爲朝處理室201內供給複數種類（在此爲3種類）之處理氣 體的氣體供給通路。 在第1氣體供給管232a，從上游方向依序設置有：流 量控制器（流量控制手段）之質量流動控制器24 1 a、及開關 閥之閥243 a。又，在比第1氣體供給管23 2a的閥243a更 Q 下游側處，連接著供給非活性氣體之第1非活性氣體供給 管234a。在該第1非活性氣體供給管2 3 4a，從上游方向依 序設置有：流量控制器（流量控制手段）之質量流動控制器 241c、及開關閥之閥243c。又，在第1氣體供給管23 2a 之前端部，連接著上述第1噴嘴233a。第1噴嘴233a，係 在構成處理室201之加工管203的內壁與晶圓200之間中 之圓弧狀的空間，以由加工管203內壁的下部沿著至上 部，朝晶圓20 0之積載方向的上方聳立之方式予以設置。 Φ 在第1噴嘴23 3 a的側面設置有氣體供給孔24 8 a，係供給 氣體的供給孔。該氣體供給孔248a，係從下部橫跨至上部 各自具有相同的開口面積，進一步以相同的開口間距 (pitch)予以設置。第1氣體供給系統主要是由第1氣體供 給管23 2a、質量流動控制器241a、閥243a、第1噴嘴23 3 a 所構成，第1非活性氣體供給系統主要是由第1非活性氣 體供給管234a、質量流動控制器241c、閥243 c所構成。 在第2氣體供給管232b，從上游方向依序設置有：流 量控制器（流量控制手段）之質量流動控制器24 1 b、及開關 -10- 201030847 閥之閥2 4 3 b。 又，在比第2氣體供給管23 2b的閥243b更下游側處，連 接著供給非活性氣體之第2非活性氣體供給管2 3 4b。在該 第2非活性氣體供給管234b，從上游方向依序設置有：流 量控制器（流量控制手段）之質量流動控制器24 1 d、及開關 閥之閥243d。又，在第2氣體供給管232b之前端部，連 接著上述第2噴嘴233b。第2噴嘴233b，係在構成處理室 201之加工管203的內壁與晶圓200之間中之圓弧狀的空 間，以由加工管203內壁的下部沿著至上部，朝晶圓200 之積載方向的上方聳立之方式予以設置。在第2噴嘴233b 的側面設置有氣體供給孔248b，係供給氣體的供給孔。該 氣體供給孔248b，係從下部橫跨至上部各自具有相同的開 口面積，進一步以相同的開口間距予以設置。第2氣體供 給系統主要是由第2氣體供給管23 2b、質量流動控制器 241b、閥243b、第2噴嘴233b所構成，第2非活性氣體 供給系統主要是由第2非活性氣體供給管2 3 4b、質量流動 控制器241d、閥243 d所構成。 在第3氣體供給管232c，從上游方向依序設置有：流 量控制器（流量控制手段）之質量流動控制器24 1 e、及開關 閥之閥243e。又，在比第3氣體供給管2 3 2 c更下游側處， 連接著供給非活性氣體之第3非活性氣體供給管23 4c。在 該第3非活性氣體供給管23 4c，從上游方向依序設置有： 流量控制器（流量控制手段）之質量流動控制器24 1 f、及開 關閥之閥243f。又，在第3氣體供給管232c之前端部，連 接著上述第3噴嘴233c。第3噴嘴233c，係在構成處理室 -11 - 201030847 201之加工管203的內壁與晶圓200之間中之圓弧狀的空 間，以由加工管20 3內壁的下部沿著至上部’朝晶圓200 之積載方向的上方聳立之方式予以設置。在第3噴嘴233c 的側面設置有氣體供給孔248c，係供給氣體的供給孔。該 氣體供給孔248c，係從下部橫跨至上部各自具有相同的開 口面積，進一步以相同的開口間距予以設置。第3氣體供 給系統主要是由第3氣體供給管232c、質量流動控制器 241e、閥243e、第3噴嘴233c所構成，第3非活性氣體供 給系統主要是由第3非活性氣體供給管23 4c、質量流動控 制器241f、閥243f所構成。 從第1氣體供給管232a，將作爲含有氧的氣體（含氧氣 體），例如氧（〇2)氣，透過質量流動控制器241a、閥243 a、 第1噴嘴233a而供給至處理室201內。即，第1氣體供給 系統係構成爲當作含氧氣體供給系統。與此同時，亦可使 從第1非活性氣體供給管234a，將非活性氣體透過質量流 動控制器24 lc、閥243 c而供給至第1氣體供給管232a內。 又，從第2氣體供給管2 3 2b，將作爲含有氫的氣體（含 氫氣體）’例如氫（H2)氣，透過質量流動控制器241b、閥 243b'第2噴嘴233b而供給至處理室201內。即，第2氣 體供給系統係構成爲當作含氫氣體供給系統。與此同時， 亦可使從第2非活性氣體供給管234b，將非活性氣體透過 質量流動控制器241d、閥243d而供給至第2氣體供給管 232b 內。 又’從第3氣體供給管2 3 2c，將作爲原料氣體，即含 有作爲既定元素的矽的氣體（含矽氣體），例如六氯矽烷 201030847 (Si2Cl6，簡稱HCD)氣體，透過質量流動控制器241e、閥 243e'第3噴嘴233c而供給至處理室201內。即，第3氣 體供給系統係構成爲當作原料氣體供給系統（含矽氣體供 給系統）。與此同時，亦可使從第3非活性氣體供給管 234c’將非活性氣體透過質量流動控制器241f、閥243 f 而供給至第3氣體供給管2 3 2c內。 又，雖然在本實施形態係以分別從各自的噴嘴將〇2 氣體、H2氣體、HCD氣體供給至處理室201內的方式來進 行，但是亦可，例如，以從相同的噴嘴將H2氣體及HCD 氣體供給至處理室201內的方式來進行。又，亦可以從相 同的噴嘴將〇2氣體及H2氣體供給至處理室201內的方式 來進行。如此，以複數種類的氣體共用噴嘴的話，便有能 減少噴嘴的數量、能減低裝置成本、又使維修變得容易等 優點。又，因爲考量到在後述的成膜溫度帶，雖然HCD氣 體與H2氣體不會反應，但是HCD氣體與02氣體會反應， 所以較佳爲HCD氣體與02氣體係從各自的噴嘴供給至處 理室201內。 在歧管209設置有：將處理室201內之氣體環境排氣 的氣體排氣管23 1。氣體排氣管23 1係透過作爲壓力檢測 器的壓力感測器245、及作爲壓力調整器（壓力調整部）的 APC(Auto Pressure Controller)閥 242，連接至作爲真空排 氣裝置的真空幫浦246。又，APC閥242係以能將閥加以 開關而進行處理室20 1內之真空排氣/停止真空排氣，進一 步還可調節開閥度而調整壓力的方式予以構成之開關閥° 構成爲：藉由使真空幫浦246動作，同時根據由壓力感測 201030847 器245所檢測的壓力來調節APC閥242的閥之開啓程度， 而能進行使處理室201內的壓力成爲既定壓力（真空度）的 真空排氣。排氣系統主要是由氣體排氣管231、壓力感測 器245、APC閥24 2、真空幫浦246所構成。 在歧管209的下方設置有：作爲可將歧管209的下端 開口氣密地閉塞的爐口蓋體之密封蓋（seal cap)219。密封 蓋219係以從垂直方向下側被抵接至歧管209的下端的方 式予以構成。密封蓋219係由例如不銹鋼等金屬所構成， 形成爲圓盤狀。在密封蓋219的上面設置有：作爲與歧管 209的下端抵接之密封構件的Ο型環220b。在密封蓋219 之處理室201的相反側設置有：使作爲後述基板保持具之 晶舟217旋轉之旋轉機構267。旋轉機構267的旋轉軸255 係貫通密封蓋219而被連接至晶舟217。旋轉機構267係 以藉由使晶舟217旋轉來使晶圓200旋轉的方式予以構 成。密封蓋219,係以藉由作爲被垂直地設置在加工管20 3 外部的升降機構之晶舟升降機115，而可在垂直方向上升 降的方式予以構成。晶舟升降機115係以可藉由使密封蓋 219升降而將晶舟217對處理室201內進行搬入/搬出的方 式予以構成。 作爲基板保持具之晶舟217，係由例如石英及碳化矽 等耐熱性材料所構成，以將複數片晶圓200，以水平姿勢 且以中心相互地對齊的狀態，加以整列而多段地保持之方 式予以構成。又，在晶舟217的下部設置有：由例如石英 及碳化矽等耐熱性材料所構成的隔熱構件218，係以使來 自加熱器207的熱難以傳遞至密封蓋219側的方式予以構 201030847 成。又，隔熱構件218亦可利用：由石英及碳化矽等耐熱 性材料所構成的複數片隔熱板、及以水平姿勢多段地支持 該等隔熱板之隔熱板保持器（holder)來構成。在加工管203 內設置有：作爲溫度檢測器之溫度感測器263，係以根據 由溫度感測器263所檢測之溫度資訊來調整對加熱器207 的通電狀況，藉以使處理室201內的溫度成爲所希望的溫 度分布之方式予以構成。溫度感測器263係與第1噴嘴 233a、第2噴嘴233b、及第3噴嘴233c同樣地，沿著加 工管203的內壁予以設置。 控制部（控制手段）之控制器2 80被連接至質量流動控 制器 241a、241b、241c、241d、241e、241f;閥 243a、243b、 243c ' 243d、243e、243 f ；壓力感測器 245 ； APC 閥 242 ； 加熱器207;溫度感測器263;真空幫浦246;旋轉機構267; 晶舟升降機1 1 5等。藉由控制器280，能進行以下的控制： 由質量流動控制器 241a、 241b、 241c、 241d、 241e、 241f 所產生之氣體流量調整；閥243a、243b、243c、243d、243e、 243f之開關動作；APC閥242之開關及根據壓力感測器245 的壓力調整動作；根據溫度感測器263的加熱器207之溫 度調整；真空幫浦246之起動/停止；旋轉機構267之旋轉 速度調節；及由晶舟升降機115所執行之晶舟217的升降 動作等。 接著，針對使用上述基板處理裝置的處理爐，作爲半 導體裝置（device)之製造程序之一製程，在基板上形成作爲 絕緣膜之氧化膜的方法之例子加以說明。又，在以下的說 明中，構成基板處理裝置之各部動作係藉由控制器280予 -15- 201030847 以控制。 在第3圖，顯示本實施形態中之成膜流程圖；在第4 圖，顯示本實施形態之成膜程序（sequence)中之供給氣體的 時序（timing)圖。在本實施形態的成膜程序，藉由將下列製 程：利用將含有作爲既定元素之矽的原料氣體供給至已收 納基板的處理容器內，在基板上形成原料之吸附層或矽層 (以下稱爲含矽層）的製程；及利用將含氧氣體及含氫氣體 供給至已設定爲壓力低於大氣壓之處理容器內，將經形成 ❹ 在基板上之含矽層改質爲氧化層的製程，設爲1循環，執 行該循環至少1次以上，在基板上形成既定膜厚的氧化矽 膜。在此，「原料之吸附層」係指除了原料分子之連續的 吸附層以外，亦包含不連續的吸附層。「矽層」係指除了 由矽所構成之連續的層以外，亦包含不連續的層、及其重 疊而形成的矽薄膜。又，亦有將由矽所構成之連續的層稱 爲矽薄膜的情況。 在基板上形成含矽層（原料之吸附層或矽層）之製程， Q 係在產生CVD反應的條件下進行，此時在基板上形成低於 1原子層至約數原子層之含矽層。又，所謂的「低於1原 子層的層」意指不連續地予以形成之原子層。 又，在將含矽層改質爲氧化矽層的製程，係於處在低 於大氣壓之壓力氣體環境下的處理容器內，使含氧氣體及 含氫氣體反應而生成含有氧的氧化物種，藉由該氧化物種 來氧化含矽層而改質爲氧化矽層。相較於單獨供給含氧氣 體的情況，藉由該氧化處理的話，便能大幅度地提升氧化 力。即，在減壓氣體環境下，相較於單獨供給含氧氣體的 -16- 201030847 情況，藉由將含氫氣體添加至含氧氣體能獲得大幅度的氧 化力提升效果》將含矽層改質爲氧化矽層的製程係在非電 漿的減壓氣體環境下進行。又，含氫氣體，可如第4圖（a) 所示般間斷地，即，只在將含矽層改質爲氧化層的製程中 供給，亦可如第4圖（b)所示般連續地，即，在重複進行： 在基板上形成含矽層的製程與將含矽層改質爲氧化矽層的 製程之期間中，成爲時常性供給。 以下，對此加以具體說明。又，在本實施形態，使用 含有矽的原料氣體之HCD氣體作爲原料氣體，使用02氣 體作爲含有氧的氣體，使用112氣體作爲含有氫的氣體，針 對藉由第4圖（a)之程序，在基板上形成氧化矽膜（Si02膜） 作爲絕緣膜的例子加以說明。 —旦將複數片晶圓 200裝塡（wafer charge)於晶舟 217，如第1圖所示，已保持複數片晶圓200的晶舟217係 藉由晶舟升降機115而被提起、搬入（bo at load)處理室201 內。在此狀態，密封蓋219會成爲透過Ο型環2 2 0b而密 封歧管209之下端的狀態。 以使處理室201內成爲所希望的壓力（真空度）的方式 藉由真空幫浦246予以真空排氣。此時，處理室20 1內的 壓力係以壓力感測器24 5予以測定，根據該所測定的壓力 來回饋控制APC閥242(調整壓力）。又，以使處理室201 內成爲所希望的溫度之方式藉由加熱器207予以加熱。此 時，以使處理室20 1內成爲所希望的溫度分布之方式、根 據溫度感測器263所檢測的溫度資訊來回饋控制對加熱器 207的通電狀況（調整溫度）。接下來，利用旋轉機構267 -17- 201030847 旋轉晶舟217來旋轉晶圓200。之後，依序實施後述的4 個步驟。 [步驟1] 打開第3氣體供給管232c的閥243e、第3非活性氣 體供給管234c的閥243f，將HCD氣體流入第3氣體供給 管2 3 2c，將非活性氣體（例如N2氣體）流入第3非活性氣體 供給管23 4c。非活性氣體從第3非活性氣體供給管234c 流出，藉由質量流動控制器24 If予以調整流量。HCD氣 Q 體，係從第3氣體供給管23 2c流出，藉由質量流動控制器 241e予以調整流量。經調整流量的HCD氣體會在第3氣體 供給管23 2c內與經調整流量的非活性氣體混合，從第3噴 嘴23 3 c之氣體供給孔248c被供給至經加熱的減壓狀態之 處理室201內，同時從氣體排氣管231被排出（H CD氣體供 給）。 此時，適當地調整APC閥242，將處理室201內的壓 力維持爲低於大氣壓，例如l〇~l〇〇〇Pa範圍內的壓力。以 q 質量流動控制器241e控制之HCD氣體的供給流量，定爲 例如10〜lOOOsccm範圍內的流量。將晶圓200曝露在HCD 氣體的時間，定爲例如卜1 80秒的範圍內的時間。加熱器 207的溫度，係以使處理室201內成爲可產生ALD反應或 CVD反應的溫度之方式設定。即，以使晶圓200的溫度成 爲例如300~700°C，較佳爲350〜650°C範圍內的溫度之方式 設定加熱器207的溫度。又’一旦使晶圓200成爲低於 3 00°C，貝【J HCD會變得難以吸附在晶圓200上。又，一旦 晶圓200的溫度超過650 °C，尤其是超過700 °C,則CVD反 -18- 201030847 應會變強，容易使均勻性惡化。因此，較佳爲將晶圓200 的溫度定爲3 00〜700 °C。 藉由以上述條件將HCD氣體供給至處理室201內，來 在晶圓200(表面的基底膜）上形成低於1原子層至數原子 層之HCD吸附層或矽層（以下稱爲含矽層）。又，HCD會在 晶圓200上進行表面吸附而形成HCD吸附層。又，藉由 HCD自行分解，矽分子會堆積在晶圓200上而形成矽層。 一旦在晶圓200上所形成之含矽層的厚度超過數原子 Q 層，便會使在後述步驟3的氧化作用無法到達整體含矽 層。又，可在晶圓200上形成的含矽層的最小値係低於1 原子層。因此，較佳爲將含矽層的厚度定爲低於1原子層 至數原子層。 作爲含Si原料，除了 HCD以外，不限於TCS(四氯矽 烷，SiCl4)、DCS(·二氯矽烷，SiH2Cl2)、SiH4(單矽烷 (monosilane))等無機原料，也可使用胺基矽烷系的 4DMAS(肆二甲基胺基矽烷，si(N(CH3)2)4)、3DMAS(參二 φ 甲基胺基矽烷’ Si(N(CH3)2)3H)、2DEAS(雙二乙基胺基矽 烷，Si(N(C2H5)2) 2H2)、BTBAS(雙三級丁 基胺基矽烷，SiH2 (NH(C4H9))2)等有機原料。 作爲非活性氣體，除了 N2氣體以外，也可使用Ar、 He、Ne、Xe等稀有氣體。又，能藉由使用不含氮（N)的氣 體之Ar及He等稀有氣體作爲非活性氣體，來減低所形成 的氧化矽膜膜中N不純物濃度。因此，較佳爲使用Ar、He 等稀有氣體來作爲非活性氣體。在後述步驟2、3、4亦可 謂爲同樣的情況。 -19- 201030847 [步驟2] 在晶圓200上形成含矽層後，關閉第3氣體供給管23 2c 的閥243e，停止供給HCD氣體。此時，使氣體排氣管231 的APC閥242保持爲打開的狀態，藉由真空幫浦246來將 處理室201內真空排氣，將殘留的HCD氣體從處理室201 排除。此時，一旦將非活性氣體供給至處理室2 0 1內，則 進一步提高排除所殘留的HCD氣體的效果（除去殘留氣 體）。此時加熱器207的溫度，係以使晶圓200的溫度成爲 0 與供給HCD氣體時相同地300〜700 °C，較佳爲350〜650 °C 範圍內的溫度的方式來設定。 [步驟3] 除去處理室201內的殘留氣體後，打開第1氣體供給 管232a的閥243 a、第1非活性氣體供給管234a的閥24 3c， 使〇2氣體流入第1氣體供給管2 3 2a，使非活性氣體流入 第1非活性氣體供給管234a。非活性氣體，係流自第1非 活性氣體供給管234a，藉由質量流動控制器241c予以調 0 整流量。〇2氣體，係流自第1氣體供給管23 2a，藉由質量 質量流動控制器24 1 a予以調整流量。經調整流量之〇2氣 體’係在第1氣體供給管2 3 2a內與經調整流量的非活性氣 體混合，從第1噴嘴233a的氣體供給孔248a，供給至經 加熱之減壓狀態的處理室201內同時從氣體排氣管231予 以排氣。在此同時，打開第2氣體供給管232b的閥24 3 b、 第2非活性氣體供給管234b的閥243d，使H2氣體流入第 2氣體供給管23 2b ’使非活性氣體流入第2非活性氣體供 給管2 3 4 b。非活性氣體，係流自第2非活性氣體供給管 -20- 201030847 234b，藉由質量流動控制器241d予以調整流量。H2氣體’ 係流自第2氣體供給管232b，藉由質量流動控制器241b 予以調整流量。經調整流量之H2氣體，係在第2氣體供給 管23 2b內與經調整流量的非活性氣體混合，從第2噴嘴 23 3 b的氣體供給孔248b，供給至經加熱之減壓狀態的處理 室201內同時從氣體排氣管231予以排氣（供給〇2氣體及 H2氣體）。又，〇2氣體及H2氣體不須借助電漿活性化而供 給至處理室201內。 此時，適當地調整APC閥242，將處理室201內的壓 力維持爲低於大氣壓，例如1〜lOOOPa範圍內的壓力。以質 量流動控制器241 a控制的02氣體的供給流量’係定爲例 如lsCCm~20slm範圍內的流量。以質量流動控制器241b 控制的H2氣體的供給流量，係定爲例如lsccm~2〇Slm範圍 內的流量。又，將晶圓200曝露在02氣體及H2氣體的時 間，係定爲例如1~1 80秒的範圍內的時間。加熱器207的 溫度，係以使晶圓200的溫度成爲例如3 5 0~1 000 °C範圍內 溫度之方式來設定。又，已確認只要是此範圍內的溫度， 便可獲得由在減壓氣體環境下向〇2氣體添加112氣體所造 成之提高氧化力的效果。又，也確認一旦晶圓200的溫度 過低便無法獲得提高氧化力的效果。但是一旦考慮產能 (throughput)，則較佳爲以使晶圓200的溫度爲可獲得提高 氧化力效果的溫度、成爲與步驟1之供給HCD氣體時相同 的溫度之方式，即以在步驟1及步驟3將處理室201內溫 度保持爲同一溫度之方式，來設定加熱器207的溫度。此 情況下，以使在步驟1及步驟3晶圓200的溫度，即處理 201030847 室201內溫度成爲350-700 °C，較佳爲350-650 °C範圍內之 固定溫度之方式來設定加熱器2 07的溫度。再者，更佳爲 以在步驟1〜步驟4(後述）將處理室201內的溫度保持爲同 一溫度之方式來設定加熱器207的溫度。 此情況下，以在步驟1〜步驟4(後述）使處理室201內 的溫度成爲350〜700°C，較佳爲350~650 °C範圍內之固定溫 度之方式來設定加熱器207的溫度。又，爲了獲得由在減 壓氣體環境下向〇2氣體添加H2氣體所造成之提高氧化力 H 的效果，必須將處理室201內溫度定爲350 °C以上，較佳爲 處理室201內溫度定爲400°C以上，更佳爲定爲45 0°C以 上。將處理室201內溫度定爲400 °C以上的話，便能獲得超 過由以400°C以上的溫度所進行之03氧化處理所產生之氧 化力的氧化力；將處理室201內溫度定爲45(TC以上的話， 便能獲得超過由以450°C以上的溫度所進行之〇2電漿氧化 處理所產生之氧化力的氧化力。 藉由以上述條件將02氣體及H2氣體供給至處理室 @ 201內，02氣體及H2氣體係在經加熱的減壓氣體環境下以 無電漿（non-plasma)予以活性化而反應，藉此生成含有原子 狀氧等之0的氧化物種。然後，主要藉由此氧化物種，對 已在步驟1形成在晶圓200上的含矽層予以進行氧化處 理。然後，利用此氧化處理，將含矽層改質爲氧化矽層（Si〇2 層，以下亦簡稱爲SiO層）。 作爲含氧氣體，除了氧（02)氣體以外，亦可使用臭氧 (〇3)氣體等。又，在上述溫度帶中，嘗試了測試向一氧化 氮（NO)氣體及亞氧化氮（N20)氣體添加含氫氣體的效果，結 -22- 201030847 果確認了相較於單獨供給NO氣體及單獨供給n2〇氣體， 無法獲得提高氧化力的效果。即，較佳爲使用不含氮之含 氧氣體（不含有氮而含有氧的氣體）作爲含氧氣體》除了氫 (Hz)氣體以外，亦可使用氘（D2)氣體等作爲含氫氣體。又， —旦使用氨（NH3)氣體及甲烷（CH4)氣體等，便要考量到氮 (N)不純物及碳（C)不純物會混入膜中。即，較佳爲使用不 含其他元素之含氫氣體（不含有其他元素而含有氫或氘的 氣體）來作爲含氫氣體。即，能使用選自於由02氣體及03 Q 氣體所構成之群組的至少一氣體來作爲含氧氣體，能使用 選自於由H2氣體及D2氣體所構成之群組的至少一氣體來 作爲含氫氣體。 [步驟4] 經將含矽層改質成氧化矽層後，關閉第1氣體供給管 232a的閥243a，停止供給02氣體。又，關閉第2氣體供 給管232b的閥243b，停止供給H2氣體。此時，在氣體排 氣管231之APC閥242保持爲打開的狀態下，藉由真空幫 0 浦246將處理室201內真空排氣，將殘留的〇2氣體及H2 氣體從處理室201內排除。此時，一旦將非活性氣體供給 至處理室201內，則排除所殘留的02氣體及H2氣體的效 果會進一步提高（除去殘留氣體）。此時加熱器2 07的溫度， 係設定爲如下的溫度：使晶圓200的溫度成爲與供給〇2 氣體及Hz氣體時相同地350〜700 °C，較佳爲350〜650 °C範 圍內的溫度。 以上述步驟1〜4作爲1循環，藉由重複複數次該循環， 能在晶圓200上形成既定膜厚的氧化矽膜。 201030847 —旦形成既定膜厚的氧化矽膜，則藉由將非活 供給至處理室201內同時予以排氣，來以非活性氣 處理室201內（清潔，purge)。之後，處理室201內 環境被取代爲非活性氣體，處理室20 1內的壓力回 壓（回復大氣壓）。 之後，藉由晶舟升降機115降下密封蓋219,歧 的下端被開啓，同時處理完畢的晶圓200，在被保 舟217的狀態下從歧管2 09的下端被搬出至加工管 ❽ 外部（卸載晶舟，boat unload)。之後，藉由晶舟21 處理完畢的晶圓200(排出晶圓，wafer discharge)。 在上述步驟3,在經加熱的減壓氣體環境下使（ 與H2氣體反應而生成包含原子狀氧等之Ο的氧化衫 用該氧化物種，進行將含矽層改質爲氧化矽層的; 程，藉此，氧化物種所持有的能量會切斷含矽層中 Si-N、Si-Cl、Si-H、Si-C鍵結。由於用以形成Si-的能量比Si-N、Si-Cl、Si-H、Si-C的鍵結高，所以 Q 氧化處理對象的含矽層賦予形成Si-0鍵結所需的倉g 切斷Si-N、Si-Cl、Si-H、Si-C鍵結。經切斷與Si 的N、H、CM、C會被從膜中除去，成爲N2、H2、C12 C02等而被排出。又，因與N、H、Cl、C的鍵結被 留下的Si的未鍵結電子會與氧化物種所含的Ο連接 質成Si02層。已確認：根據本實施形態的成膜程序 之Si〇2膜膜中氮、氫、氯、碳的濃度極低，Si/O比 近化學計量組成的0.5，成爲品質良好的膜。 又，比較該步驟3的氧化處理、〇2電漿氧化處 性氣體 體清潔 的氣體 復爲常 管209 持在晶 203的 7取出 )2氣體 3種，使 改質製 所含的 〇鍵結 藉由對 :量，來 的鍵結 、HCM、 切斷而 而被改 所形成 率極接 理、及 -24- 201030847 03氧化處理，已確認其結果爲在45 0°C以上、7〇〇°C以下之 低溫氣體環境下，該步驟3的氧化處理的氧化力最強。正 確地說，已確認：在400°C以上、7〇〇 °C以下，由步驟3的 氧化處理所產生的氧化力超過由〇3氧化處理所產生的氧 化力，在450°c以上、700°c以下，由步驟3的氧化處理所 產生的氧化力超過由〇3氧化處理及〇2電漿氧化處理所產 生的氧化力。藉此，清楚地明白：該步驟3的氧化處理在 這種低溫氣體環境下是非常有效的。 又，在〇2電漿氧化處理的情況必須有電漿產生器，在〇3 氧化處理的情況必須有臭氧產生器，但採用該步驟3的氧 化處理的話，便不需要電槳產生器及臭氧產生器，而有能 降低裝置成本等之優點。但是，在本實施形態中，亦有所 謂使用〇3及〇2電漿作爲含氧氣體的選擇方案，並未否定 該等氣體之使用。亦可考量：能藉由添加含氫氣體至〇3 及〇2電漿而生成能量更高的氧化物種，藉由以該氧化物種 進行氧化處理而提高裝置特性等的效果。 又，已確認：藉由本實施形態的成膜程序形成氧化矽 膜的話，則成膜率、在晶圓面內的膜厚均勻性也會比以一 般的CVD法來形成氧化矽膜的情況良好。又，一般的CVD 法’係指同時供給無機原料的DCS及N20，採用CVD法形 成氧化砂膜（HTO(High temperature Oxide)膜）的方法。又， 已確認：相較於以一般的CVD法所形成的氧化矽膜，藉由 本實施形態的成膜程序所形成的氧化矽膜膜中的氮、氯等 不純物的濃度會變得極低。又，已確認：相較於使用有機 系砂原料、以一般的CVD法所形成的氧化矽膜，藉由本實 201030847 施形態的成膜程序所形成的氧化矽膜膜中的不純物濃度也 變得極低。又’已確認：藉由本實施形態之成膜程序的話， 即使是在使用有機系矽原料的情況，成膜率、在晶圓面內 的膜厚均勻性、膜中的不純物濃度會成爲良好的^ 雖然在上述實施形態，係針對作爲含氫氣體的1^氣 體，係如第4圖（a)所示般間斷地，即只在步驟3中供給的 例子加以說明，但是亦可以如第4圖（b)所示般連續地，即 在重複步驟1~4之期間中，時常性持續供給的方式來進 行。又，即使是在間斷地供給H2氣體的情況下，亦可以只 在步驟1及3供給的方式來進行，亦可以從步驟1到步驟 3供給的方式來進行。 又，亦可以只在步驟2及3供給的方式來進行，亦可以從 步驟3到步驟4供給的方式來進行。 考量藉由在步驟1，即當供給HCD氣體時供給H2氣 體，來抽出HCD氣體中的C1，而考量成膜率提高、膜中 C1不純物降低的效果。又，考量藉由在步驟2，即在停止 供給HCD氣體後，比02氣體先開始供給H2氣體，來有效 地控制膜厚均勻性。又，考量藉由在步驟2，即比02氣體 先開始供給H2氣體，來使得對例如金屬及矽露出的部分， 能選擇性地在矽形成氧化膜。又，考量在步驟4，即在停 止供給〇2氣體之後，在開始供給HCD氣體之前，供給H2 氣體，藉以使在步驟3所形成的SiO層表面形成氫的末端 而予以改質，能使在接下來的步驟1所供給之HCD氣體變 得容易吸附在SiO層表面。 [實施例] -26- 201030847 (第1實施例） 接著針對第1實施例加以說明。 藉由本實施形態的程序及先前技術的程序形成氧化矽 膜，測定成膜速度及膜厚分布均勻性。又，先前技術的程 序，係指在本實施形態之程序的步驟3中，使用包含由電 漿激發〇2氣體所製得之氧活性種（〇+)的氣體來取代使用 〇2氣體及H2氣體的程序。又，在本實施形態之程序的成 膜條件（在各步驟的處理條件）爲上述實施形態所記載之條 Q 件範圍內的條件。在先前技術的程序中成膜條件（在各步驟 的處理條件）爲在步驟1、2、4的處理條件與本實施形態的 程序相同，在步驟 3的處理條件爲處理室內的壓力 10~100Pa 範圍內的壓力、02氣體的供給流量： 100〜lOOOOsccm範圍內的流量、02氣體供給時間：1~180 秒範圍內的時間、晶圓溫度：3 5 0~650°C範圍內的溫度、高 頻率電力：50〜4 00W範圍內的電力。 將其結果顯示在第5圖、第6圖。第5圖表示在藉由 Φ 先前技術的程序成膜之氧化矽膜的成膜速度爲1的情況 下，藉由本實施形態的程序成膜之氧化矽膜的成膜速度比 率。第6圖表示在藉由先前技術的程序成膜之氧化矽膜在 晶圓面內之膜厚分布均勻性爲1的情況下，藉由本實施形 態的程序成膜之氧化矽膜在晶圓面內之膜厚分布均勻性比 率。又，膜厚分布均勻性顯示在晶圓面內之膜厚分布參差 不齊的程度，該値越小表示在晶圓面內之膜厚分布均勻性 越好。 如第5圖所示，瞭解到：相較於藉由先前技術的程序 -27 - 201030847 所形成的氧化矽膜，藉由本實施形態的程序所形成的氧化 矽膜，成膜速度特別高。瞭解到：藉由本實施形態之程序 的話，便可獲得以先前技術的程序所達成之成膜速度的5 倍之成膜速度。又，藉由本實施形態之程序來形成氧化矽 膜時的成膜速度爲約2A/循環。 又，如第6圖所示，瞭解到：相較於藉由先前技術的 程序所形成的氧化矽膜，藉由本實施形態的程序所形成的 氧化矽膜，膜厚分布均勻性也大幅改善。瞭解到：藉由本 實施形態之程序的話，便可獲得藉由先前技術的程序所形 成的氧化矽膜的膜厚分布均勻性之約1/2〇、非常良好的膜 厚分布均勻性。又，藉由本實施形態之程序所形成的氧化 矽膜的膜厚分布均勻性爲約1.5%。 在此，針對在本實施形態的程序，並不是如先前技術 的程序般是以由電漿激發〇2氣體所製得的〇#來將已形成 在基板上的含矽層（HCD的吸附層或矽層）氧化，而是以由 在經加熱的減壓氣體環境下使氣體及H2氣體反應所製 得之含有 〇的氧化物種來將已形成在基板上的含矽層 (HCD的吸附層或矽層）氧化的優點加以說明。 在第7圖顯示先前技術之程序中之Si02堆積模式，在 第8圖顯示本實施形態之程序中之Si〇2堆積模式。又，任 —程序皆顯示於步驟1在砂晶圓表面形成作爲原料的HCD 的吸附層的情況。 在第7圖之先前技術的程序的情況，一旦首先供給作 爲原料氣體的HCD氣體，則如第7圖（a)所示，HCD會吸; 附在矽晶圓表面而在矽晶圓上形成HCD的吸附層。 201030847 體所製得 晶圓面內 矽晶圓表 圓面內之 圓表面脫 不僅使 ;i-Si鍵結 表面上， 一步地， 底的砂晶 的程序形 晶圓面內 量到已從 E流動，而 圓排列區 分布均勻 ，一旦首 吸附在矽 一旦在此狀態下供給含有由電漿激發〇2氣 之氧活性種（〇* )的氣體，則如第7圖（b)所示，在 之從〇2氣體（〇+)氣流的上游朝向下游，已吸附在 面之HCD分子開始逐漸氧化。另一方面，在晶 〇2氣體氣流的下游的HCD分子則會發生從矽晶 離。 Ο ❹ 認爲這是因爲藉由電漿激發〇2氣體所製得之< HCD分子氧化，而且存在著會切斷Si-Ο鍵結及！ 的能量。即，在此情況，Si不能充分固定至矽晶B 使得在矽晶圓表面上產生Si不被固定的區域。連 如第7圖（c)所示，〇*也會將已形成Si02層之基 圓表面氧化。 因此，一旦使矽晶圓旋轉同時藉由先前技術 成Si〇2膜，則該Si02膜的外周部膜厚變厚，在 的膜厚分布均勻性會惡化（參照第6圖）。又，考 矽晶圓表面脫離的HCD分子會朝處理室內的下S 再吸附於處理室內中之〇2氣體氣流的下游、即晶 域下部的晶圓而進行氧化，所以在晶圓間之膜厚 性也會惡化。 對此，在第8圖之本實施形態的程序之情況 先供給HCD氣體，則如第8圖（a)所示，HCD會 晶圓表面，在矽晶圓上形成HCD的吸附層。 一旦在此狀態下、在經加熱的減壓氣體環境下，供給 包含由使〇2氣體及H2氣體反應所製得之含有0的氧化物 種之氣體，則如第8圖（b)所示，在晶圓面內之從〇2氣體 201030847 及h2氣體（氧化物種）氣流的上游朝向下游，已吸附在矽晶 圓表面之HCD分子開始逐漸氧化。此時在晶圓面內之〇2 氣體及H2氣體氣流的下游的HCD分子不會從矽晶圓表面 脫離。即，抑制了在先前技術的程序中所發生之HCD分子 從矽晶圓表面脫離之情事。這是因爲，相對於在使用由電 漿激發〇2氣體所製得之〇+及〇3的情況，施加至矽晶圓之 多餘的能量會切斷Si-Ο鍵結及Si-Si鍵結，在使用由在經 加熱的減壓氣體環境下使〇2氣體及H2氣體反應所製得之 0 氧化物種的情況下，並不是對矽晶圓施加新的能量，而是 利用由在矽晶圓附近之〇2氣體與H2氣體的反應所生成之 氧化物種來使HCD分子開始逐漸氧化。即，在本實施形態 之氧化處理的情況，雖然是利用超過由〇2電漿氧化處理及 〇3氧化處理所產生的氧化力之氧化力來進行氧化，但是會 切斷Si-Ο鍵結及Si-Si鍵結的多餘能量不會產生。在此情 況下，能充分地進行矽對矽晶圓表面上的固定，而使得Si 被均勻地固定至矽晶圓表面上。因此，如第8圖（c)所示， 0 已吸附在矽晶圓表面的HCD分子係在整個晶圓面內均勻 地被氧化而被改質成Si〇2層，在矽晶圓表面上Si〇2層被 均句地形.成在整個晶圓面內。於是，藉由重複該等處理， 使得形成在晶圓上的Si 02膜之在晶圓面內的膜厚均勻性 良好（參照第6圖）。又，在已添加H2至〇2電漿的情況， 是以由02與H2的反應所生成之氧化物種的氧化爲主。又， 在已添加H2至03的情況，是以由03與H2的反應所生成 之氧化物種的氧化爲主。換言之，即使是在使用〇2電漿及 〇3的情況，亦可藉由添加h2來獲得與在本實施形態之氧 -30- 201030847 化處理同樣的效果。 又，雖然在第7圖之先前技術的程序及第8圖之本實 施形態的程序，係針對在第1步驟在矽晶圓表面形成HCD 的吸附層的情況加以說明，但是對於在第1步驟所供給之 HCD氣體會自行分解而在矽晶圓表面形成矽層的情況亦可 說是相同的情況。在該情況下，將第7圖、第8周的HCD 分子取代爲Si分子的話，便能同樣地說明。 (第2實施例） 接著針對第2實施例加以說明。 藉由本實施形態的程序及一般的CVD法來形成氧化 矽膜，測定膜中不純物的濃度。又，一般的CVD法，係指 同時供給DCS與N20而以CVD法形成氧化矽膜（HTO膜） 的方法，成膜溫度爲780 °C。又，在本實施形態之程序的各 步驟中成膜溫度固定爲600°C，除此之外的成膜條件（在各 步驟的處理條件）爲上述實施形態所記載之條件範圍內的 條件。又，膜中不純物的測定是使用SIMS來進行。 於第9圖顯示其結果。第9圖（a)顯示在藉由一般的 CVD法所形成的氧化矽膜之膜中所包含的不純物（H、C、 N、C1)濃度。第9圖（b)係顯示在藉由本實施形態之程序所 形成的氧化矽膜之膜中所包含的不純物（H、C、N、C1)濃 度。任一圖的橫軸皆表示距離Si02膜表面的深度（nm)，縱 軸皆表示H、C、N、C1的濃度（原子/ cm3)。 如第9圖（a)、第9圖（b)所示，瞭解到在藉由本實施形 態之程序所形成的氧化矽膜膜中所包含的不純物當中Η濃 度，係與在藉由一般的CVD法所形成的氧化矽膜膜中所包 -31 - 201030847 含的Η濃度相等。然而，瞭解到在藉由本實施形態之程序 所形成的氧化矽膜膜中所包含的不純物當中C1濃度，係比 在藉由一般的CVD法所形成的氧化矽膜膜中所包含的C1 濃度低3位數左右。又，瞭解到在藉由本實施形態之程序 所形成的氧化矽膜膜中所包含的不純物當中Ν濃度，係比 在藉由一般的CVD法所形成的氧化矽膜膜中所包含的Ν濃 度約低1位數。又，膜中不純物當中的C濃度，不論是藉 由本實施形態之程序所形成的氧化矽膜、或者是藉由一般 〇 的CVD法所形成的氧化矽膜皆在檢出下限以下。即，瞭解 到相較於藉由一般的CVD法所形成的氧化矽膜，藉由本實 施形態之程序所形成的氧化矽膜之不純物當中Cl、Ν的濃 度特別低，其中尤其是C1濃度極低。又，在第2實施例所 使用的實驗裝置的限制上，在藉由本實施形態之程序所形 成的氧化矽膜膜中發現ppm等級的Ν不純物混入，但是已 確認：能藉由將清潔氣體從N2氣體改變成Ar氣體等之稀 有氣體，來使N濃度成爲背景等級（background level)，即 Q 未檢出。 (第3實施例） 接著針對第3實施例加以說明。 藉由本實施形態的程序，對於在表面露出包含矽原子 的膜及包含金屬原子的膜之晶圓，形成氧化矽膜，進行其 剖面構造的SEM觀察。作爲晶圓（si sub)，係使用在表面 形成作爲閘極氧化膜（Gate Ox)的氧化矽膜，在其上形成作 爲閘電極的多晶矽膜（Poly-Si)及鎢膜（W)，在其上形成氮化 矽膜（SiN)的晶圓。又，包含矽原子的膜係指氧化矽膜、多 201030847 晶矽膜及氮化矽膜，包含金屬原子的膜係指鎢膜。對該晶 圓，即在氧化矽膜、多晶矽膜、鎢膜及氮化矽膜上，藉由 本實施形態形成作爲側壁間隔物（sidewall spacer)的氧化 矽膜。在本實施形態的程序之成膜條件（在各步驟的處理條 件）爲上述實施形態所記載之條件範圍內的條件。又，〇2 氣體及H2氣體，係富氫（hydrogen-rich)的條件，即，以使 H2氣體的供給流量比02氣體的供給流量大的方式供給至 處理室內。 Q 該SEM畫像顯示於第10圖。第10圖（a)顯示在藉由本 實施形態之程序形成氧化矽膜之前的晶圓狀態，第10圖（b) 顯示在藉由本實施形態之程序形成氧化矽膜之後的晶圓狀 態。根據第10圖的話，便可瞭解到藉由本實施形態之程 序，利用上述處理條件形成氧化矽膜，不會使鎢膜的側壁 氧化，一樣地能使氧化矽膜堆積在氧化矽膜、多晶矽膜、 鎢膜及氮化矽膜上。 (第4實施例） H 接著針對第4實施例加以說明。 分別藉由本實施形態的程序及一般的CVD法來形成 氧化矽膜，測定晶圓面內膜厚均句性（WIW Unif)。又，一 般的CVD法係指同時供給DCS及n20，以CVD法形成氧 化矽膜（HT0膜）的方法，成膜溫度爲800 °C。又，使本實施 形態之成膜溫度在450〜8 00 Ό之間變化。除此之外的成膜條 件（在各步驟的處理條件）爲上述實施形態所記載之條件範 圍內的條件。 其結果顯示在第11圖。第11圖係顯示晶圓面內膜厚 -33- 201030847 均勻性與成膜溫度（晶圓溫度）的關係之圖表。第11圖的橫 軸顯示成膜溫度（°c)，縱軸顯示晶圓面內膜厚均勻性（任意 單位）。第11圖的黑色圓圈（·）表示藉由本實施形態的程g 成膜的氧化矽膜之晶圓面內膜厚均勻性。又，白色圓圈（y) 表示藉由一般的CVD法成膜的氧化矽膜之晶圓面內膜厚 均勻性。又，晶圓面內膜厚均勻性顯示在晶圓面內的膜厚 分布的參差不齊程度，該値越小顯示在晶圓面內的膜厚均 勻性越良好。 Q 根據第11圖，瞭解到藉由本實施形態的程序所形成的 氧化矽膜之晶圓面內膜厚均勻性，一旦成膜溫度超過 700°C，便會比藉由一般的CVD法所形成的氧化矽膜之晶 圓面內膜厚均勻性差，在7 0 0 °C以下的話，則變得比藉由一 般的 CVD法所形成的氧化矽膜之晶圓面內膜厚均勻性 好。又，瞭解到藉由本實施形態的程序所形成的氧化矽膜 之晶圓面內膜厚均勻性，成膜溫度在650 °C以下的話，則成 爲藉由一般的CVD法所形成的氧化矽膜之晶圓面內膜厚 Φ 均勻性的約1 / 2，成膜溫度在6 3 0 °C以下的話，則成爲藉由 一般的CVD法所形成的氧化矽膜之晶圓面內膜厚均勻性 的約1/3,爲極良好。尤其是，可得知一旦成膜溫度爲6 50 °C 以下，特別是630 °C以下，則晶圓面內膜厚均勻性會急遽地 成爲良好而且穩定化。 由此可知，從所形成之氧化矽膜的晶圓面內膜厚均勻 性的觀點而言，在本實施形態之程序的成膜溫度（晶圓溫 度）較佳爲7〇〇 °C以下，爲了進一步確保均勻性，更佳爲 6 5 0 °C以下，特佳爲6 3 0 °C以下。 -34- 201030847 (第5實施例） 接著針對第5實施例加以說明。 比較下述氧化處理的氧化力：在本實施形態之程序的 步驟3的氧化處理（以下稱爲添加〇2 + H2氧化處理）、倂用 電漿來進行在本實施形態之程序的步驟3的氧化處理（以下 稱爲添加〇2+ H2電漿氧化處理）、02電漿氧化處理、〇3氧 化處理、〇2氧化處理。又’添加〇2 + H2電漿氧化處理， 係指以電漿將已將H2添加至02者活性化而進行氧化處理 的狀況。氧化力係以對矽的氧化量’即藉由對矽的氧化處 理所形成之氧化矽膜的膜厚來判定。使氧化處理溫度（晶圓 溫度）在30〜600°C之間變化。除此之外的氧化處理條件爲上 述實施形態所記載之步驟3的氧化處理條件範圍內的條 件。 其結果顯示在第12圖。第12圖係顯示氧化矽膜的膜 厚與氧化處理溫度（晶圓溫度）的關係之圖表。第12圖的橫 軸表示氧化處理溫度（t)，縱軸表示氧化矽膜的膜厚（A)。 第12圖的黑色圓圈（·）表示由添加〇2+ H2氧化處理所產 生的氧化量，黑色三角形（▲)表示由添加〇2+ Hz電獎氧化 處理所產生的氧化量。又，黑色菱形（♦)、黑色方形（_ )、 白色圓圈（〇）分別表示由〇2電漿氧化處理、〇3氧化處理.、 〇2氧化處理所產生的氧化量。 根據第12圖，瞭解到在30CTC以下的溫度’由添加〇2 + H2氧化處理所產生的氧化量比由02電漿氧化處理及〇3 氧化處理所產生的氧化量小，而與由單獨以〇2進行之〇2 氧化處理所產生的氧化量相等。然而，在超過3 00°C的溫 201030847 度，特別是350 °C以上的溫度’由添加〇2+H2氧化處理所 產生的氧化量會超過由單獨以〇2進行之〇2氧化處理所產 生的氧化量。又，在400°c以上的溫度’由添加02+H2氧 化處理所產生的氧化量會超過由〇3氧化處理所產生的氧 化量。再者，瞭解到在45 0°C以上的溫度，由添加〇2+ H2 氧化處理所產生的氧化量’會超過由〇3氧化處理所產生的 氧化量及由〇2電漿氧化處理所產生的氧化量。 由此可知，從添加〇2+H2氧化處理之氧化力的觀點而 言，在本實施形態之程序的成膜溫度（晶圓溫度）爲3 00 °C以 上，較佳爲3 50°C以上，爲了進一步提高氧化力，更佳爲 400 °C以上，特佳爲450 °C以上。又，藉由該氧化處理的話， 只要是45 (TC以上，便能獲得超過由03氧化處理所產生的 氧化力及由 〇2電漿氧化處理所產生的氧化力之氧化力。 又，已確認：藉由該氧化處理的話，即使在650 °C、7〇〇 °C， 也能獲得超過由〇3氧化處理所產生的氧化力及由〇2電漿 氧化處理所產生的氧化力之氧化力 認爲在超過300 °C的溫度下，會因下列因素而具有強氧 化力：由〇2與H2反應所形成之水分（H20);及具有當時所 生成之高能量的氧；及在氧化矽膜中，由擴散速度快的氫 離子（H+)之在氧化矽膜中之擴散所造成的促進氧離子（〇2 ^ )擴散。又，相較於氧分子（0-0)的鍵能及氫分子（H-H)的 鍵能，水（H-O-H)的鍵能較大。這個瑰象可說是相較於氧原 子彼此鍵結而成爲氧分子的狀態，氧原子與氫分子鍵結而 成爲水分子的狀態是更安定的狀態。又，應明白的是根據 爐內壓力特性’ 〇2與H2反應會產生水。由此可知，認爲 •36- 201030847 藉由對〇2添加h2來提高氧化力。 又，在300°C以上的溫度，由添加〇2+H2電漿氧化處 理所產生的氧化量超過由添加〇2+H2氧化處理所產生的 氧化量、由〇3氧化處理所產生的氧化量、及由〇2電漿氧 化處理所產生的氧化量，爲該等之中最大的。因此，在本 實施形態之程序的步驟3的氧化處理可說是即使在倂用電 漿來進行的情況下也會有效。又，已確認即使在650°C、 700°C，由添加〇2+ H2電漿氧化處理所產生的氧化力超過 由添加〇2 + H2氧化處理所產生的氧化力、由03氧化處理 所產生的氧化力、及由〇2電漿氧化處理所產生的氧化力。 又，不只是利用電漿來將將H2添加至02者活性化而進行 氧化處理的情況，亦可將H2添加至02電漿而進行氧化處 理，亦可將H2電漿添加至02而進行氧化處理。 即，亦可利用電漿來將〇2及H2之中任一者或兩者活 性化而進行氧化處理。在該等情況下，亦可獲得與添加〇2 + H2電漿氧化處理相同的效果。 (第6實施例） 接著針對第6實施例加以說明。 比較下述情況的氧化力：以N20來進行在本實施形態 之程序的步驟3的氧化處理之情況（以下稱爲N20氧化處 理）、將H2添加至N20來進行的情況（以下稱爲N20+ H2 氧化處理）、將H2添加至NO來進行的情況（以下稱爲NO + H2氧化處理）。氧化力的比較係以與第5實施例相同的方 法來進行。氧化處理溫度爲600°C，除此之外的氧化處理條 件爲上述實施形態所記載之步驟3的氧化處理條件範圍內 201030847 的條件。 將其結果顯示在第13圖。第13圖係顯示氧化矽膜的 膜厚與氧化處理溫度（晶圓溫度）的關係之圖表。第13圖的 橫軸表示氧化處理溫度（°C)，縱軸表示氧化矽膜的膜厚 (A)。第13圖的白色方形（□)表示由N20氧化處理所產生 的氧化量，白色菱形（◊)表示由N20 + H2氧化處理所產生 的氧化量，白色三角形（△)表示由NO+H2氧化處理所產生 的氧化量。又，在第13圖，爲了比較，也一倂記錄第12 Q 圖的實驗結果。即黑色圓圈（參）、黑色三角形（▲)、黑色菱 形（♦)、黑色方形（_ )、白色圓圈（〇）分別表示由下列氧化 處理所產生的氧化量：添加〇2+ H2氧化處理、添加02 + H2電漿氧化處理、02電漿氧化處理、03氧化處理、02氧 化處理。 由第1 3圖瞭解到即使將H2添加至N20及NO氧化力 也不會提高，與由單獨以〇2進行之〇2氧化處理所產生的 氧化力、及由單獨以N20進行之N20氧化處理所產生的氧 q 化力相同。又，確認了即使在氧化處理溫度爲 3 0 (TC、 450 °C、650 °C、700 °C >也顯示同樣的傾向。 由此可知，在如此的溫度帶，作爲含氧氣體，即使使 用N20及NO亦無氧化力提高的效果，爲了獲得氧化力提 高的效果，必須使用〇2等之不含氮的含氧氣體（不含有氮 而含有氧的氣體）。作爲不含氮的含氧氣體，除了 〇2以外 可舉出〇3等之單獨以氧原子所構成的物質。又，如已在第 5實施例所說明般，作爲含氧氣體，亦可使用已以電漿將 02活性化的氣體。 -38- 201030847 (第7實施例） 接著針對第7實施例加以說明。 藉由本實施形態的程序形成氧化矽膜，測定膜中不純 物的濃度。又，比較使用N2氣體作爲清潔氣體的情況、與 使用Ar氣體作爲清潔氣體的情況之膜中不純物的濃度’特 別是N濃度。在本實施形態之程序的各步驟的成膜溫度固 定爲600°C，除此之外的成膜條件（在各步驟的處理條件） 爲上述實施形態所記載之條件範圍內的條件。又’膜中不 純物的測定是使用SIMS來進行。 將其結果顯示於第14圖。第14圖（a)顯示在使用N2 氣體作爲清潔氣體的情況，氧化矽膜之膜中所包含的不純 物（H、C、N、C1)的濃度。第14圖（b)顯示使用Ar氣體作 爲清潔氣體的情況，氧化矽膜之膜中所包含的不純物（H、 C、N、C1)的濃度。任一圖式的橫軸表示距離Si 02膜表面 的深度（nm)，縱軸表示H、C、N、C1的濃度（原子/cm3)。 如第14圖（a)、第14圖（b)所示，瞭解到相較於使用 A氣體作爲清潔氣體的情況，能藉由使用Ar氣體作爲清 潔氣體，來減低氧化矽膜中的N濃度。又，亦確認了藉由 處理條件’來使N濃度成爲背景等級（未檢出）。 藉由本實施形態之程序所形成之氧化矽膜，如上所 述，不純物少’相較於藉由一般的CVD法所形成之氧化矽 膜（HTO膜）等，爲品質良好，考量活用該等特性’能適合 應用於半導體製程之IPD及SWS等製程。 又’一般而言在使用3DMAS、BTBAS等胺系原料來形 成氧化矽膜的情況，在已形成的氧化矽膜中C及N等之膜
201030847 中不純物變多。在該情況亦有如下的方法：藉由 給胺系原料氣體，在晶圓上形成含矽層，藉由對 供給以電漿及熱活性化的含氮氣體，將該含矽層 而暫時改質成SiN層，藉由對該SiN層供給以電 化的含氧氣體，將該SiN層改質成SiO層，藉由 製程來形成SiO膜，但是在該情況，容易在SiO N等不純物。藉由本實施形態的程序的話，即使 胺系原料的情況，也能形成膜中不純物N、C少的 又，如上述，能形成膜中不純物Cl比以一般的 形成的SiO膜（HTO膜）低約3位數的SiO膜。又 如下手法：藉由對晶圓供給原料氣體，而在晶圓 矽層，藉由對該含矽層供給以電漿及熱活性化 體，將該含矽層加以氮化而暫時改質成SiN層， SiN層供給以電漿等加以活性化的含氧氣體，將 氧化而改質成SiO層，藉由重複上述製程來形成 情況，當將SiN層氧化而改質成SiO層時，亦可 本實施形態之程序的步驟3的氧化處理之方式 來，也能形成膜中不純物N、C少的SiO膜。 又，在閘極的加工，例如，在蝕刻閘極側壁 電漿氧化及高溫下的減壓氧化來進行修復氧4 化，之後，使以ALD法及CVD法堆積當作側壁 SiO膜，已確認藉由使用本實施形態的程序，將 的氧化處理條件中之氫的供給量、時間最適化， 原位（In-Situ)連續地進行修復氧化及堆積當作側 的SiO膜。 對晶圓供 該含矽層 加以氮化 漿等活性 重複上述 膜中殘留 是在使用 ，SiO 膜。 CVD法所 ，在使用 上形成含 的含氮氣 藉由對該 該SiN層 SiO膜的 採用進行 。如此一 後，藉由 匕/選擇氧 :間隔物的 在步驟3 而可以在 壁間隔物 -40- 201030847 又，雖然謀求不使阻障膜的SiN膜氧化而使SiO膜堆 積，但是在該情況下，只要使用本實施形態的程序’將在 步驟3的氫供給條件及氧化處理時間加以最適化，以只將 在步驟1所供給的Si源加以氧化的條件來使SiO膜堆積即 可。又，在該情況下速率（rate)是必要的情況下，以不會影 響基底SiN膜程度的軟性條件來使SiO膜堆積，再以速率 快的條件，即氧化力強的條件來形成SiO膜。即，亦可使 用本實施形態的程序，以速率慢的軟性條件對基底SiN膜 上形成第一 SiO膜的第1製程（初期成膜製程）、及速率快 的條件形成第二SiO膜的第2製程（本成膜製程）的2階段， 形成SiO膜❶ 又’雖然在STI的襯墊（liner)及埋入的形成，也同樣 地分別進行擴散系統的氧化及CVD系統的SiO成膜，但是 亦可藉由使用本實施形態的程序，在原位變更包含在各步 驟的成膜溫度的條件，而連續進行該等製程。 又’亦可在藉由本實施形態的程序來形成Si〇膜後， 設置對該si〇膜進一步進行高溫氧化、退火（anneal)，改質 SiO膜的膜質的製程，形成品質更良好的si〇膜。 又’雖然在本實施形態的程序，係針對在步驟1，形 成含矽層’最終形成SiO膜的例子加以說明，但是亦可取 代含矽層（含有半導體元素的層）而形成含有Ti、Al、Hf等 金屬元素的層’最終形成金屬氧化膜。例如，在形成Ti0 膜的情況，亦可考量在步驟丨將含Ti層（Ti原料的吸附層 或Ti層）形成在晶圓上，在步驟3將含以層改質成Ti〇層。 又例如，在形成A10膜的情況下，亦可考量在步驟〗將含 201030847 A1層（A1原料的吸附層或A1層）形成在晶圓上，在步驟3 將含A1層改質成A10層。又例如，在形成HfO膜的情況 下，亦可考量在步驟1將含Hf層（Hf原料的吸附層或Hf 層）形成在晶圓上，在步驟3將含Hf層改質成HfO層。如 此，本實施形態的程序也能適用於形成金屬氧化物的製 程。即，本實施形態的程序’不僅適用於既定元素爲半導 體元素的情況，也能適用於金屬元素的情況。 但是，對於在步驟3所進行的氧化處理’即’對於在 0 經加熱的減壓氣體環境下使含氧氣體及含氫氣體反應而生 成包含原子狀氧等的〇的氧化物種’使用該氧化物種’進 行氧化處理，處理室內的溫度（晶圓溫度）至少必須是350°C 以上的溫度。在低於3 5 0 °C的溫度，會使得氧化處理不能充 分進行。 雖然在上述實施形態，係就分別從各自的噴嘴將〇2 氣體、H2氣體、HCD氣體供給至處理室201內的例子加以 說明，但是如第15圖所示’亦可從相同的噴嘴將〇2氣體 ^ 及心氣體供給至處理室201內。 第15圖（a)係在本發明之其他實施形態所適用之基板 處理裝置的縱型處理爐的槪略構成圖’以縱剖面圖顯示處 理爐202部分。又，第15圖（b)係於第15圖（a)所顯示之處 理爐的A - A ’剖面圖。 本實施形態之基板處理裝置與第丨、2圖的基板處理裝 置的相異點爲：在本實施形態，將第1、2圖的第1噴嘴 233a及第2噴嘴233b定爲共用噴嘴233a’將第2氣體供 給管232b連接至第1氣體供給管232a。其他方面與第1、 -42- 201030847 2圖相同。又，在第15圖（a)、第15圖（b)，就已在第 圖說明的元件及實質上同一的元件賦予同一符號，省 說明。 在本實施形態，在第1氣體供給管2 32a及噴嘴 內使〇2氣體及H2氣體混合，然後供給至處理室201 在該情況下，噴嘴233 a內被加熱至與處理室201內相 溫度。因此，02氣體及H2氣體係在處於已加熱之低 氣壓的壓力氣體環境下的噴嘴233a內反應，使得在該 q 233a內生成包含氧的氧化物種。又，使噴嘴233a內 力變得比處理室20 1內高。因此，能促進在噴嘴23 3a 〇2氣體及H2氣體的反應，可使由02氣體及H2氣體 應所產生的氧化物種生成更多，使氧化力更加提高。 能在將〇2氣體及H2氣體供給至處理室201內之前， 在噴嘴23 3 a內均勻地混合，然後能在噴嘴23 3 a內使 體及H2氣體均勻地反應，能將氧化物種的濃度均勻化 得謀求在晶圓200間的氧化力均勻性亦成爲可能。 ❹ 由此可知，爲了獲得更髙的氧化力提升效果及氧 均勻化效果，較佳爲從相同的噴嘴將02氣體及112氣 給至處理室20 1內。 以下附記本發明的較佳形態。 本發明之一態樣，係提供一種半導體裝置之製 法，其具有藉由交替地重複進行以下製程來在基板上 既定膜厚的氧化膜的製程：利用將含有既定元素的原 體供給至已收納前述基板的處理容器內，在前述基板 成含有既定元素層的製程；及利用將含氧氣體及含氫 1、2 略其 23 3 a 內。 同的 於大 噴嘴 的壓 內的 的反 又， 使其 〇2氣 ，使 化力 體供 造方 形成 料氣 上形 氣體 -43- 201030847 供給至已設定爲低於大氣壓壓力的前述處理容器內’將前 述含有既定元;素層改質爲氧化層的製程；前述含氧氣體爲 氧氣或臭氧氣體，前述含氫氣體爲氫氣或氘氣’在形成前 述氧化膜的製程中，將前述基板溫度定爲400 °C以上、700°C 以下。 較佳地，在形成前述氧化膜的製程中，將前述基板溫 度定爲450 °C以上、700 °C以下。 更佳地，在形成前述氧化膜的製程中，將前述基板溫 0 度定爲450°C以上、6 5 0°C以下。 更佳地，在形成前述氧化膜的製程中，將前述基板溫 度保持在固定的溫度。 更佳地，在將前述含有既定元素層改質爲氧化層的製 程中，將含氧氣體及含氫氣體透過同一噴嘴供給至前述處 理容器內。 更佳地，在將前述含有既定元素層改質爲氧化層的製 程中，在處於低於大氣壓之壓力氣體環境的前述處理容器 ^ 內，使含氧氣體及含氫氣體反應而生成包含氧的氧化物 種，藉由該氧化物種來氧化前述含有既定元素層而改質爲 氧化層。 更佳地’則述既定兀素爲半導體元素或金屬元素。 更佳地，在交替地重複形成前述含有既定元素層的製 程、與將前述含有既定元素層改質爲氧化層的製程之間， 具有使用不含氮的非活性氣體而在前述處理容器內進行氣 體清潔（gas purge)的製程。 更佳地’前述不含氮的非活性氣體爲稀有氣體。 -44 - 201030847 更佳地’在形成前述含有既定元素層的製程中，將前 述含氫氣體與前述原料氣體一起供給至前述處理容器內。 更佳地’在形成前述氧化膜的製程中，將前述含氫赛 體時常性供給至前述處理容器內。 更佳地’前述含氧氣體爲氧氣，前述含氫氣體爲氫氣。 本發明之其他態樣，係提供一種半導體裝置之製造方 法’其具有藉由交替地重複進行以下製程來在基板上形成 既定膜厚的氧化矽膜的製程：利用將含有矽的原料氣體供 Q 給至已收納前述基板的處理容器內，在前述基板上形成含 矽層的製程；及利用將含氧氣體及含氫氣體供給至已設定 爲低於大氣壓壓力的前述處理容器內，將前述含矽層改質 爲氧化矽層的製程；前述含氧氣體爲氧氣或臭氧氣體，前 述含氫氣體爲氫氣或氘氣，在形成前述氧化矽膜的製程 中，將前述基板溫度定爲400 °C以上、700 °C以下。 本發明之其他態樣，係提供一種半導體裝置之製造方 法，其具有藉由交替地重複進行以下製程來在基板上形成 Q 既定膜厚的氧化矽膜的製程：利用將含有矽的原料氣體供 給至已收納有在表面露出包含矽原子的膜及包含金屬原子 的膜之基板的處理容器內，在前述基板上形成含矽層的製 程；及利用以使前述含氫氣體的供給流量比前述含氧氣體 的供給流量大的方式，來將含氧氣體及含氫氣體供給至已 設定爲低於大氣壓壓力的前述處理容器內，將前述含矽層 改質爲氧化矽層的製程；前述含氧氣體爲氧氣或臭氧氣 體，前述含氫氣體爲氫氣或氘氣，在形成前述氧化矽膜的 製程中，將前述基板溫度定爲400°C以上、700°C以下。 -45- 201030847 較佳地，包含前述金屬原子的膜爲鎢膜。 本發明之另一態樣係提供一種基板處理裝置，其具 有：處理容器，係收納基板；加熱器，係加熱前述處理容 器內；原料氣體供給系統，係將含有既定元素之原料氣體 供給至前述處理容器內；含氧氣體供給系統，係作爲含氧 氣體將氧氣或臭氧氣體供給至前述處理容器內；含氫氣體 供給系統，係作爲含氫氣體將氫氣或氘氣供給至前述處理 容器內；壓力調整部，係調整前述處理容器內的壓力；及 0 控制器，係藉由交替地重複進行：利用將前述原料氣體供 給至已收納基板的前述處理容器內，在前述基板上形成含 有既定元素層，利用將前述含氧氣體及前述含氫氣體供給 至已設定爲低於大氣壓壓力的前述處理容器內，將前述含 有既定元素層改質爲氧化層，來在前述基板上形成既定膜 厚的氧化膜，同時以使形成前述氧化膜時之前述基板的溫 度成爲400°C以上、700°C以下的方式控制前述原料氣體供 給系統、前述含氧氣體供給系統、前述含氫氣體供給系統、 ^ 前述壓力調整部、及前述加熱器。 本發明之另一態樣係提供一種基板處理裝置，其具 有：處理容器，係收納基板；加熱器，係加熱前述處理容 器內；原料氣體供給系統，係將含有矽之原料氣體供給至 前述處理容器內；含氧氣體供給系統，係作爲含氧氣體將 氧氣或臭氧氣體供給至前述處理容器內；含氫氣體供給系 統’係作爲含氫氣體將氫氣或氘氣供給至前述處理容器 內；壓力調整部，係調整前述處理容器內的壓力；及控制 器’係藉由交替地重複進行：利用將前述原料氣體供給至 -46 - 201030847 已收納基板的前述處理容器內，在前述基板上形成含有既 定元素層，利用將前述含氧氣體及前述含氫氣體供給至已 設定爲低於大氣壓壓力的前述處理容器內，將前述含矽層 改質爲氧化矽層，來在前述基板上形成既定膜厚的氧化矽 膜，同時以使形成前述氧化矽膜時之前述基板的溫度成爲 400°C以上、70(TC以下的方式控制前述原料氣體供給系 統、前述含氧氣體供給系統、前述含氫氣體供給系統、前 述壓力調整部、及前述加熱器。 φ 本發明之另一態樣係提供一種基板處理裝置，其具 有：處理容器，係收納基板；加熱器，係加熱前述處理容 器內；原料氣體供給系統，係將含有矽之原料氣體供給至 前述處理容器內；含氧氣體供給系統，係作爲含氧氣體將 氧氣或臭氧氣體供給至前述處理容器內；含氫氣體供給系 統，係作爲含氫氣體將氫氣或氘氣供給至前述處理容器 內；壓力調整部，係調整前述處理容器內的壓力；及控制 器，係藉由交替地重複進行：利用將前述原料氣體供給至 _ 已收納有在表面露出包含矽原子的膜及包含金屬原子的膜 之基板的前述處理容器內，在前述基板上形成含有既定元 素層，利用以使前述含氫氣體的供給流量比前述含氧氣體 的供給流量大的方式，來將前述含氧氣體及前述含氫氣體 供給至已設定爲低於大氣壓壓力的前述處理容器內，將前 述含矽層改質爲氧化矽層，來在前述基板上形成既定膜厚 的氧化矽膜，同時以使形成前述氧化矽膜時之前述基板的 溫度成爲400 °C以上、7〇〇°C以下的方式控制前述原料氣體 供給系統、前述含氧氣體供給系統、前述含氫氣體供給系 -47 - 201030847 統、前述壓力調整部、及前述加熱器。 【圖式簡單說明】 第1圖係在本實施形態所適用之基板處理裝置的縱型 處理爐的槪略構成圖，係縱剖面顯示處理爐部分的圖。 第2圖係在本實施形態所適用之基板處理裝置的縱型 處理爐的槪略構成圖，係第1圖之A-A’線剖面顯示處理爐 部分的圖。 第3圖係顯示本實施形態中之成膜流程之圖。 第4圖係顯示本實施形態之成膜程序中之供給氣體的 時序的圖，（a)顯示間斷地供給H2氣體的例子，（b)顯示連 續地供給H2氣體的例子。 第5圖係顯示藉由先前技術的程序成膜之氧化矽膜、 及藉由本實施形態的程序成膜之氧化矽膜之成膜速度比率 的圖。 第6圖係顯示藉由先前技術的程序成膜之氧化矽膜、 及藉由本實施形態的程序成膜之氧化矽膜之膜厚分布均勻 性比率的圖。 第7圖係顯示先前技術之程序中之Si02堆積模式的槪 略圖。 第8圖係顯示本實施形態之程序中之Si02堆積模式的 槪略圖。 第9圖（a)係顯示在藉由一般的CVD法所形成的氧化 矽膜膜中所包含的不純物（H、C、N、C1)濃度的圖表，（b) 係顯示在藉由本實施形態之程序所形成的氧化矽膜之膜中 所包含的不純物（H、C、N、C1)濃度的圖表。 201030847 第1 ο圖（a)係顯示在藉由本實施形態之程序形成氧化 砂膜之前的晶圓狀態之SEM畫像，（b)係顯示在藉由本實 施形態之程序形成氧化矽膜之後的晶圓狀態之SEM畫像。 第11圖係顯不晶圓面內膜厚均句性與晶圓溫度的關 係之圖表。 第12圖係顯示氧化矽膜的膜厚與晶圓溫度的關係之 圖表。 Ο
第13圖係顯示氧化矽膜的膜厚與晶圓溫度的關係之 圖表。 第14圖（a)係顯示在使用N2氣體作爲清潔氣體的情 況，氧化矽膜之膜中所包含的不純物（H、C、N、C1)濃度 的圖表，（b)係顯示使用Ar氣體作爲清潔氣體的情況，氧 化矽膜之膜中所包含的不純物（H、C、N、C1)濃度的圖表。 第15圖（a)係在本發明之其他實施形態所適用之基板 處理裝置的縱型處理爐的槪略構成圖，（b)係於第1 5圖（a) 所顯示之處理爐的A-A’剖面圖。 【主要元件符號說明】 121 控制器 2〇〇 晶圓 201 處理室 202 處理爐 203 反應管 207 加熱器 231 氣體排氣管 232a 第1氣體供給管 -49- 201030847 2 3 2b 第2氣體供給管 2 3 2c 第3氣體供給管
〆/% -DU

Claims (1)

  1. 201030847 七、申請專利範圍： 1. 一種半導體裝置之製造方法，其具有藉由交替地重複進 行以下製程來在基板上形成既定膜厚的氧化膜的製程： 利用將含有既定元素的原料氣體供給至已收納該基 板的處理容器內’在該基板上形成含有既定元素層的製 程；及 利用將含氧氣體及含氫氣體供給至已設定爲低於大 0 氣壓壓力的該處理容器內，將該含有既定元素層改質爲 氧化層的製程； 該含氧氣體爲氧氣或臭氧氣體， 該含氫氣體爲氫氣或氘氣， 在形成該氧化膜的製程中，將該基板溫度定爲40(TC 以上、700°C以下。 2. 如申請專利範圍第1項之半導體裝置之製造方法，其中 在形成該氧化膜的製程中，將該基板溫度定爲450 °C以 G 上、7 0 0 °C以下。 3. 如申請專利範圍第1項之半導體裝置之製造方法，其中 在形成該氧化膜的製程中，將該基板溫度定爲4 5 0。(：以 上、6 5 0 °C以下。 4. 如申請專利範圍第1項之半導體裝置之製造方法，其中 在形成該氧化膜的製程中，將該基板溫度保持在固定的 溫度。 5. 如申請專利範圍第1項之半導體裝置之製造方法，其中 -51 - 201030847 在將該含有既定元素層改質爲氧化層的製程中，將含氧 氣體及含氫氣體透過同一噴嘴供給至該處理容器內。 6. 如申請專利範圍第1項之半導體裝置之製造方法，其中 在將該含有既定元素層改質爲氧化層的製程中，在處於 低於大氣壓之壓力氣體環境的該處理容器內，使含氧氣 體及含氫氣體反應而生成包含氧的氧化物種，藉由該氧 化物種來氧化該含有既定元素層而改質爲氧化層。 7. 如申請專利範圍第1項之半導體裝置之製造方法，其中 G ^ 該既定元素爲半導體元素或金屬元素。 8. 如申請專利範圍第1項之半導體裝置之製造方法，其中 在交替地重複形成該含有既定元素層的製程、與將該含 有既定元素層改質爲氧化層的製程之間，具有使用不含 氮的非活性氣體而在該處理容器內進行氣體清潔（gas purge)的製程。 9. 如申請專利範圍第8項之半導體裝置之製造方法，其中 q 該不含氮的非活性氣體爲稀有氣體。 10.如申請專利範圍第1項之半導體裝置之製造方法，其中 在形成該含有既定元素層的製程中，將該含氫氣體與該 原料氣體一起供給至該處理容器內。 U.如申請專利範圍第1項之半導體裝置之製造方法，其中 在形成該氧化膜的製程中，將該含氫氣體時常性供給至 該處理容器內。 12.如申請專利範圍第1項之半導體裝置之製造方法，其中 -52- 201030847 該含氧氣體爲氧氣，該含氫氣體爲氫氣。 13. —種半導體裝置之製造方法，其具有藉由交替地重複進 行以下製程來在基板上形成既定膜厚的氧化矽膜的製 程： 利用將含有矽的原料氣體供給至已收納該基板的處 理容器內，在該基板上形成含矽層的製程；及 利用將含氧氣體及含氫氣體供給至已設定爲低於大 氣壓壓力的該處理容器內，將該含矽層改質爲氧化矽層 ❹的製程； 該含氧氣體爲氧氣或臭氧氣體， 該含氫氣體爲氫氣或氖氣， 在形成該氧化矽膜的製程中，將該基板溫度定爲 4 0 0 °C以上、7 0 0 °C以下。 14. 一種基板處理裝置，其具有： 處理容器，係收納基板； φ 加熱器，係加熱該處理容器內； 原料氣體供給系統，係將含有既定元素之原料氣體 供給至該處理容器內； 含氧氣體供給系統，係作爲含氧氣體將氧氣或臭氧 氣體供給至該處理容器內； 含氫氣體供給系統，係作爲含氫氣體將氫氣或氘氣 供給至該處理容器內； 壓力調整部，係調整該處理容器內的壓力；及控制 -53- 201030847 器，係藉由交替地重複進行：利用將該原料氣體供給至 已收納基板的該處理容器內，在該基板上形成含有既定 元素層，利用將該含氧氣體及該含氫氣體供給至已設定 爲低於大氣壓壓力的該處理容器內’將該含有既定元素 層改質爲氧化層，來在該基板上形成既定膜厚的氧化 膜，同時以使形成該氧化膜時之該基板的溫度成爲400 °C 以上、700 °C以下的方式控制該原料氣體供給系統、該含 氧氣體供給系統、該含氫氣體供給系統、該壓力調整部、 及該加熱器。 15.如申請專利範圍第Μ項之基板處理裝置，其中進一步 具有共用噴嘴，係將從該含氧氣體供給系統所供給的該 含氧氣體、及從該含氫氣體供給系統所供給的該含氫氣 體供給至該處理容器內。 ❹ -54-
TW098136394A 2008-10-29 2009-10-28 半導體裝置之製造方法及基板處理裝置 TWI442473B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008278089 2008-10-29
JP2008296581 2008-11-20
JP2009178309A JP5665289B2 (ja) 2008-10-29 2009-07-30 半導体装置の製造方法、基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
TW201030847A true TW201030847A (en) 2010-08-16
TWI442473B TWI442473B (zh) 2014-06-21

Family

ID=42117921

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098136394A TWI442473B (zh) 2008-10-29 2009-10-28 半導體裝置之製造方法及基板處理裝置
TW102142161A TWI543259B (zh) 2008-10-29 2009-10-28 半導體裝置之製造方法及基板處理裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102142161A TWI543259B (zh) 2008-10-29 2009-10-28 半導體裝置之製造方法及基板處理裝置

Country Status (4)

Country Link
US (4) US8367557B2 (zh)
JP (1) JP5665289B2 (zh)
KR (3) KR101215835B1 (zh)
TW (2) TWI442473B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI456630B (zh) * 2010-09-10 2014-10-11 Hitachi Int Electric Inc 製造半導體裝置之方法及基板處理設備
CN104109846A (zh) * 2013-04-22 2014-10-22 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置
TWI474872B (zh) * 2011-09-13 2015-03-01 Toshiba Mitsubishi Elec Inc 氧化膜成膜方法及氧化膜成膜裝置
TWI676710B (zh) * 2017-09-28 2019-11-11 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4896041B2 (ja) * 2006-01-17 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5564311B2 (ja) 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
JP5396180B2 (ja) * 2009-07-27 2014-01-22 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2011111498A1 (ja) * 2010-03-08 2011-09-15 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5687547B2 (ja) * 2010-06-28 2015-03-18 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5705495B2 (ja) * 2010-10-07 2015-04-22 株式会社日立ハイテクノロジーズ プラズマの処理方法及びプラズマ処理装置
WO2012066977A1 (ja) 2010-11-19 2012-05-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5602711B2 (ja) * 2011-05-18 2014-10-08 東京エレクトロン株式会社 成膜方法及び成膜装置
KR101509453B1 (ko) * 2011-06-03 2015-04-07 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP2013077805A (ja) 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6042656B2 (ja) 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP6049395B2 (ja) 2011-12-09 2016-12-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6039996B2 (ja) 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5921181B2 (ja) * 2011-12-19 2016-05-24 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
JP6125846B2 (ja) * 2012-03-22 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5959907B2 (ja) 2012-04-12 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5922542B2 (ja) * 2012-09-19 2016-05-24 東京エレクトロン株式会社 積層膜の形成方法およびその形成装置
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method
JP6199570B2 (ja) * 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2014185363A (ja) * 2013-03-22 2014-10-02 Hitachi Kokusai Electric Inc 基板処理装置、処理容器および半導体装置の製造方法
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6128969B2 (ja) 2013-06-03 2017-05-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6196106B2 (ja) * 2013-09-13 2017-09-13 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP2015056632A (ja) * 2013-09-13 2015-03-23 東京エレクトロン株式会社 シリコン酸化膜の製造方法
JP6349234B2 (ja) * 2014-02-19 2018-06-27 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
JP5855691B2 (ja) * 2014-02-25 2016-02-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP2016058676A (ja) * 2014-09-12 2016-04-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR101627102B1 (ko) * 2014-10-14 2016-06-03 주식회사 테스 유기금속화학기상증착장치
CN107924833B (zh) * 2015-08-17 2021-11-09 株式会社爱发科 基板处理方法及基板处理装置
JP6545093B2 (ja) 2015-12-14 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR102458309B1 (ko) 2015-12-28 2022-10-24 삼성전자주식회사 SiOCN 물질막의 형성 방법 및 반도체 소자의 제조 방법
JP6546872B2 (ja) * 2016-04-07 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6652644B2 (ja) * 2016-07-21 2020-02-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ プラズマ生成装置、基板処理装置、半導体装置の製造方法及びプログラム
JP6568508B2 (ja) * 2016-09-14 2019-08-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN110121763B (zh) 2017-02-23 2023-12-26 株式会社国际电气 基板处理装置、半导体装置的制造方法及存储介质
JP6777614B2 (ja) 2017-09-26 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10319586B1 (en) * 2018-01-02 2019-06-11 Micron Technology, Inc. Methods comprising an atomic layer deposition sequence
KR102434297B1 (ko) * 2018-01-09 2022-08-18 가부시키가이샤 스크린 홀딩스 기판 처리 방법 및 기판 처리 장치
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
JP7300898B2 (ja) * 2019-06-11 2023-06-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7023905B2 (ja) 2019-08-30 2022-02-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7065818B2 (ja) 2019-10-28 2022-05-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7254044B2 (ja) * 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7123100B2 (ja) 2020-09-24 2022-08-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
CN114334627A (zh) * 2020-09-29 2022-04-12 长鑫存储技术有限公司 氧化层的形成方法及半导体结构
WO2023042264A1 (ja) 2021-09-14 2023-03-23 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727106B2 (ja) * 1988-03-30 1998-03-11 東京エレクトロン株式会社 膜形成方法
JP3556804B2 (ja) * 1997-05-20 2004-08-25 東京エレクトロン株式会社 処理装置及び処理方法
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6653212B1 (en) * 1999-04-20 2003-11-25 Sony Corporation Method and apparatus for thin-film deposition, and method of manufacturing thin-film semiconductor device
US7419903B2 (en) * 2000-03-07 2008-09-02 Asm International N.V. Thin films
WO2001066832A2 (en) * 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
JP3437832B2 (ja) * 2000-03-22 2003-08-18 東京エレクトロン株式会社 成膜方法及び成膜装置
JP3436256B2 (ja) 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
JP3706811B2 (ja) * 2000-06-14 2005-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、及び半導体製造装置
DE10034005A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Verfahren zum Erzeugen von Mikro-Rauhigkeiten auf einer Oberfläche
JP2002075977A (ja) * 2000-08-30 2002-03-15 Applied Materials Inc 成膜方法及び成膜装置
KR100385947B1 (ko) * 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
US6528430B2 (en) * 2001-05-01 2003-03-04 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing Si2C16 and NH3
US20020182893A1 (en) * 2001-06-05 2002-12-05 International Business Machines Corporation Oxidation of silicon nitride films in semiconductor devices
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
JP4147017B2 (ja) 2001-10-19 2008-09-10 東京エレクトロン株式会社 マイクロ波プラズマ基板処理装置
JP3952735B2 (ja) * 2001-10-25 2007-08-01 ソニー株式会社 半導体装置の製造方法
US6962876B2 (en) * 2002-03-05 2005-11-08 Samsung Electronics Co., Ltd. Method for forming a low-k dielectric layer for a semiconductor device
JP2004006699A (ja) 2002-04-25 2004-01-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
US6884464B2 (en) * 2002-11-04 2005-04-26 Applied Materials, Inc. Methods for forming silicon comprising films using hexachlorodisilane in a single-wafer deposion chamber
US7446217B2 (en) * 2002-11-14 2008-11-04 Advanced Technology Materials, Inc. Composition and method for low temperature deposition of silicon-containing films
US7531679B2 (en) * 2002-11-14 2009-05-12 Advanced Technology Materials, Inc. Composition and method for low temperature deposition of silicon-containing films such as films including silicon nitride, silicon dioxide and/or silicon-oxynitride
US7084076B2 (en) * 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
JP2004296887A (ja) 2003-03-27 2004-10-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP3913723B2 (ja) * 2003-08-15 2007-05-09 株式会社日立国際電気 基板処理装置及び半導体デバイスの製造方法
CN101807525B (zh) * 2003-08-26 2012-05-23 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
JP4259247B2 (ja) * 2003-09-17 2009-04-30 東京エレクトロン株式会社 成膜方法
WO2005034195A2 (en) * 2003-09-30 2005-04-14 Aviza Technology, Inc. Growth of high-k dielectrics by atomic layer deposition
TW200525636A (en) * 2003-11-20 2005-08-01 Tokyo Electron Ltd Oxidation method and oxidation system for workpieces
JP4647499B2 (ja) * 2003-12-18 2011-03-09 東京エレクトロン株式会社 成膜方法およびコンピュータ可読記録媒体
JP4586544B2 (ja) * 2004-02-17 2010-11-24 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US20050276922A1 (en) 2004-06-10 2005-12-15 Henry Bernhardt Method of forming thin dielectric layers
JP4595702B2 (ja) 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100615093B1 (ko) * 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
JP4563113B2 (ja) * 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP4694209B2 (ja) * 2005-01-05 2011-06-08 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US7557027B2 (en) * 2005-01-24 2009-07-07 Interuniversitair Microelektronica Centrum Method of producing microcystalline silicon germanium suitable for micromachining
KR100924055B1 (ko) * 2005-02-17 2009-10-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 디바이스의 제조 방법 및 기판 처리 장치
US7713883B2 (en) * 2005-03-08 2010-05-11 Hitachi Kokusai Electric Inc. Manufacturing method of a semiconductor device, and substrate processing apparatus
US7314835B2 (en) * 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US8974868B2 (en) 2005-03-21 2015-03-10 Tokyo Electron Limited Post deposition plasma cleaning system and method
JP4607637B2 (ja) * 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
US7101760B1 (en) * 2005-03-31 2006-09-05 Atmel Corporation Charge trapping nanocrystal dielectric for non-volatile memory transistor
JP2006294750A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 薄膜堆積装置及び方法
JP4456533B2 (ja) * 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
CN100461343C (zh) * 2005-09-28 2009-02-11 中芯国际集成电路制造(上海)有限公司 用于半导体器件的使用预处理的材料原子层沉积的方法
US20070082507A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Method and apparatus for the low temperature deposition of doped silicon nitride films
JP4896041B2 (ja) 2006-01-17 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
WO2007108401A1 (ja) * 2006-03-20 2007-09-27 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
KR100762238B1 (ko) * 2006-03-21 2007-10-01 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 이의 형성 방법
TWI397115B (zh) * 2006-03-27 2013-05-21 Hitachi Int Electric Inc 半導體裝置的製造方法及基板處理裝置以及清潔方法
JP4929811B2 (ja) * 2006-04-05 2012-05-09 東京エレクトロン株式会社 プラズマ処理装置
US20080038486A1 (en) * 2006-08-03 2008-02-14 Helmuth Treichel Radical Assisted Batch Film Deposition
JP2008075166A (ja) 2006-09-25 2008-04-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法、及び基板処理装置
KR100757333B1 (ko) * 2006-10-12 2007-09-11 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
US20080124946A1 (en) * 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
US8080109B2 (en) * 2007-05-14 2011-12-20 Tokyo Electron Limited Film formation apparatus and method for using the same
US8008166B2 (en) * 2007-07-26 2011-08-30 Applied Materials, Inc. Method and apparatus for cleaning a substrate surface
US7928019B2 (en) * 2007-08-10 2011-04-19 Micron Technology, Inc. Semiconductor processing
US7790628B2 (en) * 2007-08-16 2010-09-07 Tokyo Electron Limited Method of forming high dielectric constant films using a plurality of oxidation sources
US8716147B2 (en) * 2007-11-19 2014-05-06 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2009231373A (ja) * 2008-03-19 2009-10-08 Toshiba Corp 不揮発性半導体記憶装置
JP2009252774A (ja) * 2008-04-01 2009-10-29 Toshiba Corp 半導体記憶装置およびその製造方法
JP5190307B2 (ja) * 2008-06-29 2013-04-24 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP5155070B2 (ja) * 2008-09-02 2013-02-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR20110055701A (ko) * 2008-09-30 2011-05-25 도쿄엘렉트론가부시키가이샤 질화 산화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US10378106B2 (en) * 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
JP5384291B2 (ja) * 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2010183069A (ja) * 2009-01-07 2010-08-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5813303B2 (ja) * 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
WO2012066977A1 (ja) * 2010-11-19 2012-05-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP6042656B2 (ja) * 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6476369B2 (ja) * 2013-03-25 2019-03-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP6128969B2 (ja) * 2013-06-03 2017-05-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI456630B (zh) * 2010-09-10 2014-10-11 Hitachi Int Electric Inc 製造半導體裝置之方法及基板處理設備
US9096928B2 (en) 2010-09-10 2015-08-04 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
TWI474872B (zh) * 2011-09-13 2015-03-01 Toshiba Mitsubishi Elec Inc 氧化膜成膜方法及氧化膜成膜裝置
US10016785B2 (en) 2011-09-13 2018-07-10 Toshiba Mitsubishi-Electric Industrial Systems Corporation Oxide film deposition method and oxide film deposition device
CN104109846A (zh) * 2013-04-22 2014-10-22 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置
US9552980B2 (en) 2013-04-22 2017-01-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI676710B (zh) * 2017-09-28 2019-11-11 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體

Also Published As

Publication number Publication date
US9269566B2 (en) 2016-02-23
US20100105192A1 (en) 2010-04-29
TWI442473B (zh) 2014-06-21
US8809204B2 (en) 2014-08-19
US9011601B2 (en) 2015-04-21
US20140318451A1 (en) 2014-10-30
US20130059451A1 (en) 2013-03-07
KR20100047821A (ko) 2010-05-10
KR101233135B1 (ko) 2013-02-14
KR20110106262A (ko) 2011-09-28
JP5665289B2 (ja) 2015-02-04
TWI543259B (zh) 2016-07-21
US8367557B2 (en) 2013-02-05
US20150194302A1 (en) 2015-07-09
KR20120069642A (ko) 2012-06-28
JP2010153776A (ja) 2010-07-08
KR101215835B1 (ko) 2013-01-18
KR101233141B1 (ko) 2013-02-14
TW201413821A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
TWI543259B (zh) 半導體裝置之製造方法及基板處理裝置
TWI509694B (zh) 半導體裝置之製造方法、基板處理裝置及基板處理方法
TWI411014B (zh) 半導體裝置之製造方法及基板處理裝置
JP5813303B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
TW201126607A (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
JP5723427B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5982045B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP5770892B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5797255B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置