TW200950100A - A method for manufacturing a thin-film transistor, a thin-film transistor - Google Patents

A method for manufacturing a thin-film transistor, a thin-film transistor Download PDF

Info

Publication number
TW200950100A
TW200950100A TW098113343A TW98113343A TW200950100A TW 200950100 A TW200950100 A TW 200950100A TW 098113343 A TW098113343 A TW 098113343A TW 98113343 A TW98113343 A TW 98113343A TW 200950100 A TW200950100 A TW 200950100A
Authority
TW
Taiwan
Prior art keywords
layer
gas
film transistor
thin film
copper
Prior art date
Application number
TW098113343A
Other languages
English (en)
Other versions
TWI427800B (zh
Inventor
Satoru Takasawa
Satoru Ishibashi
Tadashi Masuda
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200950100A publication Critical patent/TW200950100A/zh
Application granted granted Critical
Publication of TWI427800B publication Critical patent/TWI427800B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200950100 六、發明說明： 【發明所屬之技術領域】 本發明，係有關於具有由銅合金所成之電極膜的電晶 體、和該電晶體之製造方法。 【先前技術】 於先前技術中，在TFT ( Thin film transistor)等之 〇 電子電路的內部，於TFT之源極區域或汲極區域處，係 被連接有金屬之配線膜。 在近年，TFT或配線膜係日益被細微化，因此，爲了 得到低電阻之配線膜，係使用有以銅爲主成分之配線膜。 然而，以銅爲主成分之配線膜，就算在實驗中其與矽 之密著性係爲高，若是使用銅配線膜來製造TFT，則係會 有發生剝離的情況，並要求能夠找出其原因並提供對策。 [專利文件1]日本特開200卜73131號公報 Ο [專利文件2]日本特開平II-54458號公報 【發明內容】 [發明所欲解決之課題] 本發明之發明者們，係發現了：使銅配線膜與矽層間 之密著性惡化的原因，係爲在TFT之製造工程中’爲了 使矽層之損傷回復所進行的將矽層暴露在氫電漿中之TFT 特性的改善處理。 純銅，由於與矽之間的密著性係爲差’因此’用以形 200950100 成源極電極膜或是汲極電極膜之金屬配線膜，係被設爲了 由添加有鎂與氧之與矽間的密著性爲高之銅合金所成的密 著層、和由純銅所構成之較密著層而更低電阻的金屬低電 阻層所成的二層構造。 若是此種金屬配線膜被暴露在氫電漿中，則密著層中 之銅化合物係被還原，並在矽與密著層之界面處析出純銅 ，可以想見，其係會使密著性惡化。 [用以解決課題之手段] 本發明之發明者們，係對於不會在銅配線膜與矽之界 面處析出純銅的添加物作了調查硏究，其結果，發現了 A1之氧化物，並創作出了本發明。 亦即是，本發明，係爲一種薄膜電晶體之製造方法， 其係爲反堆疊型之薄膜電晶體的製造方法，並具備有：在 處理對象物上形成閘極電極之工程、和在前述閘極電極上 形成閘極絕緣層之工程、和在前述閘極絕緣層上形成半導 〇 體層之工程、和在前述半導體層上形成歐姆接觸層之工程 、和在前述歐姆接觸層上形成金屬配線膜之工程、和對前 述歐姆接觸層與前述金屬配線膜進行圖案化，並形成第1 、第2歐姆接觸層和源極電極與汲極電極之工程，該製造 方法，其特徵爲：前述形成金屬配線膜之工程，係包含有 :在真空氛圍中，對於包含有A1與銅之銅合金標靶，而 導入包含有濺鏟氣體與氧化性氣體之氣體並進行濺鍍，而 在前述歐姆接觸層上，形成包含有銅與A1以及氧之密著 -6 - 200950100 層之工程。 本發明，係爲一種薄膜電晶體之製造方法，其中，係 在前述銅合金標靶中，以5原子％以上30原子％以下的 比例來含有A1。 本發明，係爲一種薄膜電晶體之製造方法，其中，前 述形成金屬配線膜之工程，係包含有：在形成了前述密著 層後，將相較於前述密著層而銅之含有率爲更高且較前述 〇 密著層爲更低電阻的金屬低電阻層，形成在前述密著層上 之工程。 本發明，係爲一種薄膜電晶體之製造方法，其中，在 前述氧化性氣體中，係使用〇2氣體，前述〇2氣體，係以 相對於前述濺鏟氣體100體積份而成爲0.1體積份以上15 體積份以下的範圍來作包含。 本發明，係爲一種薄膜電晶體之製造方法，其中，在 前述氧化性氣體中，係使用co2氣體，前述c〇2氣體， © 係以相對於前述濺鍍氣體100體積份而成爲0.2體積份以 上30體積份以下的範圍來作包含。 本發明，係爲一種薄膜電晶體之製造方法，其中，在 前述氧化性氣體中，係使用H20氣體，前述h20氣體， 係以相對於前述濺鍍氣體1 00體積份而成爲0.1體積份以 上15體積份以下的範圍來作包含。 本發明，係爲一種薄膜電晶體，其係爲反堆疊型之薄 膜電晶體，並具備有：被形成在處理對象物上之閘極電極 、和被形成在前述閘極電極上之閘極絕緣層、和被形成在 200950100 前述閘極絕緣層上之半導體層、和被形成在前述半導體層 上並被相互分離之第1、第2歐姆接觸層、和分別被形成 在前述第1、第2歐姆接觸層上之源極電極與汲極電極， 該薄膜電晶體，其特徵爲：前述源極電極與前述汲極電極 ，係在其與前述第1、第2歐姆接觸層間之接觸面上，具 備有包含著含有A1與氧之銅合金的密著層。 本發明，係爲一種薄膜電晶體’其中’前述第丨、第 2歐姆接觸層，係爲η型半導體層。 本發明，係爲一種薄膜電晶體，其中，在前述密著層 上，係配置有相較於前述密著層而銅之含有率爲更高且較 前述密著層爲更低電阻的金屬低電阻層。 本發明，係爲一種薄膜電晶體之製造方法’其中’在 被包含於前述密著層處的金屬中，係以5原子％以上3〇 原子％以下的比例來含有Α1。 另外，在本發明中，係將把多晶矽、非晶質矽等之矽 作爲主成分的半導體，稱爲矽層。' [發明之效果] 由於就算是暴露在氫電漿中，電極膜亦不會剝離，因 此，良率係提升。 【實施方式】 圖1 (a)之符號10，係展不被使用有本發明之電晶 體製造方法的處理對象物。 -8 - 200950100 若是對處理對象物1 0作說明，則該處理對象物1 ο， 係具備有由玻璃等所成之透明基板11，在透明基板11上 ，係相分離地被配置有閘極電極12與像素電極13。 在透明基板11之上，覆蓋閘極電極12與像素電極 13地，而從透明基板11側起來依序地被配置有閘極絕緣 層14、矽層16、η型矽層18。η型矽層18，係藉由不純 物添加，而成爲較矽層16而電阻値更低之矽層。於此，η 〇 型矽層18與矽層16，係藉由非晶質矽所構成，但是，亦 可爲單結晶.或是多結晶。閘極絕緣層14，係爲氮化矽薄 膜等之絕緣膜，但亦可爲氮氧化矽膜或是其他之絕緣膜。 圖3之符號100，係展示於該處理對象物10之表面 上而形成金屬配線膜之成膜裝置。 成膜裝置100，係具備有搬入搬出室102、和第1成 膜室103a、和第2成膜室103b。搬入搬出室102與第1 成膜室l〇3a之間，以及第1成膜室i〇3a與第2成膜室 © 103b之間，係分別經由閘閥l〇9a、109b而被相互連接。 在搬入搬出室102和第1、第2成膜室103a、103b 處，係分別被連接有真空排氣系113、114a、114b，將閘 閥109a、109b關閉，並將第1、第2成膜室103a、103b 之內部作真空排氣。 接著’將搬入搬出室102與大氣間的門開啓，並將處 理對象物10搬入至搬入搬出室102的內部，再將門關閉 ，並將搬入搬出室102之內部作真空排氣，而後，開啓閘 閥109a，而將處理對象物1〇移動至第！成膜室103&之 ' 9 - 200950100 內部，並保持在基板支持器108處。 在第1、第2成膜室103 a之內部的底壁側處，係分 別被配置有銅合金標靶111和純銅標靶112，處理對象物 1〇，係以能夠使η型矽層18與各標靶111、112相對面的 方式，而被保持在基板支持器108處。 在第1、第2成膜室103a、103b處，係分別被連接 有氣體導入系l〇5a、105b，若是一面將第1成膜室i〇3a 之內部作真空排氣，一面從氣體導入系105 a來將濺鍍氣 體與氧化性氣體導入，並對銅合金標靶111作濺鍍，則由 銅合金標靶111之構成材料所成的濺鍍粒子係到達η型矽 層18之表面，並形成與η型矽層18相接觸之密著層。 銅合金標靶111，係包含有Α1 (鋁）與銅。在銅合金 標靶1 1 1中，係亦可因應於必要而將銅與Α1以外的金屬 (例如Ti、Ci、Zr、Mg、Ni、Μη中之任一種以上）作爲 添加金屬來添加。 當將銅之原子數與Α1之原子數以及其他添加金屬之 原子數的合計設爲1〇〇的情況時，在銅合金標靶111中， Α1係被包含有5以上30以下。亦即是，在銅合金標靶 1 1 1中，係以5原子％以上3 0原子％以下之比例而包含 有Α1。 氧化性氣體，係爲將Α1氧化並產生Α1之氧化物的氣 體，若是銅合金標靶111被濺鍍，則在處理對象物10之 表面處，係被形成有以銅爲主成分並包含有Al之氧化物 的密著層。 -10- 200950100 接著，若是將保持有處理對象物ίο之基板支持器 108移動至第2成膜室103b處，並從氣體導入系105b來 導入濺鍍氣體，而對純銅標靶1 1 2作濺鍍，則在處理對象 物10之表面處，係到達有由身爲純銅標靶112之構成材 料的銅原子所成之濺鍍粒子，並在密著層之表面上形成由 純銅所成之金屬低電阻層。在第2成膜室103b中，係並 不導入氧化性氣體。 φ 圖1 ( b )之符號20a，係代表由密著層與金屬低電阻 層所構成之金屬配線膜，圖2之符號51、52,係分別代 表密著層與金屬低電阻層。 在金屬配線膜20a之位置於閘極電極12上的部分之 表面處，配置抗蝕膜，並對由金屬配線膜20a和η型矽層 18以及矽層16所成之層積膜作蝕刻，並將層積膜之未被 抗蝕膜所覆蓋的部分除去。 圖1(c)，係爲在層積膜之蝕刻後而將抗蝕膜除去 © 了的狀態，符號20b，係代表被抗蝕膜所覆蓋並殘留的金 屬配線膜。 接著，如圖1 (d)中所示一般，若是在金屬配線膜 2〇b上，配置作了圖案化之抗蝕膜22,並在使金屬配線膜 2 0b之表面在抗蝕膜22之開口 24的底面處而露出的狀態 下，來浸漬在磷酸•硝酸•醋酸的混合液、硫酸•硝酸· 醋酸的混合液、或是氯化鐵之溶液等的蝕刻液中，則金屬 配線膜20b之露出部分係被蝕刻，金屬配線膜20b係被圖 案化。 -11 - 200950100 金屬低電阻層由於係以銅作爲主成分，因此’若是密 著層5 1中之A1的比例變得過大，則在圖案化後，金屬低 電阻層52與密著層51之寬幅係會有大幅的差異。故而， 密著層51中之A1的比例，係以能夠將密著層51與金屬 低電阻層5 2同時作蝕刻的最大添加量作爲上限° 經由此圖案化，係在金屬配線膜20b之閘極電極12 上的部分處而被形成有於底面處露出有n型矽層18之開 口 24，金屬配線膜2 0b係經由開口 24而被分離，並如圖 1 (e)中所示一般，被形成源極電極膜27與汲極電極膜 28，而得到本發明之電晶體5。 接著，搬入至蝕刻裝置內，並將在開口 24之底面所 露出之η型矽層18暴露在蝕刻氣體之電漿中而進行蝕刻 ，而在形成於η型矽層18處之開口 24的底面處來使矽層 16露出。 被形成於η型矽層18處之開口 24’係位置在閘極電 極12之上方，經由開口 25，η型矽層18係被分離爲源極 區域31與汲極區域32(圖1(f))。 在開口 25之底面處，係露出有矽層16之表面，若是 矽層16被暴露在對η型矽層18進行飩刻時之蝕刻氣體電 漿中，則會從矽層16表面而喪失氫原子，並形成懸鍵。 此懸鍵，係會成爲漏洩電流等之TFT的特性不良之 原因。爲了藉由氫來對懸鍵作再修飾，如圖1 (g)所示 一般，若是在使源極電極膜27與汲極電極膜28露出的狀 態下，導入氫並使氫電漿產生’而將露出於開口 25之底 -12- 200950100 部的矽層16暴露在氫氣電漿中，則矽層16表面之矽原子 係與氫結合，而懸鍵係消滅。 在本發明之金屬配線膜20a ( 20b )中，源極電極膜 27或汲極電極膜28,係具備有以銅爲主成分並以5原子 %以上30原子％以下之比例而包含有A1的密著層51。 於此，所謂密著層5 1中之A1的比例，係爲將被包含於密 著層51中之A1的原子數除以被包含在密著層51中之金 φ 屬成分（銅、A1、以及其他之添加金屬）的合計原子數後 所得到之値再乘上1 〇〇後所得到的値。密著層5 1中之A1 的比例，係成爲與銅合金標靶1 1 1中之A1的比例相等。 該密著層51，係密著於電晶體之矽或二氧化矽，就 算是源極電極膜27與汲極電極膜28被暴露在氫電漿中， 在其與η型矽層18(源極區域31或汲極區域32)間之界 面處，亦不會析出銅，而源極電極膜27或汲極電極膜28 等之藉由金屬配線膜20a ( 20b )所構成的電極膜，係不 〇 會剝離。 在進行了氫電漿之處理後，如圖1 (h)中所示一般 ，若是形成鈍化膜34，並在鈍化膜34處形成接觸孔37 , 而後如圖1 ( i )中所示一般，形成將源極電極膜27或汲 極電極膜28與像素電極13等之間作連接之透明電極膜 3 6，則係得到液晶顯示面板。 另外，在矽層（包含多晶矽層、非晶質矽層）之蝕刻 中所能夠使用之氣體，係有Ch、HBr、Cl2、HC1、CBrF3 、SiCl4、BC13、CHF3、PC13、HI、I2 等。此些之鹵素氣 -13- 200950100 體，係可將一種類單獨作爲蝕刻氣體而使用，亦可將2種 類以上混合並作爲鈾刻氣體來使用。進而，在蝕刻氣體中 ，亦可添加〇2、N2、SF6、N2、Ar、NH3等之幽素氣體以 外的添加氣體。 在對氮化矽（SiN )或是氧化矽（Si02 ) 、GaAs、
Sn02、Cr、Ti、TiN、W、A1等之其他的蝕刻對象物作蝕 刻時，亦可使用上述鹵素氣體。 作爲多晶矽之蝕刻氣體，例如，係有Cl2、Cl2 + HBr ' Cl2 + 〇2 ' CF4 + 〇2 ' SF6 ' Cl2 + N2 ' Cl2 + HC1 ' HBr + Cl2+ SF6 等。 作爲Si之蝕刻氣體，例如係有SF6、C4F8、CBrF3、 CF4+O2、C12 ' SiCI4 + CI2 ' SF6 + N2 + Ar ' BC12 + CI2 + Ar、CF4、NF3、SiF4、BF3、XeF2、C1F3、S1CI4 ' PC13 ' BC13、HC1、HBr、Br2、HI、I2 等。 作爲非晶質矽之蝕刻氣體，例如係有CF4 + 〇2、ci2 + SF6 等。 濺鍍氣體，係並不被限定於Ar，除了 Ar以外，亦可 使用Ne ' Xe等。 又，藉由本發明所形成之密著層51，係不僅可用在 TFT之源極電極、汲極電極中，而亦可使用在TFT之閘 極電極、半導體元件或配線板等之其他的電子構件之阻障 膜或是電極（配線膜）中。 [實施例] -14- 200950100 在濺鍍氣體中使用氬氣，並在氧化性氣體中使用氧氣 ’而對銅合金標靶111作濺鍍，並在玻璃基板上形成 5 Onm之密著層，而後，使用氬氣而對純銅標靶112作濺 鍍，並在密著層上形成300nm之金屬低電阻層，而得到 了二層構造之金屬配線膜。基板溫度係爲l〇〇°C，濺鍍氣 體係爲Ar氣體，濺鍍壓力係爲〇.4Pa。 在使所形成之金屬配線膜的表面露出並暴露在氫電漿 ❹ 中後，於該表面上形成了氮化矽膜。 氫氣體電漿處理，係爲氫氣流量 50 0sccm、壓力 200Pa、基板溫度250°C、功率300W、時間60秒。 氮化矽膜，係在將基板作了配置的CVD裝置內，以 SiH4 : 20sccm、NH3 氣體：300sccm、N2 氣體：500sccm 的比例來將各氣體導入，並在壓力120Pa、基板溫度250 °C、功率300W下而作了形成。 對於暴露在氫電漿中之前的金屬配線膜之密著性（as ❹ depo.密著性）、和暴露在氫電漿中之後，於該表面上形 成了氮化矽膜後之密著性（H2電漿處理後密著性），經 由在將黏著膠帶作了接著後再作剝離的膠帶測試來作測定 ，並將玻璃基板表面露出者評價爲「X」，而將其以外者 評價爲「〇」。 使銅合金標靶111中之A1的含有比例與氧化性氣體 之導入比例作改變，並進行了實驗。評價結果，係作爲「 密著性」，而與銅合金標靶1 1 1中之A1的含有比例以及 氧化性氣體之導入比例一同地展示於下述表1〜3中。 -15- 200950100 又，在將與上述相同之金屬配線膜形成在了矽晶圓之 表面上後，在真空氛圍中進行退火處理，並對金屬配線膜 進行了蝕刻除去後，藉由SEM來對該表面作觀察，而對 於朝向矽中的銅之擴散的有無作了觀察。 在上述各實驗中，濺鍍氣體係爲氬氣，氧化性氣體係 爲氧氣，濺鍍氛圍中之濺鍍氣體分壓係爲〇.4Pa。 又，代替氧氣，將C02氣體與H20氣體作爲氧化性 氣體來使用，並對包含有A1之標靶進行了濺鍍。在濺鍍 氣體中’係使用Ar氣體’並對密著性與阻障性作了評價 〇 將觀察結果’在下述表1 (氧化性氣體爲氧氣的情況 )、表2(氧化性氣體爲C〇2的情況）以及表3(氧化性 氣體係爲H2〇氣體的情況）中’作爲「阻障性」而展示 。將觀察到擴散者記載爲「X」，將未觀察到擴散者記載 爲「〇」。 -16- 200950100 [表1]
表1:密著性、阻障性、h2電漿耐性(氧氣) 銅合金 AI添加量 (at%) 〇2添加量 (¾) 密著性 阻障 300°C H2電漿處理後 密著性 Cu/Cu-AI-0 3 0 X X X 0.1 X X X 0.5 X X X 1 〇 〇 X 2 〇 〇 X 3 〇 〇 X 5 〇 Q X 10 〇 〇 X 15 〇 〇 X 5 0 X X X 0.1 〇 〇 〇 0.5 0 〇 〇 1 〇 〇 〇 2 〇 〇 〇 3 〇 〇 〇 5 〇 〇 X 10 〇 〇 X 15 〇 〇 X 15 0 〇 X 〇 0.1 〇 〇 〇 0.5 〇 〇 〇 1 〇 〇 〇 2 〇 〇 〇 3 〇 〇 〇 5 〇 〇 〇 10 〇 〇 X 15 〇 〇 X 30 0 〇 X 〇 0.1 〇 〇 〇 0.5 〇 〇 〇 1 〇 〇 〇 2 〇 〇 〇 3 〇 〇 〇 5 〇 〇 〇 10 〇 0 〇 15 〇 〇 〇 -17- 200950100 [表2] 表2:密著性、阻障性、H2電漿耐性（C02氣體） 銅合金 AI添加量 (atX) C02添加量 (X) 密著性 阻障 300^0 η2電漿處理後 密雛 Cu/Cu-AI-0 15 0 〇 X ϋ 0.2 〇 〇 〇 0.4 0 〇 〇 0.8 〇 〇 〇 2 〇 〇 〇 5 〇 〇 〇 10 〇 〇 〇 20 〇 〇 〇 30 〇 〇 X 30 0 〇 X 〇 0.2 〇 〇 〇 0.4 0 〇 〇 0.8 〇 〇 〇 2 〇 〇 〇 5 〇 〇 〇 10 〇 〇 〇 20 〇 0 〇 30 〇 〇 〇 [表3] 表3:密著性、阻障性、"2電漿耐性（H2〇氣體) 銅合金 AI添加量 (atX) h2o添加量 (50 密著性 阻障 300¾ Η2電漿處理後 密著性 Cu/Cu-AI-0 15 0 〇 X υ 0.1 〇 〇 〇 0.5 〇 〇 〇 1 〇 〇 〇 2 〇 〇 〇 3 〇 〇 〇 5 〇 〇 〇 10 〇 〇 〇 15 〇 〇 X 30 0 〇 X 〇 0.1 〇 〇 〇 0.5 〇 〇 〇 1 〇 〇 〇 2 〇 〇 〇 3 〇 〇 〇 5 〇 〇 〇 10 〇 〇 〇 15 〇 〇 〇 -18- 200950100 藉由以上結果’可以得知，若是A1在銅合金標靶 Π1中被包含有5原子％以上，則密著性（h2電漿處理前 以及處理後之密著性）與阻障性係爲良好。 又，亦得知了 ：氧化性氣體，係只要相對於氬氣1 00 體積份之導入量而在0.1體積份以上30體積份以下的範 圍內來作導入即可。 接著，將作爲氧化性氣體而使用氧氣所得到的金屬配 φ 線膜，浸漬在蝕刻液中，並對於是否能夠將金屬低電阻層 52與密著層51之雙方藉由相同之蝕刻液來作蝕刻一事作 了觀察。在蝕刻液中，係使用磷硝醋酸（h3po4 : hno3 : CH3COOH ： H2〇 ) =16: 1: 2: 1，而蝕刻液之液溫係設 爲了 40t：。 於下述表4中，展示鈾刻之觀察結果。將蝕刻後而密 著層與金屬低電阻層的寬幅成爲相等者評價爲「〇」’並 將蝕刻後而密著層與金屬低電阻層之寬幅成爲相異者評價 φ 爲「X」。將觀察結果與銅合金標靶Hi中之A1含有比例 記載於下述之表4中。 -19- 200950100
[表4] 表4: A1添加量與蝕刻性 添加量X(atX) 濕蝕刻形狀 Cu-XatXAl … 0 〇 3 〇 5 〇 7 〇 10 〇 15 〇 30 〇 50 X 75 X 100 X 由表4’可以得知，由於密著層與金屬低電阻層之寬 幅係大幅相異’因此，銅合金標靶中之A1的添加量 ，係以3 0原子％以下爲理想。 另外，密著層5 1，由於係以除了與矽或是矽氧化物間 的密著性以外，與金屬低電阻層52之間的密著性亦爲高者 〇 爲理想，因此，本發明之密著層51，係將身爲金屬低電阻 層52之成分的銅，包含有50%以上。 【圖式簡單說明】 [圖1 (a)]用以說明本發明之電晶體製造方法的圖。 [圖1 (b)]用以說明本發明之電晶體製造方法的圖。 [圖1 ( c )]用以說明本發明之電晶體製造方法的圖。 [圖1 (d)]用以說明本發明之電晶體製造方法的圖。 -20- 200950100 [圖1(e)]用以說明本發明之電晶體製造方法的圖。 [圖1 (f)]用以說明本發明之電晶體製造方法的圖。 [圖1 (g)]用以說明本發明之電晶體製造方法的圖。 [圖1(h)]用以說明本發明之電晶體製造方法的圖。 [圖l(i)]用以說明本發明之電晶體製造方法的圖。 [圖2]用以說明金屬配線膜的圖。 [圖3]用以說明製造本發明之電晶體的成膜裝置之圖 ❹ 【主要元件符號說明】 5 :電晶體 10 :處理對象物 1 2 :閘極電極 1 6 :砂層 18: ϋ型砍層 ® 20a、20b :金屬配線膜 27 :源極電極膜 2 8 :汲極電極膜 3 1 :源極區域 32 :汲極區域 5 1 :密著層 5 2 :金屬低電阻層 111 :銅合金標靶 1 1 2 :純銅標靶 -21 -

Claims (1)

  1. 200950100 七、申請專利範圍： 1· 一種薄膜電晶體之製造方法，係爲反堆疊型之薄 膜電晶體的製造方法，並具備有： 在處理對象物上形成閘極電極之工程、和 在前述閘極電極上形成閘極絕緣層之工程、和 在前述閘極絕緣層上形成半導體層之工程、和 在前述半導體層上形成歐姆接觸層之工程、和 在前述歐姆接觸層上形成金屬配線膜之工程、和 @ 對前述歐姆接觸層與前述金屬配線膜進行圖案化，並 形成第1、第2歐姆接觸層和源極電極與汲極電極之工程 5 該製造方法，其特徵爲： 前述形成金屬配線膜之工程，係包含有：在真空 氛圍中，對於包含有A1與銅之銅合金標靶，而導入包含 有濺鍍氣體與氧化性氣體之氣體並進行濺銨，而在前述歐 姆接觸層上，形成包含有銅與A1以及氧之密著層之工程 ❹ 〇 2. 如申請專利範圍第1項所記載之薄膜電晶體之製 造方法，其中，係在前述銅合金標靶中，以5原子％以上 3〇原子％以下的比例來含有A1。 3. 如申請專利範圍第1項或第2項所記載之薄膜電 晶體之製造方法，其中，前述形成金屬配線膜之工程，係 包含有：在形成了前述密著層後，將相較於前述密著層而 銅之含有率爲更高且較前述密著層爲更低電阻的金屬低電 -22- 200950100 阻層，形成在前述密著層上之工程。 4·如申請專利範圍第1項乃至第 記載之薄膜電晶體之製造方法，其中， 中，係使用〇2氣體，前述02氣體，係 氣體100體積份而成爲0.1體積份以」 範圍來作包含。 5. 如申請專利範圍第1項乃至第 記載之薄膜電晶體之製造方法，其中， 中，係使用C〇2氣體，前述C02氣體 濺鍍氣體100體積份而成爲0.2體積ίί 下的範圍來作包含。 6. 如申請專利範圍第1項乃至第 記載之薄膜電晶體之製造方法，其中， 中，係使用η2ο氣體，前述η2ο氣體 濺鑛氣體100體積份而成爲0.1體積任 下的範圍來作包含。 7· —種薄膜電晶體，係爲反堆疊 雄具備有： 被形成在處理對象物上之閘極電極 被形成在前述閘極電極上之閘極絕 被形成在前述閘極絕緣層上之半導 被形成在前述半導體層上並被相互 歐姆接觸層、和 分別被形成在前述第1、第2歐姆 3項中之任一項所 在前述氧化性氣體 以相對於前述濺鍍 二1 5體積份以下的 3項中之任一項所 在前述氧化性氣體 ，係以相對於前述 ^以上3 0體積份以 3項中之任一項所 在前述氧化性氣體 ，係以相對於前述 ^以上1 5體積份以 型之薄膜電晶體， 、和 緣層、和 體層、和 分離之第1、第2 接觸層上之源極電 -23- 200950100 極與汲極電極， 該薄膜電晶體，其特徵爲： 前述源極電極與前述汲極電極，係在其與前述第 1、第2歐姆接觸層間之接觸面上，具備有包含著含有A1 與氧之銅合金的密著層。 8. 如申請專利範圍第7項所記載之薄膜電晶體，其 中’前述第1、第2歐姆接觸層，係爲η型半導體層。 9. 如申請專利範圍第7項或第8項所記載之薄膜電 晶體’其中’在前述密著層上，係配置有相較於前述密著 層而銅之含有率爲更高且較前述密著層爲更低電阻的金屬 低電阻層。 10. 如申請專利範圍第7項乃至第9項中之任一項所 記載之薄膜電晶體，其中，在被包含於前述密著層處的金 屬中，係以5原子％以上30原子％以下的比例而含有Α1 -24-
TW098113343A 2008-04-25 2009-04-22 薄膜電晶體之製造方法、薄膜電晶體 TWI427800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008115996 2008-04-25

Publications (2)

Publication Number Publication Date
TW200950100A true TW200950100A (en) 2009-12-01
TWI427800B TWI427800B (zh) 2014-02-21

Family

ID=41216772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098113343A TWI427800B (zh) 2008-04-25 2009-04-22 薄膜電晶體之製造方法、薄膜電晶體

Country Status (6)

Country Link
US (1) US8299529B2 (zh)
JP (1) JP5282086B2 (zh)
KR (1) KR101098207B1 (zh)
CN (1) CN101971349B (zh)
TW (1) TWI427800B (zh)
WO (1) WO2009131035A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482256B (zh) * 2012-01-31 2015-04-21 Hitachi Metals Ltd 電子零件用積層配線膜
TWI509704B (zh) * 2010-03-04 2015-11-21 Zeon Corp Semiconductor device substrate manufacturing method
TWI785545B (zh) * 2021-03-19 2022-12-01 優貝克科技股份有限公司 工序簡化的透明薄膜電晶體的製法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501820B (zh) * 2006-08-10 2012-11-28 株式会社爱发科 导电膜形成方法、薄膜晶体管、带薄膜晶体管的面板、及薄膜晶体管的制造方法
JP2011222567A (ja) * 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP5735811B2 (ja) * 2011-01-25 2015-06-17 関東化学株式会社 銅を主成分とする金属薄膜のエッチング液組成物
WO2014185301A1 (ja) * 2013-05-13 2014-11-20 株式会社アルバック 搭載装置、その製造方法、その製造方法に用いるスパッタリングターゲット
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR102025103B1 (ko) 2013-07-22 2019-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105449001B (zh) * 2015-12-28 2019-01-22 昆山国显光电有限公司 一种薄膜晶体管及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192527A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置
JPH04302436A (ja) * 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜半導体素子及びその製造方法
JPH06252146A (ja) * 1993-02-23 1994-09-09 Seiko Epson Corp 半導体装置
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4360716B2 (ja) 1999-09-02 2009-11-11 株式会社アルバック 銅薄膜製造方法、及びその方法に用いるスパッタ装置
KR101191402B1 (ko) * 2005-07-25 2012-10-16 삼성디스플레이 주식회사 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
CN101501820B (zh) * 2006-08-10 2012-11-28 株式会社爱发科 导电膜形成方法、薄膜晶体管、带薄膜晶体管的面板、及薄膜晶体管的制造方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509704B (zh) * 2010-03-04 2015-11-21 Zeon Corp Semiconductor device substrate manufacturing method
TWI482256B (zh) * 2012-01-31 2015-04-21 Hitachi Metals Ltd 電子零件用積層配線膜
TWI785545B (zh) * 2021-03-19 2022-12-01 優貝克科技股份有限公司 工序簡化的透明薄膜電晶體的製法

Also Published As

Publication number Publication date
US20110068338A1 (en) 2011-03-24
KR101098207B1 (ko) 2011-12-23
JP5282086B2 (ja) 2013-09-04
WO2009131035A1 (ja) 2009-10-29
JPWO2009131035A1 (ja) 2011-08-18
CN101971349B (zh) 2013-03-27
KR20100110392A (ko) 2010-10-12
CN101971349A (zh) 2011-02-09
TWI427800B (zh) 2014-02-21
US8299529B2 (en) 2012-10-30

Similar Documents

Publication Publication Date Title
TW200950100A (en) A method for manufacturing a thin-film transistor, a thin-film transistor
JP5285710B2 (ja) 薄膜トランジスタの製造方法
TW201001499A (en) A thin-film transistor, method for manufacturing a thin-film transistor
WO2014104296A1 (ja) 薄膜トランジスタおよびその製造方法
JP5835309B2 (ja) 炭化珪素半導体装置の製造方法
JP2008187072A (ja) 半導体装置の製造方法及び半導体装置
TW200827463A (en) Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
WO2010103587A1 (ja) バリア層を構成層とする薄膜トランジスターおよびバリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
TW201029185A (en) Thin-film transistor and thin-film transistor intermediate
TW201112331A (en) Wiring layer structure and manufacturing method thereof
JP4855315B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法
TW201214623A (en) Wiring structure, display device, and semiconductor device
TW200915399A (en) Method for manufacturing a thin-film transistor, method for manufacturing a liquid crystal display device, and method for forming electrodes
JP2009170769A (ja) 薄膜トランジスター
Yu et al. The properties of Cu metallization based on CuMgAl alloy buffer layer
TW201110235A (en) Forming method of electronic device, electronic device, semiconductor device, and transistor
TW504793B (en) Method for producing barrier layer with plasma treatment
JPH0774243A (ja) 半導体装置の製造方法
JPH02260553A (ja) 半導体装置の製造方法