TW200822179A - Method for manufacturing bonded SOI wafer and bonded SOI wafer manufactured thereby - Google Patents

Method for manufacturing bonded SOI wafer and bonded SOI wafer manufactured thereby Download PDF

Info

Publication number
TW200822179A
TW200822179A TW096125426A TW96125426A TW200822179A TW 200822179 A TW200822179 A TW 200822179A TW 096125426 A TW096125426 A TW 096125426A TW 96125426 A TW96125426 A TW 96125426A TW 200822179 A TW200822179 A TW 200822179A
Authority
TW
Taiwan
Prior art keywords
wafer
bonding
manufacturing
bonded
soi
Prior art date
Application number
TW096125426A
Other languages
English (en)
Other versions
TWI364059B (zh
Inventor
Yasunobu Ikeda
Shinichi Tomita
Hiroyuki Miyahara
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW200822179A publication Critical patent/TW200822179A/zh
Application granted granted Critical
Publication of TWI364059B publication Critical patent/TWI364059B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

200822179 九、發明說明 【發明所屬之技術領域】 本發明係關於一種具有除去對元件動作有不良影響、 起因於製程的金屬雜質用除氣層之貼合s〇I晶圓之製造方 法’及藉由該方法所製造之貼合S0I晶圓。 【先前技術】 因半導體兀件的細微化、高聚集化的進展,晶圓的污 染對兀件特性的影響日益遽增。除去在晶圓加工、元件的 製造過程所導入的起因於製程的污染,特別是將重金屬雜 質從積體電路的活性區域除去的方法,傳統上使用吸附( gettering )技術。 吸附技術,已知有於半導體基板的背面,藉由減壓 CVD法使多晶矽沈積,將其作爲除氣源的方法、利用氧 析出物或藉由錯位等結晶缺陷之捕捉重金屬雜質的能力之 方法。 在絕緣體上形成SOI層之SOI ( Silicon On Insulator )晶圓,也有許多應用於傳統的半導體基板之吸附的例子 ,S ΟI晶圓係藉由存在於S ΟI層與支持側S i基板的中間 之氧化膜等絕緣體層,阻礙重金屬雜質的移動,無法得到 充分的吸附效果。 因此,爲了有效地附加除氣源,必須使除氣源形成於 SOI層與絕緣體層(氧化膜)的界面,該附加的除氣源對 元件區域無不良影響之構造。但是’ S 01晶圓因一般的晶 200822179 圓製造的步驟複雜,製造成本高,若增加附加除氣源於其 上的步驟,S 0 I晶圓的製造成本變得更高。 例如於專利第3 2 1 7089號,揭露支持基板(支持晶圓 )上的氧化膜注入碳離子,使S Ο I層用基板貼合於該氧化 膜表面後,藉由進行熱處理,於該氧化膜與S 01層用基板 的界面,以碳爲核使氧析出之SOI晶圓的製造方法。但是 ,於該方法,必須進行支持基板上的氧化膜注入碳離子的 步驟、貼合後析出核的形成、成長用之熱處理步驟,無法 避免製造成本的提高。 【發明內容】 本發明係以提供可簡單地且廉價地於SOI層與絕緣體 層(氧化膜)的界面形成除氣源,具有可有效地除去對於 元件特性、氧化膜耐壓特性有不良影響之重金屬雜質的功 能之貼合SOI晶圓之製造方法,及藉由該方法所製造之貼 合SOI晶圓爲目的。 本發明人等爲了達成上述目的,反覆檢討不增加步驟 ,在傳統的SOI晶圓的製造步驟上附加除氣源之方法。結 果,發現藉由於該貼合前的晶圓表面存在有機物的狀態下 進行貼合,在後續步驟的接合強化熱處理,使貼合界面形 成具有吸附作用之微小結晶缺陷而得。 本發明係基於上述的見解,其主旨在於下述(1 )的 貼合SOI晶圓之製造方法,及以該方法所製造之下述(2 )的貼合SOI晶圓。 200822179 (1 )貼合SOI晶圓之製造方法,其係使SOI層所成 的活性層晶圓與支持晶圓,介由氧化膜貼合後,藉由薄膜 化該活性層晶圓,可於埋入的氧化膜上形成SOI層之貼合 SOI晶圓之製造方法,於貼合前的晶圓表面,在有機物存 在的狀態下進行貼合,於貼合界面,封入該有機物的狀態 下藉由進行接合強化熱處理,使貼合界面形成結晶缺陷。 上述所謂「結晶缺陷」,於晶圓表面存在有機物的狀 態下進行貼合,進行接合強化熱處理,分解有機物所生成 之起因於碳(C )的微小結晶缺陷。而且,於形成結晶缺 陷之貼合界面碳的存在,可藉由二次離子質譜分析( SIMS )確認,或貼合表面之碳的存在,可藉由氣體色層 質量分析(GC-MS )等確認。 而且,所謂「存在有機物的狀態」,係指晶圓洗淨時 或晶圓乾燥保存時,形成於晶圓表面之自然氧化物中含有 有機物的狀態,或晶圓洗淨時或晶圓乾燥保存時,有機物 附著於晶圓表面的狀態。 該貼合SOI晶圓之製造方法,於該貼合前的晶圓表面 存在有機物的狀態,可藉由在含有有機物的環境中洗淨晶 圓表面而得。 而且,上述貼合s Ο I晶圓之製造方法,於該貼合前的 晶圓表面存在有機物的狀態,也可藉由使洗淨後的晶圓在 含有有機物的環境中乾燥而得。 再者,上述貼合S Ο I晶圓之製造方法,於該貼合前的 晶圓表面存在有機物的狀態,也可藉由以含有有機物的洗 -7- 200822179 淨液,處理晶圓表面而得。 再者,上述貼合SOI晶圓之製造方法,於該貼 晶圓表面存在有機物的狀態,也可藉由使含有有機 淨液,塗佈或滴於晶圓表面而得。 (2 )上述(1 )記載的方法(包含相同方法的 施態樣)所製造之貼合SOI晶圓,其係於貼合界面 因於碳的微小結晶缺陷之貼合S Ο I晶圓。 該貼合S ΟI晶圓,可規定其結晶缺陷的大小 5 0nm。亦即’結晶缺陷極微小。而且,此處所謂 缺陷的大小」係指結晶缺陷藉由穿透式電子顯微鏡 )觀察時(參照後面所示的圖4 ),由照出的像可 缺陷的最長部分的長度之大小。 而且,該貼合S ΟI晶圓係於該貼合界面中,可 5χ1018原子/cm3以上的碳濃度波峰之貼合SOI晶 處所謂「碳濃度波峰」,係將貼合界面藉由二次離 分析(SIMS )測定的結果(參照後面所示的圖5 ) 如上述,本發明的貼合S 01晶圓之製造方法, 活性層晶圓與支持晶圓,於晶圓表面存在有機物的 進行貼合,藉由進行接合強化熱處理,使貼合界面 晶缺陷之方法。根據本發明的製造方法,可簡單地 地於S 01層與絕緣體層(氧化膜)的界面形成除氣 藉由該製造方法所製造之貼合SOI晶圓,於貼 具有起因於碳的微小結晶缺陷,可有效地除去對於 性、氧化膜耐壓特性有不良影響之重金屬雜質。 合前的 物的洗 上述實 具有起 爲5〜 「結晶 (TEM 確定其 檢測出 圓。此 子質譜 〇 其係使 狀態下 形成結 且廉價 源。 合界面 元件特 -8- 200822179 【實施方式】 以下對於本發明的貼合SOI晶圓之製造方法及以該方 法所製造的本發明的貼合SOI晶圓,參照圖面具體地說明 〇 本發明的貼合SOI晶圓之製造方法,其特徵爲使SOI 層所成的活性層晶圓與支持晶圓,介由氧化膜貼合時,於 貼合前的晶圓表面,在有機物存在的狀態下進行貼合,於 貼合界面,封入該有機物的狀態下藉由進行接合強化熱處 理,使貼合界面形成結晶缺陷之方法。而且,上述所謂「 貼合前的晶圓表面」,係指活性層晶圓及支持晶圓兩者或 其中之一。 圖1爲本發明的貼合S 01晶圓之製造方法的重要部分 的步驟例之模型式流程圖。以下,順著步驟1〜步驟5說 明。 於步驟1,準備SOI層所成的活性層晶圓12,以及表 面形成氧化膜(絕緣層)1 3之支持晶圓1 1。這兩個晶圓 ,只要是根據傳統進行的方法所製作者即可。 於步驟2,活性層晶圓1 2與支持晶圓1 1貼合時,於 貼合前的晶圓(此處指活性層晶圓1 2與支持晶圓1 1 )表 面爲有機物存在的狀態’亦即形成含有碳的自然氧化膜 1 4的狀態。於支持晶圓1 1 ’表面的氧化膜1 3上,也形成 前述自然氧化膜1 4。 此係藉由之後進行接合強化熱處理,於貼合界面,形 -9- 200822179 成作爲除氣源功能之結晶缺陷。其詳細內容在步驟 明。 晶圓表面成爲前述有機物存在的狀態之具體方 如在含有有機物的環境中洗淨的方法(包含之後的 :以含有有機物的洗淨液處理的方法;塗佈、滴下 機物的處理液之方法;又如將晶圓放置於含有有機 境中的方法,任一種方法都有效。 作爲其中之一,說明將晶圓表面在含有有機物 中洗淨的方法。於貼合S 01晶圓之製造方法,貼合 ,爲了除去表面的雜質,藉由使用氫氧化銨及過氧 的混合液之SC-1洗淨等,進行貼合前洗淨,該洗 述ί哀境中進彳了。 作爲所使用的有機物,例如芳香族烴類、氯化 醇類、乙酸酯類、酮類、醚類等的有機物,也可爲 量的碳者,其中 Ν-甲基-2-吡咯烷酮較適合。Ν-甲: 咯烷酮係在晶圓加工過程,硏磨晶圓時,爲了防止 產生所使用的蠟去除劑,容易取得,容易朝晶圓表 〇 藉由在含有該有機物的環境中進行貼合前洗淨 爲晶圓表面存在有機物的狀態。認爲藉由晶圓表面 存在)極微量的有機物,發現可使貼合界面形成結 的效果。 表1係在含有作爲有機物的Ν-甲基-2-吡咯烷 境中,SC-1洗淨的晶圓表面的附著的全部有機物 4中說 法,例 乾燥) 含有有 物的環 的環境 晶圓前 化氫水 淨在前 烴類、 含有微 基-2-吡 瑕疵的 面吸附 ,可成 附著( 晶缺陷 酮之環 的量之 -10- 200822179 測定結果。有機物的量之測定,係藉由氣體色層質量分析 (GC-MS )進行。而且’附著的全部有機物的量中,約 8 0%爲N-甲基-2-吡略烷酮。而且,於表1,所謂「附有氧 化膜0·5μιη」’係指表面形成厚度0 · 5 μιη的氧化膜(絕緣 層)之晶圓。 表1
No 樣品名 洗淨時 ^環境 附著的全部有機物的量 (ng/cm2 ) 1 SC-1洗淨晶圓 Ν·甲基-2-吡 咯烷酮 3.5 2 SC-1洗淨晶圓(附有氧化膜〇·5μηι) 3.9 3 SC-1洗淨晶圓 不含Ν-甲基-2-吡咯烷酮 0.009 4 SC-1洗淨晶圓(附有氧化膜〇.5μιη) 0.027 如表1所示,得知在含有Ν -甲基-2 -吡咯烷酮之環境 中洗淨之晶圓(樣品Ν ο · 1及Ν 〇. 2 )的表面,與在不含 有Ν_甲基-2-吡咯烷酮之環境中洗淨之晶圓(樣品no. 3 及Ν 〇 · 4 )比較,檢測出超過1 0 0倍的有機物(亦即ν _甲 基-2 -吡咯烷酮)。而且,N _甲基-2 -吡咯烷酮的附著量, 認爲不那麼受氧化膜的有無之影響。 然後,於步驟3,表面存在有機物的狀態,亦即含有 碳的自然氧化膜1 4形成的狀態的活性層晶圓1 2,以相同 表面形成含有碳的自然氧化膜1 4的支持晶圓1 1的氧化膜 1 3表面爲貼合面,與支持晶圓1 1貼合。藉此,使前述有 機物成爲封入貼合界面的狀態。 於步驟4,於該貼合界面,封入該有機物的狀態下進 -11 - 200822179 行接合強化熱處理。其係確保貼合強度的同時,使貼合界 面形成結晶缺陷之熱處理。關於處理溫度,爲使氧化膜軟 化,可得埋入空隙的效果,期望爲1 1 0 0 °c以上。此外, 處理溫度的上限,從防止滑動錯位的產生之觀點,期望爲 1 3 00 〇C。 藉由該處理,貼合界面的含有微量有機物(碳)的自 然氧化膜局部凝聚。伴隨自然氧化膜的局部凝聚而凝聚的 微量有機物(碳),形成大小爲5 0nm以下的微小的結晶 缺陷1 5。該結晶缺陷1 5,推斷係由「碳-矽」所構成。 圖4爲進行接合強化熱處理後的貼合界面(剖面)藉 由穿透式電子顯微鏡(TEM )觀察結果之模型圖,(a) 爲洗淨晶圓時環境中含有N-甲基-2-吡咯烷酮的情況,(b )爲不含的情況。 如附加於圖4之空白箭頭所示,洗淨晶圓時環境中含 有N-甲基-2-吡咯烷酮的情況,藉由熱處理,於活性層晶 圓(S 01層)1 2與氧化膜1 3的貼合界面形成微小的結晶 缺陷1 5。其大小從與同圖中所示的表示〇 . 5 μ m的長度之 縮尺對比,推測爲5 Onm程度以下。相對地,如圖4 ( b ) 所示,環境中不含N-甲基-2-吡咯烷酮的情況,認爲結晶 缺陷沒有形成。 圖5及圖6爲同樣地實施例所進行的調查結果,進行 前述接合強化熱處理後,在貼合界面附近藉由二次離子質 譜分析(SIMS )碳(C )濃度的測定結果之例示圖。圖5 爲洗淨晶圓時環境中含有N-甲基-2-吡咯烷酮的情況,圖 -12- 200822179 6爲不含的情況。 於圖5及圖6,橫軸爲進行接合強化熱處理後,從貼 合SOI晶圓之活性層晶圓(SOI層)側到支持晶圓側的距 離(此處記爲「深度」)。沿著該橫軸,圖中顯示S ΟI層 、氧化膜及支持晶圓(支持基板)存在的部位。縱軸爲碳 濃度(原子/cm3 )。而且,空白箭頭A所示的碳濃度爲晶 圓的碳濃度的背景値,同樣地空白箭頭B所示的碳濃度爲 氧化膜(絕緣層)的碳濃度的背景値。 如圖5所示,洗淨晶圓時環境中含有N-甲基-2-吡咯 烷酮的情況,得知在活性層晶圓(SOI層)與氧化膜(絕 緣層)的貼合界面,碳濃度顯示波峰,檢測出2x1 02()原 子/cm3的碳(C )波峰。 相對地,如圖6所示,洗淨晶圓時環境中不含N -甲 基-2-吡咯烷酮的情況,無論深度無法檢測出如此顯著的 碳(C )波峰(於貼合界面,認爲只有未達5 X 1 〇18原孑 /cm3的碳(C )波峰)。換言之,爲了使貼合界面得到 5 χΙΟ18原子/cm3以上的碳(C)波峰,只要調整有機物的 量,以使貼合前的晶圓表面存在有機物即可。 步驟5係薄膜化活性層晶圓(SOI層)1 2的步驟。於 該步驟,根據機械加工、化學蝕刻等傳統進行的方法進行 薄膜化,製造貼合S ΟI晶圓1 0。 圖2爲本發明的貼合S Ο I晶圓之製造方法的其他步驟 例之模型式流程圖。 與前述圖1所示的步驟不同之處,在於步驟2中’在 -13- 200822179 活性層晶圓1 2與支持晶圓1 1貼合之際,只有活性層晶 1 2的表面存在有機物的狀態,亦即形成含碳的自然氧 膜1 4的狀態。 於步驟3,表面形成含有碳的自然氧化膜1 4的活 層晶圓1 2,以不形成含有碳的自然氧化膜1 4的支持晶 1 1的氧化膜1 3表面爲貼合面,與支持晶圓1 1貼合。 圖3爲本發明的貼合SOI晶圓之製造方法的另一其 步驟例之模型式流程圖,活性層晶圓1 2與支持晶圓1 1 合時,只有支持晶圓1 1的表面存在有機物的狀態,亦 形成含碳的自然氧化膜1 4的狀態。 進行前述的步驟2,作爲使晶圓表面存在有機物的 態之具體方法,除前述之在含有有機物的環境中貼合前 淨晶圓表面的方法外,洗淨後的晶圓在含有有機物的環 中乾燥的方法也有效。製造晶圓時,不限於前述的貼合 洗淨,爲了除去晶圓表面的雜質、微粒子,進行各種酸 、洗淨,此時所使用的酸洗液、洗淨液可先添加有機物 再者,含有有機物的處理液塗佈或滴於晶圓表面之 法也可能適用。應用旋轉塗佈技術,可於晶圓表面使處 液薄且均勻地擴展的方法也有效。 而且,即使於使用這些方法的情況,藉由朝晶圓表 極微量的附著,因可形成結晶缺陷,對有機物的濃度無 別限制。 如此晶圓表面或其上所形成的氧化膜(絕緣層)表 的洗淨,藉由在含有有機物的環境中進行等的方法,於 圓 化 性 圓 他 貼 即 狀 洗 境 前 洗 〇 方 理 面 特 面 晶 -14- 200822179 圓表面形成含有微量有機物(碳)的自然氧化膜’成爲封 入貼合界面的狀態,然後藉由進行熱處理,可於貼合界面 形成微小的結晶缺陷。 該結晶缺陷,具有將起因於製程的重金屬雜質從積體 電路的活性區域除去之吸附作用。此係由前述的方法所製 作的SOI晶圓的SOI層表面上所形成的元件的氧化膜耐 壓特性之提高而可確認。 如以上的說明,根據本發明的貼合SOI晶圓之製造方 法,不增加特別的步驟,可簡單地且廉價地形成除氣源於 活性層晶圓(SOI層)與絕緣體層(氧化膜)的界面。 然後,敘述本發明的貼合SOI晶圓。 該貼合SOI晶圓係由前述本發明的方法所製造之貼合 S 01晶圓,於貼合界面具有起因於碳的微小結晶缺陷之貼 合SOI晶圓。於貼合界面存在微小結晶缺陷,參照表1及 圖4、圖5,如說明爲起因於碳的結晶缺陷。 於該貼合SOI晶圓,結晶缺陷係如前述圖4模型所示 般的極微小。因而,結晶缺陷的大小規定爲5〜5 Onm,係 本發明的貼合SOI晶圓所特定。 具有該微小結晶缺陷之本發明的貼合S 01晶圓,可有 效地除去對元件特性氧化膜耐壓特性有不良影響之重金屬 雜質。 而且’本發明的貼合SOI晶圓,如前述圖5所示,於 貼合界面,可檢測出5χ 1018原子/cm3以上的碳濃度波峰 之特徵碳濃度分佈。亦即,規定貼合界面之碳濃度波峰値 -15- 200822179 ,可能爲本發明的貼合SOI晶圓所特定。 (實施例) 製作適用本發明的方法之貼合SOI晶圓,可確認根據 本發明的貼合SOI晶圓之製造方法的效果。 (實施例1 ) 根據前述圖1所示的流程圖的步驟,製作如下的貼合 SOI晶圓。 亦即,使用SOI層所成的活性層晶圓1 2與表面形成 厚度1 . 0 μιη的氧化膜1 3之支持晶圓1 1,在含有作爲有機 物之Ν-甲基-2-吡咯烷酮的環境中,以SC-1洗淨進行晶圓 (此處係指活性層晶圓1 2與支持晶圓1 1 )表面的貼合前 洗淨。於S C - 1洗淨,使氫氧化銨及過氧化氫水的濃度經 常保持一定,於洗淨液中補充藥液,且使洗淨液通過過濾 器,進行循環。而且,洗淨液的溫度爲7 5 °C,洗淨時間 爲1 0分鐘。 然後,活性層晶圓1 2與支持晶圓1 1在室溫下貼合, 之後進行處理溫度爲1 1 〇〇 °C以上之熱處理,藉由硏削、 硏磨加工,薄膜化S Ο I層至5.0 μιη,製作貼合S Ο I晶圓。 該貼合SOI晶圓的貼合界面(剖面)藉由穿透式電子 顯微鏡(TEM )觀察結果,模型所示如前述的圖4(a) 及圖4 ( b ),如圖4 ( a )所示,於活性層晶圓12與氧化 膜1 3的貼合界面形成5〜5 0 nm的微小結晶缺陷1 5。 -16- 200822179 再者,該貼合SOI晶圓的二次離子質譜分析(SIMS )碳(C )彳辰度的測疋結果’如則述圖5所不,在活性層 晶圓(S 01層)與氧化膜的貼合界面,顯示碳的存在,檢 測出2xl02G原子/cm3的碳(C )波峰。 另一方面,爲了比較,除晶圓表面的貼合前洗淨在不 含N-甲基-2-吡咯烷酮的環境中進行以外,全部與實施例 相同的條件製作的SOI晶圓,以穿透式電子顯微鏡(TEM )觀察,在活性層晶圓(SOI層)與氧化膜的貼合界面, 沒有觀察到結晶缺陷(參照圖4 ( b )),二次離子質譜 分析(SIMS )也沒有檢測出碳(參照圖6 )。 (實施例2 ) 根據前述圖2所示的流程圖的步驟,製作如下的貼合 SOI晶圓。 所使用的活性層晶圓1 2,表面形成氧化膜1 3之支持 晶圓1 1,係使用與實施例1相同者。而且,包含使晶圓 (此處係指活性層晶圓1 2 )表面形成含有碳的自然氧化 膜1 4的方法,其他條件也與實施例1的情況相同。 對所製作的S 01晶圓的貼合界面(剖面)藉由穿透式 電子顯微鏡(TEM )觀察,進行二次離子質譜分析( SIMS )之碳(C )濃度的測定,與前述實施例1製作的 S 〇 I晶圓的情況比較時,由於只有活性層晶圓1 2的表面 存在有機物的狀態,因有機物的量少,觀察到碳濃度的波 峰値有少許減少的傾向,觀察到5〜5 Onm的微小結晶缺 -17- 200822179 陷,檢測出lxl〇2G原子/cm3的碳(C )波峰。 (實施例3 ) 根據前述圖3所示的流程圖的步驟’製作如下的貼合 S Ο I晶圓。 所使用的活性層晶圓1 2,表面形成氧化膜1 3之支持 晶圓1 1,係使用與實施例1相同者。而且,包含使晶圓 (此處係指支持晶圓1 1 )表面形成含有碳的自然氧化膜 1 4的方法,其他條件也與實施例1的情況相同。 對所製作的S ΟI晶圓的貼合界面(剖面)藉由穿透式 電子顯微鏡(TEM )觀察,進行二次離子質譜分析( SIMS )之碳(C )濃度的測定,得到與前述實施例1所製 作的S 01晶圓的情況相同的結果。 如上述說明,根據本發明的貼合SOI晶圓之製造方法 ,於晶圓表面存在有機物的狀態下,使活性層晶圓與支持 晶圓進行貼合,藉由進行接合強化熱處理,使貼合界面形 成結晶缺陷,於SOI層與絕緣體層(氧化膜)的界面,可 簡單地且廉價地形成除氣源。而且,藉由該方法所製造的 本發明的貼合SOI晶圓,可有效地除去對元件特性氧化膜 耐壓特性有不良影響之重金屬雜質。 【圖式簡單說明】 圖1爲本發明的貼合SOI晶圓之製造方法的重要部分 的步驟例之模型式流程圖。 -18- 200822179 圖2爲本發明的貼合SOI晶圓之製造方法的其他步驟 例之模型式流程圖。 圖3爲本發明的貼合SOI晶圓之製造方法的另一其他 步驟例之模型式流程圖。 圖4爲進行接合強化熱處理後的貼合界面(剖面)藉 由穿透式電子顯微鏡(TEM )觀察結果之模型圖,(a ) 爲洗淨晶圓時環境中含有N-甲基-2-吡咯烷酮的情況,(b )爲不含的情況。 圖5爲洗淨晶圓時環境中含有N-甲基-2-吡咯烷酮的 情況下,進行接合強化熱處理後,在貼合界面附近藉由二 次離子質譜分析(SIMS )碳(C )的測定結果之例示圖。 圖6洗淨晶圓時環境中不含N-甲基-2-吡咯烷酮的情 況下,進行接合強化熱處理後’在貼合界面附近藉由二次 離子質譜分析(S IM S )碳(C )的測定結果之例示圖。 【主要元件符號說明】 10 :貼合SOI晶圓 1 1 :支持晶圓 1 2 :活性層晶圓 13 :氧化膜 1 4 :自然氧化膜 1 5 :結晶缺陷 -19-

Claims (1)

  1. 200822179 十、申請專利範圍 1 · 一種貼合s ΟI晶圓之製造方法,其係使S 01層所 成的活性層晶圓與支持晶圓,介由氧化膜貼合後,藉由薄 膜化該活性層晶圓,可於埋入的氧化膜上形成SOI層之貼 合SOI晶圓之製造方法,其特徵爲:於貼合前的晶圓表面 ,在有機物存在的狀態下進行貼合,於貼合界面,封入該 有機物的狀態下藉由進行接合強化熱處理,使貼合界面形 成結晶缺陷。 2·如申請專利範圍第1項之貼合SOI晶圓之製造方 法,其中於該貼合前的晶圓表面有機物存在的狀態,係藉 由在含有有機物的ί哀境中洗淨晶圓表面所得。 3. 如申請專利範圍第1項之貼合SOI晶圓之製造方 法,其中於該貼合前的晶圓表面有機物存在的狀態,係藉 由使洗淨後的晶圓在含有有機物的環境中乾燥所得。 4. 如申請專利範圍第1項之貼合SOI晶圓之製造方 法,其中於該貼合前的晶圓表面有機物存在的狀態,係藉 由以含有有機物的洗淨液,處理晶圓表面所得。 5. 如申請專利範圍第1項之貼合SOI晶圓之製造方 法,其中於該貼合前的晶圓表面有機物存在的狀態,係藉 由使含有有機物的洗淨液’塗佈或滴於晶圓表面所得。 6. 如申請專利範圍第1項之貼合SOI晶圓之製造方 法,其中於該貼合前的晶圓表面有機物存在的狀態,係藉 由使晶圓放置於含有有機物的環境中所得。 7. —種貼合SOI晶圓’其係以如申請專利範圍第1 -20- 200822179 項至第6項中任 貼合SOI晶圓, 小結晶缺陷。 8. 如申請ί 結晶缺陷的大小 9. 如申請ΐ 中於該貼合界面 濃度波峰。 一項之貼合SOI晶圓之製造方法所製造之 其特徵爲:於貼合界面具有起因於碳的微 ί利範圍第7項之貼合s 〇〗晶圓,其中該 爲5〜5 Onm ° ί利範圍第7或8項之貼合s ΟI晶圓,其 中’可檢測出5x1 〇18原子/cm3以上的碳 -21 -
TW096125426A 2006-07-24 2007-07-12 Method for manufacturing bonded SOI wafer and bonded SOI wafer manufactured thereby TW200822179A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006200958A JP5315596B2 (ja) 2006-07-24 2006-07-24 貼合せsoiウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW200822179A true TW200822179A (en) 2008-05-16
TWI364059B TWI364059B (zh) 2012-05-11

Family

ID=38691873

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096125426A TW200822179A (en) 2006-07-24 2007-07-12 Method for manufacturing bonded SOI wafer and bonded SOI wafer manufactured thereby

Country Status (6)

Country Link
US (1) US7528049B2 (zh)
EP (1) EP1883104B1 (zh)
JP (1) JP5315596B2 (zh)
CN (1) CN101114574B (zh)
SG (1) SG139690A1 (zh)
TW (1) TW200822179A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Sumco 貼合せsoiウェーハの製造方法
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
US20090242939A1 (en) * 2008-03-25 2009-10-01 Sumco Corporation Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device
JP2009283533A (ja) * 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
JP5696349B2 (ja) * 2008-09-05 2015-04-08 株式会社Sumco 裏面照射型固体撮像素子用ウェーハの製造方法
JP5728902B2 (ja) * 2010-11-25 2015-06-03 株式会社Sumco Soiウェーハの製造方法並びにウェーハ貼り合わせシステム
JP5752264B2 (ja) 2010-12-27 2015-07-22 シャンハイ シングイ テクノロジー カンパニー リミテッドShanghai Simgui Technology Co., Ltd 不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法
CN102130037B (zh) * 2010-12-27 2013-03-13 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102130039B (zh) * 2010-12-27 2013-04-10 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
JP2013229356A (ja) 2012-04-24 2013-11-07 Mitsubishi Electric Corp Soiウェハおよびその製造方法、並びにmemsデバイス
JP5867291B2 (ja) * 2012-05-24 2016-02-24 株式会社Sumco Soiウェーハの製造方法
JP6303321B2 (ja) * 2013-08-08 2018-04-04 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
CN105448668B (zh) * 2015-12-30 2018-09-14 西安立芯光电科技有限公司 一种改善SiNx在GaAs晶圆上粘附性的方法
US20170339100A1 (en) * 2016-05-18 2017-11-23 Empire Technology Development Llc Device address update based on event occurrences
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
US11289330B2 (en) 2019-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate and method for forming
TWI796599B (zh) * 2019-09-30 2023-03-21 台灣積體電路製造股份有限公司 絕緣層上半導體(soi)基底、形成絕緣層上半導體基底的方法以及積體電路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217089B2 (ja) * 1991-08-23 2001-10-09 富士通株式会社 Soiウェハおよびその製造方法
JPH06112451A (ja) * 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Soi基板の製造方法
JP4101340B2 (ja) * 1997-12-12 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
US5897362A (en) * 1998-04-17 1999-04-27 Lucent Technologies Inc. Bonding silicon wafers
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6566233B2 (en) 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP2002110684A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体基板及びその製造方法
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
KR100543252B1 (ko) * 2001-05-29 2006-01-20 신닛뽄세이테쯔 카부시키카이샤 Soi 기판
JP2004047515A (ja) * 2002-07-08 2004-02-12 Shin Etsu Chem Co Ltd 石英基板の乾燥方法及び石英基板
JP2004079766A (ja) * 2002-08-19 2004-03-11 Yamaguchi Technology Licensing Organization Ltd シリコン基材の硬化方法及びその硬化したシリコン基材
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
JP4581349B2 (ja) * 2003-08-29 2010-11-17 株式会社Sumco 貼合せsoiウェーハの製造方法
KR100779341B1 (ko) * 2003-10-21 2007-11-23 가부시키가이샤 섬코 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및soi 웨이퍼의 제조 방법
US8058652B2 (en) * 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
US7193294B2 (en) * 2004-12-03 2007-03-20 Toshiba Ceramics Co., Ltd. Semiconductor substrate comprising a support substrate which comprises a gettering site
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Sumco 貼合せsoiウェーハの製造方法
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101478813B1 (ko) * 2007-06-20 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2008028244A (ja) 2008-02-07
CN101114574B (zh) 2011-07-27
SG139690A1 (en) 2008-02-29
US20080020541A1 (en) 2008-01-24
TWI364059B (zh) 2012-05-11
EP1883104B1 (en) 2015-09-30
EP1883104A1 (en) 2008-01-30
CN101114574A (zh) 2008-01-30
JP5315596B2 (ja) 2013-10-16
US7528049B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
TW200822179A (en) Method for manufacturing bonded SOI wafer and bonded SOI wafer manufactured thereby
JP5976013B2 (ja) Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体
US8859393B2 (en) Methods for in-situ passivation of silicon-on-insulator wafers
TW465101B (en) Semiconductor substrate and method for producing the same
CN102047410B (zh) 直接结合方法中的氮-等离子体表面处理
US8173521B2 (en) Method for manufacturing bonded wafer
JP2014508405A5 (zh)
US9496130B2 (en) Reclaiming processing method for delaminated wafer
US10049916B2 (en) Method of manufacturing a germanium-on-insulator substrate
JP2002184960A (ja) Soiウェーハの製造方法及びsoiウェーハ
US7981754B2 (en) Manufacturing method of bonded SOI substrate and manufacturing method of semiconductor device
JP5101287B2 (ja) 接合されるべき面の処理を伴う転写方法
TW200931601A (en) Method for manufacturing semiconductor substrate
JP5630527B2 (ja) 貼合せsoiウェーハの製造方法
US7799660B2 (en) Method for manufacturing SOI substrate
JP6520777B2 (ja) シリコン単結晶ウエハの評価方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
CN108666259A (zh) 贴合晶圆的制造方法以及贴合晶圆
JP2014225699A (ja) 貼合せsoiウェーハの製造方法
EP3029730A1 (en) Bonded wafer manufacturing method
US8382933B2 (en) Molecular bonding method with cleaning with hydrofluoric acid in vapor phase and rinsing with deionized water
JP2009266940A (ja) エピタキシャルウェーハの製造方法
JP2010040638A (ja) Soi基板の製造方法
JP2023530850A (ja) Soi構造用キャリア基板及び関連付けられた製造方法
JP2006303088A (ja) シリコン基板の洗浄方法