CN101114574A - 粘贴soi晶片的制造方法及通过该方法制造的粘贴soi晶片 - Google Patents

粘贴soi晶片的制造方法及通过该方法制造的粘贴soi晶片 Download PDF

Info

Publication number
CN101114574A
CN101114574A CNA2007101369244A CN200710136924A CN101114574A CN 101114574 A CN101114574 A CN 101114574A CN A2007101369244 A CNA2007101369244 A CN A2007101369244A CN 200710136924 A CN200710136924 A CN 200710136924A CN 101114574 A CN101114574 A CN 101114574A
Authority
CN
China
Prior art keywords
wafer
bonded soi
organic
interface
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101369244A
Other languages
English (en)
Other versions
CN101114574B (zh
Inventor
池田安伸
富田真一
宫原浩幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Publication of CN101114574A publication Critical patent/CN101114574A/zh
Application granted granted Critical
Publication of CN101114574B publication Critical patent/CN101114574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

通过以粘贴前的晶片表面上存在有机物的状态进行粘贴，并以粘贴界面上封闭有所述有机物的状态进行粘接强化热处理，制成粘贴界面上形成有结晶缺陷的粘贴SOI晶片，由此可以使SOI层和绝缘体层(氧化膜)的界面上形成简单且廉价的吸杂源。另外，通过该方法制造的本发明的粘贴SOI晶片，可以有效地去除对元器件特性和氧化膜耐压特性造成不良影响的重金属杂质。所以，本发明的制造方法及本发明的粘贴SOI晶片，作为具有优良元器件特性的SOI晶片或其制造方法得到广泛应用。

Description

粘贴SOI晶片的制造方法及通过该方法制造的粘贴SOI晶片
技术领域
本发明涉及粘贴SOI晶片的制造方法及通过该方法制造的粘贴SOI晶片，该粘贴SOI晶片具有用于去除对元器件工作产生不良影响的、因工艺引起的重金属杂质的吸杂层。
背景技术
随着半导体元器件的微细化、高集成化发展，晶片污染对元器件特性造成的影响日益增大。一直以来，都采用吸杂技术作为在晶片加工、元器件制造工艺中去除因引进工艺所造成的污染，尤其是从集成电路的活性区域中去除重金属杂质的方法，
作为吸杂技术，众所周知的有通过减压CVD法使多晶硅堆积在半导体基板的背面上，以此作为吸杂源的方法，以及利用氧析出物或位错等的结晶缺陷生成的重金属杂质捕获能力的方法等。
即使在绝缘体上形成有SOI层的SOI(Silicon On Insulator)晶片中，也存在很多应用现有的半导体基板中的吸杂的例子，但在SOI晶片中，在位于SOI层和支承侧Si基板中间的氧化膜等绝缘体层的作用下，重金属杂质的活动受到阻碍，不能获得充分的吸杂效果。
因此，为了有效地附加吸杂源，需要使吸杂源形成在SOI层和绝缘体层(氧化膜)的界面，并使附加的吸杂源具有不对元器件领域造成不良影响的构造。但由于SOI晶片的制造工序比通常的晶片复杂，所以制造成本高，如果在该制造工序上再增加附加吸杂源的工序的话，SOI晶片的制造成本会变得更高。
例如，在专利文献第3217089号中，公开了一种SOI晶片的制造方法，向支承基板(支承晶片)上的氧化膜中注入碳离子，将SOI层用基板粘贴在该氧化膜表面上后，通过进行热处理，以碳为核使氧析出在该氧化膜和SOI层用基板的界面上。然而在该方法中，也需要将碳离子注入到支承基板上的氧化膜中的工序，和粘贴后用于析出核的形成、生长的热处理工序，因此不可避免地造成制造成本的上升。
发明内容
本发明的目的在于，提供一种将简易且廉价的吸杂源形成在SOI层和绝缘体层(氧化膜)的界面上，具有有效去除使元器件特性和氧化膜耐压特性产生劣化的重金属杂质的粘贴SOI晶片的制造方法及通过该方法制造的粘贴SOI晶片。
为了达成上述目的，本发明的发明人员对无需增加工序，在原来的SOI晶片的制造工序上附加吸杂源的方法进行了反复的探讨。结果发现通过以粘贴前的晶片表面上存在有机物的状态进行粘贴，在后工序的粘接强化热处理的作用下，可以使粘贴界面上形成具有吸杂作用的微小结晶缺陷。
本发明正是鉴于上述发现而设计的，其要旨在于下述(1)的粘贴SOI晶片的制造方法，以及通过该方法制造的下述(2)的粘贴SOI晶片。
(1)在经氧化膜粘贴成为SOI层的活性层晶片和支承晶片后，通过使所述活性层晶片薄膜化，在埋入氧化膜上形成有SOI层的粘贴SOI晶片的制造方法中，以粘贴前的晶片表面上存在有机物的状态进行粘贴，将所述有机物封闭在粘贴界面上的状态进行粘接强化热处理，使粘贴界面上形成结晶缺陷。
所述的“结晶缺陷”是指以晶片表面上存在有机物的状态进行粘贴，通过进行粘接强化热处理使有机物分解生成的碳(C)引起的微小结晶缺陷。此外，形成有结晶缺陷部的粘贴界面上存在的碳，可以通过二次离子质谱(SIMS)得到确认，另外粘贴表面上存在的碳可以通过气相色谱仪(GC-MS)等得到确认。
另外，所谓“存在有机物的状态”是指清洗晶片时或者对晶片进行干燥保管时，在晶片表面形成的自然氧化膜中包含有机物的状态，或指清洗时或干燥保管时有机物附着在晶片表面上的状态。
在该粘贴SOI晶片的制造方法中，可以通过在含有有机物的气氛中对晶片表面进行清洗，获得粘贴前的晶片表面上存在有机物的状态。
另外，在所述粘贴SOI晶片的制造方法中，也可以通过在含有有机物的气氛中对清洗后的晶片进行干燥，而获得粘贴前的晶片表面上存在有机物的状态。
再者，在所述粘贴SOI晶片的制造方法中，也可以通过用含有有机物的清洗液对晶片表面进行处理，而获得粘贴前的晶片表面上存在有机物的状态。
再者，在所述粘贴SOI晶片的制造方法中，也可以通过将含有有机物的处理液涂布或滴下到晶片表面上，而获得粘贴前的晶片表面上存在有机物的状态。
(2)是通过所述(1)中记载的方法(包含该方法的所述实施方式)制造的粘贴SOI晶片；是在粘贴界面上具有因碳引起的微小结晶缺陷的粘贴SOI晶片。
在该粘贴SOI晶片中，可以将结晶缺陷的大小规定为5～50nm。即结晶缺陷极其微小。此外，这里所谓的“结晶缺陷的大小”是指通过透射电子显微镜对结晶缺陷进行观察时(参考后示图4)，在显示影像中被认定为缺陷的最长部分的长度的大小。
另外，该粘贴SOI晶片是在所述粘贴界面上可以检测出5×1018atoms/cm3以上的碳浓度峰值的粘贴SOI晶片。这里所说的“碳浓度峰值”是指通过二次离子质谱(SIMS)对粘贴界面进行测量的结果(参考后示图5)。
如上所述，本发明的粘贴SOI晶片的制造方法，是通过以晶片表面存在有机物的状态粘贴活性层晶片和支承晶片，进行粘接强化热处理，使粘贴界面上形成结晶缺陷的方法。根据本发明的制造方法，可以使SOI层和绝缘体层(氧化膜)的界面上形成简易且廉价的吸杂源。
通过该方法制造的本发明的粘贴SOI晶片，在粘贴界面上具有由碳引起的结晶缺陷，可以有效地去除对元器件特性和氧化膜耐压特性产生不良影响的重金属杂质。
附图说明
图1是表示对本发明的粘贴SOI晶片的制造方法中的主要部分的工序进行例示的模式流程图。
图2是表示本发明的粘贴SOI晶片的制造方法中的其它工序例的模式流程图。
图3是表示本发明的粘贴SOI晶片的制造方法中的另外其它工序例的模式流程图。
图4是表示用透射电子显微镜(TEM)对施加粘接强化热处理后的粘贴面(截面)进行观察的结果模式图，(a)表示对晶片进行清洗时的气氛中含有N-甲基-2-吡咯烷酮的情况；(b)表示不含有N-甲基-2-吡咯烷酮的情况。
图5是表示清洗晶片时的气氛中含有N-甲基-2-吡咯烷酮的情况下，在施加粘接强化处理后的粘贴界面附近，通过二次离子质谱(SIMS)对碳(C)进行测量的结果例图。
图6是表示清洗晶片时的气氛中不含有N-甲基-2-吡咯烷酮的情况下，在施加粘接强化处理后的粘贴界面附近，通过二次离子质谱(SIMS)对碳(C)进行测量的结果例图。
具体实施方式
以下，参考附图对本发明的粘贴SOI晶片的制造方法以及通过该方法制造的粘贴SOI晶片进行具体说明。
本发明的粘贴SOI晶片的制造方法的特征在于，经氧化膜对形成SOI层的活性层晶片和支承晶片进行粘贴时，通过在粘贴前的晶片表面上存在有机物的状态下进行粘贴，在粘贴界面上封闭有所述有机物的状态下进行粘接强化热处理，使粘贴界面上形成结晶缺陷。此外，所述的“粘贴前的晶片表面”是指活性层晶片及支承晶片的双方或任何一方。
图1是表示对本发明的粘贴SOI晶片的制造方法中的主要部分的工序进行模式性例示的流程图。以下按照步骤1～步骤5的顺序进行说明。
在步骤1中，准备形成SOI层的活性层晶片12和表面上形成有氧化膜(绝缘膜)13的支承晶片11。这两种晶片，只要按照以往采用的方法制成即可。
在步骤2中，在对活性层晶片12和支承晶片11进行粘贴时，使粘贴前的晶片(这里指活性层晶片12及支承晶片11)的表面保持存在有机物的状态，即使其保持形成有包含碳的自然氧化膜14的状态。在支承晶片11中，也可以在表面的氧化膜13上形成所述自然氧化膜14。
这是为了在其后进行的粘接强化热处理中，使粘贴界面上形成起到吸杂源作用的结晶缺陷。详细内容在步骤4中进行说明。
作为使晶片表面处于存在所述有机物的状态的具体方法，可以例举出在含有有机物的气氛中进行清洗的方法(包括其后的干燥)；用含有有机物的清洗液进行处理的方法；涂布、滴下含有有机物的处理液的方法；以及将晶片放置在含有有机物的气氛中的方法等，这些方法都是有效的。
下面对其中的一种方法，即在含有有机物的气氛中对晶片表面进行清洗的方法进行说明。在制造粘贴SOI晶片中，在对晶片进行粘贴前，为了去除表面上的杂质，通过采用氢氧化铵和过氧化氢水的混合液进SC-1清洗等，进行粘贴前清洗，但该清洗在所述气氛中进行。
所使用的有机物可以例举出芳香碳水化物类、氯化烃类、乙醇类、醋酸酯类、酮类、酯类等有机物，其中含有微量的碳亦可，其中优选为N-甲基-2-吡咯烷酮。在晶片加工过程中，由于N-甲基-2-吡咯烷酮容易购买且容易吸附在晶片表面上，因此被用作去除剂，在对晶片进行研磨时去除为了防止瑕疵而使用的蜡。
通过在含有该有机物的气氛中进行粘贴前清洗，可以形成晶片表面存在有机物的状态。可知通过使极微量的有机物附着(存在)在晶片表面上，能够产生使粘贴界面上形成结晶缺陷的作用效果。
表1所示在含有作为有机物的N-甲基-2-吡咯烷酮的气氛中经SC-1清洗后的晶片表面的全附着有机物量的测量结果。有机物量的测量通过气相色谱仪(GC-MS)进行。此外，全附着有机物量中的大约80％为N-甲基-2-吡咯烷酮。另外，在表1中，“带0.5μm氧化膜”是指在表面上形成有厚度为0.5μm氧化膜(绝缘层)的晶片。
表1
No 样品名 清洗时的气氛 全附着有机物量(ng/cm2)
1 SC-1清洗晶片 含有N-甲基-2-吡咯烷酮 3.5
2 SC-1清洗晶片(附带0.5μm氧化膜) 3.9
3 SC-1清洗晶片 不含N-甲基-2-吡咯烷酮 0.009
4 SC-1清洗晶片(附带0.5μm氧化膜) 0.027
从表1可知，在含有N-甲基-2-吡咯烷酮的气氛中进行清洗的晶片(样品No.1及No.2)的表面上，检测出超过不含N-甲基-2-吡咯烷酮的气氛中清洗的晶片(样品No.3及No.4)表面100倍以上的有机物(即N-甲基-2-吡咯烷酮)。另外，还可以看出有无氧化膜(氧化膜)对N-甲基-2-吡咯烷酮的附着量并无太大影响。
接着在步骤3中，将表面上存在有机物的状态的、即形成有包含碳的自然氧化膜的活性层晶片12粘贴在支承晶片11上，将该支承晶片11的的氧化膜13的表面作为粘贴面，该支承晶片11上形成有同样在表面上含有碳的自然氧化膜14，由此所述有机物变为被封闭在粘贴界面中的状态。
在步骤4中，以所述有机物被封闭在该粘贴界面上的状态进行粘接强化热处理。该热处理的目的在于确保粘贴强度，并使粘贴界面上形成微小的结晶缺陷。为了使氧化膜软化而获得可以埋入孔隙的效果，处理温度优选为1100℃以上。此外，从防止发生位错滑移的观点出发，处理温度的上限优选为1300℃。
通过该处理，粘贴界面的含有微量有机物(碳)的自然氧化膜在局部产生凝集。随着自然氧化膜在局部的凝集，凝集了的微量有机物(碳)形成大小50nm以下的微小结晶缺陷15。可以推断该结晶缺陷15由“碳-硅”组成。
图4时表示用透射电子显微镜(TEM)对施加了粘接强化热处理后的粘贴界面(截面)进行观察的结果的模式图，(a)表示清洗晶片时气氛中含有N-甲基-2-吡咯烷酮的情况；(b)表示不含有N-甲基-2-吡咯烷酮的情况。
如图4(a)中白色箭头所示那样，当晶片清洗时的气氛中含有N-甲基-2-吡咯烷酮时，通过热处理，可以在活性层晶片(SOI层)12和氧化膜13的粘贴界面上形成微小的结晶缺陷15。对比该图中表示0.5μm尺度，可以推测其大小在50nm以下。与此相对，如图4(b)所示，气氛中不包含N-甲基-2-吡咯烷酮时，不能断定形成了结晶缺陷。
图5及图6是以相同实施例进行的调查结果，是表示在所述施加了粘接强化热处理后的粘接界面附近，通过二次离子质谱(SIMS)测量的碳(C)浓度结果的例图。图5表示清洗晶片时气氛中含有N-甲基-2-吡咯烷酮的情况；图6表示不含有N-甲基-2-吡咯烷酮的情况。
在图5及图6中，横轴表示施加粘接强化热处理后的粘贴SOI晶片中从活性层晶片(SOI层)一侧到支承晶片一侧的距离(这里表示为“深度”)。在图中沿着该横轴表示SOI层、氧化膜及支承晶片(支承基板)的所在部位。纵轴表示碳浓度(atoms/cm3)。另外，白色箭头A所示的碳浓度是晶片中碳浓度的背景水平，相同的白色箭头B所示的碳浓度为氧化膜(绝缘膜)中的碳浓度的背景水平。
如图5所示，当晶片清洗时的气氛中含有N-甲基-2-吡咯烷酮的情况下，可知在活性层晶片(SOI层)和氧化膜(绝缘膜)的粘贴界面上，碳浓度显示出峰值，检测出小于2×1020atoms/cm3浓度的碳(C)峰值。
与此相对，如图6所示，在气氛中不含N-甲基-2-吡咯烷酮的情况下，任何深度中都检测不到如此显著的碳(C)峰值(在粘贴界面上，仅可测出小于5×1018atoms/cm3浓度的碳(C)峰值)。也就是说，为了在粘贴界面上获得5×1018atoms/cm3以上的碳峰值，只要通过粘贴前使有机物存在于晶片表面上，即对有机物量进行调整即可。
步骤5是将活性层晶片(SOI层)12薄膜化的工序。在该工序中，按照以往采用的机械加工、化学蚀刻等方法将其薄膜化，制成粘贴SOI晶片10。
图2是表示本发明的粘贴SOI晶片的制造方法中的其它的工序例的模式流程图。
与所述图1中的工序的不同之处在于，在步骤2中对活性层晶片12和支承晶片11进行粘贴时，仅使活性层晶片12的表面处于附着有机物的状态，即使其处于形成有表面含有碳的自然氧化膜14的状态。
在步骤3中，将形成有表面含有碳的自然氧化膜14的活性层晶片12，粘贴在支承晶片11上，将没有形成表面含有碳的自然氧化膜14的支承晶片11的氧化膜13表面作为粘贴面。
图3是表示本发明的粘贴SOI晶片的制造方法中的另外其它的工序例的模式流程图。是表示粘贴活性层晶片12和支承晶片11时，仅在支承晶片11的表面上存在有机物的状态，即形成有含有碳的自然氧化膜14的状态。
作为所述步骤2中进行的、使晶片的表面处于存在有机物的状态的具体方法，除了所述的在粘贴晶片表面前，在含有有机物的气氛中进行清洗的方法之外，将清洗后的晶片在含有有机物的气氛中进行干燥的方法也是有效的。另外还可以采用通过含有有机物的清洗液对晶片表面进行处理的方法。在制造晶片时，不局限于所述粘贴前清洗，为了去除晶片表面的杂质和微粒，还进行各种酸洗、清洗，但此时需要在使用的酸洗液和清洗液中添加有机物。
再者，也可以采用将含有有机物的处理液涂布或滴下到晶片表面上的方法。通过旋涂技术将处理液薄而均匀地扩展在晶片表面上的方法也是有效的。
此外，即使在这些方法适用的情况下，也可以通过极微量的附着在晶片表面上形成结晶缺陷，因此对有机物的浓度并不作特殊限定。
如此，通过在含有有机物的气氛中对晶片表面或其上形成的氧化膜(绝缘膜)表面进行清洗等方法，在晶片表面上形成含有微量有机物(C)的自然氧化膜，并将有机物封闭在粘贴界面中，在此状态下接着进行热处理，可以使粘贴界面上形成微小的结晶缺陷。
该结晶缺陷具有将工艺原因造成的重金属杂质从集成电路的活性区域中除去的吸杂作用。该作用可以通过由所述方法制成的SOI晶片的SOI层表面上形成的元器件的氧化膜耐压特性的提高得到确认。
如上所说明，根据本发明的粘贴SOI晶片的制造方法，无需增加特殊的工序，可以使活性层晶片(SOI层)和绝缘体层(氧化膜)的界面上形成简易且廉价的吸杂源。
其次，对本发明的粘贴SOI晶片进行说明。
该粘贴SOI晶片为通过所述的本发明的方法制造的粘贴SOI晶片，在粘贴界面上具有由碳引起的微小结晶缺陷。如参考表1及图4、图5进行说明，存在于粘贴界面上的结晶缺陷为碳引起的结晶缺陷。
在该粘贴SOI晶片中，如所述图4的模式性示意，结晶缺陷极其微小。所以，将结晶缺陷的大小规定为5～50nm，可以对本发明的粘贴SOI晶片进行特定。
具有该微小结晶缺陷的本发明的粘贴SOI晶片，可以有效地去除对元器件特性和氧化膜耐压特性造成不良影响的重金属杂质。
另外，如所述图5所示，本发明的粘贴SOI晶片能够获得可以在粘贴界面上检测出5×1018atoms/cm3以上的碳浓度峰值的特征性碳浓度分布。即规定粘贴界面上的碳浓度峰值，可以对本发明的粘贴SOI晶片进行特定。
实施例
采用本发明的方法制成粘贴SOI晶片，对本发明的粘贴SOI晶片的制造方法所产生的效果进行确认。
(实施例1)
按照所述图1所示的流程图中的工序，如下所示制成粘贴SOI晶片。
即采用形成SOI层的活性层晶片12和表面上形成有厚度为1.0μm的氧化膜13的支承晶片11，在包含作为有机物的N-甲基-2-吡咯烷酮的气氛中，通过SC-1清洗进行晶片(这里指活性层晶片12及支承晶片11)表面的粘贴前清洗。在SC-1清洗中，向清洗液中补充药液，使氢氧化氨和过氧化氢水的浓度保持一定，并且使清洗液通过过滤器后进行循环。此外，将清洗液的温度定为75℃，将清洗时间定为10分钟。
接着，在室温下对活性层晶片12和支承晶片11进行粘贴，之后在1100℃以上的处理温度下进行热处理，通过研削、研磨加工，制成SOI层薄到0.5μm的薄膜化粘贴SOI晶片。
通过透射电子显微镜(TEM)对该SOI晶片的粘贴界面(截面)进行了观察，其结果所述图4(a)及图4(b)的模式性示意，如图4(a)所示，在活性层晶片12和氧化膜13的粘贴界面上形成了5～50nm的微小结晶缺陷15。
再者，通过二次离子质谱(SIMS)对该SOI晶片的碳(C)浓度进行了测量，其结果如图5所示，在活性层晶片(SOI层)和氧化膜的粘贴界面上，检测出表示碳存在的2×1020atoms/cm3浓度的碳(C)峰值。
另一方面，为了进行比较，除了在不含有N-甲基-2-吡咯烷酮的气氛中进行晶片表面的粘贴前清洗以外，在其它条件均与实施例1相同的情况下制成SOI晶片，用透射电子显微镜(TEM)进行观察，在活性层晶片和氧化膜的粘贴界面上没有观察到结晶缺陷(参考图4(b))，在二次离子质谱(SIMS)中也没有检测出碳(参考图6)。
(实施例2)
按照所述图2所示的流程图的工序，制成粘贴SOI晶片。
使用的活性层晶片12、使其表面上形成氧化膜13的支承晶片11与实施例1中使用的相同。另外，包括使晶片(这里指活性层晶片12)表面形成含有碳的自然氧化膜14的方法在内，其它的条件也与实施例1的情况相同。
用透射电子显微镜(TEM)对制成的SOI晶片的粘贴界面(截面)进行了观察，并用二次离子质谱(SIMS)对碳(C)浓度进行了检测，与所述的实施例1中制备的SOI晶片的情况相比，由于设为仅在活性层晶片12的表面上存在有机物的状态，有机物量少，所以虽然观察到碳浓度的峰值有略微较少的倾向，但可以观察到5～50nm的微小结晶缺陷15，并检测出1×1020atoms/cm3的碳(C)峰值。
(实施例3)
按照所述的图3所示的流程图的工序，制成粘贴SOI晶片。
使用的活性层晶片12、使其表面上形成氧化膜13的支承晶片11与实施例1中使用的相同。
另外，使晶片(这里指支承晶片11)表面形成含有碳的自然氧化膜14的方法，以及其它的条件都与实施例1的情况相同。
用透射电子显微镜(TEM)对制成的SOI晶片的粘贴界面(截面)进行了观察，并用二次离子质谱(SIMS)对碳(C)浓度进行了检测，获得的结果与所述实施例1中制备的SOI晶片的情况相同。
如上所说明，根据本发明的粘贴SOI晶片的制造方法，通过以晶片表面存在有机物的状态粘贴活性层晶片和支承晶片，进行粘接强化热处理，使粘贴界面上形成结晶缺陷，可以使SOI层和绝缘体层(氧化膜)的界面上形成简易且廉价的吸杂源。另外，通过该方法制造的本发明的粘贴SOI晶片，可以有效地去除对元器件特性和氧化膜耐压特性产生不良影响的重金属杂质。

Claims (9)

1.一种粘贴SOI晶片的制造方法，是隔着氧化膜对成为SOI层的活性层晶片和支承晶片进行粘贴后，使所述活性层晶片薄膜化，由此，在埋入氧化膜上形成SOI层，其特征在于，
以在粘贴前的晶片表面上存在有机物的状态进行粘贴，以将所述有机物封闭在粘贴界面的状态进行粘接强化热处理，由此，使粘贴界面上形成结晶缺陷。
2.根据权利要求1所述的粘贴SOI晶片的制造方法，其特征在于，通过在含有有机物的气氛中对晶片表面进行清洗，从而能够得到在所述粘贴前的晶片表面存在有机物的状态。
3.根据权利要求1所述的粘贴SOI晶片的制造方法，其特征在于，通过在含有有机物的气氛中对清洗后的晶片进行干燥，从而能够得到在所述粘贴前的晶片表面上存在有机物的状态。
4.根据权利要求1所述的粘贴SOI晶片的制造方法，其特征在于，通过用含有有机物的清洗液对晶片表面进行处理，从而能够得到在所述粘贴前的晶片表面上存在有机物的状态。
5.根据权利要求1所述的粘贴SOI晶片的制造方法，其特征在于，通过将含有有机物的处理液涂布或滴下到晶片表面上，从而能够得到在所述粘贴前的晶片表面上存在有机物的状态。
6.根据权利要求1所述的粘贴SOI晶片的制造方法，其特征在于，通过将晶片放置在含有有机物的气氛中，从而能够得到在所述粘贴前的晶片表面上存在有机物的状态。
7.一种粘贴SOI晶片，其是由权利要求1～6中任一项所述的方法制造的粘贴SOI晶片，其特征在于，在粘贴界面上具有由碳引起的微小结晶缺陷。
8.根据权利要求7所述的粘贴SOI晶片，其特征在于，所述结晶缺陷的大小为5～50nm。
9.根据权利要求7或8所述的粘贴SOI晶片，其特征在于，在所述粘贴界面上检测出5×1018atoms/cm3以上的碳浓度峰值。
CN2007101369244A 2006-07-24 2007-07-23 粘贴soi晶片的制造方法及通过该方法制造的粘贴soi晶片 Active CN101114574B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-200958 2006-07-24
JP2006200958A JP5315596B2 (ja) 2006-07-24 2006-07-24 貼合せｓｏｉウェーハの製造方法
JP2006200958 2006-07-24

Publications (2)

Publication Number Publication Date
CN101114574A true CN101114574A (zh) 2008-01-30
CN101114574B CN101114574B (zh) 2011-07-27

Family

ID=38691873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101369244A Active CN101114574B (zh) 2006-07-24 2007-07-23 粘贴soi晶片的制造方法及通过该方法制造的粘贴soi晶片

Country Status (6)

Country Link
US (1) US7528049B2 (zh)
EP (1) EP1883104B1 (zh)
JP (1) JP5315596B2 (zh)
CN (1) CN101114574B (zh)
SG (1) SG139690A1 (zh)
TW (1) TW200822179A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130039A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102130037A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
US9299556B2 (en) 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
CN105448668A (zh) * 2015-12-30 2016-03-30 西安立芯光电科技有限公司 一种改善SiNx在GaAs晶圆上粘附性的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
JP2009283533A (ja) * 2008-05-20 2009-12-03 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
US20090242939A1 (en) * 2008-03-25 2009-10-01 Sumco Corporation Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device
JP5696349B2 (ja) * 2008-09-05 2015-04-08 株式会社Sumco 裏面照射型固体撮像素子用ウェーハの製造方法
JP5728902B2 (ja) * 2010-11-25 2015-06-03 株式会社Sumco Ｓｏｉウェーハの製造方法並びにウェーハ貼り合わせシステム
JP2013229356A (ja) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Ｓｏｉウェハおよびその製造方法、並びにｍｅｍｓデバイス
JP5867291B2 (ja) * 2012-05-24 2016-02-24 株式会社Sumco Ｓｏｉウェーハの製造方法
JP6303321B2 (ja) * 2013-08-08 2018-04-04 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US20170339100A1 (en) * 2016-05-18 2017-11-23 Empire Technology Development Llc Device address update based on event occurrences
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
US11289330B2 (en) 2019-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate and method for forming
TWI796599B (zh) * 2019-09-30 2023-03-21 台灣積體電路製造股份有限公司 絕緣層上半導體（soi）基底、形成絕緣層上半導體基底的方法以及積體電路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217089B2 (ja) * 1991-08-23 2001-10-09 富士通株式会社 Ｓｏｉウェハおよびその製造方法
JPH06112451A (ja) * 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Ｓｏｉ基板の製造方法
JP4101340B2 (ja) * 1997-12-12 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
US5897362A (en) * 1998-04-17 1999-04-27 Lucent Technologies Inc. Bonding silicon wafers
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP2002110684A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体基板及びその製造方法
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
JPWO2002097892A1 (ja) * 2001-05-29 2004-09-16 新日本製鐵株式会社 Ｓｏｉ基板
JP2004047515A (ja) * 2002-07-08 2004-02-12 Shin Etsu Chem Co Ltd 石英基板の乾燥方法及び石英基板
JP2004079766A (ja) * 2002-08-19 2004-03-11 Yamaguchi Technology Licensing Organization Ltd シリコン基材の硬化方法及びその硬化したシリコン基材
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
JP4581349B2 (ja) * 2003-08-29 2010-11-17 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP4289354B2 (ja) * 2003-10-21 2009-07-01 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法
US8058652B2 (en) * 2004-10-28 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element
US7193294B2 (en) * 2004-12-03 2007-03-20 Toshiba Ceramics Co., Ltd. Semiconductor substrate comprising a support substrate which comprises a gettering site
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2008156040A1 (en) * 2007-06-20 2008-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130039A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102130037A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102130037B (zh) * 2010-12-27 2013-03-13 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN102130039B (zh) * 2010-12-27 2013-04-10 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
US9299556B2 (en) 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
CN105448668A (zh) * 2015-12-30 2016-03-30 西安立芯光电科技有限公司 一种改善SiNx在GaAs晶圆上粘附性的方法
CN105448668B (zh) * 2015-12-30 2018-09-14 西安立芯光电科技有限公司 一种改善SiNx在GaAs晶圆上粘附性的方法

Also Published As

Publication number Publication date
US20080020541A1 (en) 2008-01-24
TWI364059B (zh) 2012-05-11
EP1883104B1 (en) 2015-09-30
TW200822179A (en) 2008-05-16
US7528049B2 (en) 2009-05-05
CN101114574B (zh) 2011-07-27
SG139690A1 (en) 2008-02-29
JP5315596B2 (ja) 2013-10-16
EP1883104A1 (en) 2008-01-30
JP2008028244A (ja) 2008-02-07

Similar Documents

Publication Publication Date Title
CN101114574B (zh) 粘贴soi晶片的制造方法及通过该方法制造的粘贴soi晶片
US5229334A (en) Method of forming a gate insulating film involving a step of cleaning using an ammonia-peroxide solution
JPH11340175A (ja) Ｓｃ―２に基づく熱処理前のウエハ―洗浄方法
CN101765901A (zh) 贴合晶片的制造方法
DE112012002127T5 (de) Verbindungshalbleitersubstrat
JP2967398B2 (ja) シリコンウエーハ内部の不純物分析方法
KR20020048938A (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
CN101960558A (zh) 贴合晶片的制造方法
JPH0718011B2 (ja) ＳｉＯ２の付着方法
US6251693B1 (en) Semiconductor processing methods and semiconductor defect detection methods
CN110349875B (zh) 一种测量晶圆表面电荷密度变化的方法
CN210006742U (zh) 半导体量子芯片
CN101965625B (zh) 半导体基片的hf处理中水印的减少
JP5630527B2 (ja) 貼合せｓｏｉウェーハの製造方法
JP4240637B2 (ja) ウエハの表面清浄化方法
JPH0758304A (ja) 半導体ウエーハの製造方法及びｓｉｍｓによる分析方法
JPH0992636A (ja) 洗浄液およびその洗浄液を用いた洗浄方法
KR100219071B1 (ko) 반도체 웨이퍼 세정 방법
CN108666259A (zh) 贴合晶圆的制造方法以及贴合晶圆
Naumova et al. Modification and characterization of the surface of SOI nanowire sensors
JP3202508B2 (ja) 半導体ウェハの洗浄方法
Kormann et al. Ex-situ wet clean and in-situ hydrogen clean for Si and SiGe epitaxy
Butterbaugh et al. Uniform ultrathin oxide growth for high-k preclean
JP2833597B2 (ja) 環境清浄度評価方法
TWI250588B (en) Method for monitoring the cleanness of chamber before chemical vapor deposition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant