TW200527568A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TW200527568A
TW200527568A TW094109385A TW94109385A TW200527568A TW 200527568 A TW200527568 A TW 200527568A TW 094109385 A TW094109385 A TW 094109385A TW 94109385 A TW94109385 A TW 94109385A TW 200527568 A TW200527568 A TW 200527568A
Authority
TW
Taiwan
Prior art keywords
electrode
conductor
conductor wiring
wiring
semiconductor element
Prior art date
Application number
TW094109385A
Other languages
English (en)
Other versions
TWI320212B (en
Inventor
Hiroyuki Imamura
Nobuyuki Koutani
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200527568A publication Critical patent/TW200527568A/zh
Application granted granted Critical
Publication of TWI320212B publication Critical patent/TWI320212B/zh

Links

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • A47J47/02Closed containers for foodstuffs
    • A47J47/04Closed containers for foodstuffs for granulated foodstuffs
    • A47J47/06Closed containers for foodstuffs for granulated foodstuffs with arrangements for keeping fresh
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25DREFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D23/00General constructional features
    • F25D23/12Arrangements of compartments additional to cooling compartments; Combinations of refrigerators with other equipment, e.g. stove
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25DREFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2317/00Details or arrangements for circulating cooling fluids; Details or arrangements for circulating gas, e.g. air, within refrigerated spaces, not provided for in other groups of this subclass
    • F25D2317/04Treating air flowing to refrigeration compartments
    • F25D2317/041Treating air flowing to refrigeration compartments by purification
    • F25D2317/0411Treating air flowing to refrigeration compartments by purification by dehumidification
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25DREFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2700/00Means for sensing or measuring; Sensors therefor
    • F25D2700/12Sensors measuring the inside temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727Varying width along a single conductor; Conductors or pads having different widths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

200527568 九、發明說明: 【發明所屬之技術領域】 本發明,係有關用於晶片在薄膜上(COF)之載帶(tape carrier)基板般之配線基板,特別係有關形成於配線基板之 導體配線上的突起電極的構造、及其製造方法。 【先前技術】 就使用薄膜基板之封裝模組的一種而言,已知有 COF(Chip On Film)。圖14係表示COF之一例的一部份截 • 面圖。C0F係在柔軟的絕緣性載帶基板20上搭載半導體元 件2 1,且藉密封樹脂22來保護,主要係作為平面顯示器之 驅動用驅動器。載帶基板20之主要構件係包含絕緣性薄膜 基材23與形成於其面上之導體配線24。依需要可於導體配 線24上形成金屬鍍被膜25及絕緣樹脂之防焊劑26之層。 一般而言,使用聚醯亞胺作為薄膜基材23,使用銅作:導 體配線。 又,透過突起電極28來連接載帶基板2〇上之導體配線 _ 24與半導體元件21上之電極塾27。該突起電極28之設置 方法’可利用預先對載帶基板2〇上之導體配線24形成的 方法、或是預先對半導體元件21上之電極墊27形成的方 法。 為了對载帶基板20上之導體配線24形成突起電極 28:可使用例如曰本專利特開2〇〇ι_ΐ68ΐ29號公報所記載的 方法^亥製造方法的步驟參照圖15Α1〜η、圖i5A2〜F2來 加m。圖15A1〜F1係表示習知例之製造步驟中薄膜基 200527568 板的一部份之俯視圖。圖 之放大恭而闰〇 Ώ 15A2〜F2係分別對應於圖 二 回。各截面圖係表示對應於圖15A1之c_c 置。=造步驟係利用金屬鍵形成突起電極的情形之例。 基材L,二圖15A1所示,對形成有導體配線24的薄膜 " °圖15B1所示般全面形成光阻29。 15C1所示,佶用*如帝上 〆、一人如圖 ^形成用之曝光光罩30,通過光透 過E域30a而將光阻2q撰止 其次,如圖15D1所示,使 光阻29顯影而形成問 岡安 成開口圖案29a後,如圖15E1所示,通 過開口圖案…施以金屬鑛。然後若將光阻29剝離,則如 圖咖所示,可獲得在導體配線24上形成有突起電極Μ 之载V基板20。突起電極28,如圖⑽所示,一般雖沿 長方形之載帶基板2G< 4邊配置,惟在各邊不僅配置一 列’亦有配置複數列的情形。 如以上所述,當於載帶基板2〇之導體配線以上形成突 起電極28的情形,在薄膜基材23的特性上,會有曝光光 罩30之對位困難的問題。由於若曝光光罩之對位偏差 則無法形成良好的突起電極28,因此,一般係在半導體元 件2丨上之電極墊27形成突起電極28。另一方面,在載帶 基板20上之導體配線24形成突起電極28的方法,相較於 在半導體元件21上之電極墊27形成突起電極28的方法, 具有減少製程而降低製造成本的優點。 然而’藉由上述之習知例形成之突起電極28,其形狀 不乜。圖1 6 A、Β係表示上述製造步驟所製成之載帶基板的 截面圖。圖16A係導體配線24之長邊方向的截面圖,其係 200527568 與圖15F2同樣的圖。圖16β
τ、衣不圖16A之D_D截面圖, 即導體配線24之橫切方向之截面。 截H 圖1 6A、B所不,突起電極28係形成與導體配線24 接口的狀恶。因此’突起電極28僅利用與導體配線Μ 上面的微小面積接合來加以保持。因此,若施加橫方向之 力,則突起電極28容易從導體配飨 fi綠24上面剝離。例如, 在突起電極28盘半導艚开杜^ 掩人“〜 上之電極墊27(參照圖14) °、‘%下,若在半導體元件21與載帶基板2G間施加 :之力’則有突起電極28從導體配線24上面剝離之 虞,而有=導體元件組裝後之連接狀態穩定性的問題。 又’突起電極28,由於係通過如圖15m所示之微小面 積的開口圖案29a,而僅在導體配飧 你守餸配線24上面藉鍍敷來形成, 故於突起電極28上面會呈 丁 一狀右突起電極28上面呈 平坦狀,則會如下述般,在與 干等體兀件21上之電極墊27 連接之際會產生障礙。 、,第:,若突起電極28與電極塾27的對位產生偏差,則 平坦的犬起電極2 8鱼待i車技觉κ1 π 6 ”得運接電極墊27之相鄰電極墊27的 位置容易重疊。結果,會有盥 曰百興不適當的電極墊27連接的情 況。 弟二,在與電極墊27連接之際,形成於電極塾27表面 的自然氧化膜的破碎困難。一 ^ 叙而s,糟由與突起電極2δ 抵接來使電極墊27的氧化膜破碎,以與未氧化的金屬部分 形成電軋連接,惟若突起電極28上面呈平坦狀,則氧化膜 的破碎困難。 8 200527568 第一如圖17所不,在半導體元件21與載帶基板20 間隔著樹脂層22的狀態下’突起電極28與電極墊2 接處理困難。即,在半導體元件21之組裝時,利用突起電 極28的頂面來排除樹脂層22,以使突起電極μ與電極塾 ?接觸,惟若突起電極28上面呈平坦狀’則無法充分發揮 樹脂層22之排除作用。 進而S藉由圖1 5所不之習知例的方法來形成突起電 極28的情形’若突起電極形成用之曝光光罩μ盥導體配 線、24的對位精度不佳’則形成於光阻29之開口圖案29a 與導體配線24的疊合面積會變小。其結果,如圖i8所示, =成於導體配線24上的突起電極28而言,無法確保所 又十之尺"t此種大起電極28的尺寸不良,會因今後 的多輸出化所伴隨之電極墊27的窄間距化,而變成更嚴重 的問題。 /又’以上所說明白勺Μ題在載帶基板的情形非常顯著,且 係各種配線基板的共同問題。 【發明内容】 本I月之目的在於提供一種配線基板,以 配線上的突㈣極,對橫方向施加之力能保持充成分= 度’且於半導體元件組裝後可獲得充分的連接穩定性。 本I月之目的在於提供一種配線基板,在與半導體元件 的电極墊連接上能形成具有較佳形狀之突起電極。 、 本1明之目的在於提供一種配線基板之製造方 法’其可易於形成上述良好狀態之突起電極,且就算形成 9 200527568 於光阻的開口圖案與導體配線之對位精度低,也能以充分 的面積確實將突起電極形成於導體配線上。 本發明之配線基板,係具備:絕緣性基材、排列於該絕 緣性基材上之複數條導體配線、及形成於各該導體配線之 突起電極,其特徵在於: 該突起電極,係穿越該導體配線之長邊方向而到達該導 體配線兩側之該絕緣性基材上的區域,該導體配線之寬度 方向的截面形狀係中央部較兩側為高。 B 本發明之另一構成之配線基板,係具備:絕緣性基材、 排列於該絕緣性基材上之複數條導體配線、及形成於各該 導體配線之突起電極,其特徵在於: 該突起電極,係穿越該導體配線之長邊方向而到達該導 體配線兩側之該絕緣性基材上的區域,該突起電極的上面 係呈平坦狀。 本务明之配線基板之製造方法,其特徵在於具備以下步 驟: 將複數條導體配線排列於絕緣性基材上之步驟; 在该絕緣性基材之導體配線設置面形成光阻之步驟; 在该光阻形成穿越該導體配線而往該導體配線兩側的 區域擴展之開口部,在該開口部中使該導體配線的一部份 露出;及 對该露出之導體配線的一部份施以金屬錢而形成突起 電極之步驟。 【實施方式】 10 200527568 本舍明之配線基板雖於導體配線上形成突起電極,惟在 穿越導體配線而到達導體配線兩側的區域,且沿導體配線 的寬度方向,具有形成於導體配線的上面及兩側面的截面 形狀。依此構成,突起電極不僅與導體配線的上面且與兩 側面接a ’因此對從突起電極橫方向施加之力,可獲得充 分的穩定性。 犬起電極,較佳係在導體配線之兩側部與絕緣性基材面 接觸。又,突起電極之導體配線之長邊方向的縱截面形狀, •較佳係呈實質上長方形。導體配線及突起電極,較佳係以 與形成該等之金屬不同的金屬實施鍍敷。突起電極之穿越 該導體配線的方向’較佳係與導體配線的長邊方向正交。 導體配線,較佳係在其前端部具有較其他區域寬度為窄的 區域’且在該寬度較窄區域形成突起電極。 本發明之配線基板之製造方法,係在排列有複數條導體 配線於絕緣性基材全面上形成光阻,然後在光阻形成開口 部,該開口部具有包含穿越排列之導體配線以及導體配線 兩側的區域。從該開口部中露出之導體配線的一部份施以 金屬鍵而形成突起電極。 依此方法,能容易形成如上述般之良好狀態之突起電 極’且就算形成於光阻的肖口圖帛與導體配線之對位精度 低,也能以充分的面積確實將突起電極形成於導體配線上。 在上述製造方法’可使開口部形成橫跨該複數條導體配 線之孔。又,在該光阻形成該開口部之步驟中,可使用具 有光透過區域橫跨複數條導體配線的部分之曝光光罩、或 11 200527568 具有光遮斷區域橫跨複數條導體配線的部分之曝光光罩, 以進行光阻之曝光。曝光光罩之光透過區域或光遮斷區域 之長邊方向,較佳係與該導體配線之長邊方向正交。金屬 鍍較佳係以電鐘來實施。 在上述製造方法,較佳係使沿半導體搭載部之短邊方向 排列之名導體配線,形成較沿長邊方向排列之導體配線的 覓度為寬,且使形成於光阻之開口部,於該絕緣性基材之 長邊所對應的部分設成連續形狀,而在其短邊所對應的部 分則配置個別的開口部。藉此,就算曝光光罩的對位精度 低亦此使形成於導體配線(沿絕緣性基材的短邊方向排列) 的突起電極與沿長邊方向排列之導體配線所形成的突起電 極’形成一定的位置關係。 、車乂佳係在絕緣性基材之導體配線的前端部設置較其 他區域寬度為窄的區域,且在寬度較窄的區域形成突起電 極° 亦可以下述來構成半導體裝置,亦即具備:上述任一之 配線基板、及搭載於配線基板上之半導體元件,透過該突 起電極連接該半導體元件之電極墊與該導體配線。又,半 導體元件之電極墊,可位於該半導體元件表面所形成之絕 緣膜開口之底部。 又’亦可❹上述任-之配線基板,料導體元件載置 於配線基板上’亚連接半導體元件之電極墊與突起電極, 藉以透過突起電極來連接該半導體元件之電極 線,藉此來製造半導體裝置。在此情形,較佳係藉由導= 12 200527568 電極來使半導體元件之電極墊表面的氧化膜破碎,以連接 突起電極與半導體元件之電極内部未氧化的部分。又,較 佳係在以覆蓋導體配線上之突起電極形成區域的方式形成 密封樹脂後,將半導體元件載置於配線基板上,且連接半 導體元件之電極墊與突起電極。又,較佳係在連接半導體 兀件之電極墊與突起電極之際,使兩者彼此抵接且邊壓緊 邊對該抵接部施加超音波。
以下,參照圖式具體說明本發明之實施形態。又,在以 下之實施形態,雖以載帶基板的情形為例作說明,惟在其 他配線基板的情形同樣地亦可適用各實施形態的思想。 (實施形態1) 、茶照圖1及圖2A〜C,以說明實施形態i之載帶基板的 構造。圖1係表示載帶基板的_部份之立體圖。圖2a係表 示載帶基板的一部份之俯視圖;圖2B係以截面表示之前視 圖;圖2C係圖2B中A-A截面圖。 ―如圖1所示’在薄膜基材1上排列複數條導體配線2, :各導體配線2_上形成突起電極3。突起電極3的俯視形 口圖2A所不’係穿越導體配線2而到達導體配線2兩 =。在導體配線2寬度方向之突起電極3的截面形 央部=ΓΛ’係接合導體配線2的上面及兩側面且中 配線“二為面的凸狀。又’突起電極3 ’係形成在導體 =2二,與薄膜基材W觸。在導體 =向之犬起電極3的截面,如圖2Β所示,係實質上為長 13 200527568 &藉由將突起電極3設成如上述般的形狀,則突起電極3 能以實用上充分的強度保持於導體配線2上。即,由於突 =極3不僅與導體配線2上面、且與兩側面接合,故對 從k方向所施加之力具有充分的穩定性。 _又’突起電極3上面並非呈平坦狀而係凸狀,對與半導 體疋件的電極塾之接觸而言極為適當。第一、就算突起電
。,〃、電極墊的對位有所偏差,相較於上面呈平坦狀的情 形’突起電極3不易與鄰接之不適當的電極墊接觸。第二、 二=塾連接之際,可藉由突起電極3上面之凸狀而容 向 電極墊表面的氧化膜破碎,而可獲得與未氧化 =部形成翔好的電氣連接。第三、在半導體元件與載帶 土:間:有樹脂層的狀態下,於連接突起電極3與電極塾 之1V、糟由突起電極3的頂面而容易將樹脂層排除。 又’為了獲得以上的效果,空扣 導體配並非必須形成在 該構成的情形,對從;2 觸。惟,在具有 來將突二 所施加之力而言最具有穩定性 禾將犬起電極3保持於導妒始 長度方向之突起電極3= ,在導體配線2 λ 3的截面並非必須實質上Λ异太形 惟此種構成,係具有盘半^…^貝上為長方形, 能,且易於製造。+導體疋件的電極塾之最佳接觸性 =2。所示,突起電極3從導體配線 必須,惟,其呈有可::Γ向厚度為厚。此種形狀雖非 配線巧半導體=1-載帶基板的起伏所造成之導體 、丑路,並可避免與鄰接之導體配 14 200527568 線2上之突起電極3的短路之 述之鑛敷之製造方法來形成。 她可精由使用後 作=膜基材卜可使用一般材料之聚醯亞胺。依其他 么卞件,亦可使用pET、pEl莩 當厂mΕΙ專絕緣膜材料。導體配線2,通 f為3〜2〇_的範圍且使用銅來形成。依需要,可於 溥膜㈣1與導體配線2之間介設環氧系之接著劑。 犬起電極3的厚度通當兔1 電極33〜20心的範圍。作為突起 極3的材料,例如可使用銅。 m ^ 4ρ ^ ^ -3 Λ ·- 隹便用銅之b形,較佳係 對犬起電極3與導體配線2 达 I屬鑛。例如,將鑛鎳作 為内層,而將鍍金作為外H ” b ^層采實轭。或是,亦有施以鍍鎳、 鍍鎳+把、僅鑛鎳、僅梦令 鍍金的炀形。在對突起電極3與導 體配線2施以金屬鍍的情* ^ . 在大起電極3與導體配線2 之間不必實施鍍敷。在突走 .. 起電極3未實施金屬鍍的情形, 例如可使用金或鎳作為突 起電極3,而在突起電極3與導體 配線2之間施以鍍鎳。 (實施形態2) 參照圖3A1〜F1、圖3a? .^ A2〜F2,以說明實施形態2之載帶 基板之製造方法。圖3A1 h ^ 〜F1係表示形成載帶基板之突起電 極的製造步驟。圖3 A2 々电 F2係7刀別對應於圖3A1〜F1之放大 戴面圖。各截面圖係對岸 丁應於圖3A1之B_B的位置之截面。 首先,如圖3A1所+ 、住μ 叙 不’準備在表面形成有整齊排列福 數條導體配線2之薄腺 η^ u 1 、基材1。於該薄膜基材1全面,如圖 3Bl所示,形成光阻4。1 其u L , 其Z人如圖3C1所示,使形成於薄膜 基材1之光阻4上部與 哥 起電極形成用的曝光光罩5對向。 15 200527568 的光透過區域5a,具有沿複數條導體配線2之 以穿越複數條導體配線2的方式連續之長孔形 错通過曝光光罩5的光透過區域5 χ _ 影,如圖3L - 以進仃曝光、顯 1所不,形成開口於光阻4且穿越導體配複2 之長孔狀圖案4a。藉此,使導體配 =線2 圖案4a中。n 。路出於長孔狀 人通過先阻4之長孔狀圖案4a,而對導體配
'、'之露出部份施以鍍敷,如圖3E1所示,形成# 直士, 1 丁俗成大起電極3。 二=除光阻’則如圖3F1所示,可獲得在導體配線2 上形成有大起電極3之載帶基板6。 如以上所述,藉由通過形成於光阻4之長孔狀圖案乜 而對導體配線2之露出部份施以鍍敷,則容易形成如圖 2A〜C所不之形狀的突起電極3。此係由於在圖如的步驟, 不僅於導體配、線2上面亦使側面露出,且擴及導體配線2 之露出面全體施以鍍敷之故。
曝光光罩5 排列方向且 狀〇 光阻4之長孔狀圖案4a,可以不必如圖3m所示般橫 跨複數條導體配線2上而連續的形狀。即,若包含至少導 體配線2兩側之既定範圍區域的形狀,則亦可使用分=對 應於複數條導體配線2之長孔呈分散配置之圖案。惟,若 係橫跨複數條導體配線2上而連續的長孔狀圖案,則可將 曝光光罩5的光透過區域5a設成如圖3所示之連續長孔,' 故容易製成。長孔狀圖案4a,只要係形成到達導體配線2 兩側的範圍,則就算其長邊方向對導體配線2多少有此角 度亦不會有問題,惟以與導體配線2的長邊方向呈正交為 16 200527568 最適當。 又,藉由在光阻4形成長孔狀圖案4a然後施以金屬鍍, 則能容易確保對導體配線2之突起電極3的位置精度。即, 若對導體配線2之長孔狀圖帛4a的位置偏差在容許範圍 内’則導體配線2與長孔狀圖案4a必會交X,而使導體配 線2露出之故。由於金屬鍍係於導體配線2上面及側面成 長’因此不管長孔狀圖案4a之位置偏差,皆能形成一定的 形狀、尺寸,而滿足設計條件。因此,由於對曝光光罩5 變的對位不需嚴密的精度,故容易進行調整。 在以銅形成突起電極3的情形,以金屬鍍之一例而言, 使用硫酸銅作為鍍液,在〇·3〜5A/dm2的條件下進行電鑛。 電鑛,㈣以使突起電極3以圖冗所示的截面形狀形成充 为尽度方面極為適當。 其次,說明實施本實施形態之製造方法之際所發生之造 成曝光光罩5的位置偏差問題之解決方法。首先,參照圖 > 4〜圖6以說明半導體元件之電極塾與載帶基板之導體配線2 彼此的配置關係。 圖4係表不半導體元件之一例的俯視圖。表示形成於半 導體7L件7之面之電極墊的配置。以8a表示沿半導體元件 “長邊方向排列的電極墊;以8b表示沿短邊方向排列的 電極墊。電極墊8a係配置成較電極墊⑼多數、高密度。 C1係表不半導體元件7之中心(以半導體元件中心表示)。d 係電極墊8a之端緣與C1間的距離。S1係電極墊仏之端緣 與電極墊8b之側緣間的間隔。L1係電極墊8a的長度,W1 17 200527568 係電極墊8a的寬度。 …圖5係表示用於載帶基板之製造之形成有導體配線之 心基材的-部份之俯視圖。C2係表示半導體元件7之搭 载區,中心(以半導體元件搭載部中心表示)。〇係導體配線 2之端緣與半導體元件搭載部中心C2間之距離。 圖6係表示藉由本實施形態之製造方法,在導體配線2 上形成有突起電極3之載帶基板6之半導體搭載部之俯視 圖。在圖6之突起電極3,係在圖3C1之曝光光罩$對導體 配線2無位置偏差的狀態下形成的情形。u係突起電極3 的長度,W2係突起電極3的寬度。 '若考慮到曝光光罩5往導體配線2的長度方向之位置偏 差,則較佳係使半導體元件中心C1至電極墊仏的距離d, 較半導體元件搭載部中心至導體配線2的距離d為短。又, 較佳係使突起電極3的長度L2較電極墊8a的長度L1為 ^ °如此,就算因曝光光罩5的位置偏差而造成所形成之 •突起電極3的位置往導體配線2的長度方向偏差,亦能確 保電極墊8a與突起電極3對向的充分面積。 又,圖7係與圖6同樣,表示藉由本實施形態之製造方 法,在導體配線2上形成有突起電極3之載帶基板6之半 導體搭載部之俯視圖。在圖7之突起電極3,係在圖3C1 之曝光光罩5對導體配線2往薄膜基材丨的短邊方向位置 偏差的狀態下形成的情形。S2係沿薄膜基材丨的長邊方向 排列之導體配線2上的突起電極3之端緣與沿短邊方向排 列之導體配線2的側緣間之間隔。 18 200527568 隹圑/所示 足所設計的尺寸,惟會產生因導體小雖能完全滿 等體配線2與曝光光罩5
位置偏差方向所造成之圖4所示之間隔si與圖7所示之間 隔S2的差異。即,在曝光光罩5往薄臈基材Μ短邊方: 位置偏差的情形,在沿薄膜基材丨的長邊方向配置之導體 配線2上,突起電極3的位置會往導體配線2的長邊方向 移動,相對於此,在沿薄膜基材丨的短邊方向配置之導體 配線2上,突起電極3的位置並未移動之故。目8及圖9 係表示解決該問題的方法。 圖8係表示在圖3C1之步驟所使用之曝光光罩$的圖 案變更後之曝光光罩9。該曝光光罩9,具有對應於薄膜基 材1的長邊部分之光透過區域9a呈連續之長孔形狀,相對 於此,對應於短邊部分之光透過區域9b則呈開口個別配置 之分散形狀。將其合併,如圖9所示,使用形成有導體配 線l〇a、l〇b之薄膜基材i。在此形態,相較於沿薄膜基材i 的長邊方向排列之導體配線丨〇a,沿短邊方向排列之導體配 線l〇b的寬度較寬。 使用上述之曝光光罩9,若在上述之導體配線1〇a、i 〇b 上形成光阻之開口圖案後再施以金屬鍍,則可獲得所設計 尺寸之突起電極3,且能使圖4所示之間隔S1與圖7所示 之間隔S2相同。即,在圖8之曝光光罩9往薄膜基材1的 短邊方向位置偏差的情形,在沿圖9之薄膜基材1的短邊 方向配置之導體配線丨〇b上,曝光光罩9之光透過區域9b 會往寬度方向移動,形成之突起電極3的位置會如圖9所 19 200527568 示般移動。此外,由於導體配線10b的寬度較寬,故若移 動$在容許範圍内,則能以既定尺寸來形成突起電極3。該 矛夕動里係在/cr薄膜基材1的長邊方向配置之導體配線1 〇 a 上,相等於突起電極3的位置往導體配線i 0a的長邊方向之 移動量。其結果,使S1與S2相同。 圖10A、10B係表示對應於圖3C1所示之步驟,使用另 一形態之曝光光罩u的情形。在此形態,於曝光光罩u, 在對應於圖3ci之曝光光罩5之光透過區域5a的位置形成 光遮斷區域11a。此曝光光罩n亦可適用於光阻4為負型 的情形。關於曝光光罩丨丨之其他條件係與圖3C1之曝光光 罩5相同。 (實施形態3) /…、圖1 1以說明實施形態3之載帶基板之構造及其製 造方法L在本實施形態,形成於薄膜基材1之導體配線|2, 係具有可端部12a較其他基端部12b為細之形狀。其理由如 下所述。 ^ 17,在糟由圖3E1所示之電解金屬鍍之突起電極3之 2成^ ’ /σ導體配線2的寬度方向亦成長鍍銅層。因此, 攸W接之導體配線2起沿寬度方向成長之鍍銅層彼此會有 紐路之虞。為避免此情形,若將導體配線2之彼此間隔擴 大,則會使導體配線2的密度降低,因而妨礙半導體裝置 的小型化。 ^因此,如本實施形態般,使導體配線12之前端部i2a 文細’右於該較細部分形成突起電極3,則於沿導體配線2 20 200527568 的1度方向成長艘銅層之際,可降低鄰接之鍍銅層間發生 短路之虞。 (實施形態4) 參照圖1 2以說明實施形態4之半導體裝置及其製造方 法。載帶基板6,係如上述實施形態所記載般,在配置於薄 膜基材1上之複數條導體配線2形成各突起電極3,突起電 極3具有圖2 A〜C所示之形狀。即,穿越導體配線2且到達 導體配線2兩側的區域,在導體配線2寬度方向的截面形 狀’係接合導體配線2的上面及兩側面的形狀。又,在導 體配線2寬度方向的截面形狀,係呈中央部較兩側為高之 凸狀。組裝於載帶基板6上之半導體元件21,係使突起電 極3連接於其電極墊27,且於載帶基板6與半導體元件21 間充填密封樹脂22。 於製造该半導體裝置之際,於藉由上述實施形態之製造 方法所製成之載帶基板6上搭載半導體元件21後,以接合 工/、1 3壓緊。此時,較佳係透過接合工具13來施加超音 波。藉此’形成於突起電極3的凸狀之前端,由於係抵接 於電極墊27的表面層之氧化膜而振動,故使氧化膜之破碎 效果更為顯著。 又亦可利用ffil 13 A、B所示之方法,將半導體元件 21組裝於載帶基板6上。即,如圖UA所示,將載帶基板 it形成有载帶基板6的區域覆蓋,然後充填密封樹脂14。 ,、二使半導體兀件21與載帶基板6對向,然後將兩者相 向壓緊,如圖13B所示,使突起電極3抵接於電極墊27。 21 200527568 才藉由呈凸狀之突起電極3上面,有效地將兩側之密 树月曰14排除’而谷易使突起電極3與電極墊27抵接。 【圖式簡單說明】 圖1係表示實施形態1之載帶基板的一部份之立體圖。 圖2A係表不該載帶基板的一部份之俯視圖·,圖23係 该載帶基板以截面表示之前視圖;圖2C係圖2B中A-A截 面圖。 圖3A1〜F1係表示實施形態2之載帶基板之製造方法的 步驟中載帶基板的一部份之俯視圖;圖3A2〜F2係分別對應 於圖3A1〜F1之放大截面圖。 圖4係表示半導體元件之一例的俯視圖。 圖5係表示用於載帶基板之製造之形成有導體配線之 薄膜基材之俯視圖。 圖6係表示藉由實施形態2之製造方法所製造之載帶基 板之一例之半導體搭載部之俯視圖。 圖7係表示藉由實施形態2之製造方法所製造之載帶基 板之另一例之半導體搭載部之俯視圖。 圖8係表示實施形態2之曝光光罩之一例的俯視圖。 圖9係表示實施形態2之變形例之設有導體配線之載帶 基板之俯視圖。 圖1 〇 A係表示實施形態2之另一例之使用曝光光罩之 曝光步驟之俯視圖;圖10B係表示其放大截面圖。 圖1 1係表示實施形態3之載帶基板之俯視圖。 圖12係表示實施形態4之半導體裝置之截面圖。 22 200527568
圖:a、b係表示實施形態4之半導體裝 之另一例之截面圖。 1坆方法 圖14係表示f知例之⑶?的_部份之截 圖15幻〜F1係表示習知例之載帶基板之製造” 膜基板的—部份之俯視圖;圖15A2〜F2係、分別:驟中缚 15A1〜F1之放大截面圖。 、刀1 +應於圖 圖16A、b係表示藉由圖15之製造步 基板的-部份之截面圖。 W之载帶
圖丨7係表示在圖16之載帶基板上組裝半導體 子之截面_。 ^樣 圖18係表示用以說明圖15之製造步驟的課題之栽帶美 板的一部份之截面圖。 土 【主要元件符號說明】 1、 23 :薄臈基材 2、 12、24 :導體配線 3、 2 8 :突起電極 4、 29 ··光阻 4a •長孔狀圖案 5、 9、11、30:曝光光罩 5a、9a、lla、3〇a:光透過區域 6、 :載帶基板 7、 21 :半導體元件 8a、8b :電極塾 l〇a、1 〇b :導體配線 23 200527568 12a :前端部 12b :基端部 1 3 :接合工具 14、22 :密封樹脂 25 :金屬鍍被膜 26 :防焊劑 27 :電極墊 29a :開口圖案

Claims (1)

  1. 200527568 十、申請專利範圍: 1.種半導體裝置之製造方法,其特徵在於··使用配 、泉基板(具備·絕緣性基材、排列於該絕緣性基材上之複數 2 ^體配線、及形成於各該導體配線之突起電極;該突起 黾和係牙越5亥導體配線之長邊方向而到達該導體配線兩 側之孩、、、巴緣性基材上的區域,該導體配線之寬度方向的截 面形狀係中央部較兩側為高),將半導體元件載置於該配線 基板上,並連接該半導體元件之電極墊與該突起電極,藉 以透過该突起電極來連接該半導體元件之電極墊與該導體 配線。 2. 一種半導體裝置之製造方法,其特徵在於:使用配 線基板(具備:絕緣性基材、排列於該絕緣性基材上之複數 條導體配線、及形成於各該導體配線之突起電極;該突起 電極,係穿越該導體配線之長邊方向而到達該導體配線兩 側之該絕緣性基材上的區域,該突起電極的上面係呈平坦 狀),將半導體元件載置於該配線基板上,並連接該半導體 元件之電極墊與該突起電極,藉以透過該突起電極來連接 該半導體元件之電極墊與該導體配線。 3·如申請專利範圍第丨或2項之半導體裝置之製造方 法,其係藉由該突起電極來使該半導體元件之電極墊表面 的氧化膜破碎,以連接該突起電極與該半導體元件之電極 内部未氧化的部分。 4.如申請專利範圍第丨或2項之半導體裝置之製造方 法,在以覆蓋該導體配線上之該突起電極形成區域的方式 25 200527568 形成密封樹脂後,將該半導體元件載置 連接該半導體元件之電極墊與該突起電 於配線基板上’且 才亟° •如申請專利範圍第丨或2項之半導 …糸在連接該半導體元件之電極墊與該突起電極之 際’使兩者彼此抵接且邊壓緊邊對該抵接部施加超音波。 二如申請專利範圍第…項之半導體裝置 :起電極’係在該導體配線之兩側部與該絕緣性基材面接
    人如申請專利範圍第丨或2項之半導體裝置 大起電極之導體配線之長邊方向的縱截面形狀, 上長方形。 ,其中該 係呈實質 8·如申請專利範圍 導體配線及突起電極, 實施鐵敷。 第1或2項之半導體裝置,其中爷 係以與形成該冑之金屬T同的金^
    9·如申請專利範圍第 該突起電極之穿越該導體 長邊方向正交。 1或2項之半導體裝置,其中, 配線的方向,係與該導體配線的 %如申請專利範圍第…項之半導 導體配線,係在前端部具有較其他區 中该 曰太分〜 Λ見度為窄的區域, 〜I度較窄區域形成該突起電極。 一 十一、囷式: 如次頁 26
TW094109385A 2003-04-28 2004-04-23 Method for manufacturing semiconductor device TWI320212B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003124281A JP3565835B1 (ja) 2003-04-28 2003-04-28 配線基板およびその製造方法ならびに半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200527568A true TW200527568A (en) 2005-08-16
TWI320212B TWI320212B (en) 2010-02-01

Family

ID=33028300

Family Applications (4)

Application Number Title Priority Date Filing Date
TW093111330A TWI246133B (en) 2003-04-28 2004-04-23 Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW094109385A TWI320212B (en) 2003-04-28 2004-04-23 Method for manufacturing semiconductor device
TW096112404A TWI327347B (en) 2003-04-28 2004-04-23 Circuit board
TW094109388A TWI279865B (en) 2003-04-28 2004-04-23 Circuit board and method for manufacturing the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW093111330A TWI246133B (en) 2003-04-28 2004-04-23 Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW096112404A TWI327347B (en) 2003-04-28 2004-04-23 Circuit board
TW094109388A TWI279865B (en) 2003-04-28 2004-04-23 Circuit board and method for manufacturing the same

Country Status (5)

Country Link
US (4) US7285734B2 (zh)
JP (1) JP3565835B1 (zh)
KR (4) KR100499902B1 (zh)
CN (4) CN1707767A (zh)
TW (4) TWI246133B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
US20060157534A1 (en) * 2004-08-06 2006-07-20 Tessera, Inc. Components with solder masks
TWI246383B (en) * 2004-09-21 2005-12-21 Advanced Semiconductor Eng A manufacturing method of a multi-layer circuit board with embedded passive components
JP4171492B2 (ja) 2005-04-22 2008-10-22 松下電器産業株式会社 半導体装置およびその製造方法
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP4071782B2 (ja) * 2005-05-30 2008-04-02 松下電器産業株式会社 半導体装置
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
US8643163B2 (en) * 2005-08-08 2014-02-04 Stats Chippac Ltd. Integrated circuit package-on-package stacking system and method of manufacture thereof
JP4786976B2 (ja) 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP4068635B2 (ja) 2005-09-30 2008-03-26 松下電器産業株式会社 配線基板
JP4740708B2 (ja) 2005-09-30 2011-08-03 パナソニック株式会社 配線基板、及び半導体装置
JP4305667B2 (ja) 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
JP4728782B2 (ja) 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
JP4717604B2 (ja) 2005-11-17 2011-07-06 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP4728828B2 (ja) * 2006-02-09 2011-07-20 パナソニック株式会社 配線基板の製造方法
JP4773864B2 (ja) 2006-04-12 2011-09-14 パナソニック株式会社 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
JP2009117721A (ja) * 2007-11-08 2009-05-28 Mitsui Mining & Smelting Co Ltd 配線基板、回路基板、これらの製造方法
JP2009147019A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
JP5154271B2 (ja) * 2008-03-17 2013-02-27 日本特殊陶業株式会社 はんだバンプを有する配線基板及びその製造方法
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
JP5513417B2 (ja) * 2010-01-20 2014-06-04 コネクテックジャパン株式会社 実装基板、その製造方法、電子部品およびその製造方法
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
KR102051122B1 (ko) * 2013-06-18 2019-12-02 삼성전자주식회사 표시 장치
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
JP7140481B2 (ja) 2017-09-25 2022-09-21 日東電工株式会社 インダクタおよびその製造方法
KR20210074609A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 인쇄회로기판

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59130434A (ja) 1983-12-20 1984-07-27 Matsushita Electric Ind Co Ltd 半導体装置
JPH0642500B2 (ja) 1986-12-24 1994-06-01 株式会社精工舎 Icチップのボンディング構造
JPS63193536A (ja) 1987-02-06 1988-08-10 Sony Corp 部品実装時の位置決め方法
JPH05206204A (ja) 1991-04-17 1993-08-13 Oki Electric Ind Co Ltd 導電粒子を用いた基板への電子部品の実装方法
US5660177A (en) * 1991-11-04 1997-08-26 Biofield Corp. D.C. biopotential sensing electrode assemblies for apparatus for disease, injury and bodily condition screening or sensing
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
JPH05243332A (ja) 1992-03-03 1993-09-21 Ricoh Co Ltd 電極接続構造およびその製造方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH065778A (ja) 1992-06-19 1994-01-14 Fujitsu Ltd 半導体装置
JPH0893701A (ja) 1994-09-28 1996-04-09 Sunstar Eng Inc 乾燥圧縮空気供給装置
JPH0897301A (ja) 1994-09-29 1996-04-12 Nkk Corp 半導体装置の製造方法
KR0138305B1 (ko) * 1994-11-30 1998-06-01 김광호 반도체소자 배선형성방법
JP3270278B2 (ja) 1994-12-15 2002-04-02 東芝電子エンジニアリング株式会社 半導体装置及びその製造方法
US6223429B1 (en) * 1995-06-13 2001-05-01 Hitachi Chemical Company, Ltd. Method of production of semiconductor device
JPH0982747A (ja) 1995-09-12 1997-03-28 Seiko Epson Corp 半導体装置のパッド電極構造及びその製造方法
US5768300A (en) * 1996-02-22 1998-06-16 Fujitsu Limited Interconnect fault detection and localization method and apparatus
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
US6429387B1 (en) * 1996-12-13 2002-08-06 Matsushita Electric Industrial Co., Ltd. Electronic component and mounting method and device therefor
JPH10233571A (ja) 1997-02-18 1998-09-02 Sony Corp 配線基板の製造方法及び製造装置
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6043429A (en) * 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
JP3794792B2 (ja) * 1997-07-22 2006-07-12 Tdk株式会社 回路基板
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
FR2767674B1 (fr) * 1997-08-29 1999-12-31 Vecteur Orthopedic Prothese de l'extremite superieure de l'humerus
US6042999A (en) * 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
JP3351402B2 (ja) * 1999-04-28 2002-11-25 株式会社村田製作所 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
JP3216130B2 (ja) 1999-12-10 2001-10-09 ソニーケミカル株式会社 接続構造体の製造方法
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP3842548B2 (ja) 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
TW492051B (en) 2000-12-20 2002-06-21 Lg Chemical Ltd Magazine for semiconductor package
JP2002222823A (ja) * 2001-01-29 2002-08-09 Sharp Corp 半導体集積回路およびその製造方法
JP4811756B2 (ja) * 2001-09-28 2011-11-09 Dowaメタルテック株式会社 金属−セラミックス接合回路基板の製造方法

Also Published As

Publication number Publication date
CN1783446A (zh) 2006-06-07
KR20050040896A (ko) 2005-05-03
CN1707767A (zh) 2005-12-14
US20050218496A1 (en) 2005-10-06
CN1542935A (zh) 2004-11-03
US20040212969A1 (en) 2004-10-28
TWI327347B (en) 2010-07-11
TWI246133B (en) 2005-12-21
KR100499899B1 (ko) 2005-07-07
TW200524058A (en) 2005-07-16
KR20050040897A (ko) 2005-05-03
US7288729B2 (en) 2007-10-30
TWI279865B (en) 2007-04-21
TW200746329A (en) 2007-12-16
JP3565835B1 (ja) 2004-09-15
US7294532B2 (en) 2007-11-13
CN101494211A (zh) 2009-07-29
KR20050083059A (ko) 2005-08-24
JP2004327936A (ja) 2004-11-18
US20050218485A1 (en) 2005-10-06
US7285734B2 (en) 2007-10-23
CN100456444C (zh) 2009-01-28
KR100608938B1 (ko) 2006-08-03
KR100499902B1 (ko) 2005-07-05
TW200503132A (en) 2005-01-16
CN100437956C (zh) 2008-11-26
US20080173477A1 (en) 2008-07-24
KR100527565B1 (ko) 2005-11-09
TWI320212B (en) 2010-02-01
KR20040093454A (ko) 2004-11-05

Similar Documents

Publication Publication Date Title
TW200527568A (en) Method for manufacturing semiconductor device
JP3807508B2 (ja) 誘電層を備えた超小形電子リード構造体
CN101911291A (zh) 具有用于镀敷芯片下方的垫的迹线的球栅阵列封装
JP4171492B2 (ja) 半導体装置およびその製造方法
JP4728828B2 (ja) 配線基板の製造方法
TWI724898B (zh) 銅板結構、具埋入式銅塊的電路板及其製作方法
JP2022168158A (ja) 半導体装置
US20230116738A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP4108641B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP2004363224A (ja) 半導体チップの接続構造
US20230215825A1 (en) Semiconductor element and semiconductor device
WO2022196123A1 (ja) 半導体装置
JP2008072148A (ja) 半導体装置
JP2008112838A (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
CN111149177A (zh) 电感器及其制造方法
JPH11163206A (ja) 半導体装置およびその製造方法
JP2006303256A (ja) 配線基板、及びその製造方法、並びに半導体装置
JP2007067022A (ja) 配線基板、半導体装置、およびその製造方法
JP2008091712A (ja) 配線基板及びそれを用いた半導体装置ならびにその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees