TW200402835A - Process for producing semiconductor device and semiconductor device - Google Patents

Process for producing semiconductor device and semiconductor device Download PDF

Info

Publication number
TW200402835A
TW200402835A TW092106339A TW92106339A TW200402835A TW 200402835 A TW200402835 A TW 200402835A TW 092106339 A TW092106339 A TW 092106339A TW 92106339 A TW92106339 A TW 92106339A TW 200402835 A TW200402835 A TW 200402835A
Authority
TW
Taiwan
Prior art keywords
film
semiconductor device
interlayer insulating
organic
layer
Prior art date
Application number
TW092106339A
Other languages
English (en)
Other versions
TWI228792B (en
Inventor
Koichi Takeuchi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200402835A publication Critical patent/TW200402835A/zh
Application granted granted Critical
Publication of TWI228792B publication Critical patent/TWI228792B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200402835 玫、發明說明： 【發明所屬之技術領域】 本發明係關於包含可在相對介電常數低於無機系絕緣材 料之有機系層間絕緣膜形成開口部之工序之半導體裝置之 製造方法、及具有所謂雙道金屬鑲嵌構造之配線：造之半 導體裝置。 【先前技術】 基於半導體電路之高速化、低耗電力化之要求，配線材 料已逐漸進入使用銅之階段。由於銅難以蝕刻，故多半採 用在層間絕緣膜形成配線溝及通路孔後，在該處同時埋入 銅之雙道金屬鑲嵌法。雙道金屬鑲嵌法大致分為先刻入通 路插塞之先通路型與先刻入配線溝之先溝型兩種。 以下，說明先通路型之雙道金屬鑲嵌構造之形成方法。 圖1〜圖8係表TF以往之先通路型之雙道金屬鑲嵌構造之 形成方法之剖面圖。又，在此等圖中，係列舉在配線層上 更進一步總括形成通路孔及配線層之情形為例加以說明， 4一在半導m基板上總括形成通路孔及配線層之情形，其基 本之製程也相同。 如圖1所示，在已形成配線層102之第一層間絕緣膜1〇1 上依次疊層蝕刻阻擋膜103、第二層間絕緣膜1〇4、疊層蝕 刻阻擋膜105、第三層間絕緣膜1〇6、硬光罩膜1〇7。 如圖2所示，利用微影技術及蝕刻技術，將最下層之蝕刻 阻擋膜103之上之硬光罩膜1〇7、第三層間絕緣膜1〇6、疊層 蝕刻阻擋膜1 05、第二層間絕緣膜1 〇4局部蝕刻，直到蝕刻
82823.DOC 200402835 阻擋膜103露出為止，以形成通路孔νΉ。 如圖3所示，全面塗敷樹脂1〇8而埋入通路孔vh，以作為 蝕刻阻擂層之$。此時’ m路孔VH之侧壁完全被樹脂1〇8 所覆蓋。 如圖4所示，塗敷光阻材料汉，利用微影技術，將溝狀之 配線圖案RP轉印於此。 如圖5所示，以光阻材料&作為光罩，將附在通路孔vh 之上面及側壁之薄的樹脂108、硬光罩膜1〇7、第三層間絕 緣膜106乾式蝕刻，以雕塑配線圖案之溝cg。 此時，在通路孔VH之底部殘留樹脂丨〇8b ,以此達成作為 蝕刻硬光罩膜107、第三層間絕緣膜ι〇6之阻擋層之作用， 並防止其下方之蝕刻阻擋膜103受到挖掘而傷及通路孔VH 下方之配線層（或基板）。通常，蝕刻阻擋膜丨〇3之厚度較薄 ，故蝕刻阻擂膜103不足以作為硬光罩膜丨〇7、第三層間絕 緣膜106之姓刻時之阻擂膜，因此，需要樹脂1〇81}構成之蝕 刻阻檔膜。 其次’如圖6所示，利用氧灰粉拋光法除去光阻材料R及 樹脂 108a、108b。 如圖7所示’利用全面蝕刻法除去蝕刻阻擂膜丨〇3、1 〇5 之露出部分。此時’上面之硬光罩膜107之一部分會被削掉 而剩下更薄之硬光罩膜107,。 在通路孔VH及配線溝CG之内壁薄薄地形成阻障金屬層 109、鍍銅籽晶層，利用電鍍法埋入銅丨丨〇。然後，利用 CMP(Chemical Mechanical Polishing ;化學機械研磨）法除
82823.DOC 200402835 去上面多餘之銅。此時，硬光罩膜1〇7，具有作為在銅之CMP 工序之研磨阻擋層之機能。硬光罩膜1〇7，最後被有別於銅 之情形之條件之CMP工序所除去。 以上，如圖8所示，阻障金屬層1〇9與銅11〇所構成之銅配 線之雙道金屬鑲嵌構造即告完成。 而’為了降低配線延遲，有人提議在層間絕緣膜使用有 機系之低相對介電常數膜。 但’在第二及第三層間絕緣膜1〇4及1〇6使用有機系膜時 ’由於埋入樹脂1 0 8及光阻材料R也為有機系膜，故在剥離 埋入樹脂108及光阻材料R之圖5〜圖6之工序等中，有機系 之弟一及弟二層間絕緣膜1 〇4及1 〇6之通路孔内壁部分會變 質，或被削掉，因此，在圖8之工序無法良好地形成阻障金 屬層109’其結果’埋入銅11〇時，銅會擴散至第二及第 二層間絕緣膜：104及1 〇6 ’或在埋入通路孔VH之銅11 〇中產 生空隙’此等現象會降低裝置之電特性。 又’此層間絕緣膜10 4及1 〇 6之削除量大時，在微影工序 中可能發生造成線寬錯誤、無法確保該配線與其他配線之 距離或該等位置之對準誤差等種種問題。 【發明内容】 本發明之目的在於提供包含可保護已形成之有機系層間 絕緣膜之開口部之工序之半導體裝置之製造方法及半導體 裝置。 本發明之第一觀點之半導體裝置之製造方法係為了達成 前述目的而研發，包含沉積有機系層間絕緣膜之工序、在
82823.DOC 200402835 該有機系層間絕緣膜形成^部之^ 部内露出之前述有機系層間絕緣膜之壁面部甲㈣基化而 改質之工序。 理想之製造方法係進—步包含在甲矽烷基化之前述開口 壁面部之表面形成包含無機系絕緣材料之保護層之工序。 又’理想之製造方㈣進—步包含在甲珍燒基化後，在 形成前述開口部之狀態下形成有機系物質，並至少由開口 部内除去該有機系物質之工序。 另外’理想之製造方法係形成多孔質之有機絕緣膜作為 前述有機系層間絕緣膜。 义本發明之第二觀點之半導體裝置之製造方法係為了達成 則述目的而包含在有機系層間絕緣膜形成開口部之工序乏 半導體裝置之製造方法，且包含沉積含有甲錢基化劑之 有機系層間絕緣膜之工序、在該有機系層間絕緣膜形成開 口邵之工序、及在含有甲矽烷基化劑之前述開口部之内壁 面I表面形成無機系絕緣材料構成之保護層之工序。 依據此等第一及第二觀點之半導體裝置之製造方法，即 使在有機系層間絕緣膜形成開口部後，有其他 ::該:口部而有將其除去之工序之情形，施二 <蝕刻至在被甲矽烷基化改質之開口部内壁部分之蝕 刻時，也不會進行有機系層間絕緣膜之蝕刻。例如，在其 ^工序中，除去甲矽烷基化之光阻材料時，由於甲 夕烷基化之邵分可保護開口部，故形狀不會走樣。 作為有機系層間絕緣膜，使用多孔質有機絕緣膜時，甲
82823.DOC 200402835 矽烷基化劑容易擴散，且由最初開始就使 甲親化劑時，就不需…燒基化心：巴輕3有 工：據本發明之製造方法’僅追加”燒基化這種簡單之 气，.，P可如上所述，將—旦形成於有機系層間絕緣膜之 有機系材料之除去工序中加以保護。因此 =對：電常數低於無機系絕緣材料之有機系層間絕 ί入此2 t精確度維持於較高水準。且在將導電材料 里此開口邵時，可良好地埋入該導電材料，士果 ==緣膜容易導入，與具有無機系層晴膜 =導“置相比’容易實現耗電量較低而高速之半導體 本發明之第三觀點之半導體裝置係為了達成前述目的而 包含配線構造’其係包含重4之2個有機系層間絕緣膜，在 該2個有機系層間絕緣膜中之下層層間絕緣膜開設通路孔 ，在上層層間絕緣膜開設連通於前述通路孔之配線溝，在 該配線溝與前述通路孔埋人導電材料者；且在前述2個有機 系層間絕緣膜中之下層層間絕緣膜之前述通路孔之内壁部 分包含含有甲矽烷基化分子之層、與形成於該含有甲矽烷 基化分子之層之通路孔内壁表面部分，且包含無機系絕= 物質之保護層者。 / 在此半導裝置中，由於在前述下層層間絕緣膜之通路 孔内壁部分形成有含有甲矽烷基化分子之層與保護層，故 其形狀不會走樣。其結果，可良好地埋入導電材料，不會 產生空隙等，且有多數此種配線構造時，可將配線間或配
82823.DOC 200402835 線與通路孔部分之相互距離保持一定。 【實施方式】 【第一實施形態】 圖9係本發明之實施形態之半導體裝置之配線構造之剖 面圖。在此’係列舉在配線層上更進—步形成有通路孔與 配線層構成-體之雙道金屬€嵌構造之配線圖案之情形為 例加以說明。 '' 在，第-層間絕緣膜i中埋入導電材料而形成下層配線層2 。在第-層間絕緣膜1上依次叠層触刻阻擋膜3、第二層間 絕緣膜4、㈣阻擒膜5、第三層間絕緣膜6、硬光罩膜曰7。 在蚀刻阻播膜3與第二層間絕緣膜4形成有通路孔，通路 孔具有孤立之略呈圓形或短溝狀之俯視圖案，對長的 配線層2，被適當地設置於必要之處。 曰 在蚀刻阻擋膜5與第三層間絕緣膜6形成有寬度比通路孔 大圈《配線溝，配線溝係利用通過通路孔上之 所形成。 丁心口衣 =:線溝與通路孔之内壁形成有阻障金屬層9,經由 阻障金屬層9將銅丨 金屬鑲嵌構造。 配、，泉溝與通路孔内，藉以形成雙道 在本實施形態之雙道金屬鑲嵌構造中其 料之有機 而’本實施形態之特徵點特別係在下層之第二層間絕緣
82823.DOC 200402835 膜通路孔側面部分形成甲矽烷基化層或甲矽烷基化劑 擴政層4a、與使甲矽烷基化層之表面起反應所形成之無機 系絶緣材料構成之保護層4b。保護層“材料可列舉使氧與 甲矽烷基化層或甲矽烷基化劑擴散層乜起反應所形成之氧 化石夕為例加以說明。 又，依據後逑之製造方法之例，形成於第三層間絕緣膜6 4通路孔形成時之孔也於其内壁同樣形成甲秒燒基化層或 曱夕:k基化劑擴散層與保護層，但因此等擴散層與保護層 在开/成配線溝時會被除去，故不會顯現於完成之雙道金屬 鑲後構造中。 &置保護層4b足理由將在後述之製造方法加以敘述。 其久，參照圖錢明有關此雙道金屬镶後構造之形成方 法。 圖10〜18係本貫施形態之半導體裝置之製造途中之剖面 圖。 ，形成兀件炙半導體基板（未圖示）上，依照需要形成埋 入第層間絶緣膜1之下層配線層2。此下層配線層2也可利 用即㈣明之雙遒金屬鑲嵌製程加以形成，但在此先在形 成於其上之配線層說明本發明之實施形態。 在第層間絝緣膜1上，利用CVD(chemical Vapor
Dep0sitl0n，化學氣相沉積）法或旋轉塗敷法依次形成蝕刻 P且擋膜3第—層間絕緣膜4、餘刻阻擂膜$、第三層間絕緣 膜6、硬光罩膜7。 作為第一及第—層間絕緣膜4、6，最好使用低相對介電
82823.DOC -11 - 200402835 常數之有機系層間絕緣膜。
作為低相對介電常數之有機系層間絕緣膜，使用含有甲 基之Si〇2膜、聚醯亞胺系向分子膜、對二甲苯樹脂系高分 子膜、Teflon(註冊商標，鐵弗龍）系高分子膜、聚缔丙基醚 系高分子膜、摻雜氟之無定形碳膜中之一種。具體上，作 為含有甲基之Si〇2膜，可使用JSR公司製之「LKD_T4〇〇(商品 名稱）」。作為聚烯丙基醚系高分子材料，例如可使用The D0W （商標名稱）
Chemical公司製之 -¾ Honeywell
Electronic Material公司製之「FLARE(商標名稱）」 触刻阻擒膜3、5及硬光罩膜7之材料使用對層間絕緣膜材 料具有高㈣選擇比之材料。尤其，硬光罩膜7具有作為銅 (CMP(Chemlcal Mechanical p〇lishing ;化學機械研磨）法 之阻擒層之作用’將此觀點也列人考慮而選擇其材料。 例如，作為有機系之低相對介電常數絕緣材料，選擇聚 烯丙基㈣樹脂時，適合於使用氮切作為㈣阻擒膜3 、5及硬光罩膜7之材料。 此疊層模形成之具體例如下： 从首先，作，為飿刻阻擋膜3，利用cVD法形成約5〇麵之_ =作為第二層間絕緣膜4 ,旋轉塗敷相對介電常數a, 6之 =丙基㈣樹脂’利用13(rc、9〇秒之基板加熱，蒸發掉 |谷劑而使最終膜厚成為35Qnm。又，將基板以職加散約 6、,兢入’形成約5〇咖之训膜。作為第三層間絕緣膜 ，奴轉、空敷相對介電常數2.6之聚埽丙基I系樹脂，利用
82823.DOC -12- 200402835 1 3 0 C、9 0秒之基板加叔，笑發撞、、& …、…I摔/令劑而使最終膜厚成為250 nm。又，將基板以3〇〇〇c加鼽 ”、、、、’勺1小時，使第三層間絕緣膜 4固化。最後，作為硬光罩腺7，4丨丨m 、 θ又亢旱腱7，利用CVD法形成約120 rnn 之S i N膜。在本例中，由於締止罢 由於更先罩胺7與蝕刻阻擋膜5使用 相同材料（S iN膜），故將硬井置日堇 、 訂文尤旱厚度設定為：即使扣 除蝕刻阻擋膜厚度，作A丄甬致了丨# + 土
卜4逋路孔形成時之光罩或銅之cMP 時之硬光罩仍具有充分之膜戽乏戶 <腰/子 < 与度。蝕刻阻擋膜5之膜厚 為50 nm，作為硬光罩膜7，σ i古 兀早朕/ ，、要有120ηηι^度即已充分。 噙圖11所tf矛]用极影技術及蝕刻技術在此疊層之膜3 〜7中形成通路孔VH。 通路孔形成之具體例如下： 在硬光罩膜7上形成有機系反射防止膜，於其上塗敷縮酸 系之化學放大型光阻材料。例如，使用Μ準分子雷射曝 光機，將料孔轉印於光阻膜上，經顯影而形成圖案。使 用KrF準分子雷射曝光時，可利用最小間距則麵形成例 如1 80 nm之孔。 ，其後，利用以此光阻膜圖案作為光罩之反應性離子姓刻 (IE)面依’人切換蝕刻氣體，一面連續蝕刻硬光罩膜 7、第三層間絕緣膜6、姓刻阻擋膜5、及第二層間絕緣膜4 。例如，在硬光罩膜7之蝕刻時，可使用CHF3與AΓ與02之 混合氣體，第三層間絕緣膜6之蝕刻時，可使用1^^與^ 之此口氣體，蝕刻阻擋膜5之蝕刻時，可使用c5F8、 、Ar與A之混合氣體，第二層間絕緣膜4之蝕刻時，可使 用簡3與112之混合氣體。雖f視光阻材料及塗敷條件而定
82823.DOC -13- iti ttr W .Η 200402835 ，但在前述直徑及間距之微細孔之蝕刻中，施行在第三層 門、、巴、’彖膜6之蝕刻時，連光阻膜及有機系反射防止膜也需予 以蝕去。在光阻膜被蝕去後之蝕刻中，最上層之硬光罩膜7 具有作為蝕刻光罩之機能。 藉此形成通路孔VH。 在圖12所不之工序中，在第二及第三層間絕緣膜*、6之 露出面形成甲矽烷基化層或甲矽烷基化劑擴散層如。 甲矽:k基化之方法有將有機系層間絕緣膜4、6形成有通 路孔VH之基板暴露於曱矽烷基化劑之蒸氣中之汽相曱矽 釔基化光阻膜處理法、及浸泡在含甲矽烷基化劑之溶液之 方法。 在汽相甲矽烷基化光阻膜處理法中，可使用六甲基二矽 氨烷（HMDS)、二甲基甲矽烷基二甲基胺（DMSDMA)、三甲 基二矽氨烷（TMDS)、三甲基二甲基胺（TMSDMA)、二曱基 氨基三曱基矽烷（TMSDEA)、庚甲基二矽氨烷（HeptaMDS) 、烯丙基二甲基矽烷（ATMS)、六甲基二矽烷（HMD Silane) 、雙[二甲基胺]甲基矽烷（bpma]ms)、雙[二甲基胺]二甲 基石夕燒（B[DMA]DS)、7T甲基環三矽氨規或二氨基 矽氧烷等之甲矽烷基化劑之蒸氣。 又，作為含甲矽烷基化劑之溶液，例如，可使用使上述 中之一種甲珍燒基化劑溶解在二甲苯，再添加2_甲基吡哈 fe酮作為反應催化劑之溶液。 而，有機系層間絕緣膜4、6通常需要利用高溫加熱，使 其不會吸濕，且施以盡可能除去OH基之處理。但由於有耐 82823.DOC -14- 200402835 熱性之問題，無法施行高溫而長時間之處理，故一般而言 ’無法冗全除去OH基。又’形成通路孔VH後之内壁會暴 露於蝕刻後之洗淨液或大氣中，OH基大多會結合於高分子 化合物之末端。在前述甲矽烷基化處理法中，使此〇H基與 甲矽燒基化劑起反應，在孔内壁形成甲矽垸基化層。又， 除了 OH基以外，也有與表面之氧之未結合鏈起反應而 形成甲矽烷基化層之情形。 在此意義上，為了促進甲石夕燒基化，也可在不使性能太 過劣化之程度内，以低於通常之溫度或以短於通常之時間 加熱有機系層間絕緣膜4、6，以便增加殘留之〇h基。 除了如此所形成之甲矽烷基化層外，有時產生由甲矽烷 基化層使甲矽烷基化劑擴散所形成之甲矽烷基化劑之擴散 層、或產生同時混合甲矽燒基化之高分子與擴散之甲矽烷 基化劑之層。此時，圖12之符號4a、6a所示之層係概括地 表不此等之層中之一種，或不同情形之層。 甲石夕垸基化之具體例如下： 在甲矽烷基化處理之處理室内，將基板置於電熱板上， 一面以25〇°C加熱，一面使其暴露於導入處理室内之75 Ton* 足甲矽烷基化劑，例如DMSDMA之蒸氣中120秒鐘。在此 侍件下如圖12所不，在有機系之第二及第三層間絕緣膜4 、64孔露出内壁分別形成厚約3〇nm之甲矽烷基化高分子 與擴散之甲矽烷基化劑之混合層4a、6a。
在使基板暴露於甲矽烷基化劑之蒸氣之方法中，只要使 用相同於利用於提高光卩且材料塗敷前之密接性用之HMDS
82823.DOC -15- 200402835 ^里之處理室即可。因A，可照舊利用以往之塗敷機顯影 機寺裝置構成’或使用再追加_部分單元部之裝置構成， 容易地實現甲石夕燒基化。 又，在使基板浸泡於甲矽烷基化溶液之方法中，可使用 一般使用之整批式或逐片式之藥液處理裝置，因此，可沿 用以往之裝置，容易地實現甲矽烷基化。 在圖13所示之工序中，使甲矽烷基化層或擴散甲矽烷基 化劑之層4a、6a之表面部變化成例如氧化矽，而形成保護 層4b、6b。保護層4b、6b由氧化矽所形成時，只要使基$ 暴露於氧等離子體中即可，可使用通f之乾式灰粉抛光裝 置、乾式蝕刻裝置。使基板暴露於氧等離子體中時，最好 將氧等離子體之能量設定於某種低值而加以處理，以便不 蝕刻到甲矽烷基化層或擴散甲矽烷基化劑之層仏、以。 形成保護層之具體例如下： 作為乾式蝕刻裝置，使用Transfer c〇upled plasma(轉移 耦合等離子體）蝕刻裝置對基板施以氧等離子體處理。此時 之备、件為·使基板在例如〇2氣流量3〇 seem、壓力5m Torr 、上部RF功率20W、下部！^功率5W所產生之氧等離子體 中，以基板溫度一 10 C暴露2 0秒鐘。藉以使氧與甲石夕垸基 化焉刀子或甲碎燒基化劑起反應，而如圖1 3所示，在第二 及第三層間絕緣膜4、6之孔内壁表面分別形成厚約8 nm之 氧化碎層4b、6b。 在圖14所示之工序中，首先，形成有機膜8作為通路孔底 部之4虫刻保護用。 82823.DOC -16- 200402835 作為有機膜8， ，可使用有機系反射防止膜。此時，旋棘沴
於中間之蝕刻阻擋膜5高度即可， ‘孔展部之埋入高度只要低 ’只要以有機系反射防止膜 8薄薄地覆盍其上方之通路孔侧面即可。 接著，形成配線溝用之光阻膜圖案R。 光阻膜形成之具體例如下： 將化學放大型負光阻膜R以約53〇 nm之厚度塗敷在有機 2反射防止膜8上，以KrF準分子雷射曝光機將配線溝之圖 案轉印、顯影，藉以在硬光罩膜7之上方部分形成寬度相同 或比通路孔直徑大一圈之配線溝圖案之光阻膜r。在此， 配線溝圖案之最小寬係相同於通路孔直徑之18〇 nm，其最 小間距為360 nm。 在配線溝之微影工序中，不合線寬規格、位置對準規格 時’將有機系反射防止膜8及光阻膜r剥離後，再度塗敷有 機系反射防止膜及光阻膜。在施行有機系反射防止膜8及光 阻膜R之剝離時，於氧等離子體灰粉拋光後，需利用洗淨 液加以洗淨。 在施行氧等離子體灰粉拋光時，例如，使用下流式灰粉 拋光機，以1·5 Torr氣壓將〇2(流量：17〇〇 sccm)及作為緩衝 氣fa之H2與N2之混合氣體（流量：400 seem)通至處理室内 ’以RF功率1700W、基板溫度200°C處理90秒鐘。此時， 第二及第三層間絕緣膜4、6之孔内壁面受保護層4b、6b所 保護。 在其後之洗淨中，利用一般所使用之RC A洗淨法，例如
82823.DOC -17- 200402835 使用SC-1洗淨液（NH4〇N、H2〇2與H2〇之混合液）及叱-2洗 淨液（NC1、11202與1120之混合液）。 在圖15所示之工序中，以形成之光阻膜尺作為光罩，蝕 刻有機系反射防止膜8。此時，薄薄地覆蓋在由通路孔VH 之内壁中腹至上部之有機系反射防止膜部分會被除去，使 有機系反射防止膜8被分離成為光阻膜R正下方之部分^ 與通路孔底部之部分8b。 在後續之圖16所示之工序中，利用以光阻膜尺作為光罩 之乾式蝕刻，除去露出配線溝圖案内之硬光罩膜7之部分。 硬光罩膜7使用氮化矽時，在此乾式蝕刻中，使用、 Ar與02之混合氣體。 在此狀態下，切換蝕刻氣體而施行形成配線溝用之乾式 I虫刻。 此蝕刻之具體例如下·· 、=先’利用使用C5F8、A续〇2之混合氣體之㈣法，姓 刻第三層間絕緣膜6之孔内壁部分之保護層（氧切層灿 、與:珍垸基化高分子及擴散之甲錢基化劑之混合層^ ^接著’切換成有機系絕緣材料之㈣氣體而施行以光阻 膜R作為光罩之㈣，將配線溝圖案轉印^第三層間絕缘 膜6。由於光阻膜R及有_反射防止膜8讀利用相同於第 二層間絕緣膜6之有機系材料所構成，故雖也受到光阻膜之 膜厚及配線溝深之影響，但通常此等膜R、h可在第三層 間絕緣膜6之㈣時被除去。光阻敵除去後，: 阻播膜5具有作為料請之保制之機能。此㈣狀
82823.DOC -18- 200402835 剖面圖如圖1 7所示。 又，在此第三層間絕緣膜6之名虫刻時光阻膜r未被蚀去之 情形，、或在該钱刻及其前面之保護層6b等之姓刻時，通路 孔形狀愈不走樣，蚀刻終點之控制性愈高之情形時， 就不需要中間之蝕刻阻擋膜5，在圖1〇之工序中，可省略其 形成步驟。又’在圖17所示之钱刻結束時點，只要有微量 之通路孔展邵之有機系反射防止膜部分扑殘留時， 之蚀刻阻擋膜3也可省略。又，相反地，最下層之钱刻㈣ 版3厚度不无分時，可省略將反射防止膜等有機物質埋入通 路孔之工序。 在具有此等I虫刻阻擔膜3、5之圖示例之情形中，必須執 行下列圖18所示之工序。也就是說，必須利用全面姓刻法 除去通路孔底面之蝕刻阻擋膜3部分及配線溝底面. 阻檔膜5部分。 此全面蝕刻法之具體例如下： 此等姓刻阻擒膜3、5由氮切所構成時，施行使用c5f8 CH2F2、Ar與〇2《混合氣體之全面蝕刻法㈤蝕)，在通路 孔内及配線溝内除去此等蝕刻阻擋膜3、5。此時，同樣材 料構成之硬光罩膜7會減少，變成比初期厚度薄之膜丨。 其後，在洗淨基板後’在通路孔及配線溝之内壁形成阻 障金屬層、鍍銅籽晶層，利用電鐘技術將銅整個埋入通路 孔及配線溝。而後，利用CMp技術，除去上面之多餘之銅 。此時，硬光罩膜7,具有作為CPM之終點阻擋層之機能。 其後，若除去硬光罩膜7,，則圖9所示之雙道金屬鑲歲構造
82823.DOC -19- 200402835 之銅配線構造即告完成。 又’即使無硬光罩膜7’，在銅之cpm之終點控制性較高 ，乃至於圖11所示之通路孔之蝕刻及圖丨7所示之配線溝之 蝕刻時光阻膜未被蝕去之情形時，此硬光罩膜7，從最初就 可予以省略。 在本實施形態中，由於將第二及第三層間絕緣膜4、6之 通路孔内壁邵曱矽烷基化而形成保護層4b、6b，故即使第 -及第三層間絕緣膜4、6由低相對介電常數之有機系絕緣 材料所構成時，在光阻膜等有機系材料之剥離工序及其他 有機系絕緣材料之|虫刻日寺，通路孔内壁也不會受到侵蚀， 故具有可維持良好之孔形狀至最後之優點。因此，可妥善 地形成阻障金屬層9,在埋入銅1〇時，銅1〇不會擴散至層間 絕緣膜4、6内，且在通路孔部分不會產生銅⑺之空隙。配 線間或配線肖通路孔部分之相互立巨離保持一定。、结果，可 使使用薇多層配線構造之半導體裝置獲得良好之電特性。 ‘甲石夕垸基彳d由於只要將基板暴露於甲錢基化劑之 蒸氣或溶液中即可，故可照舊使用以往之處理裝置或僅變 更其一部A，不f造成製程上成本大幅增加之要因。又 透過雙金屬鑲歲法之銅配線構造與低相對介電常數之 有機系層間絕緣膜之組合，可容易、低廉地製造高度積： 化耗笔里低且可施行鬲速動作之半導體裝置。 【第二實施形態】 作為第-實施形態之變更例，可由無機系絕緣 形成通路孔之第二層間絕緣膜4。
82823.DOC
-20- 200402835 在圖i〇所示之工库φ^ m > <工序中，利用無機系絕緣 石夕形成通路孔之第二層間絕緣膜，以取代有機/如氧化 構成之第二層間^_ 機系絕緣材料 層間釦緣膜4。此無機系絕緣材料之 緣膜在後面之說明及R々 弟一層間絶 說明及圖式中，以符號40表示。 -面由有機系之蝕刻條件切 面與圖η同樣地施行通路孔VH之；：系：刻條件，-万Η疋形成，利用後續之圖12 圖3所不足工序，施行有機手#間 與保護層之形成。有機系層㈣緣m夕垸基化 圖19係第二實施形態之此保護層形成後之剖面圖。 I二層間絕緣膜40因係無機系，不會被甲石夕燒基化，也 =成保護層。第二層間絕緣膜4〇之材料本身由於屬於 在有機系材料之姓刻時幾乎不會被削掉之無機系材料，故 供形成保護層之必要。另一方面，在有機系之第三層間絕 軸k通路孔内壁與第—實施㈣同樣地，形成有甲石夕燒 基化層或甲錢基化劑之擴散層以與賴層的。 、 人第 a私开》恶同樣地，施行有機物（例如，有機 系反射防止膜）之通路孔埋入工序、配線溝之形成工序，利 用銅整個埋人通路孔與配料而完成該銅配線構造。 圖2〇係配線溝形成後之剖面圖。又，圖21係完成之銅配 線構造之剖面圖。 、在第一 K訑形怨中，雖僅在上層之第三層間絕緣膜6側形 成甲矽k基化層或甲矽烷基化劑之擴散層以與保護層❿， 但此等層在配線溝之蝕刻時會被除去（圖2〇)，不會顯現於 完成後之銅配線構造（圖21)。
82823.DOC -21 - 200402835 但’在本實施形態中，上層之第三」 二層間絕緣膜6側之孔側
離等使孔上部之形狀變形時， 我*啊稱造時，在因光阻膜剥 此現象會直接導致配線之圖 衣走樣，但在本實施形態中，在必要之時點以前第三層間 絕緣膜6之孔内壁都受到保護層讣保護，故可有效避免此種 圖案走樣之問題。 尤其，通路孔部分之圖案走樣之防止可有效抑制最終之 配線間或配線與通路孔間之相互距離之變動，又銅埋入時 之孔隙在直徑小之通路孔部分會造成問題，因此，如本實 她形態所示，即使僅保護下層之第二層間絕緣膜4之通路孔 内壁，也可獲得與第一實施形態同樣之效果。 另一方面，在配線間電容之降低方面，在本實施形態中 ’由於第三層間絕緣膜6係利用低相對介電常數之有機系絕 緣材料所構成，故至少可降低配線間之耦合電容，與使用 典機系層間絕緣膜之情形相比，具有可妥善地製造高速而 低耗電之半導體裝置之優點。 【第三實施形態】 在上述第一及第二實施形態中，有機系層間絕緣膜由多 孔質（porous)的膜所構成時，可較容易地進行甲石夕燒基化劑 之擴散，形成甲矽烷基化層或甲矽烷基化劑之擴散層。 此多孔膜形成之具體例如下： 82823.DOC -22- 200402835 作為圖10所示之第三層間絕緣膜6(及第二層間絕緣膜4) ’使用多孔質型之聚締丙基醚系樹脂。由於空孔較多，在 圖12所示之甲矽烷基化工序中，容易進行甲矽烷基化劑之 擴散’可在孔内壁形成更穩定之甲矽烷基化劑之擴散層、 甲矽烷基化層及氧化矽（保護層）。 夕孔質型之聚締丙基酸系樹脂之層間絕緣膜係將聚晞丙 基酸系高分子、有機低聚合物溶解於溶劑中之液體材料， 旋轉塗敷於基板上，利用13〇tM熱基板9〇秒，以蒸發掉溶 W ’其後’將基板以3 0 〇 °C加熱約1小時，使其固化。施行 固化之加熱時，有機低聚合物會熱分解而產生多數微細之 空孔。 在後續之甲矽烷基化處理中，將基板置於處理室内之電 熱板上，一面以250°C加熱，一面使基板暴露於以5〇 T〇rr 流f流入處理室内之甲矽烷基化劑dmsdMA之蒸氣中90 秒鐘。藉以在有機系層間絕緣膜之孔内壁部形成比第一實 施形態之情形更厚，例如厚約3〇 nm之甲矽烷基化加工分子 與擴散之甲矽烷基化劑之混合層。 其後，與第一實施形態同樣地，利用氧等離子體處理， 形成氧化碎構成之保護層。 【第四實施形態】 在上述第一或第二實施形態中，可使用由最初就添加甲 石夕:k基化劑至整體有機系層間絕、緣膜之絕緣膜。因此，不 需要圖12所示之甲矽烷基化工序。 呂有此甲矽烷基化劑之有機系層間絕緣膜形成之具體例
82823.DOC -23- 200402835 如下： 在形成圖1G所示之第三層間絕緣膜6(及第二層間絕緣膜 辦m積有«絕緣膜之面上，在«丙基I系高 分子爻外，旋轉塗敷甲矽烷基化劑iDMSDMA約⑺質量％ 溶解於溶劑中之液體材料，利用1赃加熱基板⑽秒:以蒸 發掉落劑，其後，將基板以·t加熱約i小時，使其固化 故奋易形成含有甲矽烷基化劑之有機系層間絕緣膜。甲 石夕:^基化劑〈含有率係以不使該有機系絕緣材料之相對介 電常數變得太大之方式加以決定。 此有機系層間絕緣膜由於含有甲矽烷基化劑，或使其一 f5刀甲石夕烷基化’故可賓略甲石夕烷基化處理。其後，與第 一實施形態同樣地，僅使基板暴露於氧等離子體中，即可 容易地在孔内壁形成氧化矽構成之保護層。 又，/在上述第一至第四實施形態中，係以在配線層上進 -步形成雙道金屬鑲歲構造之配線層之情形為例加以圖示 仁也可適用於在基板上形成該雙道金屬鑲嵌構造之配線 層之情形。 又則逑又蝕刻阻擋膜3、5及硬光罩膜7、7,有時可予以 确各彳中間之蝕刻阻擋膜5在使乾式蝕刻之控制更容易 控制4意義上，最好儘可能地設置。 另外’埋人it路孔底面之有機物並不限定於反射防止膜 ’斗^ ^在配線溝形成時之微影工序中，採用使用下 層膜與含Sl之光阻膜，或下層膜、SOG(SPm〇nGlass:自 万疋式玻璃塗膜）與上層光阻膜之多層光阻膜製程時，也可使
82823.DOC 200402835 其下層膜殘留於通路孔底部。即，在下層膜之乾式蝕刻時 也可使其下層膜之—部分殘留於孔底部，以此作為乾式 蝕刻阻擋層。 i工 又在上述4個貫施形態中，係利用在甲矽烷基化工序中 暴路於氧等離子體而形成氧化矽構成之保護層，但此方法 僅係一個例子，例如也可暴露於氮等離子體或氮自由基而 形成氮化珍構成之保護層。 此外，在不脫離本發明之趣旨之範圍内，可施行種種之 變形。 【圖式之簡單說明】 圖1係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ’硬光罩膜形成後之剖面圖。 圖2係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ’通路孔形成後之剖面圖。 圖3係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ’有機系物質埋入後之剖面圖。 圖4係在以往 < 先通路型之雙道金屬鑲嵌構造之形成中 ’具有配線溝圖案之光阻膜形成後之剖面圖。 圖5係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ，配線溝形成後之剖面圖。 圖6係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ’光阻膜及樹脂除去後之剖面圖。 圖7係在以往之先通路型之雙道金屬鑲嵌構造之形成中 ，蝕刻阻擋膜之一邵分除去後之剖面圖。
82823.DOC -25- 200402835 圖8係在以往之先通路型之雙道金屬镶嵌構造之形成中 ’銅之CMP後之剖面圖。 圖9係本發明之f施形態之半導體裝置之配線構造 面圖。 圖10係本發明之第—實施形態之半導體裝置之製造中， 硬光罩膜形成後之剖面圖。 圖11係本發明之第—實施形態之半導體裝置之製造中， 通路孔形成後之剖面圖。 圖12係本發明之第—實施形態之半導體裝置之製造中， 甲矽烷基化後之剖面圖。 圖13係本發明之第―實施形態之半導體裝置之製造中， 保1曼層形成後之剖面圖。 圖14係本發明之實施形態之半導體裝置之製造中， 具有配線溝圖案之光阻膜形成後之剖面圖。 圖15係本發明之第_實施形態之半導體裝置之製造中， 有機系反射防止膜之—部分除去後之剖面圖。 圖16係本發明之第—實施形態之半導體裝置之製造中， 硬光罩膜之一部分形成後之剖面圖。 圖17係本發明之第—實施形態之半導體裝置之製造中， 配線溝形成後之剖面圖。 圖18係本發明之第—實施《之半導體裝置之製造中， 蝕刻阻擋膜之—部分除去後之剖面圖。 圖19係本1明〈第二實施形態之半導體裝置之製造中， 保護層形成後之剖面圖。
82823.DOC -26- 200402835 圖20係本發明之第二實施形態之半導體裝置之製造中 配線溝形成後之剖面圖。 圖2 1係本發明之第二實施形態之半導體裝置之製造中 銅之CMP後之剖面圖。 【圖式代表符號說明】 1 · · ·第一層間絕緣膜 2 · · ·下層配線層 3、5 · · ·蝕刻阻擂膜 4 · · ·第二層間絕緣膜 4a· ··甲矽烷基化層、甲矽烷基化擴散層或混合層 4b ···氧化矽層（保護層） 6 · · ·第三層間絕緣膜 6a· ··甲矽烷基化層、甲矽烷基化擴散層或混合層 6b ···氧化矽層（保護層） 7、 7，· · ·硬光罩膜 8、 8a、8b· ··有機系反射防止膜（有機膜） 9 · · ·阻障金屬層 10 · · ·銅 40 ···第二層間絕緣膜 R · · ·光阻膜 VH · · ·通路孔
82823.DOC -27-

Claims (1)

  1. 200402835 拾、申請專利範園： 1. 一種半導體裝置之製造方法，其係包含： ’’儿積有機系層間絕緣膜之工序、 在該有機系層間絕緣膜形成開口部之工序、及 將在前述開口部内露出之前述有機系層間絕緣膜之壁 面部予以甲矽烷基化而改質之工序者。 2.如申請專利範圍第丨項之半導體裝置之製造方法，其中進 一步包含 在甲矽烷基化之前述開口壁面部之表 系絕緣材料之保護層之工序者 3. 如申請專利範圍第2項之半導體裝置之製造方法，其中 在前述保護層之形成工序中，使因甲錢基化而含有 :矽烷基化分子之前述開口部之内壁面暴露於氧等離子 體而形成保護該開口部之内壁面之氧化矽膜者。 4. 如申請專利範圍第i項之半導體裝置之製造方法， —步包含 ^ ^ ::連甲矽烷基化後，在形成前述開口部之狀態下形 成有機系物質，並至少由前述開 質之工序者。 K闹口#内除去孩有機系物 5. 如申請專利範圍第4項之半導體裝 ::口部係貫通雙軸嵌法之剛程:二 曰間，、.巴緣膜而形成之通路孔，且進—步包含 在形成有該通路孔之狀能下，涂献， " μ 賴綠材料，經曝光 序而在個層間絕緣膜中之上層層間絕緣 82823.DOC 200402835 膜形成連通於前述通路孔之 6.如申請專利範園第5嗔之半導體裝=者,。 一步包含 〈匕方法，其中進 在前述配線溝形成用之 之間，預先形成保嗜&、f π ，在則迷2個層間絕緣膜 ρ “述2個層間絕緣膜中之下思β 綠膜之通路孔之钱刻阻擒膜之工序者下層層間絕 7·如申請專利範園第6项之半導 前述蝕刻阻擋<氣造万法，其中 ^膜係虱化矽膜者。 8·如1請專利範圍第5項之半導體裝置之製进 :述2個層間絕緣膜中，形成有 之’:中 9 ^絕緣膜係包含有 .1清專利範園第8項之半導體裝置之製造方法， 則述有機系絕緣材料係含 " 系高分子膜、對子m聽亞胺 標，鐵弗韻U二\ 膜Tefi〇n(註冊商 分子膜、- 10·如开申=利範園扑頁之半導體裝置之製造方法，其中 者f夕孔質之有機絕緣膜作為前述有機系層間絕緣膜 11 缘裝置之製造方法，其係包含在有機系層間絕 、·彖胰形成開口部之工序者，且包含： 4含有甲矽烷基化劑之有機系層間絕緣膜之工序、 在2有機系層間絕緣膜形成開口部之工序、及 有甲夕k基化劑之前述開口部之内壁面之表面形 82823.DOC 200402835 成包含無機系絕緣材科之保護層之工序者。 12·如申請專利範圍第11項之半導體裝置之製造方法，其中 前述保護膜係包含氧化矽者。 13. 如申請專利範圍第U項之半導體裝置之製造方法，其中 在前述保護層之形成工序中，使含有〒石夕燒基化劑之 前述開口部之内壁面暴露於氧等離子體而形成保護該開 口部之内壁面之氧化石夕膜者。 14. 一種半導體裝置，其係包含配線構造，其係包含重疊之2 個有機系層間絕緣膜，在該2個有貞系層目絕緣膜中之下 層層間絕緣膜開設通路孔，在上層層間絕緣膜開設連通 於則述通路孔芡配線溝，在該配線溝與前述通路孔埋入 導電材料者；且 在前述2個有機系層間絕緣膜中之下層層間絕緣膜之 前述通路孔之内壁部分，具備含有甲矽烷基化分子之層 、與形成於該含有甲矽烷基化分子之層之通路孔内壁表 面部分且包含無機系絕緣物質之保護層者。 15. 如申請專利範圍第丨4項之半導體裝置，其中 前述保護膜係包含氧化矽者。 16. 如申睛專利範圍第14項之半導體裝置，其中 則述開口邵係貫通雙道金屬鑲嵌法之配線製程之2個 層間絕緣膜而形成之通路孔者。 17 ·如申凊專利範圍第14項之半導體裝置，其中 在削述2個層間絕緣膜之間，形成保護前述2個層間絕 象膜中之下層層間絕緣膜之通路孔之独刻阻擋膜者。 82823.DOC 200402835 18 19. 20. .如申請專利範圍第14項之半導體裝置，其 前述蝕刻阻擋膜係氮化矽膜者。 如令請專利範圍第丨4項之半導體裝置，其中 構成前述2個層間絕緣膜之有機系絕緣材料係 基之柳膜、聚驢亞胺系高分予膜、對：甲苯樹 分子膜、Tef1〇n(註冊商標，鐵弗龍）系高分子膜、聚缔: 基醚系高分子膜、摻雜氟之無定形碳膜中之一種者。 如申請專利範圍第14項之半導體裝置，其中 刖述2個有機系層間絕緣膜係包含多孔質之有機絕緣 膜者。 82823.DOC
TW092106339A 2002-03-22 2003-03-21 Process for producing semiconductor device and semiconductor device TWI228792B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002080056A JP2003282698A (ja) 2002-03-22 2002-03-22 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
TW200402835A true TW200402835A (en) 2004-02-16
TWI228792B TWI228792B (en) 2005-03-01

Family

ID=28449084

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106339A TWI228792B (en) 2002-03-22 2003-03-21 Process for producing semiconductor device and semiconductor device

Country Status (6)

Country Link
US (1) US20050079705A1 (zh)
JP (1) JP2003282698A (zh)
KR (1) KR20040093742A (zh)
DE (1) DE10392412T5 (zh)
TW (1) TWI228792B (zh)
WO (1) WO2003081665A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5307963B2 (ja) * 2000-06-23 2013-10-02 ハネウェル・インターナショナル・インコーポレーテッド 誘電フィルム及び材料における疎水性を回復する方法
US7387868B2 (en) * 2002-03-04 2008-06-17 Tokyo Electron Limited Treatment of a dielectric layer using supercritical CO2
US8475666B2 (en) * 2004-09-15 2013-07-02 Honeywell International Inc. Method for making toughening agent materials
KR101036159B1 (ko) * 2003-11-20 2011-05-23 매그나칩 반도체 유한회사 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
JP2005167081A (ja) 2003-12-04 2005-06-23 Renesas Technology Corp 半導体装置およびその製造方法
JP2005294525A (ja) 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
SG141441A1 (en) * 2004-09-15 2008-04-28 Honeywell Int Inc Treating agent materials
CN101048857B (zh) * 2004-10-27 2010-10-13 国际商业机器公司 用作金属间电介质的低k和超低k有机硅酸盐膜的疏水性的恢复
JP5247999B2 (ja) * 2005-09-29 2013-07-24 東京エレクトロン株式会社 基板処理方法およびコンピュータ読取可能な記憶媒体
US7528069B2 (en) * 2005-11-07 2009-05-05 Freescale Semiconductor, Inc. Fine pitch interconnect and method of making
US20070202689A1 (en) * 2006-02-27 2007-08-30 Samsung Electronics Co., Ltd. Methods of forming copper vias with argon sputtering etching in dual damascene processes
JP4797821B2 (ja) * 2006-06-15 2011-10-19 ソニー株式会社 半導体装置の製造方法
JP5138291B2 (ja) * 2006-07-05 2013-02-06 東京エレクトロン株式会社 アモルファスカーボン膜の後処理方法およびそれを用いた半導体装置の製造方法
US8377818B2 (en) 2006-07-05 2013-02-19 Tokyo Electron Limited Aftertreatment method for amorphous carbon film
KR100822581B1 (ko) * 2006-09-08 2008-04-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
JP4999419B2 (ja) 2006-10-12 2012-08-15 東京エレクトロン株式会社 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
KR100829603B1 (ko) * 2006-11-23 2008-05-14 삼성전자주식회사 에어 갭을 갖는 반도체 소자의 제조 방법
US7906426B2 (en) * 2007-04-23 2011-03-15 Globalfoundries Singapore Pte. Ltd. Method of controlled low-k via etch for Cu interconnections
US8481423B2 (en) * 2007-09-19 2013-07-09 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics
US8772933B2 (en) 2007-12-12 2014-07-08 International Business Machines Corporation Interconnect structure and method of making same
US8361152B2 (en) * 2008-06-06 2013-01-29 Providence Medical Technology, Inc. Facet joint implants and delivery tools
US20100285667A1 (en) * 2009-05-06 2010-11-11 International Business Machines Corporation Method to preserve the critical dimension (cd) of an interconnect structure
JP5662081B2 (ja) * 2010-08-20 2015-01-28 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR101266620B1 (ko) 2010-08-20 2013-05-22 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리방법 및 기판처리장치
JP2012222329A (ja) * 2011-04-14 2012-11-12 Tokyo Electron Ltd 液処理方法及び液処理装置
US9171793B2 (en) 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
JP5674851B2 (ja) * 2013-04-09 2015-02-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6206096B2 (ja) 2013-10-31 2017-10-04 富士通株式会社 半導体装置の製造方法
JP6237429B2 (ja) * 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6118309B2 (ja) * 2014-12-22 2017-04-19 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
KR102460463B1 (ko) * 2015-06-22 2022-10-31 인텔 코포레이션 BEOL(Back End of Line) 인터커넥트를 위한 상향식 가교 결합을 사용하는 유전체에 의한 이미지 톤 반전
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
US4394211A (en) * 1982-09-08 1983-07-19 Fujitsu Limited Method of manufacturing a semiconductor device having a layer of polymide resin
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5326090A (en) * 1992-05-19 1994-07-05 Hewlett-Packard Company Printer sheet feeder having a retractable sheet stack support
JPH07321091A (ja) * 1994-05-19 1995-12-08 Sanyo Electric Co Ltd エッチング方法及び配線形成方法
JPH08335634A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置の製造方法
JPH1050632A (ja) * 1996-07-30 1998-02-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH10209273A (ja) * 1997-01-16 1998-08-07 Fujitsu Ltd 半導体装置の製造方法
US6037249A (en) * 1997-12-31 2000-03-14 Intel Corporation Method for forming air gaps for advanced interconnect systems
JP3585384B2 (ja) * 1998-12-22 2004-11-04 松下電器産業株式会社 半導体装置の製造方法
JP3084367B1 (ja) * 1999-03-17 2000-09-04 キヤノン販売株式会社 層間絶縁膜の形成方法及び半導体装置
US6348407B1 (en) * 2001-03-15 2002-02-19 Chartered Semiconductor Manufacturing Inc. Method to improve adhesion of organic dielectrics in dual damascene interconnects

Also Published As

Publication number Publication date
WO2003081665A1 (fr) 2003-10-02
TWI228792B (en) 2005-03-01
JP2003282698A (ja) 2003-10-03
US20050079705A1 (en) 2005-04-14
KR20040093742A (ko) 2004-11-08
DE10392412T5 (de) 2005-06-30

Similar Documents

Publication Publication Date Title
TW200402835A (en) Process for producing semiconductor device and semiconductor device
US8461678B2 (en) Structure with self aligned resist layer on an interconnect surface and method of making same
US7364836B2 (en) Dual damascene process
JP5290204B2 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
US7432191B1 (en) Method of forming a dual damascene structure utilizing a developable anti-reflective coating
JP2000068267A (ja) 半導体デバイス、半導体基板上にパタ―ン化された導電性層を作成する方法、半導体製造におけるウェハ―基板の処理方法及び処理された製品
CN102478763A (zh) 光刻方法
CN100499038C (zh) 接触孔的制造方法
US7767386B2 (en) Method of patterning an organic planarization layer
KR20020013771A (ko) 유기규산염층의 증착 방법
CN100561706C (zh) 双镶嵌结构的形成方法
US7932017B2 (en) Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer
US20080076075A1 (en) Method for double patterning a thin film
JP2008078649A (ja) 部分エッチングによる反射防止コーティングのパターニング法
JP4002704B2 (ja) 半導体装置の製造方法
KR20030054175A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
US20040063308A1 (en) Method for forming openings in low-k dielectric layers
US7811747B2 (en) Method of patterning an anti-reflective coating by partial developing
JP2001345380A (ja) 半導体装置の製造方法および半導体装置
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
JP2003133412A (ja) 銅に対する誘電体層の接着改良方法
JP3986927B2 (ja) 半導体装置の製造方法
TWI247379B (en) Manufacturing method of double damascene structure
KR20010047961A (ko) 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법
KR100571418B1 (ko) 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees