TW200400864A - Solder - Google Patents

Solder Download PDF

Info

Publication number
TW200400864A
TW200400864A TW092104874A TW92104874A TW200400864A TW 200400864 A TW200400864 A TW 200400864A TW 092104874 A TW092104874 A TW 092104874A TW 92104874 A TW92104874 A TW 92104874A TW 200400864 A TW200400864 A TW 200400864A
Authority
TW
Taiwan
Prior art keywords
solder
ball
layer
balls
patent application
Prior art date
Application number
TW092104874A
Other languages
English (en)
Other versions
TWI230105B (en
Inventor
Tasao Soga
Hanae Hata
Tetsuya Nakatsuka
Mikio Negishi
Hirokazu Nakajima
Endoh Tsuneo
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW200400864A publication Critical patent/TW200400864A/zh
Application granted granted Critical
Publication of TWI230105B publication Critical patent/TWI230105B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12181—Composite powder [e.g., coated, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12722—Next to Group VIII metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/1275—Next to Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Powder Metallurgy (AREA)
  • Wire Bonding (AREA)

Description

五、發明說明（i) 發明背景 [發明所屬之技術領域] 1.發明領域 7^决口叶竹、蜂 術’且更特別地關於一種用於空氣中;接：:料): ….…、工礼τ坪得之焊料 於 技 於空氣^用無料接材料之輝接技術。本發明亦關 —種使用溫度階層方關 衛，m 咖吻）進行缂接之 '、有效地將組件鑲歲於電子裝置。 10 15 20 [先前技術] 2.相關技藝說明 於使肖Sn’Pb基底焊料進行烊接過程，溫 結合法已受到採用。於此-結合技術中，首先於溫度； 於330 C與35〇c間使用供高溫焊接用之焊料（例如富外 之Pb-5質量％Sn焊料（溶點：31431〇。〇或質量 焊料⑽點：3Q2_275t))焊接部件，之後使用供低 /皿焊接用之焊料（例如Sn_37pb共炫合金（183。〇)進行另 外的焊接，而不熔化已焊接部分。（以下將省略，，質量 °/。之代號且僅列出數字）。此溫度階層結合法係應用於 其中晶片經晶元結合（die_bGnded)之半導體製程以及使 用倒裝曰曰片（fhp chip)結合之半導體製程等等。舉例來 說，溫度階層結合法對於形成BGA、csp、WL CSP(晶 圓曰級CSP)、多晶片組件（縮寫為mCM)及類拟物是必 要的。也就是說’於半導體製程f，提供可進行半導體 裝置内α/5部件結合之焊接及半導體本身結合至基板之另 25 200400864 A7 B7
五、發明說明（2) 一焊接之溫度階層結合法變得重要。 就另一方面而論，關於一些產品，有些例子為當 考量部件之熱阻界限時，於溫度不超過29〇t之結合是 必要的。至於習用Sn-Pb基底焊料中具有組成落於符合 此需求之尚溫焊接組成範圍内之焊料，可考慮1 5 Sn 焊料（液態溫度：285t)及具類似組成之焊料。然而， 當Sn含量變為超過此水平時，低溫共熔混合物 /儿澱出來。再者，當Sn含量變為低於此水平時，液楚 狐度上升因此，於溫度不超過2901：之結合變得麗 難基於此理由，甚至當用以結合至印刷電路板之二 次回焊焊料（s_dai_ysQid⑺為共料如例 底T料時，欲避免高溫焊料結合物再熔化之問題變得不 可尨。當無錯厚料用於二次回焊時，係於落於2扣^ 範圍内之,皿度下進行結合。此溫度較供使用共炼的 如-Pb基底焊料進行結合所需溫度約高nc。因 此於/Jtt度不超過290°C下使用無鉛溶膠變得更困難。 更。特別地，目月肖未有允許在焊接溫度範圍為饥 至35〇°C或在溫度水平為29{Γ(：進行溫 Ί 扭力)L ΙΑ » « σ /m黑鉛焊接材料。 ㈣：：將詳細說明此情形。基於環境議題，目前無 逐㈣於許多制中。關於心烊接部件於印 板之無料料，共料Sn_Ag•基底料、共溶 g~cu•基底焊料及共料Sn Cu基底焊料正成為 二：，表面鑲嵌溫度通常係於⑽至赠之範 …、而，尚沒有可合併供表面鑲“之共熔無紹焊 -4- 200400864 A7 B7 五、發明說明 5 10 15 經濟部智慧財產局員工消費合作社印製 20 25 料使用之溫度階層法高溫側用無鉛悍料。可考慮s 5Sb焊料口你加以作為具有組成最可能成為“溫^ 焊料候選者之焊料。然而’當考量 里W踔爐（refl〇w furance)中基板上之溫度不規則性或類似情形時、 存在可不熔化Sn-5Sb焊料而進行焊接之具高可靠 溫側焊料。就另一方面而論，雖然Au-20Sn垾料^ 點：280。〇已知為高溫焊料，但是由於其為硬質材料且 成本高之緣故，因此其用途受到限制。特別地於焊接 以晶片於具有膨脹係數與Si晶片大不同之材料過程 中，或於輝#大尺彳Si a曰曰片過#呈令，無法使用此焊 料’因為其是堅硬的且可能使Si晶片斷裂。 [發明内容] 說明概述 …蓉於上述情形’ &中所需者為可滿足使用無錯焊 料需求且容許在溫度不超過29〇〇c使用高溫侧焊料社人 之技術’其中此等焊料於組件鑲嵌過程（初步回焊）及: 續結合過程（其中係使用sn_3Ag_05CU焊料 ： 221。〇將組件之端子經表面鑲後於印刷電路板或類似物 之：卜部連接端子）（二次回焊）未超過部件之熱阻。舉例 來试，已發展出-種鑲嵌晶片部件及半導體晶片之供可 f帶式產品用組件（以高頻率組件為例）。於此組件中， 日曰片部件及半導體晶片係使用高温焊料結合於組件基 板且使用蓋子或藉樹腊模塑將丨包踢是必要的。鑒於 其熱阻，此等晶片部件必須在溫度最大不超㉟㈣ -5- 200400864 A7 五、發明說明（4) 5 10 15 經濟部智慧財產局員工消費合作社印製 20 25 _ ^❿於使冑溫側焊料進行結合· π 度係基於晶片部件之埶阳品、土 ^ y π而之/皿 限制於290。「水定，故此—溫度並非總是 Γ-”= 用叫°，焊料進行此組件 卜時’焊接溫度達到約24()t。因此 至8_谭料（於所有.基底谭料中具有最高溶點者甚） 且焊料溶點進—步當晶片電 含) 及其中含類似物時降低之事實，由於二次回焊之緣故， 不可能避免組件中晶片部件已焊接部分重新熔化。因 此’需要提供—種不產生此類問題之系統或方法（甚至 當焊料重新炼化時亦同）。 為了解決此類問題，習用的實施方式為在溫度最 大〇 C下使用Pb-基底悍料將晶片以晶元結合於组件 基板、，俾進行W部件之回焊H著，將軟質㈣ 凝膠塗佈於導線 日曰片，以銘製蓋子或類似物覆蓋 組件基板之上表面，並且使用共炫的Sn_pb焊料進行二 次回焊卫作。由於此構成，於二次回焊過程中，甚至當 Μ組件接合點之焊㈣化時未施加應力因此晶片沒 有移動且沒有產生高頻率特性之問題 '然而，使用無鉛 基底焊料it行二次回焊成為必要，同時發展—種樹月旨包 膠類型組件以降低成本變得不可或缺。為了突破此—狀 況’必須解決以下問題。 1) 在《L度最大不超過29〇。(：進行空氣中回焊必須是 可能的（確保晶片部件抗熱溫度：29〇。〇。 2) 於二次回焊過程（最大260。〇必須不出現熔化情 形，或甚至倘若熔化情形出現時，晶片必須不動（因為
At ?巨 ^ A 4 *m - 2UU4UU864 A7 五、發明說明 5 10 15 經濟部智慧財產局員工消費合作社印數 20 25 倘若晶片移動將影響到高頻特性）。 3)甚至當組件内部焊 —4 由於晶片部件之焊、-二過二炼化時， 生。 脹化成之紐路現象必須不發 當檢視RF(無線電頻率） 的問題敘述如下。 千之孑估、，..果蚪所發現 於RF組件中，晶片部件 Pb-基底焊料而…一如件及組件基板係使用習知 線為2d ” 雖然化基底焊料具固態 ，但Sn_Pb基底焊料鍍層塗佈於晶片部件之 連接端子，因而形成低溫Sn_pb基底共溶合金，使得 再熔化現象出現。藉由使用具不同彈性模量之各 ㈣之操作所包膠之組件’可研究關於組件之短路發 率（由於二次鑲嵌回焊後造成焊料流出之緣故）。 圖Wa)係為顯示組件中晶片部件於二次鎮寂回 期間焊料流動原理之流出物說明圖。® 12(b)為晶片 件之焊料流動實例透視圖。 由於焊料流出造成短路之機制說明如下。於組，， 内之焊料令產生的熔化及膨脹M力造成沿著晶片部件與 樹脂間界面或沿著樹脂與組件基板間界面之剝落物。 此，焊料瞬間流入已剝落的界面中，以致於經表面鑲 之部件兩端之端子彼此連接，因而造成短路現象。 由於以上研究之結果，當可明白，由於烊料流 造成之短路發生數與樹脂之彈性模量成正比◎亦可 白 $用的面彈性极氧樹脂是不適當的，且關於軟質 酮樹脂，當其在18(TC(Sn-Pb共熔合金之熔點）具低彈 生 訂 焊 件 因 出 矽 200400864 A7 _____ B7 五、發明說明（6 ) " - 性模量時’短路現象不發生。 然而，低彈性樹脂於實際使用過程代表矽酮樹 脂，因此於分開基板之製程中，由於樹脂性質之緣故， 樹月曰之某些。[5分無法完全地分開，且可能有保留在原處 障形在此N形中，使用雷射光束或類似物斷開殘留 部分之方法再度變得重要。就另一方面而論，當使用通 用的裱氧樹脂時，雖然短路出現（由於其高硬度之緣故） 且不適當，但機械分離是可能的。然而，鑒於目前之樹 脂性質，使樹脂軟化達到短路現象在18〇t不發生之程 10度是不容易的。倘若可能進行樹脂包膠作用（可用以機 械防護且可同時防止焊料流出），則以般體或蓋子覆蓋 是不必要的’因而可降低成本。 經濟部智慧財產局員工消費合作社印製 再者，關於使用無鉛焊接材料進行焊接以製造電 1子襞置（含RF組件）’尤其是關於在空氣中在高溫（焊接 15溫度：約24〇ec至30〇。〇進行焊接，本發明之發明人已 進行廣泛的試驗及類似處理，並且得到以下發現。意 即，與於惰性氣體（例如氮氣氛圍）中進行之焊接，於空 氣中之焊接過程產生高溫側無鉛焊接材料之氧化反應，
此w成焊接過程嚴重的問題，例如焊料潤濕性及焊料結 〇可#度降低。再者，由於微細金屬顆粒快速地擴散於 焊料中，因此加速形成化合物之製程，使溶點提升。因 此，無法順暢地進行焊料形變作用（由於氣體釋放而造 成）’因而焊料含有許多空隙（v〇id)。此現象不限於RF 組件之焊接。 25 因此’本發明之目的係提供一種全新的焊料膏、 -8-
、發明說明（7) 10 15 經濟部智慧財產局員工消費合作、社印製 2〇 25 種b接方法及一種瘦捏垃拉人 明 種左焊接接合之結構。特別地，本發 =目的係提供當考量空氣中之無鉛焊接而發展出之— 料膏、-種焊接方法及—種經焊接接合之結構。 本發-目的係提供—種使料於高溫 強度之溫度階層結合法。特別地，本發明之目的俾 ^供-種可降低空隙缺陷且可維持高溫側結合部分之結 :可罪度之溫度階層結合法（甚至#使用無錯材料於空 乳中焊接時亦同）。 、 本發明之又—目的係提供—種藉溫度階層結合法 ’得之電子裝置’其中溫度階層結合法使用可於高溫維 持結合強度之焊料進行。特別地，本發明之目的係提供 -種可維持高溫侧結合部分結合可靠度之電子裝置(甚 至虽使用無鉛材料於空氣申進行焊接時亦同）。 以下摘述揭示於本申請書中用以達成以上目的之 本發明具代表性的必要特徵。 本發明關於-種燁料，其包含Sn•基底焊球及具有 炫點高於該Sn-基底焊球炫點之金屬球，且每—金屬 表面係覆蓋一 Ni層，且該Ni層係覆蓋—Au層。 ^於上述之焊料中，金屬球之直徑為5微米至4〇 1。由於藉塗佈Ni層及Au層於金屬球防止Cu流出 烊料中是可能的，因此，不用說亦可使用具直徑等於 小於5微米之微細金屬球。 再者’本發明亦關於一種含Cu球及Sn球之τ 料’其中Νι層係形成於每一 ClI球上，且Au層係形成 於Νι層上’並且於溫度等於或大於sn熔點下，焊料 -9- 球 微至 或 焊 訂
« ^XTC\ , 200400864 A7 B7 五、發明說明（〇 10 15 經濟部智慧財產局員工消費合作社印黎 2〇 25 自部分Cu球與Sn球形成含Cu6Sn5之化合物。Cu球 係藉此一含Cu6Sn5之化合物而結合在一起。 再者’於初級基板（具有鑲嵌其上之電子部件）镶嵌 於二級基板（例如印刷電路板及主機板）上之電子穿置 中’電子部件與初級基板之結合係藉回焊含有Cu球及 Sn焊球之焊料膏而進行，且一級基板與二級基板之結 合係藉回焊Sn-(2.0-3.5)Ag-(0.5-1.0)Cu焊料而進行。 舉例來說’關於溫度階層結合法，甚至當高溫側 上部分已結合之焊料熔化時，假若焊料之其他部分沒有 熔化，則焊料可確保充足的強度以禁得起於接續焊接期 間進行之製程。 金屬間化合物之熔點是高的。由於以金屬間化合 物結合之部分可提供充足的結合強度（甚至在3〇〇它亦 同），因此金屬間化合物可用於高溫侧之溫度階層結 合。因此，本發明係使用為Cu(或Ag、Au ' Ai或塑料） 球或表面鍍Sn或類似物之此等球與Sn•基底焊球之混 口物之焊料膏進行結合’其中兩者係以體積比分別約 50%混合於焊料膏t。因此，於Cu球彼此接觸或彼此 緊鄰排列處之區域中，發生了與周圍熔化的％之反 應，且形成Cu6Sn5金屬間化合物（由於Cu與如間之 擴散作用）’使得高溫下確保Cu球間充足的結合強度成 為可能。由於此化合物具高炼點且在焊接溫度25〇。€下 可確保充足的強度（僅Sn炫化），因此在使組件鑲嵌於 印刷電路板上所進行之二次回焊期間沒有已結合部分之 剝落物出現。因此，組件已坪接之部分係由具有兩功能 裝 訂 -10- 200400864 A7 五、發明說明（9) 經濟部智慧財產局員工消費合作社印製 之複合材料製得，意即第— 力斯•為藉彈性結合力（由古 嫁點化合物結合過程所弓1起）確保二次回焊期間之^ 強度，且第一功能為错軟質％於溫度循環期間 性確保使用壽命。因此，已焊 橈 伐〇1刀在间溫下可適用於 5 溫度階層結合。 再者’亦可能使用具有所欲炫點之硬質及高剛性 焊料，例如Au-2〇Sn焊料、Au_(5〇_55)Sn焊料（炼點 309-370。〇及 Au-12Ge(熔點.wr、 ’’ 以‘黏.356 C)。於此例中，藉使 用粒狀Cu A Sn顆粒且散佈及混合軟質與彈性橡膠顆 10粒’或藉散佈及混合具Sn、In或類似物之軟質低熔點 焊料於上述硬質及高舰焊料巾，可確保充足的結合強 度（甚至當溫度不超過以上硬質及高剛性燁料之固態溫 度時亦同）且減輕由於受到軟質Sn、In或橡膠（存在於 金屬顆粒間）之形變作用所造成的現象是可能的，因此 預期此一新的有利效果可抵銷焊料之缺點。 接著，將進一步說明應用於經樹脂包膠之RF組件 結構之解決方法。 防止焊接造成短路之對策包含（1)一種於二次鑲嵌 回；過程組件内之焊料不溶化之結構，及（2)一種甚至 當組件内之焊料炫化時，藉降低焊料之熔化及膨脹壓力 可防止於部件與樹脂間界面處及於樹脂與組件基板間界 面處之剝落物之結構。然而，根據此等措施進行所欲樹 脂之設計是不容易的。 就另一方面而論，亦可考慮一種使用凝膠態等 低硬度樹脂以減輕熔化的内部焊料之熔化及膨脹壓力之 15 20 25 11- 'ift/r»xTc\A/ "Λ〇<V7 五 、發明說明 (10) 結構。然而，由於結構具低防護力（機械強度）之緣故， 以殼體或蓋子覆蓋焊料是必要的。由於此措施提高成本 之緣故’故無法採用此措施。 之體積膨脹率為 3.6%[Science and Engineering of Metalllc Materials(金屬材料之科學及工程）;Masu〇 10 15 20 圖13(將於稍後說明）顯示熔化的焊料流動於一殼 體（其中於樹脂包膠結構中使用習用焊料）與另一殼體 (/、中使用本發明之焊料）間之現象比較。Pb_基底焊料 K/Wam〇ri，第14442頁]。根據本發明之結合結構，於二 -人回後鑲嵌期間，僅Sn於溫度約24〇(>c下熔化。因 鑒於Cu球與Sn球間體積比為約50%比50%之事 實、，本發明焊料緊接於熔化後之體積膨脹率為1.4%， 其為Pb-基底焊料體積膨脹率之约1/2 5倍大。就另一 方面而論’關於再溶化狀態，當焊料重新熔化時，習用 焊料立即地膨脹3·6%。因此，當f用焊料由硬質樹脂 ，得時’由於此樹脂無法變形，壓力提高，因而溶化的 焊料流入晶片部件與樹脂間形成之界面。基於此一理 ^ ’軟質樹脂於習用焊料中是必要的。就另—方面而 論’根據本發明之焊料，自B 1顯示之晶片斷面模型 (賴後說明）當可明白’ Cu顆粒主要經由Cu6Sn5化合物 而結合在一起，，甚至當Cu顆粒間之間隙中之Sn 熔化時，Cu顆粒不會移動（因為結合在一起之緣故p 因此’由樹脂所產生㈣力與結合的Cu顆粒之排 相抵鎖’因而屬力無法容易地施於炼化的Sn。再 者由於已結合部分之體積膨脹率低（即為習用焊料之 -12- 25 200400864 A7 B7 五、發明說明（Η 10 15 經濟部智慧財產局員工消費合作社印製 20 1/2.5倍大），預期由於其兩者之增效效果，Sn流入晶 片部件界面之可能性是低的。因此，藉著於組件中採用 本發明之結合結構，提供低成本RF組件（其可以稍軟 化之環氧樹脂包膠且同時可容易切割）是可能的。 圖式簡單說明 圖1 (a)至圖1 (C)係為顯示結合用焊料膏之材料及 組成之模型斷面圖。 圖2(a)顯示適用於本發明一實例之模型斷面圖， 且圖2(b)及圖2(c)分別為焊料膏供應方法及結合條件之 模型圖。 圖3(a)及圖3(b)為本發明適用於表面餘刻圖案之 例子之斷面圖。 圖4為本發明適用於容易合金化之鍍層之例子於 結合前之斷面圖。 圖5(a)至圖5(c)為組件鑲嵌於印刷電路板上之模 型斷面圖。 圖6為塑料封裴體之模型斷面圖。 圖7(a)至圖7(c)為鑲嵌RF組件之模型斷面圖。 圖8(a)及圖8(b)為RF組件鑲嵌之方法流程圖。 圖9(a)至圖9(d)為rF组件製程順序之模型斷面 ISJ 撞| 〇 圖 裝 訂 25 圖10為RF組件於鑲嵌基板上之鑲嵌狀態的透視 圖11為組裝RF組件過程之樹脂印刷法的透視 -13- 200400864 A7
五、發明說明 圖。
圖12(a)及圖12(b)分別為R 局RF組件比較例中焊料流 動原理之斷面圖及透梘圖。 圖13係為顯示RF組件於仏/ 件於比較例與根據本發明實 5 例間之現象比較圖。 圖14⑷至圖14⑷係為高輸出樹脂封裝體之俯視 圖及該封裝體之斷面圖。 圖15為高輸出樹脂封裝之方法流程圖。 圖16⑷至圖16⑷為藉結合複合球得到之CSP接 10 合點之模型斷面圖。 圖17(a)至圖17(c)為使用
尤用球凸塊之BGA/CSP 模型斷面圖。 圖18⑷至目18⑷為使用具變形結構之SCu凸塊 之BGA/CSP模型斷面圖。 15 圖19顯示Sn/CU比與適當的結合範圍間之關係。 圖20⑷及圖歸)係為顯示結合用烊料膏之 及組成之模型斷面圖。 經濟部智慧財產局員工消费合作社印製 圖21⑷及圖21(b)係為顯示在氮氣氛圍及在空氣 中進行焊料回焊操作中之焊料外觀圖。 20 [實施方式] 較佳具體例說明 以下將說明本發明之具體例。 (具體例1) 25 -14- 圖1(a)至圖1(0顯示根據本發明結合結構之概
200400864 A7 五、發明說明（13 念。本圖亦顯示烊接前之情況及焊接後之另 _顯示-使料料膏之實例，其中具粒度為約，3〇微 米之Cu球1(或Ag、Au、化如合金或類似 物）及具粒度為約30微米之Sn_基底焊球2(炫點 °C)係經由助熔劑4少量地適产八 v里地適度刀散。當此焊料膏於溫 10 度不少於25(TC回焊時，Sn•基底焊球2溶化，溶化的 Sn 3散開’使得熔化的Sn 3潤濕Cu球i且變為相當 均句地存在於^球1間。之後，Cu球1與炫化的J1 3彼此反應，使得（^球丨係於“與如之化合物（主要 為Cu6Sn5)辅助下彼此連接。以球1及如_基底焊球2 之粒度不限於上述數值。 15 經濟部智慧財產局員工消费合作社印製 25 由於Cu6Sn5化合物可藉設定儘可能高的回焊溫度 而於短時間内形成，因此形成該化合物之老化方法變得 不必要。當Cu6Sn5化合物之形成不足時，藉由在部件 熱阻之溫度It圍進行短時間老化作用以確保cu球1間 之結合強度是必要的。由於Cu6Sn5化合物之炼點高達 630°C且Cu6Sn5化合物之機械性質不弱，因此沒有強 度方面之問題。倘若老化作用係於高溫下進行一段長時 間’則Cu3Sn化合物開始成長於cu側。關於cU3Sn之 20機械性質’可認為其通常被視為是硬且脆的。然而，甚 至當Cu3Sn形成於焊料内（圍繞每一 cu球）時，就其對 於使用壽命（於溫度循環測試等中測得）沒有影響這—點 來說是沒有問題的。於以短時間在高溫下充分地形成 Cu3 Sn之试驗中’沒有強度方面之問題。可認為這是因 為在Cu3Sn對於此類情形（其中Cu3Sn係長久地沿著至 -15- T+7 I 谁，A /1 « 200400864 A7 B7 五、發明說明（14) 今已經歷之結合界面形成）與另一類情形（其中Cu3 Sn係 如本實例沿著每一顆粒而形成）間之斷裂性影響有差異 性之緣故。在此一例子中，亦可認為存在於化合物附近 之軟質Sn 3的補充效果亦是大的。 5 由於如上所述，Cu球1係經由化合物（Cu6Sn5)而 彼此結合，不僅接合點（Cu6Sn5)且Cu球i皆不熔化， 因而甚至當組件於結合後通過回焊爐（於約24〇。〇時確 保結合強度變為可能。於考量Cu球丨中之結合可靠度 時，較佳地，化合物（Cu6Sn5)係以約數微米之厚度形 1〇成。然而，藉該化合物使所有緊鄰的Cu顆粒結合在一 起是不可能的。取而代之，鑒於可能性，較佳能具有藉 該化合物產生之Cu球i連接點不存在之區域因為此 提供焊料形變之自由度。 圖1(b)顯示另一實例，其中以上Cu球丨係鍍上 15 Sn或類似物（厚度：約0至不超過〇·1微米厚）。當Sn 量不足時（由於薄Sn鍍層之緣故），不足的Sn量係受到 具有與焊球2相同的球徑之Sn球補償。％鑛層使得溶 化的Sn 3容易地沿著Cu球！散開且潤濕cu球！成為 經濟部智慧財產局員工消費合作杜印製 可能，使得。球】間之間隙更均句。再者，此亦產生 2〇對於消除空隙之極有利的效果。焊料鑛層之氧化薄膜於 回焊期間破裂’且Cu球j係於表面張力作用下彼此吸 =且彼此接近而形成Cu6Sn5化合物。再者，藉添加 里（1-2%)之Bi等至Sn，可改良焊料之流動性藉以 25二焊 =合：端子上之·'性。然而，藉添加大量 1疋無法令人滿意的，因為焊料變 -16- 200400864 A7
10 15 經濟部智慧財產局員Η消費合作社印製 20 25 , 1(a)及圖〗（b)中顯示之焊料（焊接材料、焊料膏） 當錢氣氛圍中進行焊接時特別有效。再者，甚至當在 空乳中進行焊接時’假若溫度等於或小於240°C，則亦 有j這疋因為Cu球1及Sn-基底焊球2及助熔劑4 之氧化現象在溫度等於或小& t時不是很活潑。 Sn-基底焊料代表含有Sn，4) Ag_(〇_2)Cu混合於北、 :、Nl及類似物中之組合物。特別地，就助熔劑而 °甚至*進行清潔步驟時，仍然留下有關殘餘物之問 題因而通吊使用弱松香助熔劑。助熔劑4氧化反應對 結合可靠度發生作用之影響不太大。 然而，&在空氣中且在溫度超過240。(：進行焊接時 (雲於電子件之熱阻’較佳在溫度落於24代至3〇〇。匚 範圍内進饤焊接），據發現由於Cu球1、Sn-基底焊球2 /、助熔劑4之氧化反應或類似反應之緣故，結合可靠度 降低了。舉例來說，於使用_丨⑷及圖丨⑻之焊料膏 (焊接材料）在溫度29〇ΐ之空氣中進行焊接之試驗中， 2於氧化反應之緣故，焊接部分曝露出來，因而降低結 口可靠度。圖21(a)及圖21(b)顯示試驗結果，其中圖 21 (a)顯不在空氣中結合於耐熱基板之1 〇〇5晶片部件外 觀。於空氣中得到之此—結合結構中，焊料表面經氧化 且曝路出來。再者，結合結構顯示出不良的潤濕性。在 此，藉考量半導體裝置（半導體晶片）之熱阻或鑲嵌於印 刷電路板上之電子元件而設定溫度為290。(：。然而，這 並非意味著根據本發明焊料之回焊溫度為29〇χ：。 在此’特別地解釋試驗之探討結果。於圖丨及 17- 裝 訂 A >1 48 44 / Ο 1 Λ ·«, ΛΟ-7 /\ *jc \ 經濟部智慧財產局員工消费合作社印製 200400864 五、發明說明
圖1 (b)所不根據上述具體例之焊料膏尹，所有球 1 Sn-基底焊球2及助熔劑4由於回焊之緣故而受到氧 化作用。也就是說，Cu ;求1及sn-基底烊球2係存在 於液I、屯式之助嫁劑4中，以致於其無法與空氣接觸， 5因此其未經氧化。然而，於根據本發明合併Cu球】及
Sn基底烊球2之焊料中，Cu球置與如_基底焊球2之 直徑總計為數微米至數十微米（當控制Cu流出時為約5 微米至40微米），因此全部Cu球1與如基底焊球2 之總表面積變大。就另—方面而論，焊料膏中之助溶劑 10二量限於供維持焊料膏效能之用。因此，以助溶劑4覆 蓋全部cui4l i與Sn_基底焊球2是不容易的故其部 刀自助炫劑4曝露出來。因此’ Cu球I與Sn-基底焊 球2在空氣中氧化尚存有高度可能性。&特別容易氧 化。 15 就另一方面而論，關於^球丨，當Sn_基底谭球2 在回焊期間熔化時’ Cu球1受到Sn_基底焊球2覆 蓋，因而可認為Cu球1未氧化。然而，未受到Sn_基 底焊球2覆蓋之〜球！部分（即形成於由Sn•基底焊料 與Cu形成之化合物上之Cu球i部分）無法散佈超過 20 Cu球之全部表面（由於不佳的cu潤濕性及伸展性之緣 故）因此Cu球之此部分可認為是曝露狀態。因此， 农、'’呈氧化再者，Cu亦藉由預熱或類似處理而加 熱，直到Sn_基底焊料熔化之時間點（溫度達到232〇c 為止。 25 在此，助熔劑具有環原Cu球i與Sn-基底焊球2
-18- 200400864 A7 五、發明說明（17 10 15 經濟部智慧財產局員工消費合作社印製 20 25 氧化反應之功能。然而，由於一個事實：助熔劑4本身 當溫度等於或超過24〇t時活潑地氧化且全體助熔劑4 經氧化，因此當助熔劑4量不多時，助熔劑4還原氧化 反應之強度減弱，助熔劑4無法還原Cu球丨與Sn — 基 底焊球2氡化反應。再者，雖然松香基底助熔劑可還原 氧化銅，但松香基底助熔劑對於還原氧化物反應而言是 無效的。當Cu球1氧化時，使熔化的Sn 3潤濕且散開 於Cu球1上是不容易的，因此該化合物（Cu6Sn5)變得 不易形成，因而使用高溫侧焊料進行之焊接可靠度降 低。特別地，於圖1(a)顯示之狀態中，Cu球〗係處於 裸露狀態（未覆蓋狀態），因而（：11球！容易氧化。 再者，於圖1(b)顯示之狀態中，雖然Cu球丨受到 Sn覆蓋，但具厚度為約〇.〗微米之薄Sn膜不足以防止 Cu球1氧化。在此，形成具厚度為數微米之如膜於具 粒度數十微米之Cu球1上在技術上是困難的。再者， 當以薄Sn膜覆蓋Cu球1時，由Sn與Cu形成之化合 物（Cu3Sn)容易形成，且可能有此Cu3Sn經氧化之情形 發生。由Sn與Cu形成之氧化化合物之還原反應較氧 化Cu與氧化Sn之還原反應更困難。再者，一旦 Cu3Sn形成’則Sn無法潤濕Cu球j。 請參照上述之圖1(a)及圖1(b)，當在空氣中及溫 度超過約240°C進行焊接時，產生一個與結合可靠度有 關之問題。鑒於以上說明，本案發明人已針對此方面進 行更廣泛的研究，並且發現圖1(c)所示之焊料膏甚至在 上述條件下亦可確保結合可靠度。 -19- 200400864 A7 B7
五、發明說明（IS 經濟部智慧財產局員工消費合作杜印製 圖1(c)所示之焊料膏（焊接材料）含有表面覆蓋 Ni/Au鍍層124、Sn-基底焊球2及助熔劑4之Cu球。 圖20(a)顯示具有Ni/Au鍍層124形成於其表面之cu 球1。在此，Au係防止Cu與Ni之氧化反應。再者， Ni可防止Au擴散進入^中’且防止Cu流出（溶化）進 入Sn中（此係當在溫度等於或超過24〇<t進行回焊時出 現）。特別地，當Cu顆粒具小粒度時，Cu在高溫下容 易熔化進入Sn-基底焊料中。於通常的焊接過程中， 熔化且排出反應氣體及類似氣體，且固化作用完成。然 10而，當Cu進入悍料之擴散作用極快時，Cu_Sn化合物 形成且熔點提高，因而固化作用容易以未排放氣體之狀 態70成。因此，當焊料保留於晶片與基板間界定之間隙 時，看起來此增加了空隙。藉使用Ni作為障壁可克服 此缺點。也就是說，N丨可防止Cu流出而進入焊料中， 15因而可進行正常的焊接。在此，Cu3Sn防止Sn潤濕及 散佈於Cu球1表面上，且一般而言，Cu3Sn為硬且脆 的。由於Ni鍍層可防止八11擴散進入Cu中，因此甚至 在岗溫下只要Sn不熔化，且當焊料潤濕時，Cu於回焊 後散佈進入焊料（Sn),則Cu之氧化反應受到Au防 20 止。 為了防止Au散佈於cu球1表面上，設定Ni膜 厚度為數值等於或超過0.】微米通常是必要的。就另一 方面而論，可形成於具粒度為數1〇微米顆粒上之膜厚 度約為1微米。因此’較佳設定Ni膜厚度為落於 微米至1微米範圍内之數值。在此，亦可能提高Ni 5 25 鍍 ά η -20- « /*r>XTC\ Α Λ 200400864 A7 B7 五、發明說明（丨9) 10 15 經濟部智慧財產局員工消費合作社印製 20 25 層膜之厚度，因而形成與Cu顆粒彼此結合之刪以 化合物。 再者’藉4量Au |蓋在具有不規則纟面之整個 ㈣1之事實，AU膜厚度經設定為足以防止Ni與Cu 氧化之數值’且較㈣定Au膜厚度料於或超過 微米。就另-方面而論’為了藉考量成本及藉由電鍍法 (驟鍍法)得到厚度而決定Au膜厚度，較佳設定Au膜 厚度為等於或超過0.005至〇丨微米。 在此，當具大厚度之Au鍍層初步地形成時（藉考 量Au擴散進入之事實），形成％鑛層膜並非 總是必要的。然而’基於形成具大厚纟Au鑛層（等於 或超過(M微米)之成本極技術困難度，較佳形成奶鍍 層膜。 再者，如圖20⑻所示，為了防止&之氧化反應 及Sn與Cu球之活性反應，較佳於&基底焊球2表面 上形成保護臈122。在此，可能使用以下物作為保護膜 122··⑴使用具助熔作用之樹脂薄膜⑽如聚胺基甲酸 自旨薄膜），（2)由甘油或類似物製得之塗佈薄膜，⑺由 Ar或類似物形成之電聚清潔薄膜，⑷使用離子或& 或類似物之原子形成之減鑛薄膜等等。關力sn_基底焊 球2’甚至當其表面稍微氧化時，乾淨的^仍然殘留 於其内部，因而當焊料膏在温度等於或超過以代進行 回焊時’内部乾淨的Si係藉破裂氧化薄膜而露出。因 此’雖然保護膜m形成於Sn•基底焊球2表面並非她 是必要的，但保護膜122形成可抑制sn-基底焊球2氧 -21- ^ Λ /4 4ίβ -Μ /Ό 1 Λ ΟΠΤ 200400864 A7 五、發明說明（20) 化反應至最少量且可確保焊料結合部分之可靠度。 當含有表面覆蓋祕u鍵層124及Sn_基：焊球2 之焊料膏（圖1(e))進行回焊時，以與圖1⑷及圖吵)相 同的方法，Cu球1係藉Cu舆S„形成之化合物 5 (Cu6Sn5)而彼此結合在一起。 依此方式，根據圖1⑷所示之焊料，甚至在空氣 中且在溫度约等於或超過24(rc時，防止Cu球i之氧 化反應（影響結合可靠度最多者）且確保焊料結合部分之 結合可靠度是可能的。 10 在此，除了 CU球1及如-基底焊球2外，由Cu 與Sn製得之金屬間化合物所形成之cu6sn5球可初步 地含於焊料膏中。於此例子中，甚至當Cu球丨與sn_ 基底焊球2之氧化反應偶然地活化時，由於^6如5之 緣故’ Cu球1容易彼此結合。由於&進入如之流出 15量相對於Cu6Sn5 j求是少量的，因此不會有介於q球 1間之回彈性甚至在高溫下受到Cu6Sn5過度形成所產 生之問題。 不用® 1(a)至圖i(e)中所示之焊料膏可用以 經濟部智慧財產局員工消費合作社印製 製&電子裝置及電子部件（已揭示於上述個別具體 20 中）。 接著，電子部件（例如LSI封裝體）及具有此一結合 結構之部件係鑲嵌於印刷電路板上。在此一鑲嵌過程 中，溫度階層結合法成為必要。舉例來說，於印刷Sn_ 3Ag-0.5Cu焊料膏（溶點：221·21η：)於印刷電路板之連 25接端子上且鑲敌電子部件（例#⑶封裝體及部件後， -22- 〇 rtf-*», ^ a,® A<1 W44 ,s ：---—----- 200400864 A7 B7 五、發明說明（21 10 15 可在240°C之空氣中或在氮氣氛圍中進行回焊工作。特 別地，關於圖1(c)中所示之焊料，於溫度範圍自不低於 240 C至電子部件之熱阻溫度（例如自不低於24〇t至不 南於300°C)進行回焊是可能的。此Sn_(2 〇 3 5)Ag_(〇 % 1.0)Cu焊料經處理作為取代習用共熔Sn_pb焊料之標 準焊料。然而，由於此焊料具有較共熔Sn_pb焊料更高 ’溶點之緣故，發展出適合此目的之高溫無錯焊料是必要 的。如上述’於高溫下可確保在已形成的接合點處介於 Cu與Cu6Sn5間之強度，且接合點強度夠高到足以禁 得起印刷電路板於回焊期間等所產生的應力。因此，甚 至當Sn-(2.0-3.5)Ag-(〇.5-l.〇)Cu焊料用於二次回焊以焊 接至印刷電路板時，此焊料可實現溫度階層結合法，因 為此焊料具有保持高溫用焊料之功能。於此例中，所用 之助炫劑可為供非清潔應用之RMA(溫和活化之松香） 類型或供清潔應用之R A(活化之松香）類型，可同時使 用清潔類型及非清潔類型兩者。 訂 經濟部智慧財產扃員工消費合作社印载 20 25 (具體例2) 於圖2(a)中’半導體裝置i 3係使用Au_20Sn焊料 7或類似物結合至連接基板6。於使用金導線8或類似 物進行導線結合後’經由上述非清潔型焊料膏1〇，藉 回焊程序將蓋子9(藉塗佈Ni_All鍍層至A1板Fe-Ni板 或類似物而製得）的周圍部分結合至連接基板6。在此 清形中’當絕緣特性被認為重要時，較佳使用具有不含 氣的助、熔劑之焊料，在氮氣氛圍中進行焊接。然而，當 -23- --=‘·： Ο-Η ‘明 UD864 五、發明說明 A7 B7 22 10 15 經濟部智慧財產局員工消費合作社印製 20 25 無法讀保潤濕性肖，可制RMA㈤之弱活性松香進行 包膠作用。確保半導體裝置13完全包膠或密封不是: 要的。也就是說，假若助熔劑具有充足的絕緣特性，則 甚至當半導體裝置13於助熔劑存在下保持一段長時間 時’半導體裝置13 +會得到不利的影響。使用蓋子 進行包踢作用之主要目的係為了獲致機械防護效果。就 包膠方法而言，使用抗脈衝電流加熱體15進行密封部 分之壓力結合是可能的。在此例中，焊料膏係使用分配 器及沿著密封部分進行施敷，且形成微細的連續圖案 12(圖 2(b)) 。 μ 圖案斷面Α-Α，之模型係以放大形式顯示於圖2之 右側Cu球1與Sn-基底焊球2受到助熔劑4固定。 當使用抗脈衝電流加熱體15進行蓋子9與連接基板6 之結合’同時施㈣以上焊料㈣，焊料f如圖2⑷所 示變平。代表焊料膏變平之斷面Β_β，係以放大形式顯 示於圖2之右側。於此例中’當使用具粒度為3〇微米 之Cu球1時’介於連接基板6與蓋子9間之焊料結合 部分提供尺寸為。球i尺寸i至15倍大之間隙(約 50微米）。由於使用脈衝加熱體15施壓結合係在最大 35CTC進行5秒’因此介於^球夏與連接基板6端子 間之接觸部分以及介於（^球！與蓋子9間之接觸❹ 容易在短時間内形成Cu6Sn5或Ni3Sn4(就厚Cu_基底 或Ni-基底鍍層形成於蓋子9表面而言）。因此，在此例 中’老化程序通常是不必要的。在此，有意地施用具窄 寬度之焊料膏。舉例來說’具裁面為25〇微米寬及12〇 9 展 訂 -24- 2UU4UU864 A7
10 15 經濟部智慧財產局員工消費合作社印製 20 25 微米厚之焊料膏係於壓力下施用。杏 她用田之後施壓於焊料膏 時，戴面之厚度大體上成為Cu^大小之^。倍 大，因而截面之寬度增加至約75〇微米。 I#作At Μ·7%11焊球係預先提供至此經包膠封裝 :作广接合端+ U ’同時以與其他部件相同的方 ^，的刷法將焊料膏定位及鑲嵌於印刷電路板上。接 者’藉回焊程序進行表面㈣。作為回焊焊料，可使用 者為Sn 3Ag焊料（熔點：221。匸，回焊溫度：25代）、 Sn-0.75Cu焊料(熔點：靴，回焊溫度2和、Μ· 3Ag 0.5Cu焊料（.熔點：221_217<^，回焊溫度：糊。〇 及類似物中之任—種。馨於過去已得到之Pb-Sn共溶焊 料效能記錄，藉由共熔pb_Sn焊料可確保Cu與 Cu6Sn5間充足的強度，因而經包膠部分或類似物在回 焊操作期間剝落是不可能的。順便一提，當搭接型 (lap-type)連接端子（藉使用此焊料膏結合cu箔片而製 得）在270°C受到切拉測試時（拉伸速率· 5〇毫米/分 鐘）’可得到約0.3 kgf/毫求之數值。此顯示在連接處可 確保高溫下充足的強度。 當組件之蓋子部分由鍍Ni_Au之A1板形成或由鍍 Ni-Au之Fe-Ni板形成時，Ni_Sn合金層在溫度不小於 175°C之成長速率大於Cu_Sn合金層之成長速率（就含 Nl層以約3微米膜厚度形成而言）（例如D. Olsen等 人，Reliability Physics，13th Annual Proc.，第 80-86 頁’ 1975) ’藉高溫老化作用亦足以形成Ni3Sn4合金 層。然而，關於合金層之性質，Cu6Sn5優於Ni3Sn4合 -25-
200400864 A7 B7 五、發明說明 5 10 15 經濟部智慧財產局員工消費合作枉印t 20 25 金層。因此，使Ni3Sn4纟金層成長至具有大厚度不是 ^佳的H在此例中’由於高溫老化作用無法進行 :段長時間，不用擔心Ni3sn4合金層過度地成長且造 成跪化。自有關Sn-40Pb(具有較Sn合金層更低的合金 層成長速率且已用於真正的操作數年)之資料粗略預測 Sn成長速率是可能的。Sn_4〇pb相對於州之成長速率 甚至在28(TC進行10小時亦不超過i微米（根據某些資 料，在17(rc進行8小時之成長速率4 1微米）。因 此，就短時間内進行高溫老化作用而言，沒有脆化問題 出見至於又到鍍仏之Sn造成之合金層（NUSn4)的成 長速率而言，取決於鍍層類型（例如電鍍鍍層及化學鍍 層及類似鍍層），已知合金層之成長速率大大地不同。 由於保持高結合強度是必要的’合金層之高成長速率在 具體例中是必要的。就另一方面而論，有一資料為受 Cu造成之Sn-40Pb焊料成長速率在17〇t進行6小時為 1微米（於具體例中使用Sn_0 75Cu共熔焊球之例子中， 假設焊球僅為固態形式，則相當於在23Gt之每小時成 長速率為1微米）。於在35(rc進行5秒之焊接試驗 中，本案發明人能觀察到厚度最大為5微米之cu6Sn5 ，成於CU顆粒間之部分。織此一事f，可認為當在 尚溫下進行焊接時，通常不需有老化程序。 在此塗焊料膏方法中，降低空隙出現儘可能少亦是 主要的工作之-。為了降低空隙出現，重要的是改良烊 料對Cu顆粒之潤濕性以及改良焊料之流動性。為了獲 得此目的，Cu球上之Sn锻層、Cu球上之Sn_c料 200400864 五、發明說明 25 10 鍍層Cu球上之Sn-Bi烊料鑛層及Cu球 料鍛層：採用—焊球、添加.於焊球二: 方法可έ忍為是有效的方法。 再者，焊球不限於Sn焊球。也就是說，焊球可為 八熔的Sn Cu-基底焊球、共熔的SnAg基底焊球、共 熔的Sn-Ag-Cu-基底焊球或藉添加至少—種選自〖η、 Zn B!等之凡素至此等烊球中之任一種而得之焊球。 再者’ Sn構成此等焊球組成之主要元素任何所欲的 =合物可製得。再者，可混合二或多種焊球。由於此等 焊球之㈣低於Sn之㈣，因此可觀察到之趨向為合 金層成長速率通常在兩溫下較快（相較於此等焊。 15 經濟部智慧財產局員工消費合作杜印製 20 25 (具體例3) 处根據本發明之焊料膏亦可用於如圖2⑷所示之晶元 、、»合7。於使用根據本發明焊料膏結合半導體裝置】3 行清潔及導線結合程序。於Μ技藝中，晶元結 =使用AU_2〇Sn，结合法進行。然而，繁於W 卜科之可靠度，使用Au德„焊料已限於小晶片之曰 疋鑲嵌。再者，當使用由Pb_基底焊料製得之谭料客: =二使一Sn焊料及類似物。根據本 之，^口法亦適用於具有稍大面積之晶 :厚度愈大，則使用壽命可延長且可靠度提高。二： 發明，藉使用每—具有較 ：據本 厚度是可此66 ^ . 俗點知球’提高此 ( ^ ;降低厚度之例子中，此係藉降低胃& (即焊料球…而進行。在某些結合法中，= -27-
200400864 A7 B7 五、發明說明（26) 成厚結合部分，同時降低粒度。甚至亦可使用具尺寸為 5-10微米之Cu顆粒，且具更小尺寸之顆粒可混合於其 中。於Si a曰曰片（Cr-Cu-Au、Ni㈣或類似物經提供作 為其旁側之金屬化層）與Cu球間以及介於Cu球與基板 5上連接端子間形成之化合物可為Sn_Cu化合物或者為
Sn-Ni化合物。由於合金層成長速率低之緣故，沒有脆 化方面之問題發生。 10 15 經濟部智慧財產局員工消費合作社印製 20 25 (具體例4) 藉高溫焊料提供之接合點必須禁得起僅於接續步驟 中進行回焊期間之溫度，且回焊期間施於此接合點之應 力被認為是低的。目此，代替使用金屬球，使每一連接 端子之一側或二側粗糙化’以致於可形成由Cu、Ni或 類似物製付之突出物’因此合金層確定地形成於突出物 之接觸部分處’且料料使其他部分結合。此提供與使 料球相同的效果。焊料係使用分配器施於端子之—， 接著使焊料熔化，同時藉由抗脈衝電流加熱體使自以上 „突出物被迫擠入彼此當中，a此晶元結合法可在 门μ下進仃。因此，由於突出物之錨定效果及化合物形 f接觸部分之緣&，接觸部分可得到夠高的強度，俾禁 回焊期間產生的應力。圖3⑷顯示一接合點之斷： 糙型’其中基板19之㈣18表面係藉蝕刻2〇而粗 糙化，並且由Sn-基底焊料2製得之焊料膏係塗佈於粗 化之表面。於此例中’可添加微細Cu顆粒或類似物 ;I基底焊料。—部件之端子部分75的背侧可為平
200400864 Α7 五、發明說明（27 10 15 經濟部智慧財產局員工消費合作社印製 20 25 坦的。然而’於此例中，平坦的背側係鍍上Cu或吣 或類似物，且鍍層表面係藉蝕刻2〇而粗糙化。圖3(b) 顯示藉著在壓力下加熱進行結合之狀態，其中化合物係 在稍高溫下進行回焊而形成於接觸部分，以致於接觸部 分之強度變強。因此，於接績的回焊步驟中（其中外部 連接知子係結合於基板端子上），此部份未剝落。 (具體例5) 於使用Au-Sn合金進行結合過程中，其中藉老化 增加適量的擴散元素且由此等元素製得之生成化合物係 自低溫側至高熔點側以约三階段改變，許多化合物在相 當低溫下（於低溫度變化範圍内）形成。Au胃Sn合金之熟 知的組成為AU-20Sn(熔點：280°C，共熔合金型）。Sn 之組成範圍（其中維持28(TC之共熔溫度）為約10至37% Sn。當其Sn含量增加時，Au_Sn結合法展現變脆之趨 向β於含低含量Au之合金中可實現之組成範圍可認為 為55至70% Sn，且於此組成範圍中，252X：相出現 (Hansen; Constitution of Binary Alloys, McGRAW-HILL 1958)。可認為於先前步驟（初步回焊）結合部分之溫度 於接續步驟（二次回焊）結合後達到252°c之可能性是低 的，因而可認為甚至在此組成範圍中，可達到溫度階層 結合之目的。至於組成方面，範圍為AuSn2至AuSn4 之組成可視為形成，且此等化合物可施用於晶元結合7 或蓋子9之包膠部分。為了確保特佳的安全性可採用 含Sn為50至55%之Au-Sn合金。於此合金中，其固 -29-
% 200400864 A / B7 五、發明說明（28 ) 態線及液態線分別變為最大309°C及370°C，使得防止 25 2°C相沉殿成為可能。圖4顯示一斷面模型，其中Si 晶片25背側係預鑛Ni(2微米）-Au(0.1微米）24，舉例 來說’引線框架19上之分接頭（taps)22則鍍上Ni(2微 5 米）-Sn(2-3微米）23。於氮氣氛圍中進行之晶元結合法 中（同時在壓力下加熱以及於視需要之場合額外地施以 老化作用）’部分Sn經消耗以形成Ni-Sn合金層（即Ni_ Sn化合物層）’且Sn之剩餘部分形成Au-Sn合金層。 於Sn含量太高之例子中，Sn與AuSn4之低共炼點（217 10 C )形成。因此，控制Sn含量使得此共熔點無法形成是 必要的。另外，可塗佈混合微細金屬顆粒、Sil及類似 物之焊料膏於其上。由於在35〇_38(rc之高溫下使用 Au-Sn焊料進行晶元焊接之緣故，藉控制膜厚度 '溫度 及一段期間以形成其Sn含量設定低於AuSn2之Sn含 15里之化合物是可能的’因此其熔點可設定為不低於252 C。因此’可認為在接續的回焊程序中沒有問題發生。 經濟部智慧財產局員工消費合作社印製 如上述’藉著在30(TC水平（明顯地高於Sn之熔點） 使焊料熔化，元素的擴散作用經活化且化合物形成，因 為亦可確保在高溫下所需之強度，且可實現其對於溫度 2〇階層接合之高溫侧之高結合可靠度。 至於上述的金屬球，使用由單一元素（例如Cu、 8 Au、A1及製得之焊球、由合金（例如Cu合 金、Cu-Sn合金及Ni-Sn合金）製得之焊球、由化合物 25 ^列如Cu6Sn5化合物）製得之焊球及含有以上成分之混 0物之輝球中任一種是可能的。也就是說，可能使用 -30- 200400864 五、發明說明 29 10 15 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 20 25 任—種以熔化的Sn形士' 人 金屬球間之結合作用"之物質，以致於可確保 混金屬球不限於-種，且可 或夕種金屬球。此等金屬了 祕u鍵層、單一元素％ /u鍵層、 者，可祛田<3Sn之合金鍍層。再 使用表面鍍一種選自Ni/Au ' Ni/Cu/Sn . Cu/N· ^ a 曰 A/Sn 鍍層、 , 緵層 Nl鍍層及Cu/Ni/AU鍍層之樹於 球。藉混合樹脂球於桿料膏 曰 .叶了叶w甲了預期有應力緩和作用。 2此’假若焊料含有具Ni鑛層、Au鑛層或如鑛 層之金屬球（單一元素金屬、 、又 於其表面上具冑Sn球，列甚至在*由物或類似物）且 24〇r^,_ ^ 則甚至在空氣中及在溫度超過 240 C進仃回焊之回焊條件下得到展現高結合可靠度之 焊接部分是可能的。 再者，在本發明中，亦可能使用—種焊料，其中由 Cu或Ni製得且具大厚度之錢層係形成於耐熱樹脂球表 面上’且Au鍍層進—步塗佈於由Ci^Nj製得之鍵層 另外，亦可能使用一種焊料，其中由Cu或川^ 付且具大厚度之鍍層係形成於具低熱膨脹係數之焊球表 面上，且Αιι鍍層進一步塗佈於由€11或奶製得之鍍層 上。使用耐熱樹脂球之理由在於樹脂具有熱衝擊緩和功 能，以致於可預期結合後之增進的抗熱疲勞使用壽命。 就另一方面而論，使用具低熱膨脹係數之焊球的理由在 於此一焊球可降低焊料之熱膨脹係數，以致於經降低的 熱膨脹係數接近欲結合的材料之熱膨脹係數，因而可預 期結合後之增進的抗熱疲勞使用壽命。 -31. 200400864 五、發明說明（3〇 (具體例6) 接著將揭不使用A1球作為由其他金屬製得的焊球 之例子。一般而言，高熔點金屬是硬的，且純八丨係為 不貴且軟的可利用金屬。純Α1(99·99%)通常不含不會 潤濕Sn，雖然金屬是軟的（Ην 17)。然而，藉塗佈 Ni/Au鍍層、Cu/Ni/Au鍍層、Au鍍層' Ni/Sn鍍層、 Ni/Cu/Sn鍍層至純Ai可容易地潤濕如。於真空中，純 A1可容易地在高溫下擴散。因此，藉著在某些結合條 件下使用含Ag之Sn-基底焊料，亦可能形成含A1之化 1〇 ^物’例如Al-Ag。在此例中，A1表面之金屬化作用 是不必要的，且此提供鑒於成本之優點。可添加微量 Ag' Zn、Cu、Ni及類似物至Sn ’使得％可容易地與 A1反應。A1表面可完全地或以斑點方式潤濕。在採用 似斑點潤濕之後面例子中，當應力施於金屬球時，就確 保結合強度而言，於變形期間之抑制力降低，因而焊料 容易變形且未潤濕的部分隨著摩擦損失而吸收能量。因 此，可得到形變性極佳之材料。亦可能施用由si Ni_ Sn、Ag或類似物製得之鍍層至Αι導線且接著將μ導 線切割為顆粒形式。藉著在氮氣氛圍中 似方法，可以低成本製得大量的A1顆粒。製造： 而不產生表面氧化作用是困難的。然而，甚至當表面一 旦或最初氧化時，可藉金屬化處理移除氧化膜。 再者考置不易使A1球結合在—起之事實，使用 其中含A1球及含Sn球之焊料（焊接材料焊料膏）是有 效的，其中A1球經形成，使得Ni層形成於a丨球表 5 # i 訂 15 20 線 «^r*XTC\A>1 4B , 八故 -32- 25 200400864 A7 B7 五、發明說明（31) 面具大厚度之Cu層形成於Ni層上且薄Au層塗佈於 薄Ni層之表面上。藉提供Cu層，Cu層與溶合的如 一起形成Cu-Sn化合物（主要為Cu6Sn5)，因而A1球由 ;匕專Cu-Sn化合物而結合在一起。Au層係提供以防 5 止cu層氧化。 更特別地說’為了使用Ni3Sn4使顆粒結合在一 起’可將由Νι(1-5微米）/Au(0.1微米）製得之鍍層塗佈 至A1球表面。再者，為了使用Cu6Sn5化合物使顆粒 彼此結合在一起，可將由Ni(0.5微米）/Cu(3_5微 10米）/Nl(0.3微米）/Au(0_l微米）製得之鍍層塗佈至A1球 表面。另外，為了使用Au_Sn化合物使顆粒彼此結合 在一起，亦可能塗佈具大厚度為3微米之Au鍍層至A1 顆粒表面。藉使用含少量Sn之化合物（例如AuSn2、
AuSn及類似物）使A1顆粒結合在一起，亦可能得到可 15 禁得起高溫之結合作用。 經濟部智慧財產局員工消费合作社印製 A1球（每一者係於其上形成m/Au層、Ni/(：u/Au 層、Ni/Cu/Ni/Au層或Au層）及Sn球對於在空氣中及 在溫度等於或超過24(TC進行焊接是非常有效的。再 者’由於八丨較以為軟，因此甚至當Au與Sn形成之 20化合物是硬質時，含A1球及Sn球之焊料展現較含cu 球及Sn球之焊料更高的撓性（應力緩和效果）。因此， 經由溫度循環測試及類似測試已證實， 如 球之焊料對於防止欲焊接之材料斷裂是有效的。 25 (具體例7) -33- m 叫 〇864五、 發明說明 32 10 經濟部智慧財產局員工消費合作社印製 接著將說明Au破。於Λ , 装神 衣於Au球之例子中，Sn容易使 其潤濕，因而金屬化作用β 史 作用疋不必要的（就短時間内進行 焊接而言）。然而，當煤 疋叮 散進入αι中 焊:：間長的％候，S„明顯地擴 、 v成脆Au-Sn化合物之可能性產 此為了仔到軟質結構，In(銦）鐘層（擴散進入 u之程度是低的)或類似物是有效的。在此例中，可使 障辟展Nl AU或類似物作為障壁。藉製得儘可能薄的 卜層，Au球變得容易變形。另外，亦可採用其他金 化結構（就其可使用Au抑制合金層成長而言）。去在 :元結合過程以短時間進行焊接時，㈣粒邊界形:之 。金層展現以、厚度，使得甚至當_未提供時亦可大 大地預期if因於Au撓性之效果。Au球及m球之组人 亦可能。 口 15 (具體例8) 接著將說明Ag球。藉Ag球得到之構成及有利的 效果實質上與Cu球相同。然而，在此具體財，由於 Ag3Sn化合物之機械性質（例如硬度及類似性質）是有利 的’因此藉習用方法使用化合物進行Ag顆粒結合是可 2〇能的。亦可能使Ag球混合於Cu或類似物中。不用 說，Ni層及Au層可形成於Ag球之表面上。 (具體例9) 接著將說明金屬材料用作金屬球材料之例子。具代 25表性之合金基底材料、211番基底〗Au*·基底材料 -34-
200400864 A7 B7 五、發明說明（33) 是有效的。Zn-Al-基底焊料之熔點主要為33〇它至37〇 °C，此適合使用Sn-Ag-Cu-基底焊料、Sn_Ag_基底焊料 及Sn-Cu-基底焊料進行階層結合法。至於Ζη_Αι_基底 焊料之代表例，可能使用Zn-Al-Mg-基底焊料、Ζη·Α1_ 5 Mg-Ga-基底焊料、Zn-Al-Ge-基底焊料、Zn-A1_Mg_Ge_ 基底焊料以及尚含有至少一種選自Sn、in、Ag、Cu、 Au、Ni等之此等焊料中任一者。於zn_Al-基底焊料之 例子中’其氧化反應強烈地發生，且其焊料剛性是汽 的。基於這些理由，可指出當Si晶片結合時可能出現 10 裂缝（Shimizu 等人· Zn-Al-Mg-Ga Alloys for Pb-Free Solders for Die Attachment”，Mate 99, 1999)。因此，當
Zn-Al-基底焊料用作金屬球時，必須解決這些問題。 經濟部智慧財產局員工消费合作社印製 因此’為了解決這些問題’也就是說，為了降低焊 料之剛性’鍍Ni/焊料、Ni/Cu/焊料、Ni/Ag/焊料或Au 15之耐熱塑料球係均勻地散佈於Zn-Al-基底焊料中，俾 降低揚氏模量（Young’s modulus)。較佳地，此等分散的 顆粒具粒度小於Zn-Al-基底焊球之粒度且均勻地分散 於Zn-Al -基底焊球中。當焊料變形時，具尺寸為約^ 微米之具彈性的軟質塑料球亦變形，以致於焊料可得到 20 有關缓和熱衝擊及機械衝擊之有利的效果。當橡膠分& 於Zn-Al-基底焊球中時，楊氏模量降低。由於塑料球 幾乎均勻地分散於Zn-Al-基底焊球中，此均勻分散作 用當在短時間内進行炼化時不會大大地瓦解。再者，_ 使用熱分解溫度為約400°C之塑料球時，其有機物質可 25 避免於使用耐熱加熱體進行焊接期間在焊料中分解。 -35- 200400864 A7 B7 五、發明說明（34 10 15 經濟部智慧財產局員工消費合作社印製 20 25
Zn-Al可能容易氧化。因此，於考量其貯存時， Zn-Al球之表面較佳鍍Sn(藉取代cu而形成）。Sn與 Cu係於結合期間溶解於Zn-Al焊料中（就Sn與Cu量少 而言）。由於Sn存在於Zn-Al球表面之緣故，舉例來 說’可促進Sn結合於Ni/Au鍍層（形成在Cu棒上）。於 此不低於200°C之溫度下，Ni-Sn合金層（Ni3Sn4)之成 長速率大於Cu6Sn5之成長速率，因而由於化合物形成 不足所造成結合不可能之情形沒有可能性。 再者’除了塑料球外，藉混合5_50%之Sn球於焊 料中’ Sn層滲入Zn-Al-基底焊球中。在此例中，部分 Sn層係用以直接使Zn_A〖球彼此結合。然而，sn層之 其他部分構成具低熔點之相對軟的Sn_Zn相以及存在於 Zn-Al-基底焊球中之剩餘的Sn及類似物。因此，任何 形變可受到Sn、Sn-Zn相及塑料球之橡膠吸收 特別 地，由於塑料球與Sn層之合併作用，可預期進一步的 剛性緩和作用。甚至在此例中，可確保Zn-Al-基底焊 球之固態線溫度不低於280T：，以致於沒有關於在高溫 下所需強度之問題。 藉塗佈Sn鍍層至Zn-Al-基底焊球以便有意地留下 未溶解於焊球中之Sn相，sn相發揮吸收形變之作用， 使得Zn-Al-焊球之剛性可缓和。為了進一步緩和剛 性，可使用Zn-Al-基底焊球，同時於其_混合具尺寸 為1微米之塑料球（係藉金屬化及焊接而塗佈）。因此， 其耐衝擊性經改良且其揚氏模量降低。因此，藉使用 sn ' In或類似物製得之焊球之焊料膏，鍍之塑料球 -36- 200400864 A7 B7 五、發明說明（35) ------ 或橡膠分散於Zn_A1_基底（例如Ζη_~_Μ ry a % \Λ & ^π-Al-Ge '
Zn-A1-Mg-Ge及zn_A1_Mg_Ga)焊球中，同樣地改良财 溫度循壞及耐衝擊性，因此可確保焊料膏之高可 當僅使Zn-Al-基底焊料時，焊球是硬的（約 5 16〇)且剛性大，以致於具大尺寸之Si晶片有破裂之疑 慮。為了去掉此疑慮，藉部分地排列軟f Sn層或具低 溶點Sn於周圍之In層以及藉分散橡膠於焊球周園可 讀保可形變性以及剛性下降。 10 (具體例10) 經濟部智慧財產局員工消費合作社印製 圖5(a)至圖5(c)顯示一實例，其中用於可攜帶式行 動電話信號處理之相當小的輸出組件及類似物（該組件 具有大正方形形狀，其一側長度大於15毫米）係藉平包 型（flat pack type)封裝結構（其中組件與基板間之熱膨脹 15係數差係藉導線缓和）而鑲嵌於印刷電路板。於此類型 結構中，通常採用每一電路元件之背面係晶元結合於熱 導性極佳之接合基板且藉導線結合使其連接於接合基板 端子之系統。關於此系統’有許多採用MCM(多晶片組 件）設計之實例，其中存在數個晶片及安排在晶片附近 20之晶片部件（例如電阻器及電容器）。習用的HIC(混合 式1C)、功率MOSIC及類似物為其代表例。至於可利 用之組件基板材料’可存在者為Si薄膜基板、具低熱 膨脹係數及高熱傳導係數之AIN基板、具低熱膨脹係 數之玻璃陶瓷基板、其熱膨脹係數接近GaAs膨脹係數 25 之Al2〇3基板及Cu之金屬核芯有機基板或類似物（具高 -37- 200400864 A7 五、發明說明（36) 10 15 經濟部智慧財產局員工消費合作社印製 20 25 熱阻及經改良的熱傳導性）。 圖5(a)顯示Si晶片8鑲嵌於Si基板35上之實 例。由於電阻器、電容器及類似物可由Si基板35上之 薄膜形成’因此較高密度鑲嵌是可能的。此例顯示Si 晶片8之倒裝晶片結構。採用藉晶元結合使&晶片往 合同時藉導線結合使端子連接之系統是可能的。圖5^) 顯不另一實例，其中鑲嵌於印刷電路板49上之部件為 QFP-LSI型組件結構，且採用軟質Cu基底引線。通常 使用Ni/Pd、Ni/Pd/Au或類似物於Cu弓！線29上進行金 屬化作用。Cu引線29與si基板35之結合係使用根據 本發明之焊料膏，藉著施壓加熱進行。至於引線Μ， 採用以下方法是可能的：使用分配器提供為直線或一列 端子之引線，或藉相對於每一端子印刷而進行其材料供 應以及藉進行相畲於個別端子之分離程序而形成引線 γ經由施壓加熱）。個別Si晶片8之Au或Cu凸塊18係 藉提供根據本發明之焊料膏於接合基板35而結合。另 外，藉塗佈Sn鍍層至位於基板側上之端子進行Au Sn 結合或Cu-Sn，结合是可能的。再者，就另一結合法而 言，於使用Au球凸塊同時提供鍍Sn端子於基板上之 例子中，Au-Sn結合係藉熱壓結合技術而得，以致於生 成的接合點可適度地禁得起25(rc之回焊溫度。再者， 亦:能使用耐熱、具導電性之焊料膏。為了保護晶片， 於每一晶片上设有矽_凝膠26、含填料及/或橡膠（例如 矽_)且具低熱膨脹係數及某一水平撓性（同時於凝固後 維持流動性及機械強度）之環氧樹脂或矽酮樹脂，藉以 -38- i 訂 m a λ m ^ 200400864 A7 B7
五、發明說明（37) 使传防邊及增強晶片（含引後墙早邱八、β ν 3 )丨琛知千部分）是可能的。此使 •藉溫度階層結合法進行益錯姓人（妥饮甘6 丁热t合（希望其實現）是可能 的。 當使用厚膜基板（例如侧基板、玻璃陶竞基板或 5 Al2〇3基板）代替Si基板時，電阻器、電容器及類似物 之鑲嵌主要經㈣為晶片部件。再者，採用進行雷射修 整之形成法同時使用厚膜焊料膏是可能的。當電阻器及 電容器由厚膜焊料f形成時，採用與上述Si基板中相 同的鑲嵌系統是可能的。 10 ® 5(b)顯示另一系統，其包含下列步驟：將Si或
GaAs製之晶片8(面朝上）鑲嵌於熱傳導性及機械性質極 佳之Α1ζ〇3基板19上，在壓力下藉抗脈衝加熱體進行 其結合’進行晶片部件之回焊結合，進行其清潔，以及 進行導線結合。在此例中，樹腊包膠作用為通常的實施 U方式（與於圖5⑷中說明之例子相同的方法）。此處所用 之=脂26,類似於圖5⑻之例子，為具低熱膨服係數 之裒氧树月曰（其中石英填料及橡膠（例如矽酮橡膠）經分 散且可降低熱衝擊）或㈣樹脂，或其令環氧樹脂與梦 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 20用未分離狀態之大基板，直到晶片肖晶片部件之镶欲工 作完成為止，之後分開大基板，且於結合？|線後以樹 脂覆蓋每-分開的部分。GaAs及Al2〇3之熱膨服係數 彼此接近，本發明之膏狀烊料含有約5〇% Cu，且經由 已結合的CU顆粒之結構進行結合，因而結構具有極佳 25的熱傳導性。為了進一步改良散熱效果，於金屬化層 200400864 A7 B7 五、發明說明（38 10 15 經濟部智慧財產局員工消費合作社印製 20 25 (緊鄰晶片8下方开；#、丁 + 成）下方§又有熱孔，藉以使得其 板背側散熱成為可能。 土 此根據本發明焊料膏係藉印刷 或使用分配器而供庳s卜笪 货應至此4知子。根據本發明之 亦可用於提供引蝮命Α1 η甘丄 1線29與Α1203基板19間結合之焊點 33 ° 於Α1鰭片結合之例子中，倘若非清潔型是可能 的，則含有以下步驟之系統是可行的：藉分散器或印刷 而於鰭片周圍供應成-形狀之悍料膏，並且在壓力下使 用電阻加熱體、雷射、光束或類似物進行結合，或藉同 時與晶片回焊之操作進行結合。於Α1材料之例子中， 係如同金屬化程序進行冑Ni或類似物。㈣片結合之 例子中，為了實現非清潔型，將A1成形為落片形^， 並且將因而得到之片在壓力下在氬氣氛圍中藉電阻加 熱體結合。 圖5(c)顯示組件結構之一部分，其中電子部分係鑲 嵌於其中具有金屬39且包覆A1鰭片31之金屬_核芯基 板。晶片13可具有表面朝下之結構，並且藉設置散熱 用之假端子（dummy terminals)45可直接結合於金屬核 芯基板之金屬39。結合工作係藉LGA(引線格列）系 統、Ni/Au或Ag/Pt/Ni/Au製之晶片侧焊墊（電極）、 Cu/Ni/Au製之晶片侧焊整而進行，且此等物係使用根 據本發明之焊料膏而彼此結合。於使用聚酿亞胺基板 (具有低熱膨脹率及耐熱性質）或使用組合式基板（具類 似耐熱性質）之例子中，可使用溫度階層法進行組件之 鑲嵌，其中半導體裝置13係使用根據本發明之焊料膏 -40· i /OXIC\ t
200400864 五 、發明說明 39 5 1〇 15 而直接鑲嵌。於高產熱晶片之例子中，經由熱孔將熱導 金屬39亦是可能的。由於在每一熱孔中存在有彼此 ，觸之Cu顆粒’因而可立即地將熱導至金屬。也就是 °兒’此結構在熱傳導性方面極佳。在此例中，亦關於蓋 子31結合之部分，係係使用根據本發明之焊料膏進行 結合。焊料膏部分36可以一次操作印刷。 就應用具體例於電路元件之實例而言，R]F組件之 說明如上。然而，本發明亦可應用於SAW(表面音波） 裝置結構（用作許多行動通訊設備用之帶通過濾器）、 PA(高頻功率放大器）组件、供監測鋰電池之组件以及其 额件及電路元件中之任—種。本發明焊料可應用之產 如領域不限於可攜帶式行動電話（含可動式產品），也不 限於筆記型個人電腦或類似物。也就是說，本發明之焊 料可應用於可詩此數位時代之_家用設備及類似物 之組件鑲嵌部件。不用說’根據本發明之焊料可用於使 用無錯焊料之溫度階層結合法。 訂 20 25 (具體例11) 圖6顯示本發明應用於通常塑料封裝體之實例。照 慣例’ Si晶片25之背面係使用導電焊料膏54結合至 42-合金製之垂片53。電路元件係藉導線結合程序⑺時 使用金導、線8)而連接至個別的㈣29，且5模 塑。接著，相應於無錯結合設計，將^㈣塗佈於引 線。照慣例，可使用具炫點為⑻。c之共㈣通 焊料以供印刷電路板上鑲喪用，因此，在溫度最大22〇 Μ ^ m rh ΒΒ Εβ^-4» «/r'XJC'kA Λ ，1Λ， -41· 200400864 A7
°C進行回焊是可能的。然而，於無鉛結合之例子中，由 於使用Sn-3Ag-0.5Cu焊料（炫點：217_22rc)進行回焊 之緣故，回焊溫度變為約24〇。〇，也就是說，最大温度 5 10 變成高於習知技術之約机。因此，就用以進行以晶 片25與42_合金製垂片兄間結合之習用的耐熱、具導 電)生焊料膏而言，高溫結合強度降低，並且有可靠度受 到不利影響之可能性。因此，藉使用根據本發明之焊料 膏取代導電焊料膏，於溫度約·。^進行無㈣合（相 子於B日7C結合）疋可能的。此針對塑料封裝體之應用性 可應用於所有Si晶片與垂片結合在一起之塑料封裝體 結構。就引線形狀而言，於結構上有鷗翅型、平坦型、 J弓丨線型、搶托型及無引線型。不用說，本發明可適用 所有的類型。 15 (具體例12 ) 圖7(a)至圖7(c)顯示本發明適用於供高頻率用 組件鎮嵌之更特別的實例，其t。圖7⑷為組件之斷面 圖’且圖7(b)為組件之俯視圖(其中頂面上之 31經移除）。 "月 20 於真實結構中，數個M〇SFET元件（每一者包含— 個尺寸為1x1.5毫米之產生無線電波之晶片13)係 朝上方式鑲纟，俾適應於多帶設計，且除此之外 MOSFET部件周圍之部件ί7(例如電阻器及電容器）形 商頻電路以供有效率地產生錢錢。晶“件亦 小’且使用1005、0603及類似物。組件為約7毫米長 -42- 25 200400864 A7
經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 圖7(c)顯示除了此FR組件外，BGA型半導體裝置 及晶片部件17鑲谈於印刷電路板料上之實例。於半導 25 、裝置中，半導體晶片25係使用根據本發明之焊料膏 以面朝上方式結合於接合基板14，藉導線結合法使半 -43- 200400864 A7 B7 五、發明說明（42 5 10 15 經濟部智慧財產局員工消費合作社印製 20 25 導體晶片25之端子與接合基板14之端子結合在一起， 且結合部分附近之區域經樹脂包膠。舉例來說，半導韻 晶片25係使用電阻加熱體藉著在29〇<t熔化焊料膏‘ 秒而晶元結合至接合基板14。再者，焊球端子3〇形成 於接合基板14背面上。舉例來說，Sn_3Ag_〇 5Cu係用 於焊球端子30中。再者，半導體裝置（於此例中為 tsop-LSI)亦焊接至基板49 ^面，此為所謂的雙面 鑲嵌之實例。 至於雙面鑲嵌法，舉例來說，Sn_3 Ag_〇 5Cu焊料 膏係首先印於印刷電路板49之焊墊部分18。接著，為 了自半導體裝置(例如TS〇p_LSI 5〇)之鑲嵌面進行焊 接，使TS〇P-LSI50定位且在最大24代進行回焊。接 著使片σ卩件1 7、組件及半導體定位且在最大24(rc 進行回焊目此可實現雙面鑲嵌。通常首先進行有關具 熱阻之輕部件回焊且接著進行不具熱阻之㈣件結合。 於在較後階段進行回焊之過程中，不使最初已結合部件 之焊料掉洛是必要的’且防止焊料重新溶化是理想的。 ㈣焊及藉回焊進行雙面鑲I之例子中，—個情形 產生G鑲欣於背面接合點之溫度超過焊料之炫點。然 β在大多數清形令，當鑲嵌的部件不掉落時沒有問 題。於回焊之你丨早+ ^ , ’基板上下表面間之溫度差低，以 於基板考曲里少，且輕部件不會掉落（由於表面張力 人作用（甚至焊料炫化時亦同》。雖然&球及Sn之組 合係於以上根據本發明具代表性實例中說明不用說， 本發明同樣地適用於如申請專利範圍中所述之其他組 -44- ，的八玫、 200400864 A7 B7 五、發明說明（43 合0 經濟部智慧財產局員工消费合作社印製 (具體例13) ㈣進一步降低灯組件之成本’藉根心 發明之知料膏進行之樹脂包膠法說明如下。 圖8⑷顯示樹脂包膠法之RF組件組裝步驟，且廣 8(b)顯示供冑嵌組件於印刷電路板上之二次鎮嵌及組装 步驟。圖9(&)至圖9(d)係為顯示圖8(a)RF組件組裝步 驟中之組裝順序之斷面模型圖。正方形Ai2〇3多層陶 基板43 -側為100至1$0毫米大，且入叫多層陶究 基板43設有供斷裂用之狹縫62，使得其可經分開個別 的組件基板。凹坑61係形成在Al2〇3多層陶£基板^ 亡每一 Si基板13欲晶元結合之位置處，且凹坑^之 母一表面係鍍上厚Cu膜/Ni/Au或Ag_pt/Ni/Au。晶元 結合處之正下方形成複數個熱孔44(填入Cu-厚膜導體 等）’熱孔係連接至形成於基板背側之焊墊45，藉以通 過多層印刷電路板49散熱（圖9(d))。此使得自數瓦= 輸出晶片產生之熱量得以順暢地逸散。Ag_pt厚膜導體 係用來形成八丨2〇3多層陶瓷基板43之谭墊材料。另 外，取決於接合基板（於本實例中係由八丨2〇3製得）之類 型及製造方法，可使用Cu_厚膜導體，或者使用w-和 導體或Ag-Pd導體是可能的。鑲嵌晶片部件之每—焊 塾部分係由Ag-Pt膜/Ni/Au製之厚鍍層製得。至於形成 於Si晶片背面之焊墊’於本實例中使用Ti/Ni/Au之薄 25骐。然而，焊墊不限於此結構，且此一常用的 5 10 15 20 -45- A /1 « -Mr 疒，1 ΛΟΠ， 200400864
5 10 15 經濟部智慧財產局員工消費合作杜印製 20 25
Cr/Ni/Au薄膜等亦可用作焊塾。 於S“曰曰片13之晶元結合與晶片部件17之回焊a 用進行後（將於稍後詳細說明），於清ΑΐΛ乡層基相 後進行導線結合8(圖9(b))。接著，获£ 曰 "按者猎印刷提供樹脂於 八上，並且可得到0 9(c)顯示之斷面。樹脂(為矽酮糊 脂或低彈性環氧樹脂)係藉橡膠滾軸65印刷(如圖⑺所 :;)，以致於可藉一次操作使樹脂覆蓋a“〇3多層基板 ，因此，單一操作包膠部分73形成於Al2〇3多層基 板们上。於樹脂凝固或熟化後，藉雷射或類似物打上 識別標記’並騎分開基板後，進行特性檢查。圖u 為組件透視圖，其中組件係藉分開a12〇3多層基板 43、鑲喪於印刷電路板上及進行其回焊等步驟而完成。 組二經製成具有LGA結構’使得在印刷電路板上進行 兩禮度鑲嵌成為可能。 ,接著，以上說明可參照圖8(a)所示之RF組件組裝 ’ 之〗丨員序補充。經由印刷將本發明之焊料膏供應至晶 片邛件，且此焊料膏係藉相對於欲鑲嵌於凹坑上之晶片 13之分配器供應。首先’鑲嵌被動裝置17(例如晶片電 阻器、曰U兩A _片電谷器及類似物）。接著，鑲嵌1毫米χ15 毫米晶片13 ’同時藉輕微及均勻地壓Si晶片13(藉290 …、體）進行其晶元結合，藉以進行其調平程序。Si 晶片之晶元結合及晶片部件17之回焊程序係以一系列 ,驟進行（主要藉位於A〖2〇3多層基板下方之熱體）。為 了 '肖除空隙，使用鍍Sn之Cu球。在290°C下，Cu球 稍軟化，且Sn改良高溫下之流動性，藉以觸發Cu與 * -46- 200400864 經濟部智慧財產局員工消費合作社印製 五、發明說明（45 10 15 20 25 Νι間之反應。在此情形中，化 物係形成於Cu顆粒彼 此接觸及Cu顆粒與金屬化部分彼此接觸之接觸部分。 一旦化合物形成，則甚至在25代之第二回焊溫度下立 :會重新溶化’因為其具有高熔點。再者，由於晶元結 a溫度高於二次回焊溫度，因此如充分地潤满及散 開，藉以變成化合物。因此，於二次回焊期間，化合物 t = i向溫下提供充足的強度’使得Si甚至在樹脂 〇膠的、、Ό構中不會移動。再者，甚至在低溶點如重新 熔化之情形中’其甚至無法在25代流出，因為其已受 到較高溫之加熱歷程。基於這些理由，以晶片於二： 回焊期間仍是令人滿意的，以致於組件特性不會受到 Sn重新炫化之影響。 接著，藉比較根據本發明焊料膏之例子與習用pb_ 基底焊料之例子(使得纟職進行回焊成為可能），以 下將說明受到樹脂之影響。 圖12(a)及圖12(b)顯示晶片部件ι7中受到習用 pb·基底焊料（具有245t之固態溫度線）流出物71造成 短路現象之模型’其中係進行供結合至印刷電路板之二 次回焊程序（220。〇(類似圖η之鑲嵌狀態，且焊料30 之組成為Sn-Pb共熔合金）。於受到含填料、高彈性環 氧樹脂68包膠之組件例子中（意即，在鍍如或sn_ Pb(通常用於金屬化作用）之晶片部件例子中，由於sn_ Pb共熔相形成之緣故’此焊料重新熔化之熔點降至約 18〇 c)，紐路係在！80°c(焊料在此溫度流出）藉著使用 樹脂彈性模量之樹脂壓力為1000 MPa而造成。雖然 I t -47- 200400864 A7 B7 五、發明說明（46 ) 10 15 20 訂
Pb-Sn-基底焊料係原始為245χ：之固態線溫度，但是由 於晶片部件之焊墊鍍Sn_Pb焊料之緣故且由於基板側鍵 Au之緣故’熔點降至約18〇t。因此，sn_pb焊料在二 次回焊期間（220。〇係處於重新炼化狀態。# Sn_pb焊 料自固態轉變為液態時，突然地在焊料中出現3.6%之 體積膨脹率。Sn_pb焊料76(於晶片部件側形成脊帶）重 新熔化之膨脹壓力70與樹脂壓力69兩者彼此以大力量 抵銷並且使形成於晶片頂面與樹脂間之界面（係為結 構t弱的部分）剝落，造成焊料流出71。因此’短路係 以间機率（7G /。）出現在焊墊相反側。亦發現藉降低樹脂 在门/皿（18〇c)界疋的彈性模量，可降低短路現象之發 生率。由於關於環氧樹脂軟化有限制，因而必須進行研 九，使得彈性模量得藉添加填料或類似物至軟質矽酮樹 脂而提高。因此，可發現當18〇t之彈性模量不超過1〇 MPa時，焊料流出物71將不會出現。# 18代之彈性 模量提高至200 MPa時，短路以2%機率出現。繁於以 上發現，於重新熔化之焊料結構中，樹脂之彈性模量在 180°C下不超過2〇〇 MPa將是必要的。 接著，關於本發明焊料膏結構受到流出物之影響則 顯示於圖13中（同時與習用焊料相比較）。如上述，當 使用根據本發明焊料膏進行結合時，於熔化部分令受到 ^佔據的體積約為一半，且部分由於Sn本身之膨脹值 J的緣故知料之體積膨脹率呈現1.4%之低值（i爲 Pb-基底焊料之1/2·6倍大)。再者，如圖13所示之模型 說明’ CU顆粒係、以點接觸狀態結合在一起，樹脂壓力 -48- 25 200400864 A7 B7 五、發明說明（47) 受到束缚的Cu顆粒之反應而抵銷（甚至在Sn熔化時亦 同），以致於沒有已焊接部分壓碎現象發生，意即可預 期與熔化的焊料之情形相當不同的現象。也就是說，焊 墊（電極）間由於Sn流出所造成之短路發生率是低的。 5因此，甚至以環氧樹脂（經設計為甚至當添加填料時變 =有些軟）可防止焊料流出。自圖13之結果，假設Sn 凡王熔化ί月形出現且樹脂彈性模量（與體積膨脹率成反 比）可行，則容許的樹脂彈性模量變為5〇〇 Mpa。實際 上，可預期CU顆粒之反應效果，以致於甚至使用具高 10彈性模量之樹脂時，可預期沒有流出物出現^於可能使 用環氧樹脂之情形巾，可機械地進行基板分離卫作且 藉雷射等在樹脂中製造割痕變得不必要’以致於生產率 及效率亦經改良。 上述組件鑲嵌法亦可適用於其他陶究基板、有機核 15芯基板及組合式基板。再者，基板元件可同時以面向上 方式及面向下方錢行。至於組件，本發明亦可應用於 表面音波（SAW)組件、功# _IC組件、記憶體組 件、多晶組件及類似物。 經濟部智慧財產局員工消費合作社印製 20 (具體例14) 接著說明本發明應用於高輸出晶片（例如馬達驅動 1C)樹脂封裝體之實例。圖14(勾為高輸出樹脂封裝體之 俯視圖，其中引線框架51與散熱板52係結合在—起以 及經填隙。14(b)為封裝體之斷面圖。圖14⑷為圖 25 14(b)中圓形部分之部分放大圖。在此實例中，半 -49- 200400864 五、發明說明（48 5 10 15 經濟部智慧財產局員工消費合作社印製 20 晶片25係使用根據本發明之焊料膏而結合至散熱板（散 熱槽）52。引、線51及半導體晶片25之端子係藉導線扯 合8結合在-起且經樹脂包膠。引線係由&基 ： 製得。 _ 圖Μ為高輸出樹脂封裝之步驟流程圖。首先，於 藉填隙同時接合引線框架51與散熱板52，藉提供焊料 膏3使半導體晶片25進行晶元結合。接著使藉晶元結 合法結合之半導體晶片25進行導線結合（如圖所示係 左由引線5 1、金導線8及類似物）。接著進行樹脂包 膠，並且於障礙物切割後進行Sn基底焊料球包鍍。接 著進行引線切割及引線形成程序，並且進行散熱板切 割，因而完成封裝體。可藉通用的材料（例如Cr_Ni_ Au、Cr-Cu-AU及Ti_Pt_AuMt Si晶片之背側焊墊金屬 化。甚至在高Au含量之情形中，可得到良好的結果 (就具有高Au-Sn熔點之富金化合物形成而言）。至於晶 几結合方面，其係於藉印刷供應焊料後，在3〇〇<t使用 具1 kgf初壓力之電阻熱體達5秒而進行。 就大晶片而言，較佳地，在特別硬的Zn_A丨-基底 焊料之例子中，藉添加橡膠及低膨脹率填料可確保高可 靠度。 25 (實例15) 圖16(a)至圖16(d)顯示關於BGA及CSP實例之晶 片25與接合基板14之封裝體，該封裝體係藉無錯焊料 (使用甚至在270。(：可保持強度之Cu焊球80)之溫度階 -50- 200400864 A7 B7 五、發明說明（仍） 層結合法而得。按慣例’溫度階層結合法係藉使晶片與 陶資•接合基板結合在一起之高熔的Pb-(5-l〇)Sn焊料而 進行。然而，當欲使用無鉛焊料時，沒有辦法替代習用 知料。因此’本案提供一種使用Sn基底焊料及依此形 5成的悍料之結構，已結合部分未在回焊時熔化，藉以維 持結合強度（甚至當部分焊料熔化時亦同）。圖16(a)顯 不BGA/CSP之斷面模型，其中有機基板（組合式基板） 係用作接合基板14(雖然可考慮組合式基板、金屬核芯 基板、陶瓷基板及類似物）。至於凸塊之形狀，有球形 10凸塊（圖16(b))、導線結合凸塊（圖16(c))及具有容易形 變結構之鍍Cu凸塊（圖16(d))。外部連接端子係為形成 於鍍Ni/Au部分83(以球狀或膏狀形式）上之Cu焊墊或 Sn-Ag-Cu-基底焊料部分30。 經濟部智慧財產局員工消费合作社印製 於圖16(a)中顯示之例子中，藉以下步驟可得到禁 15得起回焊之結合變為可能：藉蒸氣沉積、包鍍、焊料膏 或複合焊料膏（含金屬球及焊料球）將Sn供給至Si晶片 25側之薄膜焊墊82上；將其熱壓結合至金屬球8〇，例 如Cu球、Ag球' Au球、鍍Au之μ球、金屬化之有 機樹脂球’藉以在與薄膜焊墊材料（Cu、Ni、Ag等）接 20觸之接觸部分84或於接觸部分附近與Sn形成金屬間 化合物84。接著，使形成於以上晶片上之球焊墊83定 位在接合基板（ΑΙΑ3、A1N、有機、組合式基板或金屬 核芯基板）14之焊墊上，預先提供含有金屬球焊料 (Sn Sn Ag、Sn-Ag-Cu、Sn-Cu 或類似物或含 In、出 25及Zri中至少一種者）及焊球之焊料膏以及熱壓結合於該
-5K CT 4* « ^XTC\ A ^ +S 4« ( ^uu^U〇864 A7 B7 反、發明說明' " -- 焊墊上，因此，同樣地，接合基板之焊墊83與Sn之 金屬化合物84形成，藉以使得提供可禁得起28(TC之 結構成為可能。甚至當凸塊高度不同時，可藉複合焊料 膏補償差異。因此，製得具高可靠度之BGA或CSP變 5為，其中對於每一焊料凸塊及對於Si晶片之應力 負荷疋低的，因而凸塊之使用壽命提高，且其中就對抗 7落衝擊之機械性質而言，填充物係以流動性優越（具 楊氏模量在50至15000 MPa範圍内且熱膨脹係數為ι〇 至60xl〇-6/°c)之不含溶劑樹脂81而形成。 1〇 以下說明圖16(b)至圖16(d)之方法。 經濟部智慧財產局員工消費合作社印製 圖17(a)至圖i7(c)顯示藉由圖16(b)所示之Cu球 8〇系統使Si晶片25與接合基板14結合在一起之結合 法。雖然晶片25上之電極端子82在此例中係由 Ti/Pt/Au製得，但材料不限於Ti/pt/Au。在晶圓製程之 15階段中，如鍍層、Sn-Ag-Cu-基底焊料或含有金屬球及 焊料球之複合焊料膏85係提供至形成於每一晶片上之 薄膜焊墊82。Au係主要為了防止表面氧化反應而提供 且不超過〇·1微米。因此，於熔化後，Au溶解於固態 溶液狀態之焊料中。至於Pt_Sn化合物層而言，存在有 2〇不同的化合物，例如Pt3Sn及Ptsn2。當焊球8〇具有 大直徑時，採用可提供厚焊料85之印刷法以固定焊球 是合宜的。另外，可預先使用鍍焊料之焊球。 圖17(a)顯示於施用助熔劑4於鍍Sn之端子23 後，藉金屬罩幕導件定位及固定15〇微米金屬球（cu 25球）8〇之狀態。為了確保晶圓或晶片上之所有焊球與薄 -52- 200400864 A7 五、發明說明 10 15 經濟部智慧財產局員工消費合作社印製 20 25 膜焊塾82 t中央部件產生建設性接觸，藉平坦式抗脈 衝電流加熱體或類似物，在謂。c下進行施壓溶化5秒 鐘。由於Cu球80在晶片中尺寸變化之緣故，一些焊 $不會與焊墊部分接觸。然而，在此等焊球緊鄰焊墊部 分之例子_，形成合金層之可能性提高（雖然此取決於 CUg在高溫之塑性形變）。即使有—些凸塊係經由％層 焊墊。卩分接觸，而不形成合金層，但是就多數凸塊形 成口金層而言是沒有問題的。於複合焊料膏34之例子 中，甚至當Cu球80不與焊墊部分接觸時，焊墊部分 係藉、、Ό α後所升》成之合金層而連接至球，因而甚至 在高溫下可確保強度。 溶化後之電極部分斷面圖顯示於圖】7(b)中。球 與端子經接觸，並且藉Pt_Sn與Cu_Sn之化合物使接觸 部分84結合。甚至在接觸部分未完全地藉該化合物結 合之例子中，實情是隨著合金層成長（由於在接續步驟 中進行加熱、加壓或類似方法），因而可達到其接合作 用。雖然Sn脊帶係形成於周圍區域，但Sn通常不會 總是潤濕散開於整個Cu上。於焊球結合後，針對晶片 之每一晶圓（於晶圓之例子中，晶圓經切割以提供每一 B曰片）進行清潔工作’接著藉抗脈衝電流加熱體吸住晶 片背侧，使球端子定位且固定至形成於組合式接合基板 14之電極^子μ上之複合焊料膏36，以及在290°C下 進行施壓溶化5秒鐘，同時喷淋氮氣。當接續步驟中不 進行樹脂填充時，可使用助熔劑。 圖1 7(c)顯示進行施壓熔化後得到之斷面。自晶片 -53- 200400864 A7 經濟部智慧財產局®工消费合作社印製 五、發明說明 10 15 20 52 側之電極端子82至接合基板側之電極端子83，所有高 熔金屬及金屬間化合物84或類似物係彼此連續地連 接’以致於甚至在接續回焊步驟中沒有剝落現象出現。 由於球凸塊高度差之緣故，一些凸塊不會與接合基板上 之焊墊接觸。然而，由於此等球凸塊係藉金屬間化合物 84而連接，因此甚至在回焊期間沒有問題發生。 圖16(c)顯示一具體例，其令Si基板側上之導線結 合端子（Cr/Ni/Au等）48及導線凸塊端子86或由Cu、 Ag或Au製得之類似物係藉熱壓結合作用（某些例子中 係施用超音波於其上）而結合在一起。導線凸塊端子之 特性在於其受到毛細管變形之形狀及其不平的頸部部 分。雖然不平的頸部部*中之高度差是大的，但在其中 一些中，不規則的高度係在加壓期間弄平，因而藉混合 焊料膏結合’不會出現任何問題。就導線凸塊端子之: 料而言’有可充分以Sn潤濕、且為軟質的Au、Α§、a 及A[材料。於A1之例子中，其應用受限於可用％潤 濕且選擇範圍狹窄之焊料。然而，使用A丨是可能的 類似圖16⑻中所示之例子，由於窄間隙造成操㈣難 性之緣故’前提是必須使用非清潔法。於定位後，藉進 行熱整結合’同時噴淋氮氣’同樣地形成金屬間化合物 叫由Sn及接合基板之焊塾兩者製得）變為可能並且 具有Sn之接合基板電極之金屬間化合物Μ可同樣地 25 形成，以致於可製得可禁得起咖。C之結合結構（類似 圖16(b)之例子）。 製造圖16(d)結構之方法顯+ 顯不於圖18(a)及i8(b) -54-
200400864 Α7 Β7 五、發明說明（S3 10 15 經濟部智慧財產局員工消费合作社印製 20 中。邊方法係為一種系統，其中晶圓法係藉Si晶片Μ 之半導體裝置上之Cu端子87、聚醯胺膜9〇及類似物 而進行重新定位，且其中接著藉Cu鍍層88而形成凸 塊。藉使用光阻89及鍍Cu技術’本案提供一種鍍cu 之凸塊結構91，其不僅凸塊，且其在應力下具有於平 面方向容易形變之薄頸部部分。圖18⑻為晶圓法中形 成之模型斷面圖’其中為了麵沒有應力集中現象出現 在重新定位的端子上，使用光阻89及鍍層可形成易形 變的結構，之後移除光阻，以致於可形成Cu凸塊。圖 18(b)顯示經由金屬間化合物84而形成於Cu凸塊91與 Cu端子間之結合部分之斷面圖，其中接合部分係藉以 下步驟形成：以Cu與Sn之複合焊料膏塗佈接合基板 15、使晶片之Cu凸塊91定位以及在氮氣氛圍下對其 加壓及加熱（在290t:進行5秒鐘），而不使用助熔劑。 (具體例16) 接著，為了檢視含於焊料膏（選擇Cu為具代表元件） 之金屬球相對於焊球（選擇Sn為代表性成分）之比例範 圍，可改變sn相對於Cu(選擇Sn為代表性成分）之重 量比（Sn相對於CU(Sn/Cu)之重量比）。檢查結果顯示於 圖19中。至於評估方法，可觀察回焊後已結合部分之 斷面，並且自接觸及/或接近及類似狀態檢查適量混合 成分。此中使用之助熔劑為通用的非清潔型。至於cu 及Sn之粒度，可使用2〇至4〇微米之相當大的顆粒。 因此，可發現Sn/Cii比例範圍較佳在〇 6至之範圍 -55-
五、發明說明（54) 内，更佳為0.8至1.0。除非粒度為至多5〇微米或更 小’否則採用微細設計（相對於間隙、每—端子之直徑 及其間之空間）是不可能的，且2〇至3〇微米水平是容 易使用的。亦可使用粒度為5至1〇微米之細顆粒（其可 5提供相對於以上細結構之極限）。然而，於極細尺寸之 例子中，由於表面積增加及由於減少助熔劑能力有限， 因而產生焊球殘留以及Sn軟化特性損失之問題（由於 Cu-Sn合金化作用加速之緣故）。焊料（Sn)與粒度無關， 因為其最後熔化。然而，Cu球及Sn球以膏狀物狀態均 10勻地分散是必要的，以致於使兩焊球之粒度為同一水平 是基本的。再者，使Cu顆粒表面鍍Sn至塗層厚度為 約1微米是必要的，以致於焊料變得可潤濕。此使得對 於助熔劑之負荷降低。 經濟部智慧財產局員工消費合作社印製 為了降低複合焊料之剛性，將軟質金屬化顆粒球分 15散於金屬與焊球間是有效的。特別地，於硬金屬之例子 中，此對於改良可靠度方面是有效的，因為軟質塑料球 發揮降低形變作用及熱衝擊之功能。同樣地，藉分散低 熱膨脹率之物質，例如殷鋼（Invar)、二氧化矽、Am及 SiC(在複合焊料膏中金屬化），可降低接合點處之應 20力，以致於可預期高可靠度。纟此處，應注意合金係為 可降低熔點（而不是其機械性質）之新材料。雖然合金通 常是硬質材料，但是可藉分散軟質金屬球（例如金屬化 之A卜塑料球或類似物）改良合金之此類性質。 雖然由本案發明人提供之發明已於具體例中說 25明，然而本發明應不限於上述具體例，且本案得施以許 -56- 200400864
多修飾，然皆不脫本發明之主旨。 再者’以下係為了扼要重述本發明基於在上述具 體例中揭示態樣之典型構成。 (1) 一種焊料，其包含Sn_基底焊球及具有熔點高於 5該基底焊球熔點之金屬球，其中每一金屬球表面係 覆蓋一 Ni層，且該Ni層係覆蓋一 Au層。 (2) 於構成（1)中所述之焊料中，該金屬球為Cu球。 Ο)於構成（1)中所述之焊料中，該金屬球為八丨球。 (4)於構成（1)中所述之焊料中，該金屬球為Ag球。 10 (5)於構成（1)中所述之焊料中，其中該金屬球為選 自由Cu合金球、Cu-Sn合金球、Ni-Sn合金球、Zn-Al-基 底合金球及Au-Sn-基底合金球組成之群中之任一種。 (6)於構成（1)中所述之焊料中，該金屬球含有（^球 及Cu-Sn合金球。 15 (7)於構成（1)至（6)中任一者所述之焊料中，該金屬 球具直徑為5微米至40微米。 經濟部智慧財產局員工消费合作社印製 (8) 於構成（1)至（7)中任一者所述之焊料中，在空氣 中及在焊接溫度等於或超過24(TC下，該Au層具有防止 該金屬球氧化之功能，且該Ni層具有防止該Au層擴散 20 進入該金屬球之功能。 (9) 於構成（8)中所述之焊料中，該金屬球為Cu球， 且該Ni層具有防止由該Cu球與該Sn球間反應產生之 Cu3Sn化合物形成之功能。 (10) 於構成（1)至（6)中任一者所述之烊料中，該ni 25層具厚度為等於或超過0.1微米至等於或小於1微米。 -57- 200400864 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（56 10 15 20 25 (11) 於構成（1)至（6)中任一去所-十、夕_、』τ仕者所述之焊料中，該Au層具厚度為等於或超過〇〇1料半δ望 U1儆水至等於或小於0.1微 米。(12) 於構成⑴至⑹_任—者所述之焊料中，中該 Sn-基底焊球於其表面上形成氧化保護膜。 (13) 於構成⑴至⑹中任—者所述之焊料中該以_ 基底焊球與該金屬球間之比例固定為〇 6至i 4。 (14) 於構成（3)中所述之焊料中，—Cu層係插入於 該Ni層及該Au層間。 (15) 於構成（1)至（6)中任一者所述之焊料中該焊 料含有松香-基底助熔劑。 (16) 於構成（1)至（6)中任一者所述之焊料中 基底焊料之熔點低於Sn_Ag_Cu_基底焊料之熔點 金屬球之熔點高於該Sn_ Ag_Cu_*底焊料之熔點(17) 於構成（1)至（6)中任一者所述之辉料中，該焊 料係用於溫度階層結合法之高溫側焊接，該溫度階層結 合法係使用無鉛焊接材料在不同溫度下鑲嵌電子部件。 (18) 於構成（17)中所述之焊料中，該焊料可用於在 二氣中且在溫度等於或超過24〇°c之焊接過程中。 (19) 一種焊料，其包含Cu球及Sn_基底焊球其中 一 Ni層形成於每—Cu球上，一 Au層形成於該州層上， 該焊料在等於或超過Sn熔點之溫度下自部分a球及該 Six-基底焊球形成含有Cu6Sn5之化合物，且該Cu球係藉 含有Cu6Sn5之該化合物而結合在一起。 (2〇)—種焊料’其包含Cu球及Sn_基底焊球，其中 -58- 該Sn-且該 Λ
200400864 A7 B7 五、發明說明（57 10 15 經濟部智慧財產扃員工消費合作社印製 20 25 一Ni層形成於每一 Cu球上，一 Au層形成於該沁層上， 當該Sn-基底焊球熔化且含有cu6Sn5之化合物形成於讀 Cu球至少部分表面上時，該Sn_基底焊球填滿該cu球間 之間隙’且該Cu球係藉含有Cu6Sn5之該化合物而結洽 在一起。 (21) 於構成（19)或（20)中所述之焊料中，該cu球之 直徑為5微米至40微米。 (22) 於構成（19)或（2〇)中所述之焊料中，該Au層名 空氣中及在溫度等於或超過24〇r下具有防止該金屬球 氧化之功能，且該Ni層具有防止該Au層擴散進入該金 屬球之功能。 (23) 於構成（19)或（2〇)中所述之焊料中，該川層具 厚度為等於或超過微米至等於或小於i微米。 (24) 於構成（19)或（20)中所述之焊料中，該Au層具 厚度為等於或超過0 01微米至等於或小於〇1微米。 以下簡單地說明藉本發明具代表性必要特性所得 到之有利的效果。 根據本發明，提供在溫度階層結合法中可於高溫 下維持強度之谭料是可能的。特別地，提供焊料膏、焊 接法及悍料偶合結構（藉著在空氣中考量無鉛焊料連接 而製得者）是可能的。 姓再者，根據本發明，提供一種使用可在高溫下維 持結合強度之焊料之溫度階層結合法是可能的。特別 ^甚至g使用無鉛焊接材料在空氣中進行焊接時提 供可維持高溫侧結合部分之結合可靠度之溫度階層結合 -59- 200400864 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（58) 法是可能的。 再者，根據本發明，提供一種使用可在高溫下維 持結合強度之焊料所結合之電子裝置是可能的。特別 地，甚至當使用無鉛焊接材料在空氣中進行焊接時，提 5 供在高溫侧結合部分具高結合可靠度之電子裝置是可能 的0 4·从口 lip m 士 ΒΕΙ 々 4® 准 Λ 肩 + 曰 W 广 1 1 Λ、，錄、 200400864 A7 五、發明說明（59 [圖式簡單說明] 組成:模:)斷至:：)係為顯不結合用焊料膏之材料及 實例之模型斷面圖， 應方法及結合條件之 圖2(a)顯不適用於本發明— 5且圖2(b)及圖2(c)分別為焊料膏供 模型圖。 圖3(a)及圖3(b)為本發明適用於矣品t +奴州於表面蝕刻圖幸 例子之斷面圖。 / ' 之例子於 圖4為本發明適用於容易合金化之鑛層 10 結合前之斷面圖。 圖5⑷至圖5(c)為組件镶嵌於印刷電路板上之模 型斷面圖。 圖6為塑料封裝體之模型斷面圖。 圖7(a)至圖7(c)為鑲嵌RF組件之模型斷面圖。 15 圖8(a)及圖8(b)為RF組件鑲嵌之方法流程圖。 圖9(a)至圖9(d)為RF組件製程順序之模型斷面 圍 圖10為RF組件於鑲嵌基板上之鑲嵌狀態的透視 經濟部智慧財產局員工消費合作社印製 圖。 20 圖11為组裝RF组件過程之樹脂印刷法的透視 圖。 圖1 2(a)及圖12(b)分別為RF組件比較例中焊料流 動原理之斷面圓及透視圖。 圖13係為顯示RF组件於比較例與根據本發明實 25 例間之現象比較圖。 -61- 200400864 A7 B7 五、發明說明（60) 10 15 經濟部智慧財產局員工消費合作社印製 20 25 圖14⑷至目14(C)係為高輸出樹脂封裝體之俯視 圖及該封裝體之斷面圖。 » 15為㈣出樹㈣裝之方法流輕圖。 圖16(a)至圖16⑷為藉結合複合球得到之⑽接 合點之模型斷面圖。 圖17(a)至圖17(c)為使用f丨】#几& 從用Lu球凸塊之BGA/CSP 模型斷面圖。 圖18(a)至圖l8(c)為使用具變形結構之塗cu凸塊 之BGA/CSP模型斷面圖。 圖1 9顯不Sn/Cu比與適當的結合範圍間之關係。 圖20(a)及圖20(b)係為顯示結合用焊料膏之材料 及組成之模型斷面圖。 圖21(a)及圖21(b)係為顯示在氮氣氛圍及在空氣 中進行焊料回焊操作中之焊料外觀圖。 圖式之元件代號說明 1 Cu球 2 Sn-基底焊球 3熔化的Sn 4助炫劑 5樹脂 6連接基板 7焊料 8導線 8晶片（圖5) -62- ttf-： • ^ ^r*xi〇\ /
200400864 A7 B7 五、發明說明（61 9蓋子 1 〇焊料膏 11外部接合端子 12連續圖案 5 13晶片 14接合基板 15加熱體 17晶片部件、被動裝置 18凸塊 10 19基板 19引線框架（圖4) 20蝕刻 23 Ni-Sn 鍍層 24 Ni-Au 鍍層 15 25晶片 經濟部智慧財產局員工消費合作社印製 26樹脂 29引線 30焊料 31蓋子、鰭片 20 33焊點 35 Si基板 36焊料膏部分 39金屬 42端子 25 43基板 -63- 士从？6_ 口 含讲谁，Λ /1 备曰从，Ο 1 Λ ,, ΛΠΙ 錄、 200400864 A7 B7 五、發明說明（62) 44通孔、熱孔 45内連接線、假端子 46端子 48導線結合端子 5 49印刷電路板、多層印刷電路板、基板 50 TSOP-LSI 51引線框架 52散熱板 53垂片 10 54導電焊料膏 61 凹坑 62狹缝 65橡膠滾軸 68環氧樹脂 15 69樹脂壓力 70膨脹壓力 71流出物 經濟部智慧財產局員工消費合作社印製 73單一操作包膠部分 7 5端子部分 20 76 Sn-Pb 焊料 80金屬球 81不含溶劑之樹脂 83焊墊、電極端子 84接觸部分、金屬間化合物 25 85複合焊料膏 -64- 200400864 A7 B7 五、發明說明（63) 86導線凸塊端子 87 Cu端子 88 Cu鍍層 89光阻 5 90聚醯胺膜 91 Cu凸塊 122保護膜 124 Ni/Au 鍍層 經濟部智慧財產局員工消費合作社印製 4* 口 1*： 讲 士 sa 推 /nuc、Λ /ί 备曰从 / Ο 1 A 10-7 錄、

Claims (1)

  1. D8 申請專利範圍 .一種焊料，其包含Sn_基底焊球及具有熔點高於該 Sn-基底焊球熔點之金屬球，其中每一金屬球表面係 覆蓋一Ni層，且該Ni層係覆蓋一 層。 2.如申請專利範圍第1項之焊料，其中該金屬球為Cu 5 球。 3·如申請專利範圍第i項之焊料，其中該金屬球為Μ 球。 4.如申請專利範圍第1項之焊料’其中該金屬球為Ag 球。 10 5.如申請專利範圍帛i項之焊料，其中該金屬球為選 自由Cu合金球、Cu_Sn合金球、Ni Sn合金球、 Zn-Al-基底合金球及Au_Sn_基底合金球組成之群中 之任一種。 6. 如申請專利範園帛1項之焊料，*中該金屬球包含 15 Cu球及Cu-Sn合金球。 3 7. 如申請專利範圍帛1項之焊料’其中該金屬球具直 徑為5微米至40微米。 8·如申請專利範圍第1項之焊料，其中在空氣中及在 焊接溫度等於或超過240。(：下，該Au層具有防止該 2〇 金屬球氧化之功能’且該奶層具有防止該Au層擴 散進入該金屬球之功能。 、 9.如申請專利範圍第8項之焊料，其中該金屬球為 球，且該Ni層具有防止由該Cu球與該Sn球間反 應產生之Cu3Sn化合物形成之功能。 25 1〇·如申請專利範圍第1項之焊料，其中該恥層具厚度 -66 - 2ϋ〇4〇〇864 六 申請專利範圍 Α8 Β8 C8 D8 5 ο 1 5 11 經濟部智慧財產局員工消費合作社印製 20 為等於或超過°，1微米至等於或小於！微米。 U·如申請專利範圍第1項之焊料，其中該㈣具厚度 為等於或超過〇.〇1微米至等於或小於〇1微米。 12. 如申請專利範圍第i項之焊料，其中該Sn_基底焊球 於其表面上形成氧化保護膜。 13. 如申請專利範圍第μ之焊料，其㈣^基底焊球 與該金屬球間之比例係設定為〇.6至14。 14. 如申請專利範圍第3項之焊料，其中—’⑸層係插入 於該Ni層及該Au層間。 15·如申請專利範圍帛i項之焊料，其#該焊料包含松 香·基底助溶劑。 16. 如申請專利範圍帛w之焊料mn基底焊料之 熔點低於Sn-Ag-Cu-基底焊料之熔點，且該金屬球 之熔點高於該Sn-Ag-Cu-基底焊料之熔點。 17. 如申明專利範圍第丨項之焊料，其中該焊料係用於 溫度階層結合法之高溫侧焊接，該溫度階層結合法 係使用無鉛焊接材料在不同溫度下鑲嵌電子部件。 18. 如申請專利範圍第17項之焊料’其中該焊料可用 在空氣中且在溫度等於或超過24〇〇c之焊接過 中〇 於 程 i 訂 5 2 19.一種焊料，其包含Cu球及Sn_基底焊球其中一沁 層形成於每一 Cu球上，一 Au層形成於該Ni層 上’該焊料在等於或超過Sn熔點之溫度下自部分 Cu球及該Sn-基底焊球形成含有Cu6Sn5之化合 物’且該Cu球係藉含有cu6Sn5之該化合物而結合 -67 - -9 200400864 經濟部智慧財產局員工消费合作社印製 A8 B8 C8 1" 1 '............ _ D8 六、申請專利範圍 ---- 在一起。 20.—種焊料，其包含Cu球及Sn_基底焊球其中一犯 層形成於每—Cu球上，一 Au層形成於該Ni層 上，當該Sn-基底焊球熔化五含有Cu6Sn5之化合物 5 形成於該Cu球至少部分表面上時，該Sn_基底焊球 填滿該Cu球間之間隙，且該Cu球係藉含有 Cu6Sn5之該化合物而結合在一起。 21·如申請專利範圍第19項之焊料’其中該Cu球之直 徑為5微米至40微米。 10 22.^申請專利範圍第19項之焊料其中該μ層在空 氣中及在溫度等於或超過24〇<t下具有防止該金屬 泉氧化之功，且該Ni層具有防止該層擴散進 入該金屬球之功能。 23.如申請專利範圍第19項之焊料，其中該沁層具厚 15 度為等於或超過微米至等於或小於！微米。 24·如申請專利範圍第19項之烊料，其中該Au層具厚 度為等於或超過0.01微米至等於或小於0.1微米。
TW092104874A 2002-03-08 2003-03-07 Solder TWI230105B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002064251A JP3757881B2 (ja) 2002-03-08 2002-03-08 はんだ

Publications (2)

Publication Number Publication Date
TW200400864A true TW200400864A (en) 2004-01-16
TWI230105B TWI230105B (en) 2005-04-01

Family

ID=28034869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092104874A TWI230105B (en) 2002-03-08 2003-03-07 Solder

Country Status (5)

Country Link
US (1) US6872465B2 (zh)
JP (1) JP3757881B2 (zh)
KR (1) KR100548855B1 (zh)
CN (2) CN101337308B (zh)
TW (1) TWI230105B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485026B (zh) * 2012-11-29 2015-05-21 Accurus Scient Co Ltd High temperature lead free solder ball
TWI632623B (zh) * 2015-11-16 2018-08-11 豐田自動車股份有限公司 製造半導體裝置的方法

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080075872A1 (en) * 1999-08-04 2008-03-27 Lichtenhan Joseph D Nanoscopic Assurance Coating for Lead-Free Solders
CN1269612C (zh) * 2000-12-21 2006-08-16 株式会社日立制作所 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
JP3891346B2 (ja) * 2002-01-07 2007-03-14 千住金属工業株式会社 微小銅ボールおよび微小銅ボールの製造方法
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
JP2005118984A (ja) * 2003-09-25 2005-05-12 Kagawa Industry Support Foundation 微粒子の配列制御方法およびその装置
US20050127484A1 (en) * 2003-12-16 2005-06-16 Texas Instruments Incorporated Die extender for protecting an integrated circuit die on a flip chip package
JP4581429B2 (ja) 2004-03-05 2010-11-17 ブラザー工業株式会社 画像記録装置
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US7446399B1 (en) * 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
US7524351B2 (en) * 2004-09-30 2009-04-28 Intel Corporation Nano-sized metals and alloys, and methods of assembling packages containing same
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages
EP1837119B1 (en) * 2005-01-11 2015-02-11 Murata Manufacturing Co., Ltd. Solder paste and electronic device
EP1864750B1 (en) * 2005-04-01 2016-11-09 Koki Company Limited Conductive filler and solder material
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US20070023910A1 (en) * 2005-07-29 2007-02-01 Texas Instruments Incorporated Dual BGA alloy structure for improved board-level reliability performance
US7622806B2 (en) * 2005-10-14 2009-11-24 Chipmos Technologies (Bermuda) Ltd. Laser mark on an IC component
US20070117475A1 (en) * 2005-11-23 2007-05-24 Regents Of The University Of California Prevention of Sn whisker growth for high reliability electronic devices
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US8388724B2 (en) 2006-04-26 2013-03-05 Senju Metal Industry Co., Ltd. Solder paste
US8274014B2 (en) 2006-05-25 2012-09-25 Bellman-Melcor Development, Llc Filler metal with flux for brazing and soldering and method of making and using same
JP5142999B2 (ja) * 2006-07-05 2013-02-13 富士電機株式会社 クリームはんだ及び電子部品のはんだ付け方法
KR100867637B1 (ko) * 2006-11-10 2008-11-10 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7758916B2 (en) * 2006-11-13 2010-07-20 Sulzer Metco (Us), Inc. Material and method of manufacture of a solder joint with high thermal conductivity and high electrical conductivity
JP5253794B2 (ja) 2006-12-25 2013-07-31 山陽特殊製鋼株式会社 鉛フリー接合用材料およびその製造方法
WO2008108413A1 (ja) * 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
KR100902163B1 (ko) * 2007-03-28 2009-06-10 한국과학기술원 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
JP5058766B2 (ja) * 2007-12-07 2012-10-24 山陽特殊製鋼株式会社 鉛フリー接合用材料を用いてはんだ付けしてなる電子機器
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
KR101030949B1 (ko) * 2009-02-05 2011-04-28 (주)애니솔 중공 에폭시 솔더볼 및 이를 포함하는 반도체 패키지
JP5315186B2 (ja) 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5699472B2 (ja) * 2010-07-27 2015-04-08 富士通株式会社 はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
US8587116B2 (en) 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
JP5849422B2 (ja) * 2010-09-30 2016-01-27 Tdk株式会社 Ｐｂフリーはんだ
JP5018978B1 (ja) 2010-11-19 2012-09-05 株式会社村田製作所 導電性材料、それを用いた接続方法、および接続構造
TWI436710B (zh) * 2011-02-09 2014-05-01 Murata Manufacturing Co Connection structure
CN103404239B (zh) 2011-02-15 2015-11-25 株式会社村田制作所 多层配线基板及其制造方法
JP2012174332A (ja) * 2011-02-17 2012-09-10 Fujitsu Ltd 導電性接合材料、導体の接合方法、及び半導体装置の製造方法
JP5281122B2 (ja) * 2011-06-16 2013-09-04 株式会社フジクラ 接合方法、及び、製造方法
KR101451559B1 (ko) 2011-09-02 2014-10-15 미쓰비시 마테리알 가부시키가이샤 땜납 분말 및 이 분말을 사용한 땜납용 페이스트
WO2013132966A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 電子部品および電子部品と接合対象物との接合構造体の形成方法
JP5943065B2 (ja) * 2012-03-05 2016-06-29 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品
JP6231563B2 (ja) 2012-07-18 2017-11-15 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 電子部材を高い側方精度ではんだ付けする方法
JP2014041980A (ja) 2012-08-23 2014-03-06 International Business Maschines Corporation はんだ接合部のエレクトロマイグレーション（ｅｍ）耐性を向上させる界面合金層
TWI460046B (zh) * 2012-11-12 2014-11-11 Accurus Scient Co Ltd High strength silver-free lead-free solder
JP2013157626A (ja) * 2013-04-11 2013-08-15 Renesas Electronics Corp 半導体装置の製造方法
US9272371B2 (en) 2013-05-30 2016-03-01 Agc Automotive Americas R&D, Inc. Solder joint for an electrical conductor and a window pane including same
US10147695B2 (en) * 2013-06-19 2018-12-04 Senju Metal Industry Co., Ltd. Cu core ball
EP2851151B1 (en) * 2013-09-20 2017-08-23 Ansaldo Energia IP UK Limited Method of fixing through brazing a heat resistant component on a surface of a heat exposed component
JP6221690B2 (ja) * 2013-11-29 2017-11-01 日立金属株式会社 ろう材付き基材およびろう材付き基材の製造方法
TWI561639B (en) * 2014-04-17 2016-12-11 Heraeus Materials Singapore Pte Ltd Lead-free eutectic solder alloy comprising zinc as the main component and aluminum as an alloying metal
EP3975272A1 (en) * 2014-05-29 2022-03-30 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
US9731383B2 (en) 2014-07-09 2017-08-15 Bellman-Melcor Development, Llc Filler metal with flux for brazing and soldering and method of using same
US10744601B2 (en) 2015-08-07 2020-08-18 Bellman-Melcor Development, Llc Bonded brazing ring system and method for adhering a brazing ring to a tube
FR3043671A1 (fr) * 2015-11-12 2017-05-19 Commissariat Energie Atomique Procede de preparation d'un support
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
US10263362B2 (en) 2017-03-29 2019-04-16 Agc Automotive Americas R&D, Inc. Fluidically sealed enclosure for window electrical connections
JP6897236B2 (ja) * 2017-03-31 2021-06-30 三菱マテリアル株式会社 接合用成形体及びその製造方法
US10849192B2 (en) 2017-04-26 2020-11-24 Agc Automotive Americas R&D, Inc. Enclosure assembly for window electrical connections
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
US10806026B2 (en) 2018-07-12 2020-10-13 International Business Machines Corporation Modified PCB vias to prevent burn events
JP7322369B2 (ja) * 2018-09-21 2023-08-08 富士電機株式会社 半導体装置の製造方法
US11581239B2 (en) * 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material
WO2020194592A1 (ja) * 2019-03-27 2020-10-01 三菱電機株式会社 接合構造体およびこれを用いた半導体装置ならびに半導体装置の製造方法
CN111351697A (zh) * 2020-03-24 2020-06-30 中国电子科技集团公司第二十四研究所 一种键合金丝可靠性评价方法
CN113145954B (zh) * 2021-03-30 2023-03-24 广西天正钢结构有限公司 一种桥梁焊接装置及桥梁焊接方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02142698A (ja) * 1988-11-23 1990-05-31 Nippon Denso Co Ltd 複合はんだ
JPH03281093A (ja) 1990-03-28 1991-12-11 Mitsubishi Materials Corp 耐熱性高気密性ハンダ
JP2560518B2 (ja) 1990-06-15 1996-12-04 富士電機株式会社 半導体装置の製造方法
JPH04305394A (ja) * 1991-04-02 1992-10-28 Matsushita Electric Ind Co Ltd クリーム半田
JPH04371394A (ja) 1991-06-18 1992-12-24 New Japan Radio Co Ltd 粉末ろう材
JPH07235565A (ja) 1994-02-23 1995-09-05 Toshiba Corp 電子回路装置
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders
JPH08164496A (ja) * 1994-10-11 1996-06-25 Hitachi Ltd Ｓｎ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系はんだ及びその表面処理方法並びにそれを用いた実装品
EP0854768A1 (en) 1995-10-06 1998-07-29 Brown University Research Foundation Soldering methods and compositions
JP3446798B2 (ja) 1996-11-29 2003-09-16 日本特殊陶業株式会社 接合バンプ付き配線基板
DE69838586T2 (de) * 1997-06-04 2008-07-24 Ibiden Co., Ltd., Ogaki Lötelement für gedruckte leiterplatten
JP3339384B2 (ja) * 1997-07-14 2002-10-28 イビデン株式会社 半田材料並びにプリント配線板及びその製造方法
JPH11186712A (ja) 1997-12-24 1999-07-09 Nissan Motor Co Ltd はんだペーストおよび接続方法
JP2915888B1 (ja) * 1998-01-28 1999-07-05 日本特殊陶業株式会社 配線基板及びその製造方法
US6235996B1 (en) * 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JPH11291083A (ja) * 1998-04-14 1999-10-26 Murata Mfg Co Ltd 半田合金
JP3187373B2 (ja) 1998-07-31 2001-07-11 京セラ株式会社 配線基板
JP2000052027A (ja) 1998-08-11 2000-02-22 Nihon Almit Co Ltd 耐高温用金属接合法
JP2000091383A (ja) * 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
JP2000116571A (ja) 1998-10-14 2000-04-25 Toto Ltd 樹脂発熱成形体
JP2000223831A (ja) 1999-02-03 2000-08-11 Yuken Kogyo Kk Ｂｇａによる表面実装用ペーストはんだと表面実装方法
JP3074649B1 (ja) 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
JP3287328B2 (ja) * 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP2001009587A (ja) 1999-04-27 2001-01-16 Nec Kansai Ltd ろう材，ろう付け部材およびろう付け方法
JP2001205476A (ja) 2000-01-27 2001-07-31 Sumitomo Metal Mining Co Ltd 合金ろう材
JP2002057177A (ja) * 2000-08-09 2002-02-22 Hitachi Metals Ltd はんだボールおよびその製造方法
TWI248842B (en) * 2000-06-12 2006-02-11 Hitachi Ltd Semiconductor device and semiconductor module
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485026B (zh) * 2012-11-29 2015-05-21 Accurus Scient Co Ltd High temperature lead free solder ball
TWI632623B (zh) * 2015-11-16 2018-08-11 豐田自動車股份有限公司 製造半導體裝置的方法

Also Published As

Publication number Publication date
CN1443625A (zh) 2003-09-24
CN101337308A (zh) 2009-01-07
KR100548855B1 (ko) 2006-02-02
CN100421861C (zh) 2008-10-01
JP2003260587A (ja) 2003-09-16
JP3757881B2 (ja) 2006-03-22
KR20030074281A (ko) 2003-09-19
US20030224197A1 (en) 2003-12-04
TWI230105B (en) 2005-04-01
CN101337308B (zh) 2012-11-14
US6872465B2 (en) 2005-03-29

Similar Documents

Publication Publication Date Title
TW200400864A (en) Solder
TWI233684B (en) Electronic device
TWI230104B (en) Electronic device
US7722962B2 (en) Solder foil, semiconductor device and electronic device
TWI243082B (en) Electronic device
JP4096992B2 (ja) 半導体モジュールの製造方法
JP2002301588A (ja) はんだ箔および半導体装置および電子装置
JP4432541B2 (ja) 電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees