PL137347B1 - Insulated gate mos field effect transistor - Google Patents

Insulated gate mos field effect transistor Download PDF

Info

Publication number
PL137347B1
PL137347B1 PL1981230318A PL23031881A PL137347B1 PL 137347 B1 PL137347 B1 PL 137347B1 PL 1981230318 A PL1981230318 A PL 1981230318A PL 23031881 A PL23031881 A PL 23031881A PL 137347 B1 PL137347 B1 PL 137347B1
Authority
PL
Poland
Prior art keywords
area
drain
base
source
anode
Prior art date
Application number
PL1981230318A
Other languages
English (en)
Other versions
PL230318A1 (pl
Original Assignee
Rca Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22460824&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=PL137347(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Rca Corp filed Critical Rca Corp
Publication of PL230318A1 publication Critical patent/PL230318A1/xx
Publication of PL137347B1 publication Critical patent/PL137347B1/pl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Przedmiotem wynalazku jest tranzystor polowy MOS z izolowana bramka', taki jak tranzystor po¬ lowy metal — tlenek-póljpirzewodnik, zwlaszcza pio¬ nowy, podwójnie dyfaiodowarny tranzystor polowy MOS i pionowy rowkowany tranzystor polowy MOS w, zastosowaniach duzych mocy.Znany tranzystor polowy z izolowana bramka jest tranzystorem unipolarnym, w którym prad plynie z obszaru zródla przez kanal w podlozu do obszaru drenu. Obszary zródla, kanalu i drenu maja przewodnictwo typu n lub p, natomiast pod¬ loze ma przewodnictwo przeciwnego typu. Kanal jest indukowany (w przyrzadzie typu wzbogaco^ nego) lub usuwany (w przyrzadzie typu zuboza¬ lego) za pomoca pola elektrostatycznego, wytwa¬ rzanego przez ladunki na pobliskiej bramce.Bratmka lezy zwykle miedzy zródlem i drenem (umieszczonymi w obszarach zródla i drenu) i w tranzystorze polowym MOS jest ona odizolowana od powierzchni pólprzewodnika przez warstwe tlen¬ ku.W pionowych tranzystorach polowych MOS zró¬ dlo i dren leza na przeciwnych powierzchniach pólprzewodnika i powoduja przeplyw pradu, któ¬ ry /jest zasadniczo pionowy (prostopadly do . po¬ wierzchni pólprzewodnika) w przyrzadzie. W pio¬ nowym, podwójnie dyfundipwanyim tranzystorze MOS podloze jest zasadniczo planarne a bramka lezy na tej samej powierzchni pólprzewodnika co zródlo. W pionowych tranzystorach MOS rowek 10 15 20 30 2 -rozciaga sie w podlozu od jednej powierzchni a bramka lezy na powierzchni rowka.Znane pionowe tranzystory polowe MOS sa wiec trój warstwowymi przyrzadami majacymi obszary zródla, podstawy i drenu.Tranzystor wedlug wynalazku zawiera obszar anody przy drugiej powierzchni, rozciagajacy sie w sasiedztwie z jednej strony obszaru drenu i ma¬ jacy typ przewodnictwa przeciwny wzgledem ob¬ szaru drenu. Anoda jest umieszczona na drugiej powierzchni podloza i styka sie z obszarem ano¬ dy. Suma wzmocnienia pradowego przewodzenia obszaru zródla, obszaru podstawy i obszaru dre¬ nu oraz wzmocnienia pradowego przewodzenia ob¬ szaru anody, obszaru drenu i obszaru podstawy jest mniejsza od jednosci. Obszar drenu rozcia¬ ga sie do pierwszej powierzchni podloza. Obszar podstawy -rozciaga sie od pierwszej powierzchni i jest odgraniczony przez obszar drenu. Obszar zró¬ dla rozciaga sie od pierwszej powierzchni w gra¬ nicach podstawy.Obszar drenu zawiera plaska czesc o stosunkowo duzym przewodnictwie, lezaca w sasiedztwie ob- szaru anody i wydluzony obszar drenu o stosun¬ kowo malym przewodnictwie, lezacy w sasiedztwie czesci o stosunkowo duzym przewodnictwie i ob¬ szaru podstawy.Zaleta wynalazku jest to, ze uzyskuje sie przy¬ rzad czterowarstwowy dzialajacy jako tranzystor polowy majacy ulepszone charakterystyki robo- 137 347137 347 cze w porównaniu z konwencjonalnymi, pionowy¬ mi tranzystorami polowymi MOS.Przedmiot wynalazku jest przedstawiony w przy¬ kladach wykonania na rysunku, na którym fig. 1 przedstawia przekrój znanego tranzystora. MOS, fig. 2 — przekrój tranzystora MOS wedlug wy¬ nalazku, fig. 3 — przekrój tranzystora MOS w innym wykonaniu wedlug wynalazku, fig. 4 — gra¬ ficzne porównanie wlasnosci elektrycznych tran¬ zystora niskonapieciowego znanego i wedlug wy¬ nalazku oraz iig. 5 — graficzne porównanie wla¬ snosci elektrycznych tranzystora wysokonapiecio¬ wego znanego i wedlug wynalazku.Konwencjonalny tranzystor MOS 10 bedacy pio- 10 obszarów 52 podstawy. Obszary 54 zródla sa usy¬ tuowane wzgledem obszaru 50 drenu tak, zeby oikreslac pare czesci 56 kanalu przy pierwszej po¬ wierzchni kazdego obszaru 52 podstawy. Obszar drenu zawiera plaska czesc 51 o stosunkowo du¬ zym przewodnictwie, lezaca w sasiedztwie obsza¬ ru 48 anody i wydluzony obszar 55 drenu o sto¬ sunkowo malym przewodnictwie, lezacy w sasiedz¬ twie czesci 51 i obszaru 52 podstawy.Anoda 58 jest usytuowana przy drugiej powie¬ rzchni 46, stykajac sie z obszarem 48 anody. Pa¬ ra zródel 68 i bramka 61, zawierajaca warstwe tlenku 62 i elektrode bramkowa 64, sa usytuowa¬ ne na pierwszej powierzchni 44 pólprzewodnika w nowym, podwójnie dyfundowanym tranzystorem 15 konfiguracji podobnej do opisanej odnosnie tran- MOS, który jest przedstawiony na fig. 1, zawiera zystora MOS 10; Chociaz w zalecanym wykona- ptetsKie podloze 12 majac pierwsza powierzchnie ni/u jest opisywany tranzystor polowy MOS 10 i 14 i druga powierzchnie 16, które sa przeciwlegle warstwa tlenku 62 lezy pod elektroda 64, nalezy oraz sasiednie obszary, obszar 18 zródla, obszar zaznaczyc, ze mozna równiez uzyskac fumkcjonal- 20 podstawy i'obszar 22 drenu o naprzemiennych ao ny przyrzad, jezeli zastapi sie tlenek innymi ma- typach przewodnictwa. Obszar ^22 drenu zawiera terialami izolujacymi (takimi jak SijN^. zwykle czesc 24 o stosunkowo duzej przewodno- Na figl 3 jeBrt; przedstawiony pionowy, rowko- sd wlasciwej w poblizu drugiej powierzchni 16 i wydluzona czesc 26 z materialu o mniejszej przewodnosci wlasciwej, rozciagajaca sie do pier¬ wszej powierzchni 14.W typowej konfiguracji para obszarów 20 pod¬ stawy, rozdzielonych przez wydluzona czesc 26 dre¬ nu, rozciaga sie w podlozu od pierwszej powierz¬ chni 14 i tworzy pare zlacz p-n 23 podstawa/dren.Odpowiednia para obszarów 18 zródla rozciaga sie w podlozu od pierwszej powierzchni 14 w gra¬ nicach obszarów 20 podstawy. Obszary zródla 18 sa umieszczone wzgledem wydluzonego obszaru 26 drenu wewnatrz niego tak, aby okreslac pare cze¬ sci 28 kanalu przy pierwszej powierzchni kazdego obszaru 20 podstawy.Dren 30 lezy przy drugiej powierzchni 16 i sty¬ ka sie z czescia 24 obszaru 22 drenu, który ma stosunkowo duza przewodnosc wlasciwa. Na pier¬ wszej powierzchni zródlo 32 styka sie z kazdym obszarem 18 zródla i obszarem 20 podstawy w ob¬ szarze oddalonym od czesci 28 kanalu. Bramka 34 jest usytuowana na pierwszej powierzchni 14 za¬ równo nad para czesci 28 kanalu i wydluzona cze¬ scia 26 drenu miedzy czesciami 28 kanalu. Bram¬ ka 34 zawiera zwyikle warstwe tlenu 36 na po¬ wierzchni 14 podloza i elektrode 38 nad warstwa tlenku 36.Jak przedstawiono na fig. 2, pionowy, podwój¬ nie dyfundowany tranzystor MOS 40 wedlug wy¬ nalazku zawiera równiez plaskie podloze 42 ma¬ jace pierwsza powierzchnie 44 i druga powierz¬ chnie 46, które sa przeciwlegle. Plaski obszar 48 wany tranzystor polowy MOS 70, który zawiera podloze 72 majace pierwsza powierzchnie 74 i po- 25 wierzchnie 76, które sa przeciwlegle. Plaski ob¬ szar 78 anody o przewodnictwie pierwszego typu lezy w poblizu drugiej powierzchni 76 i plaski obszar 80 drenu o przewodnictwie drugiego typu lezy przy obszarze 78 anody. Obszar 82 podstawy 39 o przewodnictwie pierwszego typu rozciaga sie w podlozu od pierwszej powierzchni 74 tak, aby tworzyc zlacze p-n 8ft podjstawa/dren z obszarem 80 drenu.. Rowek 84 rozciaga sie w podlozu od pierwszej powierzchni 74 tak, aby przecinac obszar 82 pod¬ stawy. Para obszarów 86 zródla o przewodnictwie drugiego typu, rozdzielonych przez rowek 84, roz¬ ciaga sie w podlozu, od pierwszej powierzchni 74.Kazdy obszar 86 zródla lezy w poblizu rowka 84 przy pierwszej powierzchni i jest oddalony od Obszaru 80 drenu tak, aby okreslac dlugosc czesci 88 kanalu przy powierzchni rowka 84 obszaru 82 podstawy.Nalezy zaznaczyc, ze chociaz w przedstawio¬ nym wykonaniu rowek 84 rna ksztalt litery „V",.. jego ksztalt nie jest tak ograniczony. Dla przy¬ kladu, rowek móglby miec zakrzywiony profil (np. w ksztalcie litery „V"), zwykly prostokatny profil (ze scianami prostopadlymi do powierzchni 74 pólprzewodnika) lulb profil w ksztalcie litery „V" z plaska powierzchnia dolna (tzn. równolegla do powierzchni 74 pólprzewodnika).Bramka 90 lezy na powierzchni rowka 84. Zawie- 55 40 49 50 anody w przewodnictwie pierwszego typu lezy w 55 ra ona warstwe tlenku 92 nad czesciami 88 ka- poblizu drugiej powierzchni 46. Obszar 50v drenu o przewodnictwie drugiego typu jest usytuowany przy obszarze 48 anody i rozciaga sie do pierwszej powierzchni 44. Para obszarów 52 podstawy o nalu i elektrode 94 nad warstwa tlenku, przy czym znowu warstwa tlenku 92 moglaby byc za¬ stapiona przez inny material lufo materialy izolu¬ jace. Para zródel 96 styka sie z obszarem 86 zró- przewodnictwie pierwszego typu, rozdzielona przez 60 dla i obszarem 82 podstawy przy pierwszej po- ofoszar 50 drenu, rozciaga sie w podlozu od pier¬ wszej powierzchni, tworzac pare zlacz p^n 53 pod¬ stawa/dren. Odpowiednia para obszarów 54 zródla o przewodnictwie drugiego typu rozciaga sie w wierzchni 74 pólprzewodnika a anoda 98 styka sie z 'Obszarem 78 na drugiej powierzchni 76 pól¬ przewodnika.Zasada dzialania pionowego tranzystora MOS 70 podlozu od pierwszej powierzchni 44 w granicach 85 jest zasadniczo podobna do zasady dzialania pio-nowego, podwójnie dyfundowanego tranzystora MOS 40. Podstawowa róznica jest to, ze w pio¬ nowym, podwójnie dyfundowanyim tranzystorze MOS bramka jest usytuowana na glównej powie¬ rzchni pólprzewodnika tak, ze czesci kanalu sa indukowane w czesciach obszarów podstawy przy glównej powierzchni pólprzewodnika. W pionowym tranzystorze MOS bramka jest usytuowana na po- . wierzchni rowka i indukuje czesci kanalu w cze¬ sciach podstawy przy powierzchni rowka.Wynalazek zostal osiagniety przez manipulacje przewodinosciaimi wlasciwymi i geometriami czte¬ rech obszarów pólprzewodnikowych tak, ze przy¬ rzad dziala jato tranzystor polowy posiadajacy obszar anody wstrzykujacy nosniki mniejszosciowe i polaczony szeregowo z obszarem drenu. Chociaz jest to przyrzad czterowarstwowy, nie pracuje on jako tyrystor majacy wlasnosci regeneracyjne. Ka¬ zdy z czterowarstwowych tranzystorów 40 i 70 mo¬ ze byc rozwazany jako zawierajacy dwa tranzy¬ story: jeden skladajacy sie z obszarów zródla, pod¬ stawy i drenu (dalej tranzystor 1) i jeden skla¬ dajacy sie z obszarów anody, drenu i podstawy (dalej tranzystor 2). Tranzystor 1 ma wzmocnie¬ nie pradowe a\ w kierunku przewodzenia z ob¬ szaru zródla do obszaru drenu i tranzystor 2 ma wzmocnienie pradowe a^ w kierunku przewodze¬ nia z obszaru anody do obszaru podstawy. W wy¬ nalazku jest zasadmicze, zeby suma wzmocnien pra¬ dowych («i+io2) tranzystora 1 i tranzystora 2 nie przekraczala jednosci.Ogranicza to regeneracje nosników ladunków tak, ze nie wystepuje zadne dzialanie tyrystorowe, O ile vl\ +a2 jezeli ai«2, ai<«2 lub af=a,2.Wzmocnienia pradowe a\ i «2 moga byc regu¬ lowane na przyklad przez zmiane wzglednych prze¬ wodnosci wlasciwych obszarów podstawy i drenu, przy utrzymywaniu obszarów zródla i anody o stosunkowo duzej przewodnosci wlasciwej. Dla przykladu, jezeli przewodnosci wlasciwe zródlo/pod¬ stawa/dren/anoda sa odpowiednio n+/p+/n/p+, da¬ je to zwykle przyrzad, w którym ai<«2- Jezeli poszczególne przewodnosci wlasciwe n+/p/n+/p+„ daje to zwykle a\^ Wówczas gdy aj«2» uzyskiwany jest stosunko¬ wo czuly przyrzad, który ma stosunkowo male na¬ piecie progowe Vth. Przyrzad bedzie mial male napiecie na rezystancji Ron, moze byc sterowany przez stosunkowo male napiecie bramki i bedzie szczególnie wlasciwy do zastosowan przy przela¬ czaniu stosunkowo malych napiec. Ogólnie gdy «f<«2 uzyskuje sie przyrzad majacy duza prze¬ wodnosc wlasciwa w kierunku przewodzenia. 55 Pomimo tego, ze Vth bedzie wieksze niz w zna¬ nej strukturze (aia2), ulepszono przewodnosc wla¬ sciwa w kierunku przewodzenia (wytworzona przez wstrzykiwanie nosników przez anode do. drenu) czyni taki przyrzad szczególnie wlasciwym dla za- w stosowan przy przelaczaniu duzych napiec.Dalsze ulepszenia wykonania przyrzadu (takie jak zmniejszone Vth, zwiekszone napiecie przebicia i szybszy czas przelaczania) moga byc* osiagniete przez zmiane profilu rpizewodnictwa w obszarze « 17 347 6 drenu. Dla przykladu, w obu tranzystorach MOS 40 lub 70 obszar 50 lub 80 drenu moze ponadto zawierac plaska czesc 51 lub 81 (n+) o stosun¬ kowo duzej przewodnosci wlasciwej, w. poblizu 5 anody 48 lub 78. Pozostala czesc drenu 50 lub 80 moze zawierac wydluzony obszar 55 lub 85 drenu o stosunkowo malej przewodnosci wlasciwej (n—).Jak uprzednio wskazano, tranzystory polowe we¬ dlug wynalazku sa wlasciwe zarówno do zastoso- 10 wan przy przelaczeniu malych jak i duzych na¬ piec. Gdy ai«2 ("IP. «i = 0,7, c^ = 0,1), przyrzad jest najwlasciwszy do zastosowan, w których na¬ piecie zródlo-dren Vsd jest w przyblizeniu w za¬ kresie 40—150 woltów. Przykladowa charaktery- 15 styka I —V (prad — napiecie) dla takiego przy¬ rzadu jest reprezentowana przez krzywa I na fig. 4.Odcieta jest napieciem zródlo — dren Vsd w woltach a rzedna jest gestoscia pradu JD w am- perach, na czynny, obszar przyrzadu. Krzywa I re¬ prezentuje skuteczna rezystancje Ron, gdy przy¬ rzad jest sterowany przy okreslonym napieciu bramka — zródlo VGs„ które jest znacznie wiek¬ sze niz napiecie progowe Vth. 25 Krzywa II reprezentuje rezystancje Ron dla znanego przyrzadu w podobnych warunkach robor czych. Przy gestosciach pradu powyzej punktu przeciecia dwóch krzywych, przyrzady wedlug wy- nalazku maja mniejszy spadek napiecia przewo¬ dzenia.W zastosowaniach przy przelaczaniu duzych na¬ piec, gdy napiecie zródlo — dren Vsd jest vr przyblizeniu równe 150—2000 V, wynalazek przed- 35 stawia strukture, w której ai<«2 Onp* «i — 0,1, «2 — 0,7). Przyblizona charakterystyka I—V dla takiego przyrzadu jest reprezentowana przez krzy¬ wa III na fig, 5 i zachowanie porównywalnego, znanego przyrzadu jest reprezentowane przez krzy- 40 wa IV. W zastosowaniach wysokonapieciowych tranzystory MOS 40 i 70 daja silne przewodzenie i bardzo mala rezystancje Ron w porównaniu z konwencjonalnymi przyrzadzam!, chociaz napiecie progowe VTh jest nieco zwiekszone w porównaniu i5 z przyrzadem niskonapieciowym' (krzywa I, fig. 4).Nalezy zaznaczyc, ze opisane przyrzady MOS 40 i 70, zawierajace pare obszarów zródla, podstawy i kanalu, reprezentuja ogólnie zalecane wykona¬ nia wynalazku. Przyrzady majace pojedynczy ob- 50 szar podstawy, zródla i kanalu równiez dzialalyby.Ponadto, chociaz figury przedstawiaja obszary póljprzewodnika o okreslonych typach przewodnic¬ twa,, wytwarzajac przyrzady z kanalem typu n, mo¬ zna uzyskac takze przyrzady operacyjne z kana¬ lem typu p, jezeli wszystkie wskazane typy prze¬ wodnictwa bylyby zmienione.Nalezy równiez zaznaczyc, ze zarówno pionowy, podwójnie dyfundowany' tranzystor MOS 40 jak i pionowy tranzystor MOS 70 moga byc wykorzy¬ stane w wiekszych przyrzadach. Dla przykladu, wiekszy przyrzad moze zawierac wiele czesci, z których kazda ma przekrój taki jak przedstawio¬ ny tranzystor MOS 40 lub 70. Te przyrzady mo¬ glyby miec geometrie miedzypalczasta, siatkowa lub meandrowa.137 347 8 Zastrzezenia patentowe 1. Tranzystor polowy MOS z izolowana bramka, zawierajacy podloze pólprzewodnikowe, które ma pierwsza i druga, przeciwlegle powierzchnie glów¬ ne i zawiera w polaczeniu szeregowym, sasiadu¬ jace ze soba obszary zródla, podstawy i drenu o naprzemiennym typie przewodnictwa, obszar pod- z obszarem (48) anody, przy czym suma wzmoc¬ nienia pradowego przewodzenia obszaru (54) zró¬ dla, obszaru (52) podstawy i obszaru (50) drenu oraz wzmocnienia pradowego przewodzenia obszaru (48) anody, obszaru (50) drenu i obszaru (52) podsta¬ wy jest mniejsza od jednosci. \2. Tiranzysltor weidiluig zasitnz. 1„ znamienny tym, ze obszar (50) drenu rozciaga sie do pierwszej po¬ stawy lezy w sasiedztwie pierwszej powierzchni io wierzchni (44) podloza (42), obszar (52) podstawy podloza, obszary zródla i drenu sa oddalone od siebie przez czesc kanalu w obszarze podstawy przy pierwszej powierzchni, elektroda zródla lezy na pierwszej powierzchni i laczy obszary zródla i podstawy, natomiast bramka pokrywa czesc kana¬ lu, znamienny tym, ze zawiera obszar (48) anody przy drugiej powierzchni (46), rozciagajacy sie w sasiedztwie z jednej" strony obszaru (50) drenu i majacy typ przewodnictwa przeciwny wzgledem rozciaga sie od pierwszej powierzchni (44) i jest ograniczony przez obszar (50) drenu oraz obszar (54) zródla rozciaga sie od pierwszej powierzchni (44) w granicach obszaru (52) podstawy. 15 3. Tranzystor wedlug zastrz. 1, znamienny tym, ze obszar (50) drenu zawiera plaska czesc (51) o stosunkowo duzymi przewodnictwie, lezaca w sa¬ siedztwie obszaru (48) anody i wydluzony obszar (55) drenu o stosunkowo malymi przewodnictwie, obszaru (50) drenu, anoda (58) jest umieszczona na 20 lezacy w sasiedztwie czesci (51) i obszaru (52) pod- drugiej powierzchni (46) podloza (42) i styka sie stawy. 32 28 3^ 38 36 28 32 rai yrFR-18 N+ / j s /;///// J / /\/ 1 Figi ti-30 60 54 56 62 64 61 56 54 60 70x 96 86 90 84 88,94 92 86 96 140 120 100 80 60 40 20 - lJ 0 0 140 120 100 80 60 40 20 U ( ~ - —i 3 c / / I 1 ( \ -I—~ 1 VSD I f 2 3 vSD(vj FigA VSD l ,- 2 3 vSD(v) I n_ -40-150V 1 4 :HI »150-2000V IV ' " \ 4 . Fig-5.DN-3, z. 717/87 Cena 100 zl PL PL PL

Claims (1)

1.Zastrzezenia patentowe 1. Tranzystor polowy MOS z izolowana bramka, zawierajacy podloze pólprzewodnikowe, które ma pierwsza i druga, przeciwlegle powierzchnie glów¬ ne i zawiera w polaczeniu szeregowym, sasiadu¬ jace ze soba obszary zródla, podstawy i drenu o naprzemiennym typie przewodnictwa, obszar pod- z obszarem (48) anody, przy czym suma wzmoc¬ nienia pradowego przewodzenia obszaru (54) zró¬ dla, obszaru (52) podstawy i obszaru (50) drenu oraz wzmocnienia pradowego przewodzenia obszaru (48) anody, obszaru (50) drenu i obszaru (52) podsta¬ wy jest mniejsza od jednosci. 2. \2. Tiranzysltor weidiluig zasitnz. 1„ znamienny tym, ze obszar (50) drenu rozciaga sie do pierwszej po¬ stawy lezy w sasiedztwie pierwszej powierzchni io wierzchni (44) podloza (42), obszar (52) podstawy podloza, obszary zródla i drenu sa oddalone od siebie przez czesc kanalu w obszarze podstawy przy pierwszej powierzchni, elektroda zródla lezy na pierwszej powierzchni i laczy obszary zródla i podstawy, natomiast bramka pokrywa czesc kana¬ lu, znamienny tym, ze zawiera obszar (48) anody przy drugiej powierzchni (46), rozciagajacy sie w sasiedztwie z jednej" strony obszaru (50) drenu i majacy typ przewodnictwa przeciwny wzgledem rozciaga sie od pierwszej powierzchni (44) i jest ograniczony przez obszar (50) drenu oraz obszar (54) zródla rozciaga sie od pierwszej powierzchni (44) w granicach obszaru (52) podstawy. 153. Tranzystor wedlug zastrz. 1, znamienny tym, ze obszar (50) drenu zawiera plaska czesc (51) o stosunkowo duzymi przewodnictwie, lezaca w sa¬ siedztwie obszaru (48) anody i wydluzony obszar (55) drenu o stosunkowo malymi przewodnictwie, obszaru (50) drenu, anoda (58) jest umieszczona na 20 lezacy w sasiedztwie czesci (51) i obszaru (52) pod- drugiej powierzchni (46) podloza (42) i styka sie stawy. 32 28 3^ 38 36 28 32 rai yrFR-18 N+ / j s /;///// J / /\/ 1 Figi ti-30 60 54 56 62 64 61 56 54 60 70x 96 86 90 84 88,94 92 86 96 140 120 100 80 60 40 20 - lJ 0 0 140 120 100 80 60 40 20 U ( ~ - —i3. C / / I 1 ( \ -I—~ 1 VSD I f 2 3 vSD(vj FigA VSD l ,- 2 3 vSD(v) I n_ -40-150V 1 4 :HI »150-2000V IV ' " \4. . Fig-5. DN-3, z. 717/87 Cena 100 zl PL PL PL
PL1981230318A 1980-03-25 1981-03-25 Insulated gate mos field effect transistor PL137347B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/133,902 US4364073A (en) 1980-03-25 1980-03-25 Power MOSFET with an anode region

Publications (2)

Publication Number Publication Date
PL230318A1 PL230318A1 (pl) 1982-01-04
PL137347B1 true PL137347B1 (en) 1986-05-31

Family

ID=22460824

Family Applications (1)

Application Number Title Priority Date Filing Date
PL1981230318A PL137347B1 (en) 1980-03-25 1981-03-25 Insulated gate mos field effect transistor

Country Status (9)

Country Link
US (1) US4364073A (pl)
JP (1) JPS56150870A (pl)
DE (1) DE3110230C3 (pl)
FR (1) FR2479567B1 (pl)
GB (1) GB2072422B (pl)
IT (1) IT1194027B (pl)
PL (1) PL137347B1 (pl)
SE (1) SE456292B (pl)
YU (1) YU43009B (pl)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3024015A1 (de) * 1980-06-26 1982-01-07 Siemens AG, 1000 Berlin und 8000 München Steuerbarer halbleiterschalter
DD154049A1 (de) * 1980-10-30 1982-02-17 Siegfried Wagner Steuerbares halbleiterbauelement
SE8107136L (sv) * 1980-12-02 1982-06-03 Gen Electric Styrelektrodforsedd likriktaranordning
US4969028A (en) * 1980-12-02 1990-11-06 General Electric Company Gate enhanced rectifier
GB2108758B (en) * 1981-10-26 1985-08-21 Intersil Inc Power field-effect transistor structures
US4677452A (en) * 1981-10-26 1987-06-30 Intersil, Inc. Power field-effect transistor structures
US4782379A (en) * 1981-11-23 1988-11-01 General Electric Company Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device
US4571815A (en) * 1981-11-23 1986-02-25 General Electric Company Method of making vertical channel field controlled device employing a recessed gate structure
DE3200660A1 (de) * 1982-01-12 1983-07-21 Siemens AG, 1000 Berlin und 8000 München Mis-feldeffekttransistor mit ladungstraegerinjektion
IE55992B1 (en) * 1982-04-05 1991-03-13 Gen Electric Insulated gate rectifier with improved current-carrying capability
US4567641A (en) * 1982-04-12 1986-02-04 General Electric Company Method of fabricating semiconductor devices having a diffused region of reduced length
US4574209A (en) * 1982-06-21 1986-03-04 Eaton Corporation Split gate EFET and circuitry
JPS594077A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 電界効果トランジスタ
DE3224642A1 (de) * 1982-07-01 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Igfet mit injektorzone
DE3224618A1 (de) * 1982-07-01 1984-01-05 Siemens AG, 1000 Berlin und 8000 München Igfet mit ladungstraegerinjektion
US4541001A (en) * 1982-09-23 1985-09-10 Eaton Corporation Bidirectional power FET with substrate-referenced shield
US4553151A (en) * 1982-09-23 1985-11-12 Eaton Corporation Bidirectional power FET with field shaping
US4542396A (en) * 1982-09-23 1985-09-17 Eaton Corporation Trapped charge bidirectional power FET
US4577208A (en) * 1982-09-23 1986-03-18 Eaton Corporation Bidirectional power FET with integral avalanche protection
US4743952A (en) * 1983-04-04 1988-05-10 General Electric Company Insulated-gate semiconductor device with low on-resistance
US4809047A (en) * 1983-09-06 1989-02-28 General Electric Company Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
US4551643A (en) * 1983-10-24 1985-11-05 Rca Corporation Power switching circuitry
GB2150753B (en) * 1983-11-30 1987-04-01 Toshiba Kk Semiconductor device
US5212396A (en) * 1983-11-30 1993-05-18 Kabushiki Kaisha Toshiba Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations
JPH0680831B2 (ja) * 1983-11-30 1994-10-12 株式会社東芝 半導体装置
JPS6115370A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
US4618872A (en) * 1983-12-05 1986-10-21 General Electric Company Integrated power switching semiconductor devices including IGT and MOSFET structures
US4644637A (en) * 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
US4837606A (en) * 1984-02-22 1989-06-06 General Electric Company Vertical MOSFET with reduced bipolar effects
US4587713A (en) * 1984-02-22 1986-05-13 Rca Corporation Method for making vertical MOSFET with reduced bipolar effects
JPS60196974A (ja) * 1984-03-19 1985-10-05 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPH0618255B2 (ja) * 1984-04-04 1994-03-09 株式会社東芝 半導体装置
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
DE3546745C2 (de) * 1984-05-30 1994-06-30 Toshiba Kawasaki Kk Lateraler MOS-Feldeffekttransistor mit Leitfähigkeitsmodulation
US5286984A (en) * 1984-05-30 1994-02-15 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPS60260152A (ja) * 1984-06-07 1985-12-23 Nec Corp 半導体装置
JPS6134753U (ja) * 1984-07-31 1986-03-03 株式会社明電舎 半導体装置
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
US4641194A (en) * 1984-08-27 1987-02-03 Rca Corporation Kinescope driver in a digital video signal processing system
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
US4593458A (en) * 1984-11-02 1986-06-10 General Electric Company Fabrication of integrated circuit with complementary, dielectrically-isolated, high voltage semiconductor devices
US4694313A (en) * 1985-02-19 1987-09-15 Harris Corporation Conductivity modulated semiconductor structure
JPS61191071A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 伝導度変調型半導体装置及びその製造方法
US4639754A (en) * 1985-02-25 1987-01-27 Rca Corporation Vertical MOSFET with diminished bipolar effects
EP0199293B2 (en) * 1985-04-24 1995-08-30 General Electric Company Insulated gate semiconductor device
JPS62109366A (ja) * 1985-11-07 1987-05-20 Fuji Electric Co Ltd Ｍｏｓ電界効果トランジスタ
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array
EP0229362B1 (en) * 1986-01-10 1993-03-17 General Electric Company Semiconductor device and method of fabrication
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
JPS62232167A (ja) * 1986-04-02 1987-10-12 Nissan Motor Co Ltd 半導体装置
JPH07123166B2 (ja) * 1986-11-17 1995-12-25 日産自動車株式会社 電導度変調形ｍｏｓｆｅｔ
JPS63141375A (ja) * 1986-12-03 1988-06-13 Fuji Electric Co Ltd 絶縁ゲ−ト電界効果トランジスタ
US5338693A (en) * 1987-01-08 1994-08-16 International Rectifier Corporation Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET
US5105243A (en) * 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US5237186A (en) * 1987-02-26 1993-08-17 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
JP2579979B2 (ja) * 1987-02-26 1997-02-12 株式会社東芝 半導体素子の製造方法
US5144401A (en) * 1987-02-26 1992-09-01 Kabushiki Kaisha Toshiba Turn-on/off driving technique for insulated gate thyristor
JPH0821713B2 (ja) * 1987-02-26 1996-03-04 株式会社東芝 導電変調型ｍｏｓｆｅｔ
US4888627A (en) * 1987-05-19 1989-12-19 General Electric Company Monolithically integrated lateral insulated gate semiconductor device
US4847671A (en) * 1987-05-19 1989-07-11 General Electric Company Monolithically integrated insulated gate semiconductor device
US4857983A (en) * 1987-05-19 1989-08-15 General Electric Company Monolithically integrated semiconductor device having bidirectional conducting capability and method of fabrication
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
JP2786196B2 (ja) * 1987-07-21 1998-08-13 株式会社デンソー 絶縁ゲート型半導体装置
JPH0766968B2 (ja) * 1987-08-24 1995-07-19 株式会社日立製作所 半導体装置及びその製造方法
JP2594296B2 (ja) * 1987-11-30 1997-03-26 富士電機株式会社 絶縁ゲート電界効果トランジスタ
IT1218200B (it) * 1988-03-29 1990-04-12 Sgs Thomson Microelectronics Procedimento di fabbricazione di un dispositivo semiconduttore mos di poterza a modulazione di conducibilita' (himos) e dispositivi con esso ottenuti
US4904609A (en) * 1988-05-06 1990-02-27 General Electric Company Method of making symmetrical blocking high voltage breakdown semiconductor device
US4910563A (en) * 1988-08-15 1990-03-20 General Electric Company Complementary circuit and structure with common substrate
US4898835A (en) * 1988-10-12 1990-02-06 Sgs-Thomson Microelectronics, Inc. Single mask totally self-aligned power MOSFET cell fabrication process
JPH0691263B2 (ja) * 1988-10-19 1994-11-14 株式会社東芝 半導体装置の製造方法
JPH02163974A (ja) * 1988-12-16 1990-06-25 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタおよびその製造方法
US5313083A (en) * 1988-12-16 1994-05-17 Raytheon Company R.F. switching circuits
JP2701496B2 (ja) * 1989-01-30 1998-01-21 富士電機株式会社 ｐチャネル型絶縁ゲートバイポーラトランジスタ
US5198688A (en) * 1989-03-06 1993-03-30 Fuji Electric Co., Ltd. Semiconductor device provided with a conductivity modulation MISFET
US5095343A (en) * 1989-06-14 1992-03-10 Harris Corporation Power MOSFET
TW399774U (en) * 1989-07-03 2000-07-21 Gen Electric FET, IGBT and MCT structures to enhance operating characteristics
US5237183A (en) * 1989-12-14 1993-08-17 Motorola, Inc. High reverse voltage IGT
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
US5766966A (en) * 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
US5122848A (en) * 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
WO1993003502A1 (en) * 1991-07-26 1993-02-18 Nippondenso Co., Ltd. Method of producing vertical mosfet
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
EP0527600B1 (en) * 1991-08-08 2003-06-25 Kabushiki Kaisha Toshiba Insulated trench gate bipolar transistor
JP3417013B2 (ja) * 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP3275536B2 (ja) * 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
JP3399119B2 (ja) 1994-11-10 2003-04-21 富士電機株式会社 半導体装置およびその製造方法
US5665988A (en) * 1995-02-09 1997-09-09 Fuji Electric Co., Ltd. Conductivity-modulation semiconductor
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US6388272B1 (en) 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
US5831318A (en) * 1996-07-25 1998-11-03 International Rectifier Corporation Radhard mosfet with thick gate oxide and deep channel region
JP3696352B2 (ja) * 1996-12-17 2005-09-14 三菱電機株式会社 ライフタイム評価用ｔｅｇ
DE19707513A1 (de) * 1997-02-25 1998-09-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
DE10023115A1 (de) 2000-05-11 2001-11-29 Infineon Technologies Ag Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor
DE10117483A1 (de) 2001-04-07 2002-10-17 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10117801B4 (de) * 2001-04-10 2005-12-22 Robert Bosch Gmbh Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10149777A1 (de) 2001-10-09 2003-04-24 Bosch Gmbh Robert Halbleiter-Schaltungsanordnung, insbesondere für Zündungsverwendungen, und Verwendung
DE102006003932B4 (de) * 2006-01-26 2010-09-16 Infineon Technologies Austria Ag Feldeffekthalbleiterbauelement mit einem Minoritätsladungsträger emittierenden Sourcegebiet in eine Bodyzone
DE102006047244B4 (de) * 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
US7951676B2 (en) 2008-08-29 2011-05-31 Infineon Technologies Ag Semiconductor device and method for the production of a semiconductor device
US9611868B2 (en) 2010-04-09 2017-04-04 Shipstone Corporation System and method for energy storage and retrieval
US8667788B2 (en) 2010-04-09 2014-03-11 Shipstone Corporation System and method for energy storage and retrieval
EP3823008A1 (en) 2019-11-12 2021-05-19 Paul Scherrer Institut Methods of manufacturing semiconductor devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE623187A (pl) * 1961-10-06
FR1317256A (fr) * 1961-12-16 1963-02-08 Teszner Stanislas Perfectionnements aux dispositifs semi-conducteurs dits tecnetrons multibâtonnets
US3324359A (en) * 1963-09-30 1967-06-06 Gen Electric Four layer semiconductor switch with the third layer defining a continuous, uninterrupted internal junction
US3264493A (en) * 1963-10-01 1966-08-02 Fairchild Camera Instr Co Semiconductor circuit module for a high-gain, high-input impedance amplifier
JPS509156B1 (pl) 1970-10-09 1975-04-10
US3900771A (en) * 1970-11-25 1975-08-19 Gerhard Krause Transistor with high current density
BE788874A (fr) * 1971-09-17 1973-01-02 Western Electric Co Module de circuit integre
US3831187A (en) * 1973-04-11 1974-08-20 Rca Corp Thyristor having capacitively coupled control electrode
US4156248A (en) * 1977-01-31 1979-05-22 Rca Corporation Gate turn-off semiconductor controlled rectifier device with highly doped buffer region portion
JPS5431352A (en) * 1977-08-10 1979-03-08 Hitachi Ltd Hair iron
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
GB2034114A (en) 1978-10-06 1980-05-29 Gen Electric Method of manufacturing a V- groove IGFET
DE2904424C2 (de) * 1979-02-06 1982-09-02 Siemens AG, 1000 Berlin und 8000 München Thyristor mit Steuerung durch Feldeffekttransistor

Also Published As

Publication number Publication date
GB2072422A (en) 1981-09-30
PL230318A1 (pl) 1982-01-04
YU43009B (en) 1989-02-28
GB2072422B (en) 1984-05-16
IT1194027B (it) 1988-08-31
SE8101263L (sv) 1981-09-26
DE3110230A1 (de) 1982-01-14
FR2479567A1 (fr) 1981-10-02
FR2479567B1 (fr) 1986-04-18
DE3110230C2 (pl) 1992-12-24
JPS6150397B2 (pl) 1986-11-04
JPS56150870A (en) 1981-11-21
YU77481A (en) 1983-06-30
US4364073A (en) 1982-12-14
SE456292B (sv) 1988-09-19
DE3110230C3 (de) 1998-07-09
IT8120225A0 (it) 1981-03-09

Similar Documents

Publication Publication Date Title
PL137347B1 (en) Insulated gate mos field effect transistor
CN102810552B (zh) 具有可控补偿区的晶体管
JP3315356B2 (ja) 高耐圧半導体装置
US4630084A (en) Vertical mis-field effect transistor with low forward resistance
US20100148224A1 (en) Power junction field effect power transistor with highly vertical channel and uniform channel opening
JP2005510880A (ja) 縦型ｍｏｓｆｅｔおよびその縦型ｍｏｓｆｅｔを形成する方法
KR20090083353A (ko) 정류 접합 션트들을 포함하는 파워 스위칭 반도체 소자들
WO2000002250A1 (de) Vertikales halbleiterbauelement mit reduziertem elektrischem oberflächenfeld
EP0341000A2 (en) Gated turn-off semiconductor device
CN101523607A (zh) 穿隧式场效应晶体管
CN102956697A (zh) 具有低正向偏置集成二极管的高电子迁移率晶体管
JP2007043123A (ja) 半導体装置
US7911021B2 (en) Edge termination for semiconductor devices
WO1997038447A2 (en) High-voltage lateral mosfet soi device having a semiconductor linkup region
WO2019186126A1 (en) Power semiconductor device with a double gate structure
JPH01117363A (ja) 縦型絶縁ゲート電界効果トランジスタ
JPH09509789A (ja) 回路及びそのような回路に用いて好適な接合電界効果トランジスタ
Shekar et al. High-voltage current saturation in emitter switched thyristors
KR100523118B1 (ko) 반도체소자
EP0519741B1 (en) High-breakdown-voltage semiconductor element
EP0649177A1 (en) Semiconductor device with a fast lateral DMOST provided with a high-voltage source electrode
Li et al. Simulation, fabrication and characterization of 3300V/10A 4H-SiC Power DMOSFETs
JP2007516587A (ja) 絶縁トレンチゲート電極を有する横型電界効果トランジスタ
US20160155802A1 (en) Semiconductor Device Having Ridges Running in Different Directions
JPH02100367A (ja) 縦型伝導度変調型ｍｏｓｆｅｔ