KR970067936A - 스플릿 게이트 트랜지스터 및 그 제조 방법 - Google Patents

스플릿 게이트 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR970067936A
KR970067936A KR1019970011195A KR19970011195A KR970067936A KR 970067936 A KR970067936 A KR 970067936A KR 1019970011195 A KR1019970011195 A KR 1019970011195A KR 19970011195 A KR19970011195 A KR 19970011195A KR 970067936 A KR970067936 A KR 970067936A
Authority
KR
South Korea
Prior art keywords
gate electrode
forming
transistor
control gate
floating gate
Prior art date
Application number
KR1019970011195A
Other languages
English (en)
Other versions
KR100453136B1 (ko
Inventor
가오루 다께다
다까유끼 가이다
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR970067936A publication Critical patent/KR970067936A/ko
Application granted granted Critical
Publication of KR100453136B1 publication Critical patent/KR100453136B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 기판, 및 반도체 기판 상부에 형성된 소스 영역 및 드레인 영역을 구비한 스플릿 게이트 트랜지스터가 개시되어 있다. 소스 영역과 드레인 영역 간에 채널 영역이 형성된다. 채널 영역의 실질적인 상부에 부동 게이트 전극이 형성된다. 부동 게이트 전극은 단부면을 갖고 있다. 반도체 상부에 부동 게이트 전극과 중첩되도록 제어 게이트 전극이 제공된다. 제어 게이트 전극은 부동 게이트 전극의 단부면과 평평하게 형성된 단부면을 갖고 있다.

Description

스플릿 게이트 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 플레서 EEPROM의 메모리 셀 어레이의 일부의 횡단면도.

Claims (28)

  1. 반도체 기판; 상기 반도체 기판 상부에 형성된 소스 영역 및 드레인 영역; 상기 소스 영역과 드레인 영역 사이에 형성된 채널 영역; 상기 채널 영역의 실질적인 상부에 형성되어 단부면을 구비한 부동게이트 전극; 및 상기 부동 게이트 전극과 중첩되도록 상기 반도체 기판 상부에 제공되어 상기 부동 게이트 단부면과 평평하게 형성된 단부면을 구비한 제어 게이트 전극을 포함하는 트랜지스터.
  2. 제1항에 있어서 상기 제어 게이트 전극의 일부는 상기 채널 영역 상부에 위치하여 상기 제어 게이트 전극의 단부면과 대향 배치된 선택 게이트를 형성한 트랜지스터.
  3. 제2항에 있어서 상기 제어 게이트 전극 및 상기 부동 게이트 전극의 단부면들을 덮기 위한 절연막으로 구성된 스페이서를 더 포함하는 트랜지스터.
  4. 제3항에 있어서 상기 반도체 기판으로부터 상기 부동 게이트 전극을 전기적으로 절연시키기 위한 게이트 절연막을 더 포함하는 트랜지스터.
  5. 제4항에 있어서 상기 부동 게이트 전극으로부터 상기 제어 게이트 전극을 전기적으로 절연시키기 위한 터널 절연막을 더 포함하는 트랜지스터.
  6. 제5항에 있어서 상기 게이트 절연막 및 상기 터널 절연막은 각각 상기 제어 게이트 전극의 단부면과 평평하게 형성된 단부면을 구비하며, 상기 스페이서는 상기 게이트 절연막, 부동 게이트 전극, 터널 절연막 및 제어 게이트 전극의 단부면들을 덮고 있는 트랜지스터.
  7. 제1항에 있어서 상기 제어 게이트 전극 및 상기 부동 게이트 전극의 단부면들은 상기 반도체 기판의 두께방향을 따라 배치된 트랜지스터.
  8. 제1항에 잇어서 상기 소스 영역에 접속되고, 상기 스페이서에 의해 상기 제어 게이트 전극 및 상기 부동 게이트 전극으로부터 절연된 소스 전극을 더 포함하는 트랜지스터.
  9. 제1항에 따른 트랜지스터를 메모리 셀로서 구비한 비휘발성 반도체 메모리.
  10. 반도체 기판; 상기 반도체 기판 상부에 형성된 소스 영역 및 드레인 영역; 상기 소스 영역과 드레인 영역 사이에 형성된 채널 영역; 상기 채널 영역의 실질적인 상부에 형성되어 단부면을 구비한 부동게이트 전극; 및 상기 부동 게이트 전극과 중첩되도록 상기 반도체 기판 상부에 제공되어 단부면을 구비한 제어 게이트 전극; 상기 제어 게이트 전극의 단부면을 덮기 위한 것으로 절연막으로 구성되고 외측면을 구비한 내측 스페이서; 및 상기 부동 게이트 전극의 단부면 및 상기 내측 스페이서의 외측면을 덮기 위한 외측 스페이서를 포함하는 트랜지스터.
  11. 제10항에 있어서 상기 제어 게이트 전극의 일부는 상기 채널 영역 상부에 위치하여 상기 제어 게이트 전극의 단부면에 대향 배치된 선택 게이트를 형성한 트랜지스터.
  12. 제11항에 있어서 상기 반도체 기판으로부터 상기 부동 게이트 전극을 전기적으로 절연시키기 위한 게이트 절연막을 더 포함하는 트랜지스터.
  13. 제12항에 있어서 상기 부동 게이트 전극으로부터 상기 제어 게이트 전극을 전기적으로 절연시키기 위한 터널 절연막을 더 포함하는 트랜지스터.
  14. 제13항에 있어서 상기 게이트 절연막은 상기 부동 게이트 전극의 단부면과 평평하게 형성된 단부면을 구비하며, 상기 게이트 절연막 및 상기 제어 게이트 전극의 단부면들은 상기 외측 스페이서로 덮혀 있는 트랜지스터.
  15. 제14항에 있어서 상기 터널 절연막은 상기 제어 게이트 전극의 단부면과 평평하게 형성된 단부면을 구비하며, 상기 게이트 절연막 및 상기 제어 게이트 전극의 단부면들은 상기 내측 스페이서로 덮혀 있는 트랜지스터.
  16. 제10항에 있어서 상기 소스 영역에 접속되고, 상기 스페이서에 의해 상기 부동 게이트 전극으로부터 절연된 소스 전극을 더 포함하는 트랜지스터.
  17. 제10항에 따른 트랜지스터를 메모리 셀로서 구비한 비휘발성 반도체 메모리.
  18. 반도체 기판상에 트랜지스터를 제조하기 위한 방법에 있어서 반도체 기판 상부에 제1도전체막을 형성하는 단계; 상기 제1도전체막 상부에 제2도전체막을 형성하는 단계; 상기 제2도전체막 상부에 전기적 절연성을 가진 제3막을 형성하는 단계; 에칭 마스크를 사용한 이방성 에칭으로 상기 제3막을 패터닝하는 단계; 및 상기 제3막을 에칭 마스크로 사용한 이방성 에칭으로 상기 제1 및 제2도전체막을을 패터닝하여 상기 제2도전막으로부터 제어 게이트 전극을 형성하고 상기 제1도전체막으로부터 부동 게이트 전극을 형성하는 단계를 포함하는 트랜지스터 제조 방법.
  19. 제18항에 있어서 상기 제1도전체막 형성 단계 전에 상기 반도체 기판 상부에 게이트 절연막을 형성하는 단계를 포함하는 트랜지스터 제조 방법.
  20. 제19항에 있어서 상기 제2도전체막 형성 단계 전에 상기 제1도전체막 상부에 터널 절연막을 형성하는 단계를 포함하는 트랜지스터 제조 방법.
  21. 제18항에 있어서 상기 제어 게이트 전극 및 상기 부동 게이트 전극을 형성하기 위해 사용된 상기 제3막을 에칭 마스크로 사용하여 접속홀이 형성되는 트랜지스터 제조 방법.
  22. 제21항에 있어서 상기 제어 게이트 전극 및 상기 부동 게이트 전극을 형성한 수 상기 제어 게이트 전극 및 상기 부동 게이트 전극의 단부면들을 상기 스페이서로 덮는 단계를 더 포함하는 트랜지스터 제조 방법.
  23. 제22항에 있어서 상기 스페이스를 형성한 후 상기 반도체 기판 상부에 소스영역 및 드레인 영역을 형성한 다음, 상기 소스 영역 및 상기 드레인 영역에 각각 접속되도록 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는 트랜지스터 제조 방법.
  24. 반도체 기판상부에 트랜지스터를 제조하기 위한 방법에 있어서 반도체 기판 상부에 제1도전체막을 형성하는 단계; 상기 제1도전체막 상부에 제2도전체막을 형성하는 단계; 상기 제2도전체막 상부에 전기적 절연성을 가진 제3막을 형성하는 단계; 에칭 마스크를 사용한 이방성 에칭으로 상기 제3막을 패터닝하는 단계; 상기 제3막을 에칭 마스크로 사용한 이방성 에칭으로 상기 제2도전체막을 에칭하는 단계; 상기 에칭된 제2도전체막의 단부면 상부에 절연막으로 구성된 내측 스페이서를 형성하는 단계; 및 상기 제3막 및 상기 내측 스페이서를 에칭 마스크로 사용한 이방성 에칭으로 상기 제1 및 제2 도 전체막들을 패터닝하여 상기 제2도전체막으로부터 제어 게이트 전극을 형성하고 상기 제1도전체막으로부터 부동 게이트 전극을 형성하는 단계를 포함하는 트랜지스터 제조 방법.
  25. 제24항에 있어서 상기 제1도전체막 형성 단계 전에 상기 반도체 기판 상부에 게이트 절연막을 형성하는 단계를 포함하는 트랜지스터 제조 방법.
  26. 제25항에 있어서 상기 제2도전체막 형성 단계 전에 상기 제1도전체막 상부에 터널 절연막을 형성하는 단계를 포함하는 트랜지스터 제조 방법.
  27. 제24항에 있어서 상기 제어 게이트 전극 및 상기 부동 게이트 전극을 형성한 후 상기 내측 스페이서와 상기 제어 게이트 전극 및 상기 부동 게이트 전극의 단부면들을 외측 스페이서로 덮는 단계를 더 포함하는 트랜지스터 제조 방법.
  28. 제27항에 있어서 상기 외측 스페이서를 형성한 후, 상기 반도체 기판 상부에 소스 영역 및 드레인 영역을 형성한 다음, 상기 소스 영역 및 상기 드레인 영역에 각각 접속되도록 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는 트랜지스터 제조 방법.
KR1019970011195A 1996-03-29 1997-03-28 스플릿게이트형트랜지스터,스플릿게이트형트랜지스터의제조방법및불휘발성반도체메모리 KR100453136B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP96077147 1996-03-29
JP96-077147 1996-03-29
JP7714796 1996-03-29
JP96258980 1996-09-30
JP96-258980 1996-09-30
JP08258980A JP3081543B2 (ja) 1996-03-29 1996-09-30 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
KR970067936A true KR970067936A (ko) 1997-10-13
KR100453136B1 KR100453136B1 (ko) 2004-12-31

Family

ID=26418244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011195A KR100453136B1 (ko) 1996-03-29 1997-03-28 스플릿게이트형트랜지스터,스플릿게이트형트랜지스터의제조방법및불휘발성반도체메모리

Country Status (4)

Country Link
US (1) US5939749A (ko)
JP (1) JP3081543B2 (ko)
KR (1) KR100453136B1 (ko)
TW (1) TW329521B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437470B1 (ko) * 2001-01-31 2004-06-23 삼성전자주식회사 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법
KR100821495B1 (ko) * 2000-09-20 2008-04-11 실리콘 스토리지 테크놀로지 인크 제어 게이트 스페이서들을 가진 플로팅 게이트 메모리셀들의 반도체 메모리 어레이를 형성하는 자기 정렬 방법,및 이 방법에 의해 제조된 메모리 어레이

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6155537A (en) * 1998-07-09 2000-12-05 Windbond Electronics Corp. Deep submicron MOS transistors with a self-aligned gate electrode
KR100339025B1 (ko) * 1998-10-27 2002-07-18 박종섭 플래쉬메모리셀의제조방법
US6177687B1 (en) * 1998-12-01 2001-01-23 Advanced Micro Devices Semiconductor device having gate electrode shared between two sets of active regions and fabrication thereof
US6323538B1 (en) * 1999-01-12 2001-11-27 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and method for fabricating the same
JP2001007227A (ja) 1999-06-23 2001-01-12 Seiko Epson Corp 不揮発性半導体記憶装置
JP3743486B2 (ja) 1999-06-23 2006-02-08 セイコーエプソン株式会社 不揮発性メモリトランジスタを含む半導体装置の製造方法
US6522587B1 (en) 1999-06-23 2003-02-18 Seiko Epson Corporation Non-volatile semiconductor memory devices
JP2001060674A (ja) 1999-08-20 2001-03-06 Seiko Epson Corp 不揮発性メモリトランジスタを含む半導体装置
JP3587100B2 (ja) 1999-09-17 2004-11-10 セイコーエプソン株式会社 不揮発性メモリトランジスタを含む半導体装置の製造方法
US6525371B2 (en) * 1999-09-22 2003-02-25 International Business Machines Corporation Self-aligned non-volatile random access memory cell and process to make the same
US6329685B1 (en) * 1999-09-22 2001-12-11 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor memory array of floating gate memory cells and a memory array made thereby
DE60021041T2 (de) * 1999-10-13 2006-05-04 Rohm Co. Ltd. Nichtflüchtiger Speicher und Steuerungsverfahren dafür
US6297098B1 (en) * 1999-11-01 2001-10-02 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
AU2001286432A1 (en) 2000-08-14 2002-02-25 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US6727545B2 (en) * 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
JP4065671B2 (ja) * 2001-08-31 2008-03-26 シャープ株式会社 不揮発性半導体記憶装置、その製造方法及びその動作方法
KR100455379B1 (ko) * 2002-02-21 2004-11-06 삼성전자주식회사 플래시 메모리 장치의 제조방법
KR100634162B1 (ko) * 2002-05-15 2006-10-17 삼성전자주식회사 스플리트 게이트 메모리 장치 및 그 제조방법
US6858494B2 (en) * 2002-08-20 2005-02-22 Taiwan Semiconductor Manufacturing Company Structure and fabricating method with self-aligned bit line contact to word line in split gate flash
KR100509828B1 (ko) * 2002-09-19 2005-08-24 동부아남반도체 주식회사 스플리트형 플래시 메모리 셀의 게이트 전극 및 그 제조방법
US6855602B2 (en) * 2003-03-27 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a box shaped polygate
KR100539247B1 (ko) * 2004-02-04 2005-12-27 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
KR100594262B1 (ko) * 2004-03-05 2006-06-30 삼성전자주식회사 바이어스 회로, 이를 구비한 고체 촬상 소자 및 그 제조방법
KR100525005B1 (ko) * 2004-05-06 2005-10-31 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리 소자 및 그 제조방법
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
JP2006032950A (ja) * 2004-07-12 2006-02-02 Samsung Electronics Co Ltd メモリ素子及びその形成方法
KR100591768B1 (ko) * 2004-07-12 2006-06-26 삼성전자주식회사 메모리 소자들 및 그 형성 방법들
KR100654359B1 (ko) * 2005-08-25 2006-12-08 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
JP4845110B2 (ja) 2006-08-17 2011-12-28 ルネサスエレクトロニクス株式会社 スプリットゲート型不揮発性メモリとその製造方法
US8138524B2 (en) 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
US7641226B2 (en) * 2006-11-01 2010-01-05 Autoliv Development Ab Side airbag module with an internal guide fin
US7692972B1 (en) 2008-07-22 2010-04-06 Actel Corporation Split gate memory cell for programmable circuit device
CN104067392B (zh) * 2012-04-30 2016-10-26 惠普发展公司，有限责任合伙企业 包括小于沟道面积的活跃浮栅区面积的器件
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US10741451B2 (en) 2018-10-03 2020-08-11 Globalfoundries Inc. FinFET having insulating layers between gate and source/drain contacts
US11205590B2 (en) 2019-09-21 2021-12-21 International Business Machines Corporation Self-aligned contacts for MOL

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776878A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Semiconductor memory device
US4861730A (en) * 1988-01-25 1989-08-29 Catalyst Semiconductor, Inc. Process for making a high density split gate nonvolatile memory cell
US5029130A (en) * 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
JPH0434970A (ja) * 1990-05-30 1992-02-05 Hitachi Ltd 半導体集積回路装置
JP3854629B2 (ja) * 1991-04-09 2006-12-06 シリコン・ストーリッジ・テクノロジー・インク メモリーアレイ装置、メモリーセル装置及びそのプログラミング方法
US5461249A (en) * 1991-10-31 1995-10-24 Rohm Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method therefor
US5231299A (en) * 1992-03-24 1993-07-27 International Business Machines Corporation Structure and fabrication method for EEPROM memory cell with selective channel implants
KR0125113B1 (ko) * 1993-02-02 1997-12-11 모리시타 요이찌 불휘발성 반도체 메모리 집적장치 및 그 제조방법
JP3060272B2 (ja) * 1993-11-01 2000-07-10 日本電気株式会社 半導体記憶装置の製造方法
JP2950212B2 (ja) * 1995-08-25 1999-09-20 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821495B1 (ko) * 2000-09-20 2008-04-11 실리콘 스토리지 테크놀로지 인크 제어 게이트 스페이서들을 가진 플로팅 게이트 메모리셀들의 반도체 메모리 어레이를 형성하는 자기 정렬 방법,및 이 방법에 의해 제조된 메모리 어레이
KR100437470B1 (ko) * 2001-01-31 2004-06-23 삼성전자주식회사 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JPH09321156A (ja) 1997-12-12
TW329521B (en) 1998-04-11
JP3081543B2 (ja) 2000-08-28
KR100453136B1 (ko) 2004-12-31
US5939749A (en) 1999-08-17

Similar Documents

Publication Publication Date Title
KR970067936A (ko) 스플릿 게이트 트랜지스터 및 그 제조 방법
KR910015056A (ko) 반도체 집적회로장치 및 그 제조방법
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR100357692B1 (ko) 비휘발성 메모리소자 및 그 제조방법
KR960006046A (ko) 플레쉬 이.이.피.롬의 제조방법
US6221716B1 (en) Method of manufacturing a flash memory device
KR960012520A (ko) 과소거 동작 보상용으로서 측벽 분할 게이트를 갖는 비휘발성 반도체 장치
KR970013339A (ko) 비휘발성 반도체 메모리와 그 제조방법
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
KR930010250B1 (ko) 반도체 기억장치 및 그 제조방법
KR960015965A (ko) 부유게이트 전극을 가지는 반도체 불휘발성 메모리셀
KR100268905B1 (ko) 비휘발성 메모리 셀 및 그 제조방법
KR19980053442A (ko) 플래쉬 메모리 셀 제조방법
KR100294693B1 (ko) 비휘발성메모리및그의제조방법
KR960006032A (ko) 트랜지스터 및 그 제조방법
KR930001414A (ko) 연속성 기억 장치
KR940022796A (ko) 트랜지스터 격리방법
KR100531459B1 (ko) 플래시 메모리 소자 및 그 제조방법
KR960043301A (ko) 불휘발성 메모리 장치 및 그 제조방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR960026900A (ko) 가상 접지 eprom 셀 구조를 갖는 비휘발성 반도체 기억 장치 및 그 제조 방법
KR970067846A (ko) 메모리 셀 어레이 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee