KR960030422A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR960030422A
KR960030422A KR1019960002015A KR19960002015A KR960030422A KR 960030422 A KR960030422 A KR 960030422A KR 1019960002015 A KR1019960002015 A KR 1019960002015A KR 19960002015 A KR19960002015 A KR 19960002015A KR 960030422 A KR960030422 A KR 960030422A
Authority
KR
South Korea
Prior art keywords
semiconductor device
electrode
tungsten nitride
dielectric film
nitride layer
Prior art date
Application number
KR1019960002015A
Other languages
English (en)
Other versions
KR100284721B1 (ko
Inventor
가즈야 니시호리
요시아키 기타우라
요시카즈 다나베
도모노리 아오야마
교이치 스구로
구미 오쿠와다
스이치 고마츠
가즈히데 아베
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960030422A publication Critical patent/KR960030422A/ko
Application granted granted Critical
Publication of KR100284721B1 publication Critical patent/KR100284721B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명에 따른 반도체장치는, SiO2막과 제1배선층은 GaAs 기판 상에 차례로 배열된다. 캐패시터는 제1배선층 상에 형성된다. 캐패시터는 하면으로부터 차례로 Ti층, Mo층, Pt층을 구성하는 다층구조를 갖는 하부전극을 포함한다. 캐패시터는 또한, 티탄산 스트론튬으로 이루어진 유전체막을 포함한다. 더욱이, 캐패시터는 기판으로부터 차례로 WNX층(120nm)과 W층(300nm)를 구성하는 다층구조를 갖는 상부전극을 포함한다. 유전체막과 접촉하는 상부전극의 표면은 텅스텐 질화물층에 의해 정의된다.

Description

반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시에 따른 반도체장치를 나타낸 횡단면도.

Claims (23)

  1. 산화물로 이루어진 유전체막과, 이 유전체막 사이에 삽입하는 제1, 제2전극을 갖춘 캐패시터를 구비하여 이루어지고, 상기 제1전극은 텅스텐 질화물로 이루어진 제1접촉면에 의해 상기 유전체막과 접촉하는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 제1접촉면은 텅스텐 질화물은 WNX로 표현되고, 계수는 0.05~0.5의 범위로 떨어지는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 제2전극은 텅스텐 질화물로 이루어진 제2접촉면에 의해 상기 유전체막과 접촉하는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 제1전극은 텅스텐 질화물층과, 티타튬 질화물층 및, 상기 텅스텐 질화물층과 티타늄 질화물층 사이에 끼워넣는 배리어 금속층을 포함하고, 상기 제1접촉면은 상기 텅스텐 질화물층에 의해 정의되는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 유전체막은 페로브스카이트 유전물로 이루어진 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 캐패시터는 800MHz 또는 그 이상의 주파수에서 이용되도록 설계되고, 상기 페로브스카이트 유전물은 파라일렉트릭인 것을 특징으로 하는 반도체장치.
  7. 제6항에 있어서, 상기 페로브스카이트 유전물은 스트론튬을 포함하는 것을 특징으로 하는 반도체장치.
  8. 반도체 기판과, 상기 기판 상에 배열되며, 상기 기판에 형성된 소스/드레인 확산층을 갖고, 상기 소스/드레인 확산층 사이의 상기 기판 상에 배열된 쇼트키 게이트 전극을 갖는 전계효과트랜지스터 및, 상기 기판에 의해 지지되며, 산화물로 이루어진 유전체막을 갖고, 상기 유전체막을 삽입한 제1 및 제2전극을 가지며, 상기 제1전극은 상기 쇼트 키 게이트전극에 전기적으로 접속된 캐패시터를 구비하고, 상기 쇼트키게이트전극 및 제1전극은 텅스텐 질화물로 이루어진 상부 및 하부표면을 갖는 공통 재료막을 패터닝하여 형성되고, 상기 쇼트키게이트전극은 상기 하부표면으로부터 유도되는 텅스텐질소로 이루어진 접속면에 의해 상기 기판에 접속되어, 상기 제1전극은 상기 상부표면으로부터 유도되는 텅스텐질소로 된 제1접속면에 의해 상기 유전체막과 접속되는 것을 특징으로 하는 반도체장치.
  9. 제8항에 있어서, 상기 제1접촉면은 텅스텐 질화물은 WNX로 표현되고, 계수는 0.05~0.5의 범위로 떨어지는 것을 특징으로 하는 반도체장치.
  10. 제8항에 있어서, 상기 제2전극은 텅스텐 질화물로 이루어진 제2접촉에 의해 상기 유전체막과 접촉하는 것을 특징으로 하는 반도체장치.
  11. 제10항에 있어서, 상기 제2전극은 텅스텐 질화물층과, 티타튬 질화물 층 및, 상기 텅스텐 질화물층과 티타늄 질화물층 사이에 끼워넣는 배리어 금속층을 포함하고, 상기 제1접촉면은 상기 텅스텐 질화물층에 의해 정의되는 것을 특징으로 하는 반도체장치.
  12. 제8항에 있어서, 상기 유전체막은 페로브스카이트 유전물로 이루어진 것을 특징으로 하는 반도체장치.
  13. 제12항에 있어서, 상기 캐패시터는 800MHz또는 그 이상의 주파수에서 이용되도록 설계되고, 상기 페로브스카이트 유전물은 파라일렉트릭인 것을 특징으로 하는 반도체장치.
  14. 제13항에 있어서, 상기 페로브스카이트 유전물은 스트론튬을 포함하는 것을 특징으로 하는 반도체장치.
  15. 반도체 기판과, 상기 기판 상에 배열되면서 트랜스터 게이트로서 기능하고, 상기 기판에 형성된 소스/드레인 확산층을 갖추며, 상기 소스/드레인 확산층 사이의 게이트 절연막을 통하여 상기 기판 상에 배열된 게이트전극을 갖는 전계효과 트래지스터 및, 상기 기판에 의해 지지되며, 상기 트랜지스퍼 게이트에 접속되고, 산화물로 이루어진 유전체막을 갖고, 상기 유전체막을 삽입한 제1 및 제2전극을 갖는 축적 개패시터를 구비하여 이루어지고, 상기 제1전극은 텅스텐 질화물로 이루어진 제1접촉면에 의해 상기 유전체막과 접촉하는 것을 특징으로 하는 반도체장치.
  16. 제8항에 있어서, 상기 제1접촉면은 텅스텐 질화물은 WNX에 의해 표현되고 계수는 0.05~0.5의 범위로 떨어지는 것을 특징으로 하는 반도체장치.
  17. 제16항에 있어서, 상기 제1전극이 상기 전극과 유전체막 사이에 배열되고, 상기 계수가 0.3~0.5의 범위로 떨어지는 것을 특징으로 하는 반도체장치.
  18. 제17항에 있어서, 상기 제2전극이 텅스텐 질화물로 이루어진 제2접촉면에 의해 상기 유전체막과 접촉하는 것을 특징으로 하는 반도체장치.
  19. 제18항에 있어서, 상기 제2접촉면은 텅스텐 질화물이 WNX로 표현되고 계수가 0.1~0.5의 범위로 떨어지는 것을 특징으로 하는 반도체장치.
  20. 제17항에 있어서, 상기 제1전극은 텅스텐 질화물층과, 티타튬 질화물층 및 상기 텅스텐 질화물층과 티타늄 질화물층 사이에 끼워넣는 배리어 금속층을 포함하고, 상기 제2접촉면이 상기 텅스텐 질화물층에 의해 정의되는 것을 특징으로 하는 반도체장치.
  21. 제15항에 있어서, 상기 유전체막은 페로브스카이트 유전물로 이루어진 것을 특징으로 하는 반도체장치.
  22. 제21항에 있어서, 상기 페로브스카이트 유전물은 스트론튬을 포함하는 것을 특징으로 하는 반도체장치.
  23. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002015A 1995-01-30 1996-01-30 반도체장치 KR100284721B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1213195 1995-01-30
JP95-012131 1995-01-30
JP96-002475 1996-01-10
JP00247596A JP3369827B2 (ja) 1995-01-30 1996-01-10 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR960030422A true KR960030422A (ko) 1996-08-17
KR100284721B1 KR100284721B1 (ko) 2001-03-15

Family

ID=26335849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002015A KR100284721B1 (ko) 1995-01-30 1996-01-30 반도체장치

Country Status (4)

Country Link
US (2) US5670808A (ko)
JP (1) JP3369827B2 (ko)
KR (1) KR100284721B1 (ko)
DE (1) DE19603288B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696763B1 (ko) * 2001-06-22 2007-03-19 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246274B2 (ja) * 1995-06-22 2002-01-15 松下電器産業株式会社 半導体装置
JP3326088B2 (ja) * 1996-03-14 2002-09-17 株式会社東芝 半導体装置およびその製造方法
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
KR100200704B1 (ko) * 1996-06-07 1999-06-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US6097223A (en) * 1996-12-11 2000-08-01 Micron Technology, Inc. Drive-current modulated output driver
US6144546A (en) * 1996-12-26 2000-11-07 Kabushiki Kaisha Toshiba Capacitor having electrodes with two-dimensional conductivity
US5994181A (en) * 1997-05-19 1999-11-30 United Microelectronics Corp. Method for forming a DRAM cell electrode
JP3149817B2 (ja) * 1997-05-30 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
KR100555445B1 (ko) * 1997-08-13 2007-08-16 삼성전자주식회사 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법
KR100250480B1 (ko) * 1997-08-30 2000-04-01 김영환 반도체소자의 캐패시터 제조방법
FR2768852B1 (fr) * 1997-09-22 1999-11-26 Sgs Thomson Microelectronics Realisation d'un condensateur intermetallique
KR100269309B1 (ko) 1997-09-29 2000-10-16 윤종용 고집적강유전체메모리장치및그제조방법
GB2326524B (en) * 1997-12-23 1999-11-17 United Microelectronics Corp Method of fabricating a dynamic random access memory device
US6352889B1 (en) 1998-01-08 2002-03-05 Matsushita Electric Industrial Co., Ltd. Method for fabricating capacitor and method for fabricating semiconductor device
JPH11330378A (ja) * 1998-05-19 1999-11-30 Murata Mfg Co Ltd 半導体装置
US6399484B1 (en) * 1998-10-26 2002-06-04 Tokyo Electron Limited Semiconductor device fabricating method and system for carrying out the same
KR100316021B1 (ko) * 1998-10-28 2002-01-16 박종섭 텅스텐 질화막 전극을 갖는 캐패시터 형성방법
KR100358176B1 (ko) * 1998-10-28 2003-02-19 주식회사 하이닉스반도체 캐패시터의상부전극형성방법
US6218239B1 (en) * 1998-11-17 2001-04-17 United Microelectronics Corp. Manufacturing method of a bottom plate
US7067861B1 (en) * 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
CN1278645A (zh) * 1999-06-22 2001-01-03 张世熹 高密度集成电路之存储器
US7060584B1 (en) * 1999-07-12 2006-06-13 Zilog, Inc. Process to improve high performance capacitor properties in integrated MOS technology
JP3375928B2 (ja) * 2000-02-08 2003-02-10 富士通カンタムデバイス株式会社 半導体装置
DE10008573A1 (de) * 2000-02-24 2001-09-13 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
JP4303389B2 (ja) * 2000-02-24 2009-07-29 ローム株式会社 強誘電体メモリ装置の製造方法
JP2001284526A (ja) * 2000-03-28 2001-10-12 Nec Yamagata Ltd 半導体集積回路用ｍｉｍ容量装置
JP3450262B2 (ja) * 2000-03-29 2003-09-22 Ｎｅｃエレクトロニクス株式会社 回路製造方法、回路装置
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
KR100593146B1 (ko) * 2000-06-20 2006-06-26 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
US6624501B2 (en) * 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
KR20020088719A (ko) * 2001-05-21 2002-11-29 주식회사 하이닉스반도체 캐패시터의 제조 방법
JP4669246B2 (ja) * 2004-08-16 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100712525B1 (ko) * 2005-08-16 2007-04-30 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2008171886A (ja) 2007-01-09 2008-07-24 Rohm Co Ltd 半導体装置およびその製造方法
JP2008277546A (ja) * 2007-04-27 2008-11-13 Rohm Co Ltd 半導体装置
US8102051B2 (en) 2007-06-22 2012-01-24 Rohm Co., Ltd. Semiconductor device having an electrode and method for manufacturing the same
JP5214652B2 (ja) * 2010-03-10 2013-06-19 株式会社東芝 半導体装置
US9012966B2 (en) * 2012-11-21 2015-04-21 Qualcomm Incorporated Capacitor using middle of line (MOL) conductive layers
JP6822192B2 (ja) 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP6862886B2 (ja) 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
JP2018137311A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP2018137310A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP7238771B2 (ja) 2017-05-31 2023-03-14 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
US20210399137A1 (en) * 2020-06-23 2021-12-23 Taiwan Semiconductor Manufacturing Company Limited Interfacial dual passivation layer for a ferroelectric device and methods of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897818A (ja) * 1981-12-07 1983-06-10 松下電器産業株式会社 薄膜コンデンサ
DE3631371A1 (de) * 1986-09-15 1988-03-17 Siemens Ag Dreidimensionale halbleiter-speicherzelle sowie verfahren zur herstellung dieser speicherzelle
JPH01264250A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd 半導体素子
JPH02207563A (ja) * 1989-02-07 1990-08-17 Toshiba Corp 半導体集積回路
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置
US5283462A (en) * 1991-11-04 1994-02-01 Motorola, Inc. Integrated distributed inductive-capacitive network
US5440174A (en) * 1992-10-20 1995-08-08 Matsushita Electric Industrial Co., Ltd. Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged
JP3242732B2 (ja) * 1993-03-17 2001-12-25 沖電気工業株式会社 キャパシタ
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696763B1 (ko) * 2001-06-22 2007-03-19 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법

Also Published As

Publication number Publication date
JP3369827B2 (ja) 2003-01-20
US5670808A (en) 1997-09-23
JPH08274256A (ja) 1996-10-18
KR100284721B1 (ko) 2001-03-15
DE19603288B4 (de) 2005-05-25
US5929473A (en) 1999-07-27
DE19603288A1 (de) 1996-08-01

Similar Documents

Publication Publication Date Title
KR960030422A (ko) 반도체장치
KR920702554A (ko) 반도체 장치
KR960043218A (ko) 반도체 장치의 커패시터 및 그 제조방법
JPH02246261A (ja) コンデンサ構造とモノリシック電圧掛算器
US5571746A (en) Method of forming a back end capacitor with high unit capacitance
KR960015929A (ko) 반도체장치 및 그 제조공정
KR840008217A (ko) 반도체 장치
KR940018982A (ko) 캐패시터를 갖는 반도체 디바이스
KR970008552A (ko) 반도체 장치의 캐패시터 제조방법
KR100392155B1 (ko) 반도체장치의제조방법
EP0949682A3 (en) Ferroelectric memory device with improved ferroelectric capacitor characteristics
US6436756B1 (en) Semiconductor device and fabrication method thereof
WO2004030086A3 (en) Integrated structure with microwave components
KR920003503A (ko) 반도체 디바이스
KR930024194A (ko) 반도체 장치
KR980006288A (ko) 강유전체 메모리 장치
KR930001468A (ko) 반도체 장치
KR960032739A (ko) 반도체장치의 커패시터 및 그 제조방법
KR910007137A (ko) 전계 효과 트랜지스터 반도체 메모리용 캐패시턴스 구조체
KR970008640A (ko) 반도체 장치
KR960009209A (ko) 반도체 집적회로
KR970059799A (ko) 액정표시장치의 구조 및 제조방법
KR100311179B1 (ko) 모스캐패시터
KR970053932A (ko) 트랜지스터의 래치 전압을 이용한 정전 내력 향상 모스 축전기
JP2682236B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990918

Effective date: 20000831

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee