KR960009231A - 박막트랜지스터, 반도체장치 및 액정표시장치 - Google Patents

박막트랜지스터, 반도체장치 및 액정표시장치 Download PDF

Info

Publication number
KR960009231A
KR960009231A KR1019950026289A KR19950026289A KR960009231A KR 960009231 A KR960009231 A KR 960009231A KR 1019950026289 A KR1019950026289 A KR 1019950026289A KR 19950026289 A KR19950026289 A KR 19950026289A KR 960009231 A KR960009231 A KR 960009231A
Authority
KR
South Korea
Prior art keywords
impurity
source
active layer
drain
channel region
Prior art date
Application number
KR1019950026289A
Other languages
English (en)
Other versions
KR100195596B1 (ko
Inventor
미츠오 나카지마
요시히토 가와큐
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960009231A publication Critical patent/KR960009231A/ko
Application granted granted Critical
Publication of KR100195596B1 publication Critical patent/KR100195596B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 있어서 투명 절연성 기판 상에 폴리실리콘 활성층이 배열설치된다. 상기 활성층 내에 인이 이온 주입되고, 채널영역을 사이에 두고 1쌍의 n형 소스/드레인영역이 형성된다. 이 때 상기 활성층의 두께 방향에 있어서 인의 농도 기울기가 형성된다. 상기 채널영역과 인접하여 각 소스/드레인영역내에 보론이 이온 주입된다. 이때 상기 활성층의 두께방향에 있어서 보론의 농도 기울기가 형성되면서 그 농도의 최대로 되는 위치가 인의 그것 보다도 깊게 설정된다. 보론의 이온 주입에 의해 상기 채널영역과 인접하여 각 소스/드레인영역 내에서 고정항인 n형의 LDD 부분이 상측에 형성되고, p형의 부분이 하측에 형성된다.

Description

박막트랜지스터, 반도체장치 및 액정표시장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도∼제1e도는 본 발명의 실시예에 따른 TFT의 제조방법을 공정순으로 나타낸 단면도,

Claims (18)

  1. 절연성 기판과, 이 기판상에 배열설치된 반도체 활성층, 이 활성층 내에 형성된 채널영역, 이 채널영역을 사이에 두고 양측에서 상기 활성층 내에 이온 주입된 제1도전형의 제1불순물, 상기 채널영역과 인접하여 각 소스/드레인영역 내에 이온 주입된 제2도전형의 제2 불순물, 상기 채널영역에 게이트 절연막을 매개로 대향하는 게이트전극 및, 각 소스/드레인영역에 접속된 소스/드레인전극을 구비하여 구성되고, 상기 제1불순물은 상기 활성층의 두께방향에 있어서 농도 기울기를 갖추고, 상기 제1불순물에 의해 상기 활성층 내에 상기 채널영역을 사이에 두고 배열설치된 1쌍의 제1도전형의 소스/드레인영역이 형성되며, 상기 제2불순물은 상기 활성층의 두께방향에 있어서 농도 기울기를 갖추면서 그 농도의 최대로 되는 위치가 상기 제1불순물의 그것 보다도 깊게 설정되며, 상기 제2불순물에 의해 상기 채널영역과 인접하여 각 소스/드레인영역 내에서 제1도전형이면서 각 소스/드레인영역 보다도 고저항인 제1부분이 상측에 형성되고, 제2도전형의 제2부분이 하측에 형성되는 것을 특징으로 하는 박막트랜지스터.
  2. 제1항에 있어서, 상기 채널영역이 진정반도체의 영역으로 이루어진 것을 특징으로 하는 박막트랜지스터.
  3. 제1항에 있어서, 상기 활성층이 폴리실리콘으로 이루어진 것을 특징으로 하는 박막트랜지스터.
  4. 제1항에 있어서, 상기 게이트전극과 상기 기판이 상기 활성층을 사이에 끼우도록 배치된 것을 특징으로 하는 박막트랜지스터.
  5. 제1항에 있어서, 상기 제1도전형과 제2도전형은 도전형이 다른 것을 특징으로 하는 박막트랜지스터.
  6. 제1항에 있어서, 상기 제1 및 제2도전형이 각각 n형 및 p형인 것을 특징으로 하는 박막트랜지스터.
  7. 절연성 기판과, 제1, 제2 및 제3박막트랜지스터에 대응하여 상기 기판 상에 배열설치된 동일한 반도체막에서 유래하는 제1, 제2, 제3활성층, 상기 제1, 제2, 제3활성층 내에 각각 형성된 제1, 제2, 제3활성층 채널영역, 상기 제1 및 제3채널영역을 사이에 두고 양측에서 상기 제1 및 제3활성층 내에 이온 주입된 제1도전형의 제1불순물, 상기 제2채널영역을 사이에 두고 양측에서 상기 제2활성층 내 및 상기 제3채널영역과 인접하여 각 제3소스/드레인영역 내에 이온 주입된 제2도전형의 제2불순물, 상기 제1, 제2, 제3베이스영역의 각각에 게이트 절연막을 매개로 대향하는 제1, 제2, 제3게이트 전극 및, 상기 제1, 제2, 제3소스/드레인영역의 각각에 인접된 제1, 제2, 제3소스/드레인전극을 구비하여 구성되고, 상기 제1불순물은 상기 제1 및 제3활성층의 두께 방향에 있어서 농도 기울기를 갖추고, 상기 제1불순물에 의해 사익 제1 및 제3활성층 내에 상기 제1 및 제3채널영역을 사이에 두고 배열설치된 각각 1쌍의 제1도전형의 제1 및 제3소스/드레인영역이 각각 형성되며, 상기 제2불순물은 상기 활성층의 두께 방향에 있어서 농도 기울기를 갖추면서 또한 그 농도의 최대로 되는 위치가 상기 제1불순물의 그것 보다도 깊게 설정되고, 상기 제2불순물에 의해 상기 제2활성층 내에 상기 제2채널영역을 사이에 두고 배열설치된 1쌍의 제1도전형의 제2소스/드레인 영역이 형성됨과 더불어 상기 제3채널영역과 인접하여 각 제3소스/드레인영역 내에서 제1도전형이면서 또는 각 제3소스/드레인영역 보다도 고저항인 제1부분이 상측에 형성되며, 제2도전형의 제2부분이 하측에 형성되는 것을 특징으로 하는 제1, 제2, 제3박막트랜지스터를 갖춘 반도체장치.
  8. 제7항에 있어서, 상기 제1, 제2, 제3채널영역이 진정반도체의 영역으로 이루어진 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서, 상기 제1, 제2, 제3활성층이 폴리실리콘으로 이루어진 것을 특징으로 하는 반도체 장치.
  10. 제7항에 있어서, 상기 제1, 제2, 제3게이트전극과 상기 기판이 상기 제1, 제2, 제3활성층을 각각 사이에 끼우도록 배치된 것을 특징으로 하는 반도체장치.
  11. 제7항에 있어서, 제1도전형과 제2도전형은 도전성이 반대인 것을 특징으로 하는 반도체 장치.
  12. 제7항에 있어서, 상기 제1 및 제2도전형이 각각 n형 및 p형인 것을 특징으로 하는 반도체장치.
  13. 절연성의 제1기판과, 제1, 제2, 제3박막트랜지스터에 대응하여 상기 제1기판 상에 배열설치된 동일한 반도체막에서 유래하는 제1, 제2, 제3활성층, 이 제1, 제2, 제3활성층 내에 각각 형성된 제1,제2, 제3활성층 베이스영역, 상기 제1 및 제3채널영역을 사이에 두고 양측에서 상기 제1 및 제3활성층 내에 이온 주입된 제1도전형의 제1불순물, 상기 제2채널영역을 사이에 두고 양측에서 상기 제2활성층 내 및 상기 제3채널영역과 인접하여 각 제3소스/드레인영역 내에 이온 주입된 제2도전형의 제2불순물, 상기 제1, 제2, 제3채널영역의 각각에 게이트 절연막을 매개로 대향하는 제1, 제2, 제3게이트전극, 상기 제1, 제2,제3소스/드레인영역의 각각에 접속된 제1, 제2, 제3소스/드레인 전극, 상기 제3소스/드레인전극의 한쪽에 접속된 화소전극, 상기 제1기판과 간격을 두고 대향하도록 배열설치된 투명 절연성의 제2기판, 상기 제1 및 제2기판 사이에 배열설치되고, 상기 제3활성층, 게이트전극 및 소스/드레인전극, 상기 화소전극을 포위하는 밀폐공간을 형성하는 수단, 상기 밀폐공간 내에 봉입된 액정 및, 상기 액정을 사이에 두고 상기 화소전극과 대향하는 투명한 대향전극을 구비하여 구성되고, 상기 제1불순물인 상기 제1 및 제3활성층의 두께 방향에 있어서 농도 기울기를 갖추고, 상기 제1불순물에 의해 상기 제1 및 제3 활성층 내에 상기 제1 및 제3채널영역을 사이에 두고 배열설치된 각각 1쌍의 제1도전형의 제1 및 제3소스/드레인영역이 각각 형성되며, 상기 제2불순물은 상기 활성층의 두께 방향에 있어서 농도 기울기를 갖추면서 그 농도의 최대로 되는 위치가 상기 제1불순물의 그것 보다도 깊게 설정되고, 상기 제2불순물에 의해 상기 제2활성층 내에 상기 제2채널영역을 사이에 두고 배열설치된 1쌍의 제1도전형의 제2소스/드레인영역이 형성됨과 더불어 상기 제3채널영역과 인접하여 각 제3소스/드레인영역내에서 제1도전형이면서 각 제3소스/드레인영역 보다도 고저항인 제1부분이 상측에 형성되며, 제2도전형의 제2부분이 하측에 형성되는 것을 특징으로 하는 주변 구동회로에 제1 및 제2박막트랜지스터를 갖춤과 더불어 화소의 스위칭 소자로서 제3박막트랜지스터를 갖춘 액정표시장치
  14. 제13항에 있어서, 상기 제1, 제2, 제3베이스영역이 진정반도체의 영역으로 이루어진 것을 특징으로 하는 액정표시장치.
  15. 제13항에 있어서, 상기 제1, 제2, 제3활성층이 폴리실리콘으로 이루어진 것을 특징으로 하는 액정표시장치.
  16. 제13항에 있어서, 상기 제1, 제2, 제3게이트전극과 상기 기판이 상기 제1, 제2, 제3활성층을각각 사이에 끼우도록 배열설치된 것을 특징으로 하는 액정표시장치.
  17. 제13항에 있어서, 상기 제1 및 제2도전형이 각각 n형 및 p형인 것을 특징으로 하는 액정표시장치.
  18. 제13항에 있어서, 상기 제1기판이 투명인 것을 특징으로 하는 액정표시장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950026289A 1994-08-24 1995-08-24 박막트랜지스터 반도체장치 및 액정표시장치 KR100195596B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-199265 1994-08-24
JP6199265A JPH0864824A (ja) 1994-08-24 1994-08-24 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
KR960009231A true KR960009231A (ko) 1996-03-22
KR100195596B1 KR100195596B1 (ko) 1999-07-01

Family

ID=16404921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026289A KR100195596B1 (ko) 1994-08-24 1995-08-24 박막트랜지스터 반도체장치 및 액정표시장치

Country Status (3)

Country Link
US (1) US5710606A (ko)
JP (1) JPH0864824A (ko)
KR (1) KR100195596B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982978A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
US6900855B1 (en) * 1995-10-12 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device having resin black matrix over counter substrate
JPH09105953A (ja) * 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
TW322591B (ko) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JP3759999B2 (ja) * 1996-07-16 2006-03-29 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ
US6979882B1 (en) * 1996-07-16 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method for manufacturing the same
KR100234892B1 (ko) * 1996-08-26 1999-12-15 구본준 액정표시장치의 구조 및 그 제조방법
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3856889B2 (ja) 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
US5874745A (en) * 1997-08-05 1999-02-23 International Business Machines Corporation Thin film transistor with carbonaceous gate dielectric
KR100293808B1 (ko) 1997-12-17 2001-10-24 박종섭 색띰방지용액정표시장치
JP4278202B2 (ja) 1998-03-27 2009-06-10 株式会社ルネサステクノロジ 半導体装置の設計方法、半導体装置及び記録媒体
EP1069465A1 (en) * 1998-03-31 2001-01-17 Matsushita Electric Industrial Co., Ltd. Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same
KR100540129B1 (ko) * 1998-04-17 2006-03-09 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조방법
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) * 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
KR100776514B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100469345B1 (ko) * 2001-11-22 2005-02-02 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
KR100980009B1 (ko) * 2002-11-22 2010-09-03 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI230292B (en) * 2002-12-09 2005-04-01 Lg Philips Lcd Co Ltd Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
US7123332B2 (en) * 2003-05-12 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, electronic device having the same, and semiconductor device
KR20070025845A (ko) * 2005-09-05 2007-03-08 엘지.필립스 엘시디 주식회사 빠른 응답특성을 갖는 전계발광 표시장치
WO2007118332A1 (en) * 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US11869895B2 (en) * 2018-09-28 2024-01-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof
CN109148504A (zh) * 2018-09-28 2019-01-04 武汉华星光电技术有限公司 显示面板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0727975B2 (ja) * 1984-01-25 1995-03-29 セイコーエプソン株式会社 相補型薄膜トランジスタの製造方法
US4764477A (en) * 1987-04-06 1988-08-16 Motorola, Inc. CMOS process flow with small gate geometry LDO N-channel transistors
US4797721A (en) * 1987-04-13 1989-01-10 General Electric Company Radiation hardened semiconductor device and method of making the same
JPS6437055A (en) * 1987-08-03 1989-02-07 Fujitsu Ltd Mis transistor
JPH01208869A (ja) * 1988-02-16 1989-08-22 Fujitsu Ltd 半導体装置およびその製造方法
DE69223009T2 (de) * 1991-08-02 1998-04-02 Canon Kk Flüssigkristall-Anzeigeeinheit
TW214603B (en) * 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
DE69327028T2 (de) * 1992-09-25 2000-05-31 Sony Corp., Tokio/Tokyo Flüssigkristall-Anzeigevorrichtung

Also Published As

Publication number Publication date
JPH0864824A (ja) 1996-03-08
US5710606A (en) 1998-01-20
KR100195596B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR960009231A (ko) 박막트랜지스터, 반도체장치 및 액정표시장치
KR950012767A (ko) 반도체장치 및 그의 제조방법
KR960039436A (ko) 박막트랜지스터 및 그것을 사용한 액정표시장치
SG138468A1 (en) A method of manufacturing a semiconductor device
KR930006482A (ko) 액정표시장치
KR900016790A (ko) 박막 트랜지스타 판넬 및 제조방법
KR970063720A (ko) 반도체장치 및 그 제조방법
KR930005248A (ko) 반도체 장치와 그 제작방법
KR920010884A (ko) 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
KR910017676A (ko) 박막트랜지스터
KR970016722A (ko) 반도체장치 및 이것을 사용한 액정표시장치
KR970030914A (ko) 반도체 장치
KR960002556A (ko) 반도체소자 및 그 제조방법
KR940004846A (ko) 반도체장치 및 그 제조방법
KR100297706B1 (ko) 다결정실리콘박막트랜지스터
KR980006437A (ko) 박막 트랜지스터 및 그 제조방법
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
KR930014944A (ko) 박막트랜지스터의 구조
TW200502632A (en) Thin film transistor array panel and manufacturing method thereof
KR970022464A (ko) Cmos박막반도체장치 및 그 제조방법
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR940010384A (ko) 박막트랜지스터 제조방법
KR960019779A (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법
KR960019778A (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
JPH0341479Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee