KR960001352B1 - 땜납 피복 프린트 회로 기판 및 그의 제조방법 - Google Patents
땜납 피복 프린트 회로 기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR960001352B1 KR960001352B1 KR1019920004817A KR920004817A KR960001352B1 KR 960001352 B1 KR960001352 B1 KR 960001352B1 KR 1019920004817 A KR1019920004817 A KR 1019920004817A KR 920004817 A KR920004817 A KR 920004817A KR 960001352 B1 KR960001352 B1 KR 960001352B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- pad
- printed circuit
- circuit board
- alloy
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims description 214
- 238000000034 method Methods 0.000 title claims description 26
- 239000002184 metal Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 229910045601 alloy Inorganic materials 0.000 claims description 53
- 239000000956 alloy Substances 0.000 claims description 53
- 238000006467 substitution reaction Methods 0.000 claims description 30
- 239000000843 powder Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 27
- -1 organic acid salt Chemical class 0.000 claims description 24
- 238000005476 soldering Methods 0.000 claims description 24
- 239000011295 pitch Substances 0.000 claims description 22
- 150000003839 salts Chemical class 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- 150000007524 organic acids Chemical class 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910020816 Sn Pb Inorganic materials 0.000 claims description 7
- 229910020922 Sn-Pb Inorganic materials 0.000 claims description 7
- 229910008783 Sn—Pb Inorganic materials 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 7
- 229910020830 Sn-Bi Inorganic materials 0.000 claims description 5
- 229910018728 Sn—Bi Inorganic materials 0.000 claims description 5
- 229910018956 Sn—In Inorganic materials 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 229910001152 Bi alloy Inorganic materials 0.000 claims 3
- 229910020174 Pb-In Inorganic materials 0.000 claims 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000001556 precipitation Methods 0.000 description 19
- 239000000203 mixture Substances 0.000 description 18
- 239000002904 solvent Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- MFEVGQHCNVXMER-UHFFFAOYSA-L 1,3,2$l^{2}-dioxaplumbetan-4-one Chemical compound [Pb+2].[O-]C([O-])=O MFEVGQHCNVXMER-UHFFFAOYSA-L 0.000 description 2
- 229910000003 Lead carbonate Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- 125000005588 carbonic acid salt group Chemical group 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003925 fat Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
- B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/34—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material comprising compounds which yield metals when heated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0435—Metal coated solder, e.g. for passivation of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
내용 없음.
Description
제1도 및 제2도는 본 발명의 제1실시예를 설명하기 위한 도면.
제3도는 본 발명의 제2실시예를 설명하기 위한 도면.
제4도는 본 발명의 제3실시예를 설명하기 위한 도면.
제5도는 본 발명의 제4실시예를 설명하기 위한 도면.
제6도는 본 발명의 제5실시예를 설명하기 위한 도면.
제7도는 본 발명의 제6실시예를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 패드
3 : 땜납층 4 : 솔더레지스트
5 : 패드열 6 : 인식마크
7 : 인써키트 테스트용 패드 8 : 금층
H : 패드(2)의 돌출 높이 W : 패드(2)의 폭
D : 패드(2)의 간격 L : 패드열(5)의 바깥 테두리
본 발명은, 패드상에 부품리이드의 납땜에 필요한 두께의 땜납층을 가지는 땜납 피복 프린트 회로기판 및 그의 제조방법에 관한 것이다.
종래에는, 프린트 회로기판에 표면 실장 부품을 실장하려면, 패드상에 인쇄방식에 의해 땜납 페이스트를 피복시킨 후, 그 위에 부품의 리이드를 얹고, 그후 가열하여 땜납 페이스트를 용융시킴으로서 납땜하였다. 그러나, 최근, 부품 리이드의 배열 핏치가 미세화됨에 따라, 패드의 배열핏치도 미세화되고 있는데, 패드의 배열핏치가 0.5mm 이하가 되면, 땜납 페이스트의 인쇄가 곤란해지며, 브릿지등의 납땜 불량이 자주 일어나는 문제가 발생되었다.
또한, TAB 등의 미세 패턴 부품을 프린트 회로기판에 실장하는 방법으로서는, 패드상에 전해 도금 또는 무전해 도금에 의해 땜납층을 형성하며, 그 위에 부품의 리이드를 얹고, 그 위에서 가열치구등을 눌러 땜납하는 이른바 집단 결합법(gang bonding method)도 공지되어 있다.
그러나, 이 방법은 땜납층 형성에 문제가 있다. 즉, 전해 도금으로 땜납층을 형성하려면, 각 패드에 통전용의 배선을 설치해야 할 필요가 있으며, 그 배선의 형성과 제거가 번거러우며, 또한 땜납층을 어느정도 두껍게 형성하기 위해서는 도금처리에 시간이 걸렸다. 한편, 무전해 도금으로는 땜납층을 두껍게 형성하기가 곤란하며, 부품 리이드의 땜납에 필요한 두께의 땜납층을 실용적인 레벨로 형성할 수가 없었다.
한편, 프린트 회로기판의 패드상에 땜납층을 형성하는 방법으로서, 땜납 합금 성분중 이온화 경향이 작은 금속의 유기산염(예를들면, 유기산납염)과 이온화 경향이 큰 금속의 분말(예를들면, 주석분말)의 치환반응을 이용하는 방법이 공지되어 있다(일본국 특개평 제1-157796호).
이 방법은, 예를들면, 유기산납염과 주석분말을 주성분으로 하는 페이스트상태의 땜납 석출 조성물을 프린트 회로기판의 패드영역에 베타 도포상태로 도포하여 가열하면, 유기산납염과 주석분말의 치환반응에 의해 패드상에 땜납함금이 선택적으로 석출된다고 하는 현상을 이용한 것이다. 이 방법에 의하면, 패드의 배열핏치가 0.5mm 이하라도, 브릿지가 발생되지 않으며, 더구나, 단시간에 땜납층이 형성될 수가 있다.
그러나, 이 방법은, 유기산 납염과 주석분말의 치환반응에 의해 패드상에 땜납을 석출시키는 것이므로, 석출하는 땜납층의 형상이 패드형상에 의해 크게 좌우된다. 이 때문에 패드상에 부품 리이드의 땜납에 필요한 정도의 두꺼운 땜납층을 형성하려고 하더라도, 패드의 형상에 따라서는, 패드측면에 땜납이 많이 부착되어 땜납층을 두껍게 하기가 곤란하였다.
또한, SOP형, QFP형 또는 PLCC형 등의 다수의 리이드를 가지는 표면 실장부품을 실장하는 프린트 회로기판에서는 부품 리이드에 대응시켜 다수의 패드를 배열한 패드열이 형성되지만, 다수의 패드가 0.5mm 이하의 미소핏치로 배열된 패드열에 부품 리이드의 땜납에 필요한 두께의 땜납층을 형성하려고 하면, 패드열의 양단에 위치하는 패드의 땜납층이 중간에 위치하는 패드의 땜납층 보다 두꺼워져서, 모든 패드에 땜납층을 균일한 두께로 형성하기가 곤란하였다.
그 이유는 다음과 같다. 즉, 페이스트상태의 땜납 석출 조성물을 패드열에 베타도포하여 각 패드상에 땜납을 석출시키는 경우에는, 패드위 이외에 도포된 페이스트상 땜납 석출 조성물로부터 패드로 땜납이 흘러들어가는 경우가 발생하기 때문이며, 양단의 패드에서는 그 한쪽에 다른 패드가 존재하지 않는 량만큼, 중간패드보다 땜납의 반입량이 많아져서, 결과적으로 땜납층의 두께가 두꺼워져 버리는 것이다. 이처럼 같은 패드열에서 땜납층의 두께가 불균일하면, 부품실장시에 리이드가 뜨는 경우가 생기며 프린트 회로기판으로의 부품의 가고정이 어려워짐과 더불어 오픈불량(부품치 리이드와 패드가 도통되지 않는 결함)이 발생하기 쉽다고 하는 문제가 있다.
또한, 이 방법의 경우에는, 페이스트상태의 땜납 조성물을 패드 배열부 전체에 도포하기 때문에 경제성이 요구된다. 한편, 패드위에 미리 땜납층을 설치한 땜납 피복 프린트 회로기판에 부품을 실장하는 경우에는, 부품실장시에 땜납의 유동성을 좋게 하기 위해 땜납면에 용제를 도포할 필요가 있다. 그러나, 용제에는 이온성 물질이 함유되어 있기 때문에, 땜납후, 용제가 잔존해 있으면 전기절연성이 떨어진다고 하는 문제가 있다. 이 때문에 땜납후에 용제의 세정이 필요하게 되는데, 최근에는 환경문제때문에 프론(듀폰사의 상표)등과 같은 세정제의 사용이 제한되는 경향이 있으며, 그 타개책이 요망되고 있다.
본 발명의 목적은, 패드 배열핏치가 미세하며, 패드상에 납땜에 필요한 두께의 땜납층을 가진 땜납 피복프린트 회로기판 및 그의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은, 패드 배열핏치가 미세하며, 하나의 패드열에서 패드에 의한 땜납층 두께의 불균일이 발생하지 않는 땜납 프린트 회로기판 및 그의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은, 패드의 배열핏치가 미세하여 경제적인 땜납 피복 프린트 회로기판 및 그의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 부품실장시에 패드의 땜납층 상에 용제를 필요로 하지 않는 땜납 피복 프린트 회로기판을 제공하는데 있다.
본 발명은, 첫째, 프린트 회로기판 본체와, 기판 본체 표면부에 형성되며 부품 리이드의 납땜에 필요한 두께의 땜납층을 가지는 복수개의 패드를 구비하되, 상기 땜납층은 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응에 의해 형성되며, 상기 패드의 상기 기판 본체 표면으로부터의 돌출높이 H와 폭 W가 2H＜W의 관계를 가지는 땜납 피복 프린트 회로기판을 제공한다.
둘째, 프린트 회로기판 본체를 준비하는 공정과, 이 기판 본체상에 기판 본체 표면으로부터의 돌출높이 H와 폭 W가, 2H＜W의 관계를 가지는 복수의 패드를 형성하는 공정과, 패드위에, 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응에 의해 형성되는 땜납층을 형성하는 공정을 포함하는 땜납 피복 프린트 회로기판의 제조방법을 제공한다.
셋째, 프린트 회로기판 본체와, 기판 본체 표면부에 형성되며 부품 리이드의 납땜에 필요한 두께의 땜납층을 가지는 복수의 패드를 구비하되, 상기 땜납층은 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응에 의해 형성되며, 상기 복수의 패드는 0.5mm 이하의 핏치로 배열되는 패드열을 형성하고, 패드열의 양단에 위치하는 패드의 폭이 그들 사이에 위치하는 패드의 폭보다 큰 땜납 피복 프린트 회로기판을 제공한다.
넷째, 프린트 회로기판 본체를 준비하는 공정과, 0.5mm 이하의 핏치로 배열되고 양단에 위치하는 패드의 폭이 그들 사이에 위치하는 패드의 폭보다 큰 패드열이 형성되도록 상기 기판 본체상에 복수의 패드를 형성하는 공정과, 패드상에 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응에 의해 형성되는 땜납층을 형성하는 공정을 가지는 땜납 피복 프린트 회로기판의 제조방법을 제공한다.
다섯째, 프린트 회로기판 본체와, 기판 본체 표면부에 형성되며 부품 리이드의 납땜에 필요한 두께의 땜납층을 가지는 복수의 패드를 구비하되, 상기 땜납층은 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응에 의해 형성되며, 상기 복수의 패드는 0.5mm 이하의 핏치로 배열되어 패드열을 형성하며, 패드의 폭 W와 패드 사이의 간격 D가 W＞D인 관계에 있는 땜납 피복 프린트 회로기판을 제공한다.
여섯째, 프린트 회로기판 본체를 준비하는 공정과, 0.5mm 이하의 핏치로 배열되고 패드의 폭 W와 패드 사이의 간격 D가 W＞D인 관계를 가지도록 상기 기판 본체상에 복수의 패드를 형성하는 공정과, 패드상에 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응에 의해 형성되는 땜납층을 형성하는 공정을 포함하는 땜납 피복 프린트 회로기판의 제조방법을 제공한다.
일곱째, 프린트 회로기판 본체와, 기판 본체 표면부에 형성되며, 부품 리이드의 납땜에 필요한 두께의 땜납층과, 땜납층 표면에 형성된 금층을 가지는 복수의 패드를 구비한 땜납 피복 프린트 회로기판을 제공한다.
이하, 본 발명의 실시예에 대하여 설명한다.
제1도는 본 발명의 제1실시예에 관한 땜납 피복 프린트 회로기판의 패드를 나타낸 도면이다. 절연성 재료로 만들어진 기판 본체(1)상에는, 동박의 패턴 에칭 등에 의해 복수의 패드(2)가 형성된다. 패드(2) 위에는, 프린트 회로기판에 부품을 실장하기 위하여, 부품의 리이드의 납땜에 필요한 두께의 땜납층(3)이 형성된다. 여기서, ˝패드˝라는 용어는, 전반적으로, 예를들면, 부품을 실장하는 통공(thorough hole)을 포함하는 전자부품 실장부를 가르키는 의미로 사용된다.
상기 납땜층(3)의 형성에는 상술한 특개평 제1-157796호에 개시한 땜납 석출 조성물이 사용된다. 즉, 땜납층(3)은 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응에 의해 형성된다.
땜납합금을 구성하는 금속중 가장 이온화 경향이 큰 금속의 금속분말과 그 이외의 금속유기산염, 예를들면, 카본산염을 흔합하고, 이것을 페이스트상태로 한 것을 패드 (2)상에 도포하여 가열하면, 이온화 경향의 차이에 의하여 분말을 형성하는 금속과 유기산염중의 광속이온간에서 치환반응이 일어나고, 분말상태의 금속입자 주위에 유기산염으로부터 일부 유리된 금속원소가 금속상태로 석출되어 분말상태의 금속과 유기산염중의 금속과의 합금이 형성된다. 예를들면, 유기산염으로서 유기산납(예를들면, 로진산납, 초산납과 같은 카본산납)을 사용하며 이온화 경향이 큰 금속의 분말로서 주석분말을 사용하는 경우에는, 상술한 바와 같은 석출반응에 의해 Sn-Pb 납땜 합금이 패드(2)상에 형성된다.
본 실시예에 있어서는, 패드(2)의 기판 본체(1) 표면으로부터의 돌출높이를 H로 하고 폭을 W로 했을 경우에, 2H＜W 관계가 되도록 패드(2)를 형성하고 있다. 이와같이 하면, 패드(2)와 그 주변에 도포된, 유기산 납염과 주석분말을 주성분으로 하는 페이스트상태의 땜납 석출 조성물이 가열되어, 치환반응에 의해 땜납 합금 입자가 생기며, 이것이 페이스트속을 패드(2)를 향하여 침강하므로써, 패드(2)의 측면에 부착되는 땜납 양이 적어지고 대부분이 패드(2)의 상면에 부착된다. 이때문에, 땜납층(3)을 두껍게 피복할 수가 있다.
2H≥W로 한 경우에는, 패드측면에 부착되는 땜납양이 많아지며, 납땜에 필요한 패드 상면의 땜납양이 적어진다. 만약, 이 조건에서 납땜에 필요한 양의 땜납을 패드상면에 피복하려고 하면, 페이스트상태의 땜납석출 조성물의 도포양을 많이 해야 하기 때문에 비경제적일 뿐만 아니라, 패드측면으로의 땜납 부착양도 많아지므로 패드 사이에 브리지가 형성될 가능성이 높아진다.
또한, 2H값은 W값보다 될 수 있는 한 작은 것이 바람직한데, 이를 위해서는 제2도에 도시한 바와 같이 인접하는 패드(2) 사이에 솔더레지스트등과 같은 절연체(4)를 도포하여 돌출높이(H)을 작게 하는 것도 유용하다.
다음으로, 제2실시예에 대하여 설명한다.
제3도는 본 발명의 제2실시예에 따른 땜납 피복 프린트 회로기판을 나타내는 평면도이다. 이 실시예에서는, 기판 본체(1)상에 복수의 패드가 0.5mm 이하의 핏치로 배열되어 패드열(5)(도면에서는 4개)을 형성하고 있다. 각 패드상에는 제1실시예와 동일한 석출반응으로 땜납층을 형성한다(제3도에서는 도시하지 않음).
이 실시예에 있어서는, 제3도에 나타낸 바와 같이 패드열(5)의 양단에 위치하는 패드(2A)의 폭을 그들 사이에 위치하는 패드(2B)의 폭보다 크게 한다.
이와같이 하면, 패드열에 페이스트상태의 땜납 석출 조성물을 베타 도포하여 각 패드상에 땜납을 석출시키는 경우, 패드열의 양단에 위치하는 패드로 패드이외의 영역으로부터 반입되는 납땜의 양이 패드면적이 커진 양만큼 상대적으로 적어지기 때문에, 패드열의 양단의 패드와 중간패드에 석출되는 땜납층의 두께가 평준화될 수가 있다. 이와같이 하지 않으면, 양단에 위치하는 패드(2A)로 패드이외의 영역으로부터 반입되는 땜납양이 패드열 내측의 패드(2B)보다 많기 때문에, 패드(2A)에 형성되는 땜납층이 패드(2B)에 형성되는 땜납층보다 두꺼워져 버린다. 한편, 양단 패드(2A)의 폭은 중간패드(2B) 폭의 1.2∼2배 정도로 하는 것이 바람직하다.
다음으로, 제3실시예에 대하여 설명한다.
제4도는 본 발명의 제3실시예에 따른 땜납 피복 프린트 회로기판의 패드 형성부분을 나타내는 도면이다. 이 실시예에서는, 기판 본체(1)상에 복수의 패드(2)가 0.5mm 이하의 핏치로 배열되며, 각 패드(2)상에는 제1실시예와 동일한 석출반응으로 땜납층(3)이 형성된다. 이 실시예에 있어서는, 제4도에 나타내는 바와 같이 패드(2)의 폭 W와 패드사이의 간격 D가 W＞D가 되도록 패드(2)를 형성하고 있다.
이와 같이 패드간격 D를 작게 해두면, 패드사이에 도포된 페이스트상태의 땜납 석출 조성물로부터 땜납이 손실없이 패드상에 석출되며, 두꺼운 땜납층을 형성할 수 있음과 동시에 땜납의 석출에 기여하지 않는 페이스트상태의 땜납 석출 조성물의 양이 적어져서 경제적이다.
또한, 상기 모든 실시예에 있어서, 땜납층의 두께를 균일하게 하려면, 패드길이는 필요이상으로 길게 하지 않는 편이 좋다. 이것은 패드의 길이가 길어지면 그 길이방향에 따른 패드폭의 불균일도 커져, 결과적으로, 그 위에 형성되는 땜납층 두께의 불균일이 커지기 때문이다.
다음으로, 제4실시예에 대하여 설명한다.
표면 실장 부품을 프린트 회로기판으로 실장하는 경우, 부품 리이드와 회로기판의 패드를 위치맞춤하기 위해, 회로기판측에 화상인식으로 정확한 위치를 확인하기 위한 인식마크가 형성되어 있다. 상기 인식마크는, 종래의 경우, 패드열의 가로(패드열의 바깥테두리와 안테두리 사이)에 설치되어 있지만, 패드열에 상술한 땜납 석출 조성물, 예를들면, 유기산납염과 주석분을 주성분말으로 하는 페이스트상태의 땜납 석출 조성물을 도포하여 땜납층을 형성하는 경우, 페이스트상태의 땜납 석출 조성물을 베타 도포하기 때문에, 상기의 위치에서는 인식마크에도 땜납층이 석출되어버려, 부품탑재시에 인식마크를 확인하기 어렵다고 하는 문제가 있었다.
이를 방지하기 위해서는, 제5도에 나타내는 바와 같이, 부품탑재용 인식마크(6)를 패드열(5)의 바깥테두리(L)로부터 외측에 형성하여, 인식마크(6)상에 페이스트상태의 땜납 석출 조성물이 도포되지 않도록 하거나, 또는 인식마크(6) 이외의 부분에 공급된 페이스트상태의 땜납 석출 조성물이 상기 인식마크(6)상에 석출되지 않도록 하는 것이 바람직하다.
한편, 제5도는 제2실시예의 제3도를 페이스트로 한 것이지만, 다른 실시예의 회로기판에도 이 실시예를 적용할 수 있음은 물론이다.
다음으로, 제5실시예에 대해서 설명한다.
패드상에 부품 리이드 납땜에 필요한 두께의 땜납층을 가지는 땜납 피복 프린트 회로기판에서는, 제6도에 나타내는 바와 같이, 부품 리이드 접속용으로 패드(2)로부터 분리된 위치에 인써키트 테스트용(for in-circuit testing) 패드(7)를 상기 패드(2)와 도통되는 상태로 설치하여 두는 것이 바람직하다. 이와 같이 인써키트 테스트용 패드 (7)를 설치해두면, 패드상의 땜납층에 무세정 타입의 용제를 도포하여 부품 리이드를 납땜했을 때, 납땜부에 절연성의 용제가 잔존하여 외부로부터 도통이 되지 않게 되더라도, 테스트용 패드(7)로부터 인써키트 테스트를 수행할 수 있다.
다음으로, 제6실시예에 대해서 설명한다.
제7도는, 본 발명의 제6실시예에 따른 땜납 피복 프린트 회로기판의 패드 형성부분을 나타낸 도면이다. 이 실시예에서는 기판 본체(1)상에 제1실시예와 동일한 복수의 패드(2)가 형성되며, 그 위에는 프린트 회로기판에 부품을 실장하기 위하여 부품 리이드의 납땜에 필요한 두께의 땜납층이 형성된다.
그리고, 이 실시예에서는, 땜납층(3) 위에 금층(8)이 형성된다. 이 경우에, 금층(8)은 금의 무전해 도금등의 도금기술 및 스퍼터링 등의 박막 형성 기술로 적합하게 형성할 수 있다.
이 실시예에서는, 납땜층의 크림 땜납 인쇄후 가열법, 웨이브 솔더링법, 핫에어레벨법, 전기도금후 가열하는 방법 등의 통상의 방법에 의해 형성할 수 있지만, 패드 배열핏치가 0.5mm 미만, 특히 0.3mm 이하인 경우에는 상술한 방법, 즉, 땜납 합금 성분중 이온화 경향이 작은 금속의 유기산염(예를들면, 유기산납염)과 이온화 경향이 큰 금속분말의 치환반응에 의하여 땜납 합금을 석출시키는 방법으로 형성하는 것이 바람직하다.
이와 같이 납땜층(3) 위에 금층(8)을 형성하면, 땜납층이 산화되는 것을 방지할 수 있으며, 더구나, 그 위에 부품 리이드를 얹어 가열하면 부품 리이드 표면의 Sn 또는 Sn-Pb 도금중에 금이 확산되며, 용제없이도 땝납과 부품 리이드가 층분한 유동성을 확보할 수가 있다. 또한, 부품이 실장되기까지의, 장기 보전성이 양호하며, 용제를 사용하지 않기 때문에 세정공정도 불필요하다.
또한, 상기 모든 실시예에 있어서, 땜납층을 구성하는 땜납 합금에 특별한 제한은 없으며, 통상적으로 부품실장에 이용되는 것이면 적용할 수 있다. 예를들면, 통상의 Sn-Pb계 땜납외에 Bi, In, Sn-Bi 또는 Sn-In을 포함하는 저융점 땜납을 사용하는 것도 가능하다. 이 경우에, Bi, In, Sn-Bi 합금, Sn-In 합금의 각 분말을 상술한 치환반응에 기여하는 금속 또는 분말로서 사용할 수 있다.
[실시예 1]
0.3mm 핏치 QFP형 160핀의 부품을 실장하기 위한 구리 패드열을 가지는 프린트 회로기판을 제작하였다. 각 패드의 절연기판 표면으로부터의 돌출높이 H는 50μm, 패드열 중간(양단이외)의 패드의 폭 W은 150μm(2H/W=0.67), 양단의 패드폭은 200μm로 하였다. 이 구리 패드열에 유기산납염과 주석분말을 주성분으로 하는 페이스트상태의 땜납 석출 조성물을 200μm의 두께로 도포하고 215℃에서 2분간 가열하였다. 그후, 찌꺼기를 트리클로로에탄으로 세정하고, 패드상의 납땜층의 두께를 측정했더니, 양단, 중간패드 모두다 30μm였다. 그후, 구리 패드상에 RMA계 용제를 도포하고 상기 QFP형 부품을 탑재하여 가열한 후, 납땜 접속을 수행하였다. 그 결과, 브리지, 리이드 들뜸 등의 불량이 일체 발생하지 않았다.
[실시예 2]
0.15mm 핏치 TAB형 250핀의 부품을 실장하기 위한 구리 패드열을 가지는 프린트 회로기판을 제작하였다. 각 패드의 절연기판 표면으로부터의 돌출높이 H는 18μm, 폭 W은 90μm(2H/W=0.4, D/W=0.67)이다. 상기 구리 패드열에 유기산납염과 주석분말을 주성분으로 하는 페이스트상태의 땜납 석출 조성물을 100μm의 두께로 도포하고 실시예 1과 동일하게 처리한 바, 각 패드상에 두께 15μm의 땜납층을 형성할 순 있었다. 그후, TAB 부품 리이드를 얹고 그 위에서 가열치구로 가열가압하여 집단 결합하였는데, 브리지등의 불량은 일체 발생하지 않았다.
[비교예 1]
구리 패드열의 양단 패드의 폭을 중간패드의 폭(W=150μm)과 동일하게 한 것 이외에는 실시예 1과 동일한 조건으로 땜납층으로 형성하였다. 그 결과, 땜납층의 두께는 양단 패드에서 60μm, 중간패드에서, 30μm로 되었다. 이 프린트 회로기판에 실시예 1과 같은 부품을 실장했더니 일부 리이드와 패드가 납땜되지 않는 오픈불량이 발생되었다.
[비교예 2]
구리 패드열의 돌출높이가 38μm, 폭 W가 60μm(2H/W=1.3)인 프린트 회로기판을 제작하고 실시예 2와 동일한 처리를 수행하였는지만, 패드상의 납땜층의 두께는 4μm 밖에 되지 않았으며, 여기에 부품을 탑재하여 땜납 접속을 수행하였더니 일부 리이드와 패드를 납땜할 수 없었다.
[실시예 3]
우선, 0.3mm 핏치의 구리 패드열을 가지는 프린트 회로기판을 제작하고, 상기 구리 패드열에 유기산납염과 주석분말을 주성분으로 하는 페이스트상태의 땜납 석출 조성물을 200μm의 두께로 도포하여 215℃에서 2분간 가열하였다. 이에 따라, 각 패드상에 두께 30μm의 땜납층이 형성되었다.
다음으로, 땜납층 표면에 유지분을 탈지공정으로 제거한 후, 땜납 피복 프린트 회로기판을 금 무전해 도금액중에 80∼90℃에서 약 5분간 담궈서, 땜납층 표면에 두께 0.5∼0.8μm의 금도금을 하였다.
그후, 물로 씻어 충분히 건조시킨 후, 땜납층, 금도금을 가지는 각 패드상에, 가열치구로 Sn-Pb 도금이 실시된 부품 리이드를 가압하였다. 가열온도는 280℃, 시간은 3∼5초이며, 용제는 사용하지 않았다. 그 결과, 모든 리이드가 땜납과의 양호한 유동성을 나타내면서 패드에 납땜되며, 또한 패드 사이에 브리지도 발생하지 않았다.
다음으로, 장기 보전성을 위하여 상기 실시예에서 금도금까지를 행한 땜납 피복 회로기판을 세정한 후, 40℃, 95% RH의 항온항습조(thermo-hygrostat)에서 1000시간 방치하였다. 그후, 층분히 건조시켜 상기 실시예와 동일한 방법으로 부품 리이드를 납땜하였다. 이 경우도, 모든 리이드와 납땜 사이에 양호한 유동성을 나타내면서 패드에 납땜되며, 또한 패드 사이에 브리지도 발생하지 않았다.
Claims (24)
- 프린트 회로기판 본체와, 기판 본체 표면부에 형성되며 부품 리이드의 납땜에 필요한 두께의 땜납층을 가지는 복수의 패드를 구비하되, 상기 땜납층은 땜납 합금 성분중 가장 이온화 경향이 큰 금속 또는 이 금속의 합금으로 이루어진 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응으로 형성되며, 상기 패드의 상기 기판 본체 표면으로부터의 돌출높이 H와 그의 폭 W가 2H＜W의 관계를 가지는 땜납 피복 프린트 회로기판.
- 제1항에 있어서, 상기 땜납층은 유기산염과 주석분말 사이의 치환반응으로 형성된 Sn-Pb 합금을 포함하는 땜납 피복 프린트 회로기판.
- 제1항에 있어서, 상기 땜납층은 유기산납염과 Sn-Bi 합금 분말 사이의 치환반응으로 형성된 Sn-Pb-Bi 합금을 포함하는 땜납 피복 프린트 회로기판.
- 제1항에 있어서, 상기 땜납층은 유기산납염과 Sn-In 합금 분말 사이의 치환반응으로 형성된 Sn-Pb-In 합금을 함유하는 땜납 피복 프린트 회로기판.
- 제1항에 있어서, 부품탑재용 인식마크를 더 구비하며, 상기 마크는 패드열의 바깥테두리로부터 외측에 형성되어 있는 땜납 피복 프린트 회로기판.
- 제1항에 있어서, 상기 패드로부터 이격된 위치에 각 패드와 도통하는 인써키트용 패드를 더 구비하는 땜납 피복 프린트 회로기판.
- 프린트 회로기판 본체를 준비하는 공정과, 상기 기판 본체상에 기판 본체 표면으로부터의 돌출높이 H와 폭 W가, 2H＜W의 관계를 가지는 복수의 패드열을 형성하는 공정과, 상기 패드상에 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응으로 형성되는 땜납층을 제공하는 공정을 포함하는 땜납 피복 프린트 회로기판.
- 프린트 회로기판 본체와, 기판 본체 표면부에 형성되며, 부품 리이드의 납땜에 필요한 두께의 땜납층을 가지는 복수의 패드열을 구비하되, 상기 땜납층은 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응으로 형성되며, 상기 복수의 패드열은 0.5mm 이하의 핏치로 배열되는 패드열을 형성하며, 상기 패드열의 양단에 위치하는 패드의 폭은 그들 사이에 위치되는 패드의 폭보다 큰 땜납 피복 프린트 회로기판.
- 제8항에 있어서, 상기 땜납층은 유기산납과 주석분말 사이의 치환반응으로 형성된 Sn-Pb 합금을 포함하는 땜납 피복 프린트 회로기판.
- 제8항에 있어서, 상기 땜납층은 유기산납염과 Sn-Bi 합금 분말 사이의 치환반응으로 형성된 Sn-Pb-Bi 함금을 포함하는 땜납 피복 프린트 회로기판.
- 제8항에 있어서, 상기 땜납층은 유기산납염과 Sn-In 합금 분말 사이의 치환반응으로 형성된 Sn-Pb-In 합금을 포함하는 땜납 피복 프린트 회로기판.
- 제8항에 있어서, 부품탑재용 인식마크를 더 구비하며, 상기 마크는 패드열의 바깥테두리로부터 외측에 형성되어 있는 땜납 피복 프린트 회로기판.
- 제8항에 있어서, 상기 패드로부터 이격된 위치에 각 패드와 도통하는 인써키트용 패드를 더 구비하는 땜납 피복 프린트 회로기판.
- 프린트 회로기판 본체를 준비하는 공정과, 0.5mm 이하의 핏치로 배열되며 양단에 위치하는 패드의 폭이 그들 사이에 위치하는 패드의 폭보다 큰 패드열이 힝성되도록 상기 기판 본체상에 복수의 패드열을 형성하는 공정과, 상기 패드상에 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염 사이의 치환반응으로 형성되는 땜납층을 제공하는 공정을 포함하는 땜납 피복 프린트 회로기판의 제조방법.
- 프린트 회로기판 본체와, 기판 본체 표면부에 형성되어 부품 리이드의 납땜에 필요한 두께의 땜납층을 가지는 복수의 패드열을 구비하되, 상기 땜납층은 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염간의 치환반응으로 형성되며, 상기 복수의 패드열은 0.5mm 이하의 핏치로 배열되는 패드열을 형성하며, 상기 패드의 폭 W과 패드 사이의 간격 D가, W＞D로 되는 관계를 가지는 땜납 피복 프린트 회로기판.
- 제15항에 있어서, 상기 땜납층은 유기산납과 주석분말 사이의 치환반응으로 형성된 Sn-Pb 합금을 포함하는 땜납 피복 프린트 회로기판.
- 제15항에 있어서, 상기 땜납층은 유기산납염과 Sn-Bi 합금 분말 사이의 치환반응으로 형성된 Sn-Pb-Bi 합금을 포함하는 땜납 피복 프린트 회로기판.
- 제15항에 있어서, 상기 땜납층은 상기 유기산납염과 Sn-In 합금 분말 사이의 치환반응으로 형성된 Sn-Pb-In 합금을 포함하는 땜납 피복 프린트 회로기판.
- 제15항에 있어서, 부품재용 인식마크를 더 구비하며, 상기 마크는 패드열의 바깥테두리로부터 외측에 형성되어 있는 땜납 피복 프린트 회로기판.
- 제15항에 있어서, 상기 패드로부터 이격된 위치에, 각 패드와 도통하는 인써키트용 패드를 더 구비하는 땜납 피복 프린트 회로기판.
- 프린트 회로기판 본체를 준비하는 공정과, 0.5mm 이하의 핏치로 배열되며, 패드의 폭 W와 패드 사이의 간격 D가, W＞D인 관계를 유지하도륵 상기 기판 본체상에 복수의 패드열을 형성하는 공정과, 상기 패드상에 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염간의 치환반응으로 형성되는 땜납층을 제공하는 공정을 포함하는 땜납 피복 프린트 회로기판의 제조방법.
- 프린트 회로기판 본체와, 기판 본체 표면부에 형성되며, 부품 리이드의 납땜에 필요한 두께의 땜납층 및 땜납층 표면에 형성된 금층을 가지는 복수의 패드열을 구비하는 땜납 피복 프린트 회로기판.
- 제22항에 있어서, 상기 금층은 도금층 또는 박막층인 땜납 피복 프린트 회로기판.
- 제22항에 있어서, 상기 땜납층은 땜납 합금 성분중 가장 이온화 경향이 큰 금속의 금속분말과 땜납 합금중 다른 금속의 유기산염간의 치환반응에 의해 형성된 합금으로 형성되는 땜납 피복 프린트 회로기판.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP91-84383 | 1991-03-26 | ||
| JP3084383A JPH04297091A (ja) | 1991-03-26 | 1991-03-26 | 半田コートプリント回路基板とその製造方法 |
| JP3084384A JPH04297089A (ja) | 1991-03-26 | 1991-03-26 | 半田コートプリント回路基板 |
| JP91-84384 | 1991-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920019228A KR920019228A (ko) | 1992-10-22 |
| KR960001352B1 true KR960001352B1 (ko) | 1996-01-26 |
Family
ID=26425431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920004817A KR960001352B1 (ko) | 1991-03-26 | 1992-03-25 | 땜납 피복 프린트 회로 기판 및 그의 제조방법 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5296649A (ko) |
| EP (1) | EP0509262B1 (ko) |
| KR (1) | KR960001352B1 (ko) |
| CN (1) | CN1034706C (ko) |
| BR (1) | BR9201047A (ko) |
| CA (1) | CA2063682C (ko) |
| DE (1) | DE69204516T2 (ko) |
| ES (1) | ES2079713T3 (ko) |
| MY (1) | MY108034A (ko) |
| TW (1) | TW228637B (ko) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714105B2 (ja) * | 1986-05-19 | 1995-02-15 | 日本電装株式会社 | 混成集積回路基板及びその製造方法 |
| US5344607A (en) * | 1993-06-16 | 1994-09-06 | International Business Machines Corporation | Lead-free, high tin, ternary solder alloy of tin, bismuth, and indium |
| DE69326009T2 (de) * | 1993-11-02 | 2000-02-24 | Koninklijke Philips Electronics N.V., Eindhoven | Verfahren zur Lotbeschichtung und Lötpaste dafür |
| US5601228A (en) * | 1993-12-06 | 1997-02-11 | The Furukawa Electric Co., Ltd. | Solder-precipitating composition and mounting method using the composition |
| US5385289A (en) * | 1994-02-08 | 1995-01-31 | Digital Equipment Corporation | Embedded features for registration measurement in electronics manufacturing |
| US6826827B1 (en) * | 1994-12-29 | 2004-12-07 | Tessera, Inc. | Forming conductive posts by selective removal of conductive material |
| EP0854768A1 (en) | 1995-10-06 | 1998-07-29 | Brown University Research Foundation | Soldering methods and compositions |
| JP3491414B2 (ja) * | 1995-11-08 | 2004-01-26 | 三菱電機株式会社 | 回路基板 |
| US5668058A (en) * | 1995-12-28 | 1997-09-16 | Nec Corporation | Method of producing a flip chip |
| US6403891B1 (en) * | 1998-03-27 | 2002-06-11 | Intel Corporation | Metallization removal under the laser mark area for substrates |
| US6840430B2 (en) * | 1998-07-30 | 2005-01-11 | Sony Chemicals, Corp. | Board pieces, flexible wiring boards and processes for manufacturing flexible wiring boards |
| US6323435B1 (en) | 1998-07-31 | 2001-11-27 | Kulicke & Soffa Holdings, Inc. | Low-impedance high-density deposited-on-laminate structures having reduced stress |
| KR20090059173A (ko) * | 1998-09-17 | 2009-06-10 | 이비덴 가부시키가이샤 | 다층빌드업배선판 |
| ES2154593B1 (es) * | 1999-06-08 | 2001-10-16 | Mecanismos Aux Es Ind S L | Diseño de componentes electronicos sobre una capa de cobre de 400 micras en circuitos impresos. |
| JP3205548B2 (ja) * | 1999-10-01 | 2001-09-04 | ソニーケミカル株式会社 | 多層フレキシブル配線板 |
| JP3227444B2 (ja) * | 1999-11-10 | 2001-11-12 | ソニーケミカル株式会社 | 多層構造のフレキシブル配線板とその製造方法 |
| US6361823B1 (en) * | 1999-12-03 | 2002-03-26 | Atotech Deutschland Gmbh | Process for whisker-free aqueous electroless tin plating |
| WO2001056340A1 (fr) * | 2000-01-28 | 2001-08-02 | Sony Chemicals Corp. | Piece de materiau substrat, plaquette de circuits imprimes flexible et son procede de fabrication |
| JP2003031728A (ja) * | 2001-07-13 | 2003-01-31 | Alps Electric Co Ltd | Ｉｃチップおよびその取付構造 |
| JP4142312B2 (ja) * | 2002-02-28 | 2008-09-03 | ハリマ化成株式会社 | 析出型はんだ組成物及びはんだ析出方法 |
| US6933449B2 (en) * | 2002-07-10 | 2005-08-23 | Intel Corporation | Selective area solder placement |
| US20040084206A1 (en) * | 2002-11-06 | 2004-05-06 | I-Chung Tung | Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method |
| US7168608B2 (en) * | 2002-12-24 | 2007-01-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for hermetic seal formation |
| US7159758B1 (en) * | 2003-06-26 | 2007-01-09 | Emc Corporation | Circuit board processing techniques using solder fusing |
| US7453157B2 (en) * | 2004-06-25 | 2008-11-18 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US7989958B2 (en) * | 2005-06-14 | 2011-08-02 | Cufer Assett Ltd. L.L.C. | Patterned contact |
| JP4813255B2 (ja) * | 2006-05-23 | 2011-11-09 | パナソニック株式会社 | 配線基板及びその製造方法ならびに半導体装置 |
| US7569164B2 (en) * | 2007-01-29 | 2009-08-04 | Harima Chemicals, Inc. | Solder precoating method |
| US8709934B2 (en) * | 2007-06-05 | 2014-04-29 | Stats Chippac Ltd. | Electronic system with vertical intermetallic compound |
| WO2009116601A1 (ja) * | 2008-03-19 | 2009-09-24 | 古河電気工業株式会社 | コネクタ用金属材料およびその製造方法 |
| US8536458B1 (en) * | 2009-03-30 | 2013-09-17 | Amkor Technology, Inc. | Fine pitch copper pillar package and method |
| JP5465942B2 (ja) * | 2009-07-16 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9137903B2 (en) | 2010-12-21 | 2015-09-15 | Tessera, Inc. | Semiconductor chip assembly and method for making same |
| CN103427085A (zh) * | 2013-07-29 | 2013-12-04 | 昆山元崧电子科技有限公司 | 一种电池板镍片焊接产品 |
| CN103747623B (zh) * | 2013-12-31 | 2017-01-04 | 广州兴森快捷电路科技有限公司 | 含小间距焊盘的印制线路板及其制备方法 |
| CN103874342B (zh) * | 2014-03-26 | 2017-07-04 | 新华三技术有限公司 | 电路板组装方法及电路板 |
| JP2016111069A (ja) * | 2014-12-03 | 2016-06-20 | イビデン株式会社 | パッケージ基板 |
| CN108866353B (zh) * | 2017-05-15 | 2020-11-17 | 中南大学 | 一种从甲基磺酸铋溶液中回收铋的方法 |
| WO2019120583A1 (en) * | 2017-12-22 | 2019-06-27 | Huawei Technologies Co., Ltd. | Flex on board anisotropic conductive adhesive interconnection |
| CN111182737B (zh) * | 2018-11-13 | 2021-08-03 | 上海和辉光电股份有限公司 | 柔性线路板及其制造方法 |
| WO2021212490A1 (zh) * | 2020-04-24 | 2021-10-28 | 宏启胜精密电子(秦皇岛)有限公司 | 线路板及其制备方法 |
| CN111640678A (zh) * | 2020-06-28 | 2020-09-08 | 安徽富信半导体科技有限公司 | 一种半导体元件加工方法及成型工艺 |
| CN114501829B (zh) * | 2020-10-27 | 2024-05-31 | 鹏鼎控股(深圳)股份有限公司 | 线路板及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3986255A (en) * | 1974-11-29 | 1976-10-19 | Itek Corporation | Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein |
| US3964666A (en) * | 1975-03-31 | 1976-06-22 | Western Electric Company, Inc. | Bonding contact members to circuit boards |
| US4412566A (en) * | 1979-11-23 | 1983-11-01 | Amp Incorporated | Apparatus for transposing a pair of parallel and adjacent conductors into a vertical relationship |
| JPS62296495A (ja) * | 1986-05-12 | 1987-12-23 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 部品を制御回路上の表面のはんだパツドに取付ける方法 |
| JPH0747233B2 (ja) * | 1987-09-14 | 1995-05-24 | 古河電気工業株式会社 | 半田析出用組成物および半田析出方法 |
| US5014111A (en) * | 1987-12-08 | 1991-05-07 | Matsushita Electric Industrial Co., Ltd. | Electrical contact bump and a package provided with the same |
| US4937006A (en) * | 1988-07-29 | 1990-06-26 | International Business Machines Corporation | Method and apparatus for fluxless solder bonding |
| JPH02310941A (ja) * | 1989-05-26 | 1990-12-26 | Mitsui Mining & Smelting Co Ltd | バンプを有するプリント回路基板およびバンプの形成方法 |
| US5118029A (en) * | 1989-11-30 | 1992-06-02 | The Furukawa Electric Co., Ltd. | Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board |
| JP3344621B2 (ja) * | 1997-08-26 | 2002-11-11 | 株式会社荏原製作所 | 汚泥の脱水装置及びその方法 |
-
1992
- 1992-03-17 US US07/852,526 patent/US5296649A/en not_active Expired - Fee Related
- 1992-03-19 TW TW081102071A patent/TW228637B/zh active
- 1992-03-19 ES ES92104788T patent/ES2079713T3/es not_active Expired - Lifetime
- 1992-03-19 DE DE69204516T patent/DE69204516T2/de not_active Expired - Fee Related
- 1992-03-19 EP EP92104788A patent/EP0509262B1/en not_active Expired - Lifetime
- 1992-03-20 MY MYPI92000469A patent/MY108034A/en unknown
- 1992-03-20 CA CA002063682A patent/CA2063682C/en not_active Expired - Fee Related
- 1992-03-25 KR KR1019920004817A patent/KR960001352B1/ko not_active IP Right Cessation
- 1992-03-26 CN CN92102090A patent/CN1034706C/zh not_active Expired - Fee Related
- 1992-03-26 BR BR929201047A patent/BR9201047A/pt not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CA2063682A1 (en) | 1992-09-27 |
| CN1034706C (zh) | 1997-04-23 |
| CA2063682C (en) | 1997-04-15 |
| EP0509262A3 (en) | 1992-12-16 |
| CN1065372A (zh) | 1992-10-14 |
| US5296649A (en) | 1994-03-22 |
| BR9201047A (pt) | 1992-11-24 |
| MY108034A (en) | 1996-07-30 |
| EP0509262B1 (en) | 1995-09-06 |
| TW228637B (ko) | 1994-08-21 |
| DE69204516T2 (de) | 1996-04-04 |
| EP0509262A2 (en) | 1992-10-21 |
| ES2079713T3 (es) | 1996-01-16 |
| DE69204516D1 (de) | 1995-10-12 |
| KR920019228A (ko) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001352B1 (ko) | 땜납 피복 프린트 회로 기판 및 그의 제조방법 | |
| US4104111A (en) | Process for manufacturing printed circuit boards | |
| CA1213073A (en) | Method of manufacturing printed wiring boards | |
| US5217597A (en) | Solder bump transfer method | |
| US2909833A (en) | Printed circuits and method of soldering the same | |
| US6575354B2 (en) | Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the film | |
| EP0784914B1 (en) | Method of manufacturing a printed circuit board | |
| JPWO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
| JP2000260230A (ja) | 溶融半田浴の汚染が少ないリード線とその半田付け法 | |
| JPH09321425A (ja) | チップ状電子部品の実装方法 | |
| JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
| EP0568087B1 (en) | Reflow mounting of electronic component on mounting board | |
| JPH04297091A (ja) | 半田コートプリント回路基板とその製造方法 | |
| CA1131746A (en) | Circuit board with mounted components and method for manufacture | |
| JPH0758173A (ja) | 半導体装置のバーンイン方法及び半導体装置 | |
| CA1054259A (en) | Printed circuit board carrying protective mask having improved adhesion | |
| US20040202958A1 (en) | Plating-pretreatment solution and plating-pretreatment method | |
| JP2811112B2 (ja) | 半田供給板 | |
| JP2705675B2 (ja) | 印刷配線板の製造方法 | |
| JPH06216507A (ja) | はんだプリコート回路基板 | |
| JP3439779B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JPH09191174A (ja) | プリント配線板及びその製造方法並びにプリント配線板への電子部品の実装構造体 | |
| JPH0690078A (ja) | プリコート基板の製造方法 | |
| JPH05308184A (ja) | 半田コート回路基板 | |
| JPH05327195A (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000111 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |