JP3491414B2 - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP3491414B2 JP3491414B2 JP29001395A JP29001395A JP3491414B2 JP 3491414 B2 JP3491414 B2 JP 3491414B2 JP 29001395 A JP29001395 A JP 29001395A JP 29001395 A JP29001395 A JP 29001395A JP 3491414 B2 JP3491414 B2 JP 3491414B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- conductor layer
- pattern
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0256—Electrical insulation details, e.g. around high voltage areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09354—Ground conductor along edge of main surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
Description
【０００１】
【発明の属する技術分野】この発明は例えば半導体電子
部品等の電気部品を搭載する回路基板に関するもので、
特に高電圧で使用される回路基板に関するものである。
部品等の電気部品を搭載する回路基板に関するもので、
特に高電圧で使用される回路基板に関するものである。
【０００２】
【従来の技術】近年、パワートランジスタモジュールや
スイッチング電源モジュール用の基板として、アルミナ
板や窒化アルミ板上に銅板等の金属板を接合させた回路
基板がよく用いられる。従来、これら回路基板に関する
構造や製造方法は種々のものがあり、例えば、(１)プリ
ント回路基板便覧、全訂第２版、日本プリント回路工業
界編、昭和６２年(２)特許公報昭和６０−４１５４、
(３)日本金属学会報、第２２巻、第１号、ページ３〜
７、１９８３年などに記載されている。従来の窒化アル
ミ回路基板の平面と断面構造の一例を図１７(ａ)(ｂ)に
示す。同図(ａ)が平面図、同図(ｂ)が同図(ａ)のＢ−Ｂ
線断面図である。図において、１はセラミック基板であ
る窒化アルミ基板、２は窒化アルミ基板１表面に接合さ
れた銅板からなるコレクタ電極、コレクタ電極２と反対
側の面には、全面に銅板からなる接地電極３が接合され
ている。４はコレクタ電極２上に接合された絶縁ゲート
型バイポーラトランジスタ(Ｉnsulating Ｇate Ｂipo
lar Ｔransistor 以下ＩＧＢＴと略記する）等のパワ
ー半導体素子である。５はコレクタ電極２と隣接して窒
化アルミ基板１に接合されている銅板からなるエミッタ
電極である。最終製品であるパワーモジュールパッケー
ジに入れられた状態では接地電極３は冷却ブロック（図
示せず）などに接合される。半導体素子４が搭載された
回路基板はプラスチックパッケージに入れられ、パッケ
ージ内部にシリコンゲルやエポキシなどの樹脂が充填さ
れ、回路基板の表面は樹脂で覆われる（シリコンゲルは
図示せず）。
スイッチング電源モジュール用の基板として、アルミナ
板や窒化アルミ板上に銅板等の金属板を接合させた回路
基板がよく用いられる。従来、これら回路基板に関する
構造や製造方法は種々のものがあり、例えば、(１)プリ
ント回路基板便覧、全訂第２版、日本プリント回路工業
界編、昭和６２年(２)特許公報昭和６０−４１５４、
(３)日本金属学会報、第２２巻、第１号、ページ３〜
７、１９８３年などに記載されている。従来の窒化アル
ミ回路基板の平面と断面構造の一例を図１７(ａ)(ｂ)に
示す。同図(ａ)が平面図、同図(ｂ)が同図(ａ)のＢ−Ｂ
線断面図である。図において、１はセラミック基板であ
る窒化アルミ基板、２は窒化アルミ基板１表面に接合さ
れた銅板からなるコレクタ電極、コレクタ電極２と反対
側の面には、全面に銅板からなる接地電極３が接合され
ている。４はコレクタ電極２上に接合された絶縁ゲート
型バイポーラトランジスタ(Ｉnsulating Ｇate Ｂipo
lar Ｔransistor 以下ＩＧＢＴと略記する）等のパワ
ー半導体素子である。５はコレクタ電極２と隣接して窒
化アルミ基板１に接合されている銅板からなるエミッタ
電極である。最終製品であるパワーモジュールパッケー
ジに入れられた状態では接地電極３は冷却ブロック（図
示せず）などに接合される。半導体素子４が搭載された
回路基板はプラスチックパッケージに入れられ、パッケ
ージ内部にシリコンゲルやエポキシなどの樹脂が充填さ
れ、回路基板の表面は樹脂で覆われる（シリコンゲルは
図示せず）。
【０００３】図１８の説明図に従来の回路基板の製造方
法の一例として、電極パターンをエッチングによって形
成する回路基板の製造方法を工程順に示す。窒化アルミ
基板１を準備し、窒化アルミ基板１と銅板６を接合する
ためのロウ材を窒化アルミ表面に印刷する。銅板は 0.3
mm前後の厚さのものが用いられる。次に銅板６および銅
板７を窒化アルミ基板１上に積層し高温で処理すること
により接合させる。レジスト８を表と裏の両面に印刷
し、所定のパターンに露光する。レジスト現像後、残っ
たレジストをマスクとして不要な銅板(銅電極部)を除去
する。銅電極表面を研磨した後、銅電極表面にＮｉメッ
キを行い回路基板が完成する。
法の一例として、電極パターンをエッチングによって形
成する回路基板の製造方法を工程順に示す。窒化アルミ
基板１を準備し、窒化アルミ基板１と銅板６を接合する
ためのロウ材を窒化アルミ表面に印刷する。銅板は 0.3
mm前後の厚さのものが用いられる。次に銅板６および銅
板７を窒化アルミ基板１上に積層し高温で処理すること
により接合させる。レジスト８を表と裏の両面に印刷
し、所定のパターンに露光する。レジスト現像後、残っ
たレジストをマスクとして不要な銅板(銅電極部)を除去
する。銅電極表面を研磨した後、銅電極表面にＮｉメッ
キを行い回路基板が完成する。
【０００４】また、図１９のブロック図に従来の回路基
板製造方法の他の例を工程順に示す。前述した第１の方
法では電極を窒化アルミ基板全面に接合後、エッチング
加工により所定の電極パターンを形成する。この例で
は、予め所定の形状に加工された銅電極を基板に接合す
ることによりパターンを形成する。電極パターンの加工
には打ち抜き加工やエッチング加工が利用される。パタ
ーンを形成した後、セラミック基板上に電極パターンと
同パターンの接合用のロウ材を印刷する。その後、銅電
極を積層し、高温で処理することにより接合させ、回路
基板を得る。
板製造方法の他の例を工程順に示す。前述した第１の方
法では電極を窒化アルミ基板全面に接合後、エッチング
加工により所定の電極パターンを形成する。この例で
は、予め所定の形状に加工された銅電極を基板に接合す
ることによりパターンを形成する。電極パターンの加工
には打ち抜き加工やエッチング加工が利用される。パタ
ーンを形成した後、セラミック基板上に電極パターンと
同パターンの接合用のロウ材を印刷する。その後、銅電
極を積層し、高温で処理することにより接合させ、回路
基板を得る。
【０００５】ＩＧＢＴのオン時には 100Ａ程度の大きな
電流が素子を流れ、オフ時には２kV以上の電圧が印加さ
れる。また、回路基板上のコレクタ電極２と接地電極３
との間に高電圧が印加される。そのため、ＩＧＢＴのよ
うなパワー半導体素子が搭載される回路基板には各種の
性能が要求される。1)まず、温度上昇を防ぐためにでき
るだけ放熱特性が良好であること。そのため放熱特性を
よくするために、熱伝導性の高い窒化アルミニウム基板
などが用いられる。2)また、温度サイクル時の銅電極と
セラミックスとの膨張率の差に起因する応力により亀裂
が入らないために、できるだけ薄い銅板や窒化アルミを
使用することが要求される。3)また、半導体素子が動作
しているときに回路基板の電極パターンにおいて放電が
起こらないことが要求される。
電流が素子を流れ、オフ時には２kV以上の電圧が印加さ
れる。また、回路基板上のコレクタ電極２と接地電極３
との間に高電圧が印加される。そのため、ＩＧＢＴのよ
うなパワー半導体素子が搭載される回路基板には各種の
性能が要求される。1)まず、温度上昇を防ぐためにでき
るだけ放熱特性が良好であること。そのため放熱特性を
よくするために、熱伝導性の高い窒化アルミニウム基板
などが用いられる。2)また、温度サイクル時の銅電極と
セラミックスとの膨張率の差に起因する応力により亀裂
が入らないために、できるだけ薄い銅板や窒化アルミを
使用することが要求される。3)また、半導体素子が動作
しているときに回路基板の電極パターンにおいて放電が
起こらないことが要求される。
【０００６】さらに、近年、半導体デバイスの製造技術
の進歩により、３kV以上の高い電圧で動作する半導体素
子が回路基板上に搭載されるようになってきた。半導体
素子の動作電圧が高くなるにともない、従来の回路基板
では問題とはならなかった絶縁耐圧不良や部分放電が新
たな問題として回路基板の信頼性を著しく阻害するよう
になってきた。部分放電とは、回路基板の電界の高い部
分において発生する局所的な放電である。部分放電が発
生すると、放電に起因するノイズにより回路基板上の半
導体素子が誤動作したり、また、継続的に部分放電が生
ずると、絶縁材料が経時的に劣化し最終的には絶縁破壊
を引き起こす。回路基板が絶縁破壊を引き起こすと、回
路基板を含んだ装置は正常な動作をしなくなる。而して
半導体素子動作電圧の高電圧化にともない、絶縁破壊電
圧が高く、かつ部分放電開始電圧が高い回路基板が要求
されるようになってきた。
の進歩により、３kV以上の高い電圧で動作する半導体素
子が回路基板上に搭載されるようになってきた。半導体
素子の動作電圧が高くなるにともない、従来の回路基板
では問題とはならなかった絶縁耐圧不良や部分放電が新
たな問題として回路基板の信頼性を著しく阻害するよう
になってきた。部分放電とは、回路基板の電界の高い部
分において発生する局所的な放電である。部分放電が発
生すると、放電に起因するノイズにより回路基板上の半
導体素子が誤動作したり、また、継続的に部分放電が生
ずると、絶縁材料が経時的に劣化し最終的には絶縁破壊
を引き起こす。回路基板が絶縁破壊を引き起こすと、回
路基板を含んだ装置は正常な動作をしなくなる。而して
半導体素子動作電圧の高電圧化にともない、絶縁破壊電
圧が高く、かつ部分放電開始電圧が高い回路基板が要求
されるようになってきた。
【０００７】従来の回路基板では、搭載される半導体素
子の動作電圧がさほど高くなかったために部分放電現象
は大きな問題ではなかった。そのため、従来は部分放電
現象について検討されていなかったが、発明者らは昨今
の現状に鑑み部分放電現象について検討を加えた。ま
ず、従来の回路基板製造方法のエッチングによりパター
ン形成した回路基板での部分放電開始電圧を測定した。
その結果、例えば、1.0mm の窒化アルミニウム基板にお
いて、約５kVの低い電圧で部分放電が開始することが実
験的に明らかになった。この原因を明らかにするため
に、電極パターン端部の断面形状を観察したところ、図
２０の断面図に示したように、電極パターン２端部のセ
ラミック基板１に接する角部２ａが極めて鋭角的な形状
をしていた。窒化アルミニウム基板が1.0mmで、電極パ
ターンの銅板の厚さが0.3mmの場合は、鋭角部２ａの曲
率半径は0.01mmと極めて小さかった。電極２に厚みがあ
るために、鋭角的な部分は基板１に接する角部２ａとは
反対側の２ｂ部にも生じている。通常、エッチング加工
では非等方的にエッチングが進むために、横方向にも銅
パターンが浸食され、断面、特にセラミック基板１に接
する面は極めて鋭角的となることはよく知られている事
実である。例えば、プリント回路技術便覧 全訂第２
版、日本プリント回路工業界編、昭和６２年に示されて
いる。しかし、このような鋭角部分における電界の大き
さや、放電の影響については殆ど知られていなかった。
そこで、発明者らは基板１に接する鋭角部２ａでの電界
を数値計算により解析したところ、極めて高い電界とな
っていることが判明した。例えば、電極２に５kVの電圧
が印加されているとき、角部２ａ近傍での最大電界は８
０kV／mmにも達していることがわかった。そして、この
鋭角部２ａでの電界強度が部分放電開始電圧を低くして
いることが明らかとなった。すなわち、従来の回路基板
では電極パターンのパターン端部での電界集中により、
部分放電開始電圧が低くなっていた。
子の動作電圧がさほど高くなかったために部分放電現象
は大きな問題ではなかった。そのため、従来は部分放電
現象について検討されていなかったが、発明者らは昨今
の現状に鑑み部分放電現象について検討を加えた。ま
ず、従来の回路基板製造方法のエッチングによりパター
ン形成した回路基板での部分放電開始電圧を測定した。
その結果、例えば、1.0mm の窒化アルミニウム基板にお
いて、約５kVの低い電圧で部分放電が開始することが実
験的に明らかになった。この原因を明らかにするため
に、電極パターン端部の断面形状を観察したところ、図
２０の断面図に示したように、電極パターン２端部のセ
ラミック基板１に接する角部２ａが極めて鋭角的な形状
をしていた。窒化アルミニウム基板が1.0mmで、電極パ
ターンの銅板の厚さが0.3mmの場合は、鋭角部２ａの曲
率半径は0.01mmと極めて小さかった。電極２に厚みがあ
るために、鋭角的な部分は基板１に接する角部２ａとは
反対側の２ｂ部にも生じている。通常、エッチング加工
では非等方的にエッチングが進むために、横方向にも銅
パターンが浸食され、断面、特にセラミック基板１に接
する面は極めて鋭角的となることはよく知られている事
実である。例えば、プリント回路技術便覧 全訂第２
版、日本プリント回路工業界編、昭和６２年に示されて
いる。しかし、このような鋭角部分における電界の大き
さや、放電の影響については殆ど知られていなかった。
そこで、発明者らは基板１に接する鋭角部２ａでの電界
を数値計算により解析したところ、極めて高い電界とな
っていることが判明した。例えば、電極２に５kVの電圧
が印加されているとき、角部２ａ近傍での最大電界は８
０kV／mmにも達していることがわかった。そして、この
鋭角部２ａでの電界強度が部分放電開始電圧を低くして
いることが明らかとなった。すなわち、従来の回路基板
では電極パターンのパターン端部での電界集中により、
部分放電開始電圧が低くなっていた。
【０００８】
【発明が解決しようとする課題】従来の回路基板では、
電極パターンと絶縁基板が接する端部に鋭角的な部分が
存在していた。接地電極と対向する電極端部に鋭角的な
領域が存在すると、電気力線がその端部に集中し電界が
高くなるという問題があった。また、放電は電極パター
ン端部近傍のガス空間部で生じる。従って、高電界部の
ガス空間部をなくすようにすれば、放電開始電圧の高い
回路基板が得られる。このガス空間部をなくすために、
回路基板はケースに入れられ、シリコンゲルが充填され
ている。この場合、ゲル中に微小なボイドが発生するこ
とがある。図２１はゲル中に設置された回路基板でボイ
ドが発生している状態を示す断面模式図であり、図にお
いて、９はシリコンゲル、１０はボイドである。通常、
誘電体に囲まれたボイド中での電界は周囲の誘電体中の
電界よりも高くなる。従って、高電界となるパターン電
極２周辺部にこのようなボイド１０が存在すると、さら
に放電が発生しやすくなり、信頼性が低下する。従来の
回路基板ではゲル９が充填されたときにボイド１０が高
電圧部近傍に形成されるという問題があった。
電極パターンと絶縁基板が接する端部に鋭角的な部分が
存在していた。接地電極と対向する電極端部に鋭角的な
領域が存在すると、電気力線がその端部に集中し電界が
高くなるという問題があった。また、放電は電極パター
ン端部近傍のガス空間部で生じる。従って、高電界部の
ガス空間部をなくすようにすれば、放電開始電圧の高い
回路基板が得られる。このガス空間部をなくすために、
回路基板はケースに入れられ、シリコンゲルが充填され
ている。この場合、ゲル中に微小なボイドが発生するこ
とがある。図２１はゲル中に設置された回路基板でボイ
ドが発生している状態を示す断面模式図であり、図にお
いて、９はシリコンゲル、１０はボイドである。通常、
誘電体に囲まれたボイド中での電界は周囲の誘電体中の
電界よりも高くなる。従って、高電界となるパターン電
極２周辺部にこのようなボイド１０が存在すると、さら
に放電が発生しやすくなり、信頼性が低下する。従来の
回路基板ではゲル９が充填されたときにボイド１０が高
電圧部近傍に形成されるという問題があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、部分放電開始電圧が高く、かつ
絶縁破壊電圧が高い回路基板を得ることを目的としてい
る。
ためになされたもので、部分放電開始電圧が高く、かつ
絶縁破壊電圧が高い回路基板を得ることを目的としてい
る。
【００１０】
【課題を解決するための手段】この発明に係る回路基板
の第1の構成は、絶縁基板と、この基板両面に接合さ
れ、少なくとも一方が電気回路パターンである導体層
と、上記電気回路パターンの導体層上に、その外周に沿
って直接設置したシールド電極とを備え、このシールド
電極を、上記電気回路パターンの導体層より厚くし、上
記電気回路パターンの導体層外周に沿ってこのシールド
電極の一部が張り出し、この張り出した部分での上記絶
縁基板と対向する面の端部が、上記シールド電極の最外
周端からその内側に向って、絶縁基板との距離を縮小す
る方向に傾斜した断面構造を有するものである。
の第1の構成は、絶縁基板と、この基板両面に接合さ
れ、少なくとも一方が電気回路パターンである導体層
と、上記電気回路パターンの導体層上に、その外周に沿
って直接設置したシールド電極とを備え、このシールド
電極を、上記電気回路パターンの導体層より厚くし、上
記電気回路パターンの導体層外周に沿ってこのシールド
電極の一部が張り出し、この張り出した部分での上記絶
縁基板と対向する面の端部が、上記シールド電極の最外
周端からその内側に向って、絶縁基板との距離を縮小す
る方向に傾斜した断面構造を有するものである。
【００１１】また、この発明に係る回路基板の第２の構
成は、絶縁基板と、この基板両面に接合され、少なくと
も一方が電気回路パターンである導体層と、この電気回
路パ ターンの導体層に沿って、上記絶縁基板上に、上記
電気回路パターン導体層とは独立のものとして設置さ
れ、上記電気回路パターンの導体層と電気的に接続され
たガード電極とを備え、このガード電極は、上記電気回
路パターンの導体層より厚く、上記電気回路パターンの
導体層との沿面距離が、上記絶縁基板厚さ以下となる位
置に設置され、上記ガード電極と上記絶縁基板との接合
面側の上記ガード電極外周端部が、上記ガード電極の最
外周端からその内側に向って、絶縁基板との距離を縮小
する方向に傾斜した断面構造を有するものである。
成は、絶縁基板と、この基板両面に接合され、少なくと
も一方が電気回路パターンである導体層と、この電気回
路パ ターンの導体層に沿って、上記絶縁基板上に、上記
電気回路パターン導体層とは独立のものとして設置さ
れ、上記電気回路パターンの導体層と電気的に接続され
たガード電極とを備え、このガード電極は、上記電気回
路パターンの導体層より厚く、上記電気回路パターンの
導体層との沿面距離が、上記絶縁基板厚さ以下となる位
置に設置され、上記ガード電極と上記絶縁基板との接合
面側の上記ガード電極外周端部が、上記ガード電極の最
外周端からその内側に向って、絶縁基板との距離を縮小
する方向に傾斜した断面構造を有するものである。
【００１２】
【発明の実施の形態】実施の形態１．
図１(a)(b)(c)はこの発明の実施の形態１の回路基板を
示すもので、同図(ａ)は平面図、同図(ｂ)は同図(ａ)の
Ｂ−Ｂ線断面、電極パターン端部を示す断面図、同図
(ｃ)は同図(ｂ)の部分拡大断面図である。図において、
１は絶縁基板、例えばこの場合は板厚が１mmの窒化アル
ミニウム基板、２１は絶縁基板１の一面に設けられた導
体層の電気回路パターンで、この場合は機器動作中に高
電圧となるコレクタ電極、３は絶縁基板１の他面に設け
られた導体層の接地電極、４は半導体素子、５は絶縁基
板１の一面に設けられた導体層の電気回路パターンで、
この場合はエミッタ電極である。接地電極３は放熱ブロ
ック（図示せず）に接合されている。各電極パターン２
１，３を構成する導体層は銅板で、その厚さは 0.3mmで
ある。コレクタ電極２１の端部はＲ加工され、基板１と
の接合面端部２１ａはコレクタ電極２１の最外周端より
内側に入り込むように形成されている。
示すもので、同図(ａ)は平面図、同図(ｂ)は同図(ａ)の
Ｂ−Ｂ線断面、電極パターン端部を示す断面図、同図
(ｃ)は同図(ｂ)の部分拡大断面図である。図において、
１は絶縁基板、例えばこの場合は板厚が１mmの窒化アル
ミニウム基板、２１は絶縁基板１の一面に設けられた導
体層の電気回路パターンで、この場合は機器動作中に高
電圧となるコレクタ電極、３は絶縁基板１の他面に設け
られた導体層の接地電極、４は半導体素子、５は絶縁基
板１の一面に設けられた導体層の電気回路パターンで、
この場合はエミッタ電極である。接地電極３は放熱ブロ
ック（図示せず）に接合されている。各電極パターン２
１，３を構成する導体層は銅板で、その厚さは 0.3mmで
ある。コレクタ電極２１の端部はＲ加工され、基板１と
の接合面端部２１ａはコレクタ電極２１の最外周端より
内側に入り込むように形成されている。
【００１３】まず、この構成の回路基板の製造方法の一
例を図２のブロック図により説明する。本製造方法で
は、電極パターンの形成後、基板に電極パターンを接合
する前に予め電極パターン端部を加工、断面の鋭角部を
なくす工程を施している。本実施の形態ではコレクタ電
極パターン２１の端部２１ａを接合前にＲ加工してい
る。このようなＲ形状は、切削により接合前にパターン
端面を削ることによって形成できる。また、電界研磨に
よっても達成できる。そして、これら電極パターンは、
例えば特公昭６０−４１５４号公報に開示されている従
来法により、即ち高温でセラミックスと反応させること
によって接合される。この製造方法のように、予め電極
パターンをセラミックス、窒化アルミニウム基板へ積層
する前に加工することにより、セラミック基板を傷つけ
ることなく回路基板を形成することができる。また、電
界研磨においては、電界が集中する２１ａ部のような鋭
角部では研磨される速度が速くなるので、鋭角部を除去
するＲ形状に加工するのには適する加工方法である。銅
パターンの電界研磨は、例えば、100mm×10mm×１mm の
銅パターンの端部を加工する場合、リン酸(Ｈ3ＰＯ4)水
溶液(８５％)中にて銅パターンを陽極として２０アンペ
アの電流を約１分間流すことにより、電極エッジ２１ａ
に 0.1mmの曲率を持つＲ形状を形成することができる。
例を図２のブロック図により説明する。本製造方法で
は、電極パターンの形成後、基板に電極パターンを接合
する前に予め電極パターン端部を加工、断面の鋭角部を
なくす工程を施している。本実施の形態ではコレクタ電
極パターン２１の端部２１ａを接合前にＲ加工してい
る。このようなＲ形状は、切削により接合前にパターン
端面を削ることによって形成できる。また、電界研磨に
よっても達成できる。そして、これら電極パターンは、
例えば特公昭６０−４１５４号公報に開示されている従
来法により、即ち高温でセラミックスと反応させること
によって接合される。この製造方法のように、予め電極
パターンをセラミックス、窒化アルミニウム基板へ積層
する前に加工することにより、セラミック基板を傷つけ
ることなく回路基板を形成することができる。また、電
界研磨においては、電界が集中する２１ａ部のような鋭
角部では研磨される速度が速くなるので、鋭角部を除去
するＲ形状に加工するのには適する加工方法である。銅
パターンの電界研磨は、例えば、100mm×10mm×１mm の
銅パターンの端部を加工する場合、リン酸(Ｈ3ＰＯ4)水
溶液(８５％)中にて銅パターンを陽極として２０アンペ
アの電流を約１分間流すことにより、電極エッジ２１ａ
に 0.1mmの曲率を持つＲ形状を形成することができる。
【００１４】本実施の形態１の効果を示すために断面形
状に依存して電極パターン端部である２１ａ部での最大
電界がどのようになるかを計算し、その結果を図３の特
性図に、エッジ２１ａ部の最大電界の曲率半径依存性と
して示した。なお、破線は図２０に示した従来構造の鋭
角部２ａ（曲率半径ｒを0.01mmとして演算した場合）に
おける電界を示している。図３に示したように曲率半径
ｒが大きくなるに従って、最大電界が小さくなってお
り、Ｒ加工を施すことにより電界抑制効果が顕著である
ことがわかる。
状に依存して電極パターン端部である２１ａ部での最大
電界がどのようになるかを計算し、その結果を図３の特
性図に、エッジ２１ａ部の最大電界の曲率半径依存性と
して示した。なお、破線は図２０に示した従来構造の鋭
角部２ａ（曲率半径ｒを0.01mmとして演算した場合）に
おける電界を示している。図３に示したように曲率半径
ｒが大きくなるに従って、最大電界が小さくなってお
り、Ｒ加工を施すことにより電界抑制効果が顕著である
ことがわかる。
【００１５】本実施の形態では、電極周辺部の断面形状
をＲ形状としたので、電気力線の集中を抑制でき、電界
集中が抑制され、部分放電開始電圧を高く、かつ絶縁破
壊電圧を高くできる効果がある。半導体素子の誤動作を
防止でき、回路基板の信頼性が向上する。なお、電極パ
ターン端部の加工は、銅張基板を所定パターンにエッチ
ング後、数値制御加工により鋭角部を削りとる、あるい
は電解研磨等によって行っても同様の効果を奏する。
をＲ形状としたので、電気力線の集中を抑制でき、電界
集中が抑制され、部分放電開始電圧を高く、かつ絶縁破
壊電圧を高くできる効果がある。半導体素子の誤動作を
防止でき、回路基板の信頼性が向上する。なお、電極パ
ターン端部の加工は、銅張基板を所定パターンにエッチ
ング後、数値制御加工により鋭角部を削りとる、あるい
は電解研磨等によって行っても同様の効果を奏する。
【００１６】実施の形態２．
図４(ａ)(ｂ)はこの発明の実施の形態２の回路基板を示
すもので、同図(ａ)は電極パターン端部を示す断面図、
同図(ｂ)は同図(ａ)の部分拡大断面図である。２２は基
板１の一面に形成され、周辺部をＣ面加工したコレクタ
電極で、接合面端部が内側に入り込んでいる。本実施の
形態２は図１９に示した従来構造におけるパターン端２
ａ近傍がＣ面となるように加工し、接合面端部が内側に
入り込むようにしたものであり、Ｃ面加工したことによ
って、新たにコーナー部が２カ所形成される。窒化アル
ミニウム基板１に接するコーナー部、接合面端部を２２
ａ、もうひとつを２２ｂと表す。本実施の形態では、従
来構造の電界が最も強くなる箇所２ａ近傍に対応する部
分では、コレクタ電極２２と接地電極３との距離が外側
に向かって徐々に離れていくので電界集中が抑制され
る。また、本実施の形態２では、電極パターン端部を外
周に沿ってＣ面加工するために、実施の形態１に示した
曲線加工よりも加工が容易で、かつ、電界が抑制できる
効果がある。
すもので、同図(ａ)は電極パターン端部を示す断面図、
同図(ｂ)は同図(ａ)の部分拡大断面図である。２２は基
板１の一面に形成され、周辺部をＣ面加工したコレクタ
電極で、接合面端部が内側に入り込んでいる。本実施の
形態２は図１９に示した従来構造におけるパターン端２
ａ近傍がＣ面となるように加工し、接合面端部が内側に
入り込むようにしたものであり、Ｃ面加工したことによ
って、新たにコーナー部が２カ所形成される。窒化アル
ミニウム基板１に接するコーナー部、接合面端部を２２
ａ、もうひとつを２２ｂと表す。本実施の形態では、従
来構造の電界が最も強くなる箇所２ａ近傍に対応する部
分では、コレクタ電極２２と接地電極３との距離が外側
に向かって徐々に離れていくので電界集中が抑制され
る。また、本実施の形態２では、電極パターン端部を外
周に沿ってＣ面加工するために、実施の形態１に示した
曲線加工よりも加工が容易で、かつ、電界が抑制できる
効果がある。
【００１７】本実施の形態２の効果を示すために、Ｃ面
の角度に依存して２２ａ部での電界がどのようになるか
を図５の特性図に示した。図４(ｂ)に示すように電極厚
さ0.3mm、Ｃ面加工部分の厚さ0.15mm、両コーナー部２
２ａ,２２ｂ部の曲率半径ｒは0.03mmとして計算した。
なお、破線は従来構造の鋭角部２ａ（曲率半径ｒを0.01
mmとして演算した場合）における電界を示している。Ｃ
面が窒化アルミニウム基板１面となす角度θが小さくな
るに従って、２２ａ部の最大電界が小さくなっており、
Ｃ面加工を施すことにより電界が抑制されることがわか
る。
の角度に依存して２２ａ部での電界がどのようになるか
を図５の特性図に示した。図４(ｂ)に示すように電極厚
さ0.3mm、Ｃ面加工部分の厚さ0.15mm、両コーナー部２
２ａ,２２ｂ部の曲率半径ｒは0.03mmとして計算した。
なお、破線は従来構造の鋭角部２ａ（曲率半径ｒを0.01
mmとして演算した場合）における電界を示している。Ｃ
面が窒化アルミニウム基板１面となす角度θが小さくな
るに従って、２２ａ部の最大電界が小さくなっており、
Ｃ面加工を施すことにより電界が抑制されることがわか
る。
【００１８】実施の形態３．
図６(ａ)(ｂ)(ｃ)はこの発明の実施の形態３の回路基
板、電極の周辺部を折り曲げ加工した例を示すもので、
同図(ａ)は平面図、同図(ｂ)は同図(ａ)のＢ−Ｂ線断面
の電極パターン端部を示す断面図、同図(ｃ)は同図(ｂ)
の部分拡大断面図である。２３は周辺部を窒化アルミニ
ウム基板１の反対側に折り曲げ加工したコレクタ電極で
ある。鋭角的な電極２３のパターン端２３ａは接地電極
３より離れるため、パターン端２３ａでの電界は低くな
る。折り曲げることによって、電極２３が窒化アルミニ
ウム基板１と接する折曲部２３ｂが生じ、この部分の電
界が高くなる。しかし、例えばプレス加工を使用するこ
とにより、折り曲げられた２３ｂ部の曲率半径を大きく
加工できるので、パターン端２３ａが窒化アルミニウム
基板１に接している従来構造の電極パターンより電界を
低くできる特長がある。
板、電極の周辺部を折り曲げ加工した例を示すもので、
同図(ａ)は平面図、同図(ｂ)は同図(ａ)のＢ−Ｂ線断面
の電極パターン端部を示す断面図、同図(ｃ)は同図(ｂ)
の部分拡大断面図である。２３は周辺部を窒化アルミニ
ウム基板１の反対側に折り曲げ加工したコレクタ電極で
ある。鋭角的な電極２３のパターン端２３ａは接地電極
３より離れるため、パターン端２３ａでの電界は低くな
る。折り曲げることによって、電極２３が窒化アルミニ
ウム基板１と接する折曲部２３ｂが生じ、この部分の電
界が高くなる。しかし、例えばプレス加工を使用するこ
とにより、折り曲げられた２３ｂ部の曲率半径を大きく
加工できるので、パターン端２３ａが窒化アルミニウム
基板１に接している従来構造の電極パターンより電界を
低くできる特長がある。
【００１９】本実施の形態３の効果を示すために、折り
曲げた角度に対して、折曲部（接合部）２３ｂ部での電
界がどのように変化するかを調べた。基板厚さ１mm、電
極厚さ 0.3mm、パターン端２３ａの曲率半径ｒを0.03m
m、折曲部２３ｂの曲率半径ｒを0.15mmとして計算し
た。その結果を図７の特性図に示す。従来構造の鋭角部
２ａ（曲率半径ｒを0.01mmとして演算した場合：破線で
示す）では最大電界は８０kV／mmである。それに比較し
て、折り曲げた場合、パターン端２３ａ部での電界（Ａ
で示す）と折曲部２３ｂ部での電界（実線で示す）は低
く、電極のパターン端部を本実施の形態の構造とするこ
とにより、電界抑制効果が得られることが明らかであ
る。
曲げた角度に対して、折曲部（接合部）２３ｂ部での電
界がどのように変化するかを調べた。基板厚さ１mm、電
極厚さ 0.3mm、パターン端２３ａの曲率半径ｒを0.03m
m、折曲部２３ｂの曲率半径ｒを0.15mmとして計算し
た。その結果を図７の特性図に示す。従来構造の鋭角部
２ａ（曲率半径ｒを0.01mmとして演算した場合：破線で
示す）では最大電界は８０kV／mmである。それに比較し
て、折り曲げた場合、パターン端２３ａ部での電界（Ａ
で示す）と折曲部２３ｂ部での電界（実線で示す）は低
く、電極のパターン端部を本実施の形態の構造とするこ
とにより、電界抑制効果が得られることが明らかであ
る。
【００２０】実施の形態４．
図８(ａ)(ｂ)はこの発明の実施の形態４の回路基板を示
すもので、同図(ａ)は平面図、同図(ｂ)は同図(ａ)のＢ
−Ｂ線で切断した電極パターン端部の断面を示す斜視図
である。１１はコレクタ電極２周辺に沿って配置された
コレクタ電極２よりも厚い、この場合は厚さ１mmのシー
ルド電極であり、シールド電極１１の窒化アルミニウム
基板１と対向する面(端部)１１ａはＲ加工してある。部
品が搭載されるコレクタ電極２としては 0.3mm程度の非
常に薄い電極が使用されることが多い。そのため、コレ
クタ電極のパターン端部２ａをＲあるいはＣ面加工する
にしても、電極厚さにより自ずから限界が生じる。この
限界をなくすために、電極パターン全体を厚くすること
が考えられるが、熱応力に起因する歪みが大きくなるた
めに望ましくない。本実施の形態４では、部品が搭載さ
れる部分の電極、コレクタ電極２の厚さよりも厚いシー
ルド電極１１を、コレクタ電極２のパターンの外周部だ
けに配置するので、応力による歪みの問題は発生しな
い。そして、電極端部、即ちシールド電極１１の厚さを
厚くできるので、端部１１ａでの曲率半径ｒを、コレク
タ電極２の膜厚で制限される曲率半径よりもさらに大き
くできる。そして、電極２の端部２ａに集中していた電
気力線が電極１１の端部１１ａへ分散されるので２ａ部
での電界が抑制される。図９はシールド電極１１の効果
を示す特性図で、図中、Ｂは電極２の周囲の外方向に突
出する接合面鋭角部を除去したのみの端部２ａ（曲率半
径ｒは0.03mm）における電界、Ｃはこれにシールド電極
を設けた場合の端部２ａにおける電界、破線は図２０の
従来構造の鋭角部２ａ（曲率半径ｒを0.01mmとして演算
した場合）における電界を示している。シールド電極１
１を設けることにより電界が抑制されていることがわか
る。
すもので、同図(ａ)は平面図、同図(ｂ)は同図(ａ)のＢ
−Ｂ線で切断した電極パターン端部の断面を示す斜視図
である。１１はコレクタ電極２周辺に沿って配置された
コレクタ電極２よりも厚い、この場合は厚さ１mmのシー
ルド電極であり、シールド電極１１の窒化アルミニウム
基板１と対向する面(端部)１１ａはＲ加工してある。部
品が搭載されるコレクタ電極２としては 0.3mm程度の非
常に薄い電極が使用されることが多い。そのため、コレ
クタ電極のパターン端部２ａをＲあるいはＣ面加工する
にしても、電極厚さにより自ずから限界が生じる。この
限界をなくすために、電極パターン全体を厚くすること
が考えられるが、熱応力に起因する歪みが大きくなるた
めに望ましくない。本実施の形態４では、部品が搭載さ
れる部分の電極、コレクタ電極２の厚さよりも厚いシー
ルド電極１１を、コレクタ電極２のパターンの外周部だ
けに配置するので、応力による歪みの問題は発生しな
い。そして、電極端部、即ちシールド電極１１の厚さを
厚くできるので、端部１１ａでの曲率半径ｒを、コレク
タ電極２の膜厚で制限される曲率半径よりもさらに大き
くできる。そして、電極２の端部２ａに集中していた電
気力線が電極１１の端部１１ａへ分散されるので２ａ部
での電界が抑制される。図９はシールド電極１１の効果
を示す特性図で、図中、Ｂは電極２の周囲の外方向に突
出する接合面鋭角部を除去したのみの端部２ａ（曲率半
径ｒは0.03mm）における電界、Ｃはこれにシールド電極
を設けた場合の端部２ａにおける電界、破線は図２０の
従来構造の鋭角部２ａ（曲率半径ｒを0.01mmとして演算
した場合）における電界を示している。シールド電極１
１を設けることにより電界が抑制されていることがわか
る。
【００２１】実施の形態５．
図１０(ａ)(ｂ)はこの発明の実施の形態５の回路基板を
示すもので、同図(ａ)は平面図、同図(ｂ)は同図(ａ)の
Ｂ−Ｂ線で切断した電極パターン端部の断面を示す斜視
図である。この実施の形態５では部品を搭載するコレク
タ電極２とは独立し、かつ、コレクタ電極２よりも厚さ
が厚いガード電極１２をコレクタ電極２の周囲に沿って
これと離隔して配置している。そして、ガード電極１２
の外側端面、基板１との対向面端部１２ａはＲ形状に加
工されている。ガード電極１２の電位は、コレクタ電極
２と接続することによって同電位としてある。本実施の
形態の効果は実施の形態４と同じであり、コレクタ電極
２の端部２ａに集中している電気力線をガード電極１２
端部１２ａに配分されるような構造として、電界を抑制
している。実施の形態４ではコレクタ電極２の上にシー
ルド電極１１を重ねて接合しているのでコレクタ電極２
とシールド電極１１とを接合する工程が必要である。と
ころが、本実施の形態では、ガード電極１２とコレクタ
電極２を同時にセラミック基板の窒化アルミニウム基板
１に接合するので工程が少なくてすみ、かつ、同様の電
界抑制効果が期待できる。なお、コレクタ電極２とガー
ド電極１２との沿面距離ｄはセラミック基板１の厚さｔ
と同程度以下であることが望ましい。図１１にガード電
極とコレクタ電極間の沿面距離ｄとコレクタ電極上の最
大電界の関係を示した。なお、コレクタ電極２は周囲の
外方向に突出するた接合面鋭角部を除去した端部２ａの
曲率半径ｒが0.03mm、ガード電極１２の基板対向面側端
部の曲率半径ｒが 0.5mmの場合の結果である。破線は従
来構造の鋭角部２ａ（曲率半径ｒを0.01mmとした場合）
における電界を示している。図１１に示したように沿面
距離ｄがセラミック基板の厚さｔ以上では最大電界が大
きいが、基板厚さｔを境にｄが小さくなると急激に最大
電界は小さくなり、電界抑制の効果が大きいことがわか
る。
示すもので、同図(ａ)は平面図、同図(ｂ)は同図(ａ)の
Ｂ−Ｂ線で切断した電極パターン端部の断面を示す斜視
図である。この実施の形態５では部品を搭載するコレク
タ電極２とは独立し、かつ、コレクタ電極２よりも厚さ
が厚いガード電極１２をコレクタ電極２の周囲に沿って
これと離隔して配置している。そして、ガード電極１２
の外側端面、基板１との対向面端部１２ａはＲ形状に加
工されている。ガード電極１２の電位は、コレクタ電極
２と接続することによって同電位としてある。本実施の
形態の効果は実施の形態４と同じであり、コレクタ電極
２の端部２ａに集中している電気力線をガード電極１２
端部１２ａに配分されるような構造として、電界を抑制
している。実施の形態４ではコレクタ電極２の上にシー
ルド電極１１を重ねて接合しているのでコレクタ電極２
とシールド電極１１とを接合する工程が必要である。と
ころが、本実施の形態では、ガード電極１２とコレクタ
電極２を同時にセラミック基板の窒化アルミニウム基板
１に接合するので工程が少なくてすみ、かつ、同様の電
界抑制効果が期待できる。なお、コレクタ電極２とガー
ド電極１２との沿面距離ｄはセラミック基板１の厚さｔ
と同程度以下であることが望ましい。図１１にガード電
極とコレクタ電極間の沿面距離ｄとコレクタ電極上の最
大電界の関係を示した。なお、コレクタ電極２は周囲の
外方向に突出するた接合面鋭角部を除去した端部２ａの
曲率半径ｒが0.03mm、ガード電極１２の基板対向面側端
部の曲率半径ｒが 0.5mmの場合の結果である。破線は従
来構造の鋭角部２ａ（曲率半径ｒを0.01mmとした場合）
における電界を示している。図１１に示したように沿面
距離ｄがセラミック基板の厚さｔ以上では最大電界が大
きいが、基板厚さｔを境にｄが小さくなると急激に最大
電界は小さくなり、電界抑制の効果が大きいことがわか
る。
【００２２】実施の形態６．
図１２(ａ)(ｂ)はこの発明の実施の形態６の回路基板、
埋め込み電極構造の一例を示すもので、同図(ａ)は平面
図、同図(ｂ)は同図(ａ)のＢ−Ｂ線断面の電極パターン
端部を示す断面図である。コレクタ電極２４と同形状の
溝をセラミック基板１に形成し、そこにコレクタ電極２
４を厚みの半分ほど埋め込んだ構造としている。一般
に、部分放電が生じるのは電極パターン端部のガス空間
部である。ところが図１２のような埋め込み構造とする
と、高電界となる電極２４のパターン端部２４ａ部の周
囲にはガス空間がなくなるので、放電が発生しにくくな
る。図１３の断面図に本実施の形態６の回路基板がシリ
コンゲル９内に置かれたときに、シリコンゲル９内にボ
イド１０が発生したときの様子を示す。本構造ではコレ
クタ電極２４上の電界の一番高い部分２４ａがセラミッ
クスで覆われた構造となっているため、ゲル９を充填し
たときにボイド１０が発生したとしても高電界部である
２４ａから離れているので、部分放電開始電圧が低下す
ることはない。この発明では、放電の原因となるボイド
が高電界部に形成されにくいという効果がある。なお、
コレクタ電極２４をすっかり基板１に埋め込み、コレク
タ電極２４と基板１とを面一にしコレクタ電極２４が突
出しないように形成しても良い。
埋め込み電極構造の一例を示すもので、同図(ａ)は平面
図、同図(ｂ)は同図(ａ)のＢ−Ｂ線断面の電極パターン
端部を示す断面図である。コレクタ電極２４と同形状の
溝をセラミック基板１に形成し、そこにコレクタ電極２
４を厚みの半分ほど埋め込んだ構造としている。一般
に、部分放電が生じるのは電極パターン端部のガス空間
部である。ところが図１２のような埋め込み構造とする
と、高電界となる電極２４のパターン端部２４ａ部の周
囲にはガス空間がなくなるので、放電が発生しにくくな
る。図１３の断面図に本実施の形態６の回路基板がシリ
コンゲル９内に置かれたときに、シリコンゲル９内にボ
イド１０が発生したときの様子を示す。本構造ではコレ
クタ電極２４上の電界の一番高い部分２４ａがセラミッ
クスで覆われた構造となっているため、ゲル９を充填し
たときにボイド１０が発生したとしても高電界部である
２４ａから離れているので、部分放電開始電圧が低下す
ることはない。この発明では、放電の原因となるボイド
が高電界部に形成されにくいという効果がある。なお、
コレクタ電極２４をすっかり基板１に埋め込み、コレク
タ電極２４と基板１とを面一にしコレクタ電極２４が突
出しないように形成しても良い。
【００２３】実施の形態７．
図１４(ａ)(ｂ)はこの発明の実施の形態７の回路基板を
示すもので、同図(ａ)は電極パターン端部を示す断面
図、同図(ｂ)は同図(ａ)の拡大断面図である。電極に段
差をつけた構造からなる実施の形態を示している。２５
は周辺部の窒化アルミニウム基板１への接合面の一部を
削り取った段差を有する構造のコレクタ電極である。基
板との接合面端部２５ａはその上方の突出部２５ｂ部分
に覆われ、内側に入り込んだ構造となるので、電気力線
は接合面端部２５ａと上方突出部の基板との対向面端部
２５ｂに分散し接合面端部２５ａでの電界集中を抑制で
きる。このような構造とすることによる電界抑制の効果
を図１５の特性図に示す。電極厚さが 0.3mmで、厚みを
２分するように段差が形成され、接合面端部２５ａの曲
率半径ｒが0.03mmとして計算した。接合面端部２５ａの
上方突出部端部２５ｂと接合面端部２５ａとの距離ｄが
大きくなり、接合面端部２５ａが内部に形成されるほど
電界が低くなることがわかる。なお、破線は図２０に示
した従来構造の鋭角部２ａ（曲率半径ｒを0.01mmとした
場合）における電界を示す。このような段差は電極を形
成するための打ち抜き加工用の型に段差をつけたり、あ
るいは、電極打ち抜き後、電極端部を切削加工すること
により実現できる。本実施の形態７は、実施の形態４に
示した周辺部を厚く形成した電極、シールド電極に適用
しても電界抑制の効果が期待できる。
示すもので、同図(ａ)は電極パターン端部を示す断面
図、同図(ｂ)は同図(ａ)の拡大断面図である。電極に段
差をつけた構造からなる実施の形態を示している。２５
は周辺部の窒化アルミニウム基板１への接合面の一部を
削り取った段差を有する構造のコレクタ電極である。基
板との接合面端部２５ａはその上方の突出部２５ｂ部分
に覆われ、内側に入り込んだ構造となるので、電気力線
は接合面端部２５ａと上方突出部の基板との対向面端部
２５ｂに分散し接合面端部２５ａでの電界集中を抑制で
きる。このような構造とすることによる電界抑制の効果
を図１５の特性図に示す。電極厚さが 0.3mmで、厚みを
２分するように段差が形成され、接合面端部２５ａの曲
率半径ｒが0.03mmとして計算した。接合面端部２５ａの
上方突出部端部２５ｂと接合面端部２５ａとの距離ｄが
大きくなり、接合面端部２５ａが内部に形成されるほど
電界が低くなることがわかる。なお、破線は図２０に示
した従来構造の鋭角部２ａ（曲率半径ｒを0.01mmとした
場合）における電界を示す。このような段差は電極を形
成するための打ち抜き加工用の型に段差をつけたり、あ
るいは、電極打ち抜き後、電極端部を切削加工すること
により実現できる。本実施の形態７は、実施の形態４に
示した周辺部を厚く形成した電極、シールド電極に適用
しても電界抑制の効果が期待できる。
【００２４】実施の形態８．
図１６(ａ)(ｂ)はこの発明の実施の形態８の回路基板を
示すもので、同図(ａ)は平面図、同図(ｂ)は同図(ａ)の
Ｂ−Ｂ線断面、電極パターン端部を示す断面図である。
１４は窒化アルミニウム基板１に凹状に形成された溝、
１５は窒化アルミニウム基板１の溝１４表面に形成され
た導体膜である。導体膜１５はコレクタ電極２の端部２
ａ及び溝１４部の底面を覆うようにして形成してある。
導体膜１５は金属の蒸着や導電性ペーストを塗布するこ
とにより形成できる。従来構造で高電界となっていた２
ａ部は新たに形成された導体膜１５に覆われて平坦にな
るため高電界が抑制される。また、溝１４部も接地電極
２に向かってゆるやかなＲ形状となっているので電界の
集中を抑制することができる。
示すもので、同図(ａ)は平面図、同図(ｂ)は同図(ａ)の
Ｂ−Ｂ線断面、電極パターン端部を示す断面図である。
１４は窒化アルミニウム基板１に凹状に形成された溝、
１５は窒化アルミニウム基板１の溝１４表面に形成され
た導体膜である。導体膜１５はコレクタ電極２の端部２
ａ及び溝１４部の底面を覆うようにして形成してある。
導体膜１５は金属の蒸着や導電性ペーストを塗布するこ
とにより形成できる。従来構造で高電界となっていた２
ａ部は新たに形成された導体膜１５に覆われて平坦にな
るため高電界が抑制される。また、溝１４部も接地電極
２に向かってゆるやかなＲ形状となっているので電界の
集中を抑制することができる。
【００２５】なお、上記実施の形態では、絶縁基板とし
てセラミック基板の窒化アルミニウム基板について説明
したが、この発明の効果は他のセラミック基板、セラミ
ックス以外の種々の絶縁基板に対して適用でき、電界集
中を抑制でき、部分放電開始電圧の高い回路基板が得ら
れるることはいうまでもない。
てセラミック基板の窒化アルミニウム基板について説明
したが、この発明の効果は他のセラミック基板、セラミ
ックス以外の種々の絶縁基板に対して適用でき、電界集
中を抑制でき、部分放電開始電圧の高い回路基板が得ら
れるることはいうまでもない。
【００２６】また、絶縁基板に設けられる導体層の一方
が電気回路パターン、他方が接地電極の場合について説
明したが、両方が電気回路パターンの場合に適用しても
同様の効果を奏する。また、電気回路パターンもコレク
タ電極とエミッタ電極に限らず、種々のものに適用して
も、同様の効果を奏する。さらに、上記実施例では、エ
ミッタ電極には高電圧が印加されないので、電極パター
ンの高電圧が印加されるコレクタ電極だけに、その電極
パターン端部の断面をＲあるいはＣ面加工するなどして
電界を抑制する処理を施したが、エミッタ電極に同様の
処理を施してもよい。さらに、例えば電気回路パターン
の導体層がリング状の場合は、その内周端部において、
基板との接合面端部が突出することなく導体層の中(内
側)の方に入るように形成する。このような場合、厳密
に言うとその導体層最内周端部よりとなるが、この明細
書における導体層最外周端部より内側に入り込む断面構
造は、上記のような場合も含むものとする。
が電気回路パターン、他方が接地電極の場合について説
明したが、両方が電気回路パターンの場合に適用しても
同様の効果を奏する。また、電気回路パターンもコレク
タ電極とエミッタ電極に限らず、種々のものに適用して
も、同様の効果を奏する。さらに、上記実施例では、エ
ミッタ電極には高電圧が印加されないので、電極パター
ンの高電圧が印加されるコレクタ電極だけに、その電極
パターン端部の断面をＲあるいはＣ面加工するなどして
電界を抑制する処理を施したが、エミッタ電極に同様の
処理を施してもよい。さらに、例えば電気回路パターン
の導体層がリング状の場合は、その内周端部において、
基板との接合面端部が突出することなく導体層の中(内
側)の方に入るように形成する。このような場合、厳密
に言うとその導体層最内周端部よりとなるが、この明細
書における導体層最外周端部より内側に入り込む断面構
造は、上記のような場合も含むものとする。
【００２７】
【発明の効果】以上のように、この発明に係る回路基板
の第１の構成においては、絶縁基板と、この基板両面に
接合され、少なくとも一方が電気回路パターンである導
体層と、上記電気回路パターンの導体層上に、その外周
に沿って直接設置したシールド電極とを備え、このシー
ルド電極を、上記電気回路パターンの導体層より厚く
し、上記電気回路パターンの導体層外周に沿ってこのシ
ールド電極の一部が張り出し、この張り出した部分での
上記絶縁基板と対向する面の端部を、上記シールド電極
の最外周端からその内側に向って、絶縁基板との距離を
縮小する方向に傾斜した断面構造としたので、回路基板
内の高電界部分の電界集中を抑制でき、絶縁破壊電圧、
部分放電開始電圧を高くでき、回路基板の信頼性を向上
できる。
の第１の構成においては、絶縁基板と、この基板両面に
接合され、少なくとも一方が電気回路パターンである導
体層と、上記電気回路パターンの導体層上に、その外周
に沿って直接設置したシールド電極とを備え、このシー
ルド電極を、上記電気回路パターンの導体層より厚く
し、上記電気回路パターンの導体層外周に沿ってこのシ
ールド電極の一部が張り出し、この張り出した部分での
上記絶縁基板と対向する面の端部を、上記シールド電極
の最外周端からその内側に向って、絶縁基板との距離を
縮小する方向に傾斜した断面構造としたので、回路基板
内の高電界部分の電界集中を抑制でき、絶縁破壊電圧、
部分放電開始電圧を高くでき、回路基板の信頼性を向上
できる。
【００２８】また、この発明に係る回路基板の第２の構
成は、絶縁基板と、この基板両面に 接合され、少なくと
も一方が電気回路パターンである導体層と、この電気回
路パターンの導体層に沿って、上記絶縁基板上に、上記
電気回路パターン導体層とは独立のものとして設置さ
れ、上記電気回路パターンの導体層と電気的に接続され
たガード電極とを備え、このガード電極を、上記電気回
路パターンの導体層より厚くし、上記電気回路パターン
の導体層との沿面距離が、上記絶縁基板厚さ以下となる
位置に設置し、上記ガード電極と上記絶縁基板との接合
面側の上記ガード電極外周端部を、上記ガード電極の最
外周端からその内側に向って、絶縁基板との距離を縮小
する方向に傾斜した断面構造としたので、上記と同様、
電界集中を抑制でき、絶縁破壊電圧、部分放電開始電圧
を高くでき、回路基板の信頼性を向上できる。
成は、絶縁基板と、この基板両面に 接合され、少なくと
も一方が電気回路パターンである導体層と、この電気回
路パターンの導体層に沿って、上記絶縁基板上に、上記
電気回路パターン導体層とは独立のものとして設置さ
れ、上記電気回路パターンの導体層と電気的に接続され
たガード電極とを備え、このガード電極を、上記電気回
路パターンの導体層より厚くし、上記電気回路パターン
の導体層との沿面距離が、上記絶縁基板厚さ以下となる
位置に設置し、上記ガード電極と上記絶縁基板との接合
面側の上記ガード電極外周端部を、上記ガード電極の最
外周端からその内側に向って、絶縁基板との距離を縮小
する方向に傾斜した断面構造としたので、上記と同様、
電界集中を抑制でき、絶縁破壊電圧、部分放電開始電圧
を高くでき、回路基板の信頼性を向上できる。
【図１】 この発明の実施の形態１に係る回路基板の電
極パターン端部を示す断面図である。
極パターン端部を示す断面図である。
【図２】 この発明の実施の形態１に係る回路基板の製
造方法の一例を示すブロック図である。
造方法の一例を示すブロック図である。
【図３】 この発明の実施の形態１に係る回路基板の電
界緩和効果を示す特性図である。
界緩和効果を示す特性図である。
【図４】 この発明の実施の形態２に係る回路基板の電
極パターン端部を示す断面図である。
極パターン端部を示す断面図である。
【図５】 この発明の実施の形態２に係る回路基板の電
界緩和効果を示す特性図である。
界緩和効果を示す特性図である。
【図６】 この発明の実施の形態３に係る回路基板の電
極パターン端部を示す断面図である。
極パターン端部を示す断面図である。
【図７】 この発明の実施の形態３に係る回路基板の電
界緩和効果を示す特性図である。
界緩和効果を示す特性図である。
【図８】 この発明の実施の形態４に係る回路基板の電
極パターン端部を示す断面斜視図である。
極パターン端部を示す断面斜視図である。
【図９】 この発明の実施の形態４に係る回路基板の電
界緩和効果を示す特性図である。
界緩和効果を示す特性図である。
【図１０】 この発明の実施の形態５に係る回路基板の
電極パターン端部を示す断面斜視図である。
電極パターン端部を示す断面斜視図である。
【図１１】 この発明の実施の形態５に係る回路基板の
電界緩和効果を示す特性図である。
電界緩和効果を示す特性図である。
【図１２】 この発明の実施の形態６に係る回路基板の
電極パターン端部を示す断面図である。
電極パターン端部を示す断面図である。
【図１３】 この発明の実施の形態６に係る回路基板の
電極パターン端部においてボイドが発生した様子を示す
断面図である。
電極パターン端部においてボイドが発生した様子を示す
断面図である。
【図１４】 この発明の実施の形態７に係る回路基板の
電極パターン端部を示す断面図である。
電極パターン端部を示す断面図である。
【図１５】 この発明の実施の形態７に係る回路基板の
電界緩和効果を示す特性図である。
電界緩和効果を示す特性図である。
【図１６】 この発明の実施の形態８に係る回路基板の
電極パターン端部を示す断面図である。
電極パターン端部を示す断面図である。
【図１７】 従来例の回路基板の電極パターン端部を示
す断面図である。
す断面図である。
【図１８】 従来の回路基板の製造方法の一例を示す説
明図である。
明図である。
【図１９】 従来の回路基板の製造方法他の例を示すブ
ロック図である。
ロック図である。
【図２０】 従来例の回路基板の電極パターン端部の拡
大断面図である。
大断面図である。
【図２１】 従来のシリコンゲル中にボイドが発生した
場合の回路基板の電極パターン端部の拡大断面図であ
る。
場合の回路基板の電極パターン端部の拡大断面図であ
る。
１ セラミック基板、２ コレクタ電極、３ 接地電
極、４ 半導体素子、 ５ エミッタ電極、９ シリコンゲル、１０ ボイド、
１１ シールド電極、 １２ ガード電極、１５ 導体膜、２１〜２５ コレク
タ電極。
極、４ 半導体素子、 ５ エミッタ電極、９ シリコンゲル、１０ ボイド、
１１ シールド電極、 １２ ガード電極、１５ 導体膜、２１〜２５ コレク
タ電極。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 加藤 和晴
東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内
(56)参考文献 特開 平３−203286（ＪＰ，Ａ)
特開 平６−217482（ＪＰ，Ａ)
特開 平３−145748（ＪＰ，Ａ)
特開 平６−152078（ＪＰ，Ａ)
特開 平４−291991（ＪＰ，Ａ)
特開 昭62−189790（ＪＰ，Ａ)
実開 平１−174940（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 1/02
Claims (2)
- 【請求項１】絶縁基板と、この基板両面に接合され、少
なくとも一方が電気回路パターンである導体層と、 上記電気回路パターンの導体層上に、その外周に沿って
直接設置したシールド電極とを備え、 このシールド電極は、上記電気回路パターンの導体層よ
り厚く、上記電気回路パターンの導体層外周に沿ってこ
のシールド電極の一部が張り出し、この張り出した部分
での上記絶縁基板と対向する面の端部が、上記シールド
電極の最外周端からその内側に向って、絶縁基板との距
離を縮小する方向に傾斜した 断面構造を有することを特
徴とする回路基板。 - 【請求項２】絶縁基板と、 この基板両面に接合され、少なくとも一方が電気回路パ
ターンである導体層と、 この 電気回路パターンの導体層に沿って、上記絶縁基板
上に、上記電気回路パターン導体層とは独立のものとし
て設置され、上記電気回路パターンの導体層と電気的に
接続されたガード電極とを備え、 このガード電極は、上記電気回路パターンの導体層より
厚く、上記電気回路パターンの 導体層との沿面距離が、
上記絶縁基板厚さ以下となる位置に設置され、 上記ガード電極と上記絶縁基板との接合面側の上記ガー
ド電極 外周端部が、上記ガード電極の最外周端からその
内側に向って、絶縁基板との距離を縮小する方向に傾斜
した断面構造を有することを特徴とする回路基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29001395A JP3491414B2 (ja) | 1995-11-08 | 1995-11-08 | 回路基板 |
| US08/652,291 US5986218A (en) | 1995-11-08 | 1996-07-10 | Circuit board with conductor layer for increased breakdown voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29001395A JP3491414B2 (ja) | 1995-11-08 | 1995-11-08 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135057A JPH09135057A (ja) | 1997-05-20 |
| JP3491414B2 true JP3491414B2 (ja) | 2004-01-26 |
Family
ID=17750660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29001395A Expired - Fee Related JP3491414B2 (ja) | 1995-11-08 | 1995-11-08 | 回路基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5986218A (ja) |
| JP (1) | JP3491414B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894325B2 (ja) * | 1997-06-25 | 1999-05-24 | 日本電気株式会社 | 電子回路のシールド構造 |
| WO2000008686A2 (de) * | 1998-08-05 | 2000-02-17 | Infineon Technologies Ag | Substrat für hochspannungsmodule |
| DE19914815A1 (de) * | 1999-03-31 | 2000-10-05 | Abb Research Ltd | Halbleitermodul |
| EP1818980A3 (de) * | 1999-06-22 | 2010-08-11 | Infineon Technologies AG | Substrat für Hochspannungsmodule |
| US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
| JP4158288B2 (ja) * | 1999-08-31 | 2008-10-01 | 三菱電機株式会社 | 半導体モジュール |
| JP3849381B2 (ja) * | 1999-12-20 | 2006-11-22 | 株式会社日立製作所 | 絶縁回路基板の製造方法 |
| WO2002101816A1 (fr) * | 2001-06-06 | 2002-12-19 | Ibiden Co., Ltd. | Dispositif d'etalonnage de tranche |
| JP2003258180A (ja) * | 2002-02-27 | 2003-09-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3863067B2 (ja) * | 2002-06-04 | 2006-12-27 | Ｄｏｗａホールディングス株式会社 | 金属−セラミックス接合体の製造方法 |
| US7096450B2 (en) * | 2003-06-28 | 2006-08-22 | International Business Machines Corporation | Enhancement of performance of a conductive wire in a multilayered substrate |
| JP2005347354A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| DE102004033227A1 (de) * | 2004-07-08 | 2006-01-26 | Curamik Electronics Gmbh | Metall-Keramik-Substrat |
| JP5051355B2 (ja) * | 2007-04-06 | 2012-10-17 | 日立電線株式会社 | プリント配線基板の製造方法 |
| KR101944280B1 (ko) * | 2011-05-18 | 2019-01-31 | 엘지이노텍 주식회사 | 카메라 모듈 |
| JP5957862B2 (ja) * | 2011-12-05 | 2016-07-27 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
| JP5829139B2 (ja) * | 2012-02-03 | 2015-12-09 | 日東電工株式会社 | 配線回路基板およびその製造方法ならびに接続端子 |
| JP2014120728A (ja) * | 2012-12-19 | 2014-06-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP6317178B2 (ja) * | 2013-11-27 | 2018-04-25 | 京セラ株式会社 | 回路基板および電子装置 |
| JP6367701B2 (ja) * | 2013-12-26 | 2018-08-01 | 京セラ株式会社 | 回路基板およびその製造方法 |
| CN106061924B (zh) * | 2014-03-07 | 2020-08-07 | 日本碍子株式会社 | 接合体的制造方法以及接合体 |
| CN106021667B (zh) * | 2016-05-11 | 2020-03-31 | 南京邮电大学 | 绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法 |
| DE102016214741B4 (de) * | 2016-08-09 | 2022-05-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Aufbau für mindestens einen mit elektronischen und/oder elektrischen Bauelementen bestückten Träger |
| TW202106129A (zh) | 2019-03-26 | 2021-02-01 | 日商三菱綜合材料股份有限公司 | 絕緣電路基板 |
| US11236436B2 (en) * | 2020-01-23 | 2022-02-01 | Rockwell Collins, Inc. | Controlled induced warping of electronic substrates via electroplating |
| JP6901019B1 (ja) | 2020-03-25 | 2021-07-14 | 三菱マテリアル株式会社 | 絶縁回路基板の製造方法 |
| JP6897847B1 (ja) | 2020-06-02 | 2021-07-07 | 三菱マテリアル株式会社 | 絶縁樹脂回路基板の製造方法 |
| JP2022083632A (ja) | 2020-11-25 | 2022-06-06 | 三菱マテリアル株式会社 | ヒートシンク一体型絶縁回路基板、および、ヒートシンク一体型絶縁回路基板の製造方法 |
| DE102021000469A1 (de) * | 2021-01-30 | 2022-08-04 | Rolls-Royce Deutschland Ltd & Co Kg | Elektronische Vorrichtung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1539692A1 (de) * | 1966-06-23 | 1969-10-16 | Blume & Redecker Gmbh | Umklebevorrichtung fuer Spulen |
| US4164071A (en) * | 1977-12-27 | 1979-08-14 | Ford Motor Company | Method of forming a circuit board with integral terminals |
| US4295184A (en) * | 1978-08-21 | 1981-10-13 | Advanced Circuit Technology | Circuit board with self-locking terminals |
| JPS55126983A (en) * | 1979-03-26 | 1980-10-01 | Hitachi Ltd | Discharge gap |
| JPS604154A (ja) * | 1983-06-21 | 1985-01-10 | Ono Pharmaceut Co Ltd | １３−アザトロンボキサン類似化合物、その製造方法及びその化合物を有効成分として含有するトロンボキサン起因疾患治療剤 |
| JPS6288346A (ja) * | 1985-10-15 | 1987-04-22 | Hitachi Ltd | 多層配線基板 |
| JPS6459986A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Ceramic circuit board |
| JPH01120886A (ja) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | セラミツク基板 |
| US5296649A (en) * | 1991-03-26 | 1994-03-22 | The Furukawa Electric Co., Ltd. | Solder-coated printed circuit board and method of manufacturing the same |
| JP2898814B2 (ja) * | 1992-02-25 | 1999-06-02 | 株式会社日立製作所 | 印刷インダクタ付き多層配線板 |
| US5556023A (en) * | 1992-10-30 | 1996-09-17 | Showa Denko K.K. | Method of forming solder film |
| US5679929A (en) * | 1995-07-28 | 1997-10-21 | Solectron Corporqtion | Anti-bridging pads for printed circuit boards and interconnecting substrates |
-
1995
- 1995-11-08 JP JP29001395A patent/JP3491414B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-10 US US08/652,291 patent/US5986218A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09135057A (ja) | 1997-05-20 |
| US5986218A (en) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3491414B2 (ja) | 回路基板 | |
| US5876859A (en) | Direct metal bonding | |
| JP4712303B2 (ja) | ワンパッケージ化されたダイを有する半導体装置 | |
| EP0848423A1 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
| EP1868244B1 (en) | Semiconductor device | |
| JPH0645509A (ja) | 半導体装置およびその製造方法 | |
| JP2006128684A (ja) | 半導体電力スイッチングデバイスを製作および接続するための方法および装置 | |
| JP2007305671A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| US7567446B2 (en) | Power conversion apparatus including a rectifier circuit and an inverter circuit | |
| JP5916651B2 (ja) | 電力用半導体装置の製造方法 | |
| US7397126B2 (en) | Semiconductor device | |
| JP2003258179A (ja) | 半導体装置およびその製造方法 | |
| US20170084482A1 (en) | Surface-mount electronic component | |
| JP2002522904A (ja) | 高電圧モジュール用の基板 | |
| JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
| JP2006245436A (ja) | 窒化珪素配線基板およびこれを用いた半導体モジュール | |
| JP2004311691A (ja) | 回路用金属板およびセラミックス回路基板 | |
| US5721044A (en) | Multiple substrate | |
| EP1604401B1 (en) | Semiconductor device, semiconductor body and method of manufacturing thereof | |
| JP2001057409A (ja) | 半導体装置 | |
| JP2000243870A (ja) | 半導体装置 | |
| JP3855941B2 (ja) | 凸型ヒートシンク付き半導体装置の製造方法 | |
| JP5052290B2 (ja) | 金具付き回路基板の製造方法 | |
| WO2013140663A1 (ja) | 半導体モジュール及びその製造方法 | |
| JP2670568B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |