JPH0690078A - プリコート基板の製造方法 - Google Patents

プリコート基板の製造方法

Info

Publication number
JPH0690078A
JPH0690078A JP26535192A JP26535192A JPH0690078A JP H0690078 A JPH0690078 A JP H0690078A JP 26535192 A JP26535192 A JP 26535192A JP 26535192 A JP26535192 A JP 26535192A JP H0690078 A JPH0690078 A JP H0690078A
Authority
JP
Japan
Prior art keywords
pad
solder
pitch
printed
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26535192A
Other languages
English (en)
Inventor
Hisao Irie
久夫 入江
Satoshi Kumamoto
聖史 隈元
Masanao Kono
政直 河野
Takao Fukunaga
隆男 福永
Kazuto Hikasa
和人 日笠
Kenichi Fuse
憲一 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Harima Chemical Inc
Original Assignee
Furukawa Electric Co Ltd
Harima Chemical Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Harima Chemical Inc filed Critical Furukawa Electric Co Ltd
Priority to JP26535192A priority Critical patent/JPH0690078A/ja
Publication of JPH0690078A publication Critical patent/JPH0690078A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【構成】 プリント基板1のラフピッチパッド部4のパ
ッド3上にソルダーペースト8を印刷し、そのプリント
基板1上にファインピッチパッド部5に透孔10を有し
前記ラフピッチパッド部4の位置の裏面に凹部11を形
成したマスク9を載置し、そのマスク9上に半田析出組
成物12を塗布して前記ファインピッチパッド部5にベ
タ塗りし、前記マスク9を取除いた後プリント基板1を
加熱し、ソルダーペースト8を熔融してラフピッチパッ
ド部4のパッド3上に半田層13を形成すると共に、前
記半田析出組成物12からファインピッチパッド部5の
パッド3上に半田を析出せしめて半田層13を形成す
る。 【効果】 不必要に多量の半田析出組成物12を使用す
ることなく、ファインピッチパッド部5を有するプリン
ト基板1にブリッジのない半田層13を形成したプリコ
ート基板14が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプリント基板のパッド上
に半田層を形成したプリコート基板を製造するための方
法に関するものであって、特にパッドが微細なピッチで
配列されたファインピッチパッド部と通常のラフピッチ
パッド部とが混在したプリント基板に対して半田層をプ
リコートする方法に関するものである。
【0002】
【従来の技術】従来プリント基板上に電子部品を表面実
装する場合には、プリント基板のパッド上にソルダーペ
ーストをスクリーン印刷し、そのプリント基板上に電子
部品を搭載してリードをパッド上に載せ、これを加熱す
ることによりソルダーペーストを熔融してパッドと電子
部品のリードとを半田付けしていた。
【0003】しかしながらこの方法では、パッド間にブ
リッジなどの半田付け不良が生じ易く、また半田ボール
が生じてこれを除去するためにはフロンによる洗浄が不
可避であった。
【0004】そこで近年、プリント基板のパッド上に半
田層を形成したプリコート基板を形成し、該プリコート
基板上に電子部品を搭載してリードをパッド上に載せ、
そのプリコート基板を加熱して半田層をリフローし、パ
ッドにリードを半田付けすることが行われている。
【0005】而してプリコート基板を形成するために
は、一般にはプリント基板のパッド上にソルダーペース
トをスクリーン印刷し、そのプリント基板を加熱してソ
ルダーペースト中の半田粉を熔融し、これをパッド上に
付着せしめてパッド上に半田層を形成していた。
【0006】
【発明が解決しようとする課題】しかしながらこの方法
では、パッド配列ピッチが0.5mm程度より大きい場合
には適用できるが、それより微細なピッチでパッドが配
列されている場合には、個々のパッドの配列に従ってソ
ルダーペーストを印刷することが困難であり、またパッ
ド間のブリッジが頻発し、適正なプリコート基板を形成
することが困難であった。
【0007】またパッド配列ピッチが小さい部分に適切
に半田層を形成するものとして、特開平1−15779
6号公報に記載された方法がある。この方法は、ロジン
の鉛塩と錫粉とを主成分とする半田析出組成物を使用す
るものであって、当該半田析出組成物をパッド配列部に
ベタ塗りし、これを加熱することによりロジン鉛塩と錫
粉との置換反応によってパッド上に半田を析出せしめ、
半田層を形成しようとするものである。
【0008】この方法ではパッド配列ピッチが0.5mm
未満の高密度のプリント基板であっても、ベタ塗りが可
能であるので個々のパッドの配列に従った高精度のスク
リーン印刷の必要がなく、またパッド間のブリッジも生
じ難く、適正なプリコート基板を形成することができ
る。
【0009】しかしながら前記半田析出組成物は極めて
高価であり、プリント基板全体にこれを適用することは
極めて不経済である。一般にプリント基板には各種の形
状や配列のパッドが混在しており、パッド配列ピッチが
0.5mm未満である部分は限られているのであって、そ
の他の部分では通常のソルダーペーストを印刷し、ブリ
ッジを生じさせることなく半田層を形成することが可能
である。然るに極く限られた部分のパッドのために、他
の部分にまで不必要に高価な材料を使用することは経済
的でない。
【0010】本発明はかかる事情に鑑みなされたもので
あって、パッド配列ピッチが0.5mm未満のファインピ
ッチパッド部と0.5mm以上のラフピッチパッド部とが
混在したプリント基板に、高価な半田析出組成物を不必
要に多量に使用することなくパッド上に半田層を形成
し、ブリッジなどの不具合のないプリコート基板を製造
することを目的とするものである。
【0011】
【課題を解決する手段】而して本発明は、パッド配列ピ
ッチが0.5mm未満のファインピッチパッド部と、パッ
ド配列ピッチが0.5mm以上のラフピッチパッド部とを
有するプリント基板に対し、前記ラフピッチパッド部の
パッド上にソルダーペーストを印刷し、次いでそのプリ
ント基板上に、前記ファインピッチパッド部に透孔を有
し前記ラフピッチパッド部のパッドに相当する位置の裏
面に凹部を形成してなるマスクを載置し、そのマスク上
に有機酸鉛塩と錫粉とを主成分とする半田析出組成物を
塗布して当該組成物を前記ファインピッチパッド部にベ
タ塗りし、プリント基板上から前記マスクを取除いた後
プリント基板を加熱し、前記ソルダーペーストを熔融し
てラフピッチパッド部のパッド上に半田層を形成すると
共に、前記半田析出組成物からファインピッチパッド部
のパッド上に半田を析出せしめて半田層を形成すること
を特徴とするものである。
【0012】以下本発明を図面に従って説明する。図1
はプリント基板1であって、基板2の表面には複数のパ
ッド3が配列されている。そしてそのパッド3は、個々
のパッドのピッチが0.5mm以上であるラフピッチパッ
ド部4と、ピッチが0.5mm未満であるファインピッチ
パッド部5とが混在している。
【0013】なお本発明におけるファインピッチパッド
部5は、主としてリードピッチが0.5mm未満のQFP
又はSOPなどの部品を搭載するためのパッドである
が、それ以外のパッドであっても、1005以下のチッ
プ部接合パッドのような、上記パッドと同程度の微細さ
を有するパッドも、ファインピッチパッド部5として扱
うことができる。
【0014】本発明では先ずこのプリント基板1におけ
るラフピッチパッド部4のパッド3上にソルダーペース
トを印刷する。そのために先ず図2に示すように、プリ
ント基板1上にラフピッチパッド部4用のマスク6を載
置する。当該マスク6は、プリント基板1のファインピ
ッチパッド部5を覆っており、ラフピッチパッド部4の
パッド3の位置に透孔7が穿設されている。
【0015】そしてそのマスク6の上からソルダーペー
スト8を刷込み、図3に示すように前記透孔7をソルダ
ーペースト8で埋める。そこでプリント基板1上からマ
スク6を取除くと、図4のようにラフピッチパッド部4
のパッド3上にソルダーペースト8が印刷される。
【0016】ここで使用するソルダーペースト8は、従
来一般に使用される金属半田粉とロジンなどのフラック
スとよりなるソルダーペーストを、そのまま使用するこ
とができる。
【0017】次いでこのラフピッチパッド部4のパッド
3にソルダーペースト8を印刷したプリント基板1に対
し、そのファインピッチパッド部5に半田析出組成物を
ベタ塗りする。
【0018】先ずソルダーペースト8を印刷したプリン
ト基板1上に、ファインピッチパッド部5用のマスク9
を載置する。このマスク9はファインピッチパッド部5
の位置に透孔10が穿設されている。この透孔10は、
ファインピッチパッド部5における個々のパッド3に対
してではなく、複数のパッド3を含むファインピッチパ
ッド部5全体に対して形成されている。
【0019】またマスク9における前記ラフピッチパッ
ド部4の位置の裏面には凹部11が形成されており、図
5に示すようにこの凹部11がパッド3に印刷されたソ
ルダーペースト8に被さり、ソルダーペースト8がマス
ク9に付着しないようになっている。
【0020】次いでこのマスク9上から半田析出組成物
12を刷込み、図6に示すようにマスク9の透孔10を
半田析出組成物12で埋める。この状態でマスク9をプ
リント基板1上から取除くと、図7に示すようにラフピ
ッチパッド部4のパッド3上にソルダーペースト8が印
刷されると共に、ファインピッチパッド部5が半田析出
組成物12でベタ塗りされる。
【0021】なおファインピッチパッド部5に半田析出
組成物12をベタ塗りするに際しては、ファインピッチ
パッド部5中の各パッド3が全て含まれる範囲に亙って
半田析出組成物12を塗布することもできるが、各パッ
ド3の全体が含まれなくてもパッド3の面積の80%以
上を含む範囲に塗布すればよい。
【0022】またここで使用される半田析出組成物12
は、有機酸鉛塩と錫粉とを主成分とするものであって、
有機酸鉛塩としてはロジン又はナフテン酸などの鉛塩が
適当である。そしてこの半田析出組成物12を加熱する
と、有機酸鉛塩と金属錫粉との間でイオン交換反応を生
じ、析出した金属鉛と錫粉とで半田を生じる。
【0023】而して図7においては、プリント基板1に
おけるラフピッチパッド部4のパッド3上にはソルダー
ペースト8が印刷されており、またファインピッチパッ
ド部5においては当該ファインピッチパッド部5内の各
パッド3を含んで半田析出組成物12がベタ塗りされて
いる。
【0024】ここでこのプリント基板1を加熱すると、
ソルダーペースト8中の半田粉が熔融してパッド3に付
着し、パッド3の表面に半田層13を形成する。また半
田析出組成物12においては、有機酸鉛塩と錫粉との間
でイオン交換反応を生じて金属鉛を析出し、その金属鉛
と錫粉とで半田合金を形成する。そしてその半田合金が
パッド3表面に移行して析出し、パッド3上に半田層1
3を形成する。この状態が図8に示されている。
【0025】而してこの図8においては、ラフピッチパ
ッド部4においてもファインピッチパッド部5において
もパッド3上に半田層13が形成されており、プリコー
ト基板14を構成している。
【0026】
【作用】本発明においては、プリント基板1のラフピッ
チパッド部4には従来の通常の方法によりパッド3上に
ソルダーペースト8を印刷するのであり、従来一般のソ
ルダーペースト8及びプリント基板へのソルダーペース
トの印刷技術をそのまま使用することができる。
【0027】またプリント基板1のファインピッチパッ
ド部5には半田析出組成物12をベタ塗りするので、微
細な構造のパッド3に合わせた精密な印刷を必要とせ
ず、容易に半田析出組成物12を塗布することができ
る。
【0028】またプリント基板1のラフピッチパッド部
4にソルダーペースト8を印刷した後、さらにファイン
ピッチパッド部5に半田析出組成物12を印刷するので
あるが、ファインピッチパッド部5用のマスク9にはラ
フピッチパッド部4の位置の裏面に凹部11を形成する
ことにより、ソルダーペースト8がマスク9に付着する
ことがなく、ソルダーペースト8が印刷されたプリント
基板1にさらに半田析出組成物12を印刷することがで
きる。
【0029】そしてこれを加熱することによりソルダー
ペースト8中の半田粉を熔融し、また半田析出組成物1
2から半田を析出させ、ブリッジや半田ボールなどの不
具合を生じることなくラフピッチパッド部4及びファイ
ンピッチパッド部5のパッド3上に十分な厚みの半田層
13を形成することができる。
【0030】而してこのプリコート基板14の表面にフ
ラックスを塗布し、電子部品を搭載してそのリードを所
要のパッド3上の半田層13の上に載置する。この状態
でプリコート基板14を加熱して半田層13をリフロー
せしめると、半田層13の半田が熔融して電子部品のリ
ードに付着し、当該リードをパッド3に対して半田付け
により接合する。
【0031】
【発明の効果】本発明によれば、ラフピッチパッド部4
には通常のソルダーペースト8の印刷技術により印刷
し、ファインピッチパッド部5にのみ半田析出組成物1
2を使用するので、高価な半田析出組成物12を不必要
に多量に使用することなく、ファインピッチパッド部5
を含むプリント基板1のパッド3に半田層13を形成す
ることができる。
【0032】またファインピッチパッド部5においては
半田析出組成物12をベタ塗りするので、個々のパッド
3の形状に合わせた精密な印刷を必要とせず、またパッ
ド3のピッチが小さくてもブリッジや半田ボールなどの
不具合が生じることなく、個々のパッド3に適切に半田
層13を形成することができる。
【図面の簡単な説明】
【図1】 プリント基板の拡大断面図
【図2】 プリント基板のラフピッチパッド部用マスク
を載置した状態の拡大断面図
【図3】 マスクにソルダーペーストを刷込んだ状態の
拡大断面図
【図4】 プリント基板のラフピッチパッド部にソルダ
ーペーストを印刷した状態の拡大断面図
【図5】 ソルダーペーストを印刷したプリント基板に
ファインピッチパッド部用マスクを載置した状態の拡大
断面図
【図6】 マスクに半田析出組成物を刷込んだ状態の拡
大断面図
【図7】 プリント基板のファインピッチパッド部に半
田析出組成物をベタ塗りした状態の拡大断面図
【図8】 プリコート基板の拡大断面図
【符号の説明】
1 プリント基板 3 パッド 4 ラフピッチパッド部 5 ファインピッチパッド部 6 ラフピッチパッド部用マスク 8 ソルダーペースト 9 ファインピッチパッド部用マスク 10 透孔 11 凹部 12 半田析出組成物 13 半田層 14 プリコート基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河野 政直 兵庫県加古川市野口町水足671番地の4 ハリマ化成株式会社中央研究所内 (72)発明者 福永 隆男 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内 (72)発明者 日笠 和人 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内 (72)発明者 布施 憲一 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 パッド配列ピッチが0.5mm未満のファ
    インピッチパッド部(5)と、パッド配列ピッチが0.
    5mm以上のラフピッチパッド部(4)とを有するプリン
    ト基板(1)に対し、前記ラフピッチパッド部(4)の
    パッド(3)上にソルダーペースト(8)を印刷し、次
    いでそのプリント基板(1)上に、前記ファインピッチ
    パッド部(5)に透孔(10)を有し前記ラフピッチパ
    ッド部(4)のパッド(3)に相当する位置の裏面に凹
    部(11)を形成してなるマスク(9)を載置し、その
    マスク(9)上に有機酸鉛塩と錫粉とを主成分とする半
    田析出組成物(12)を塗布して当該組成物(12)を
    前記ファインピッチパッド部(5)にベタ塗りし、プリ
    ント基板(1)上から前記マスク(9)を取除いた後プ
    リント基板(1)を加熱し、前記ソルダーペースト
    (8)を熔融してラフピッチパッド部(4)のパッド
    (3)上に半田層(13)を形成すると共に、前記半田
    析出組成物(12)からファインピッチパッド部(5)
    のパッド(3)上に半田を析出せしめて半田層(13)
    を形成することを特徴とする、プリコート基板の製造方
JP26535192A 1992-09-07 1992-09-07 プリコート基板の製造方法 Pending JPH0690078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26535192A JPH0690078A (ja) 1992-09-07 1992-09-07 プリコート基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26535192A JPH0690078A (ja) 1992-09-07 1992-09-07 プリコート基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0690078A true JPH0690078A (ja) 1994-03-29

Family

ID=17415973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26535192A Pending JPH0690078A (ja) 1992-09-07 1992-09-07 プリコート基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0690078A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103201829A (zh) * 2010-11-04 2013-07-10 半导体元件工业有限责任公司 电路装置及其制造方法
WO2022254819A1 (ja) * 2021-06-03 2022-12-08 パナソニックIpマネジメント株式会社 電子部品実装基板の製造方法
WO2022254818A1 (ja) * 2021-06-03 2022-12-08 パナソニックIpマネジメント株式会社 電子部品実装基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103201829A (zh) * 2010-11-04 2013-07-10 半导体元件工业有限责任公司 电路装置及其制造方法
WO2022254819A1 (ja) * 2021-06-03 2022-12-08 パナソニックIpマネジメント株式会社 電子部品実装基板の製造方法
WO2022254818A1 (ja) * 2021-06-03 2022-12-08 パナソニックIpマネジメント株式会社 電子部品実装基板の製造方法

Similar Documents

Publication Publication Date Title
KR0144805B1 (ko) 개선된 고온 특성을 갖는 주석-비스무트 납땜 연결 및 그 형성 공정
KR960001352B1 (ko) 땜납 피복 프린트 회로 기판 및 그의 제조방법
KR100776114B1 (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
EP0697727A2 (en) Method of bumping substrates
US5540379A (en) Soldering process
US5429293A (en) Soldering process
US6066551A (en) Method for forming bump of semiconductor device
US5415944A (en) Solder clad substrate
EP0915641B1 (en) Surface mount assembly for electronic components
JPH0690078A (ja) プリコート基板の製造方法
JPH09321425A (ja) チップ状電子部品の実装方法
JPH0690079A (ja) プリント基板への電子部品実装方法
EP0797908B1 (en) Single alloy solder clad substrate
JP2646688B2 (ja) 電子部品の半田付け方法
JPH0722749A (ja) 半田層をプリコートして使用される回路基板及び半田プリコート回路基板
JPH06152121A (ja) プリント基板の半田塗布方法
JPH04297091A (ja) 半田コートプリント回路基板とその製造方法
JP2571833B2 (ja) 表面実装部品のリードの半田付け方法
JPH05283853A (ja) プリント回路基板
JPH11163504A (ja) 半田プリコート方法
JPH05327195A (ja) プリント基板
JP2001077519A (ja) 電子回路用基板とその基板への電子部品実装方法
JPH05308184A (ja) 半田コート回路基板
JP3062704B2 (ja) はんだコート方法
JP2530881Y2 (ja) 半導体装置のリードフレーム