WO2022254819A1 - 電子部品実装基板の製造方法 - Google Patents

電子部品実装基板の製造方法 Download PDF

Info

Publication number
WO2022254819A1
WO2022254819A1 PCT/JP2022/006966 JP2022006966W WO2022254819A1 WO 2022254819 A1 WO2022254819 A1 WO 2022254819A1 JP 2022006966 W JP2022006966 W JP 2022006966W WO 2022254819 A1 WO2022254819 A1 WO 2022254819A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
film
electronic component
thermoplastic resin
substrate
Prior art date
Application number
PCT/JP2022/006966
Other languages
English (en)
French (fr)
Inventor
進吾 岡村
憲 前田
祐樹 吉岡
忠彦 境
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN202280039292.2A priority Critical patent/CN117413624A/zh
Priority to JP2023525392A priority patent/JPWO2022254819A1/ja
Publication of WO2022254819A1 publication Critical patent/WO2022254819A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Definitions

  • the present invention relates to a method for manufacturing an electronic component mounting board.
  • a reflow method is known as a method of soldering multiple electronic components to a board.
  • electronic components are soldered using a pre-formed solder precoat on the substrate.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 6-90079 describes "a fine pitch pad portion (5) having a pad arrangement pitch of less than 0.5 mm and a rough pitch pad section (4) having a pad arrangement pitch of 0.5 mm or more.
  • Solder paste (8) is printed on the pad (3) of the rough pitch pad (4), and then organic acid lead salt and tin are printed on the fine pitch pad (5) After that, the printed circuit board (1) is heated to melt the solder paste (8) to form the rough pitch pad (4).
  • a solder layer (13) is formed on the pad (3), and solder is deposited on the pad (3) of the fine pitch pad portion (5) from the solder deposition composition (12) to form the solder layer (13).
  • one of the objects of the present invention is to provide a method of manufacturing an electronic component mounting board that can reduce soldering defects even if the interval between lands is short.
  • the manufacturing method includes a step of forming a temporary fixing film to cover a plurality of solder precoats formed on a plurality of lands of a substrate and an antioxidant film formed to cover each of the plurality of solder precoats ( a step (ii) of disposing a plurality of electronic components on the plurality of solder precoats via the anti-oxidation film and the temporary fixing film; and (iii) soldering a component to the plurality of lands, wherein the antioxidant film comprises a first thermoplastic resin, the temporary fixing film comprises an activator and a second thermoplastic resin, The softening point of the first thermoplastic resin is lower than or equal to the softening point of the second thermoplastic resin.
  • FIG. 1 is a cross-sectional view schematically showing one step of an example manufacturing method according to the present invention
  • FIG. FIG. 1B is a cross-sectional view schematically showing a step following the step of FIG. 1A
  • FIG. 1B is a cross-sectional view schematically showing a step following the step of FIG. 1B
  • FIG. 1C is a cross-sectional view schematically showing a step following the step of FIG. 1C
  • FIG. 1D is a cross-sectional view schematically showing a step following the step of FIG. 1D
  • FIG. 1E is a cross-sectional view schematically showing a step following the step of FIG. 1E
  • FIG. 1F is a cross-sectional view schematically showing a step following the step of FIG.
  • FIG. 4 is a cross-sectional view schematically showing part of an example of a process of forming a solder precoat
  • 3B is a cross-sectional view schematically showing a step following the step of FIG. 3A
  • FIG. 3B is a cross-sectional view schematically showing a step following the step of FIG. 3B
  • FIG. 3C is a cross-sectional view schematically showing a step following the step of FIG. 3C
  • 3E is a cross-sectional view schematically showing a step following the step of FIG. 3D
  • FIG. FIG. 4 is a cross-sectional view schematically showing part of an example of a process of forming a solder precoat
  • 3B is a cross-sectional view schematically showing a step following the step of FIG. 3A
  • FIG. 3B is a cross-sectional view schematically showing a step following the step of FIG. 3B
  • FIG. 3C is a cross-sectional view schematically showing a step following the step of FIG.
  • FIG. 4 is a cross-sectional view schematically showing one step of another example of the manufacturing method according to the present invention.
  • FIG. 4B is a cross-sectional view schematically showing a step following the step of FIG. 4A;
  • FIG. 4B is a cross-sectional view schematically showing a step following the step of FIG. 4B;
  • FIG. 4C is a cross-sectional view schematically showing a step following the step of FIG. 4C;
  • 4C is a cross-sectional view schematically showing a step following the step of FIG. 4D;
  • FIG. 4F is a cross-sectional view schematically showing a step following the step of FIG. 4E;
  • FIG. 4F is a cross-sectional view schematically showing a step following the step of FIG. 4F;
  • FIG. 4G is a cross-sectional view schematically showing a step following the step of FIG. 4G;
  • FIG. 4 is a top view schematically showing the arrangement of lands and electronic components in the example
  • the manufacturing method according to this embodiment is a method for manufacturing an electronic component mounting board.
  • the manufacturing method may be hereinafter referred to as “manufacturing method (M)”.
  • Production method (M) includes step (i), step (ii), and step (iii) in this order.
  • the step (i) is a step of forming a temporary fixing film so as to cover a plurality of solder precoats formed on a plurality of lands of a substrate and an antioxidant film formed so as to cover each of the plurality of solder precoats.
  • the antioxidant film contains a first thermoplastic resin.
  • the temporary fixing film contains an activator and a second thermoplastic resin. The softening point of the first thermoplastic resin is less than or equal to the softening point of the second thermoplastic resin. Since both the antioxidant film and the temporary fixing film contain a thermoplastic resin, they are softened by heating.
  • the antioxidation film is formed so as to cover the surface of the solder precoat. Therefore, the antioxidant film suppresses oxidation of the surface of the solder precoat. That is, the anti-oxidation film suppresses solder defects due to oxidation of the surface of the solder precoat.
  • a commercially available substrate having a solder precoat may be used as the substrate having the solder precoat formed thereon. Alternatively, a solder precoat may be formed on the lands of the substrate by a method to be described later.
  • the first thermoplastic resin contained in the antioxidant film is, for example, rosin or modified rosin.
  • rosin and modified rosin may be collectively referred to as "rosins".
  • modified rosins include the modified rosins shown in the examples, but other modified rosins may be used.
  • natural rosins such as gum rosin and wood rosin, derivatives thereof (polymerized rosin, hydrogenated rosin, disproportionated rosin, acid-modified rosin, rosin ester, etc.) may also be used.
  • By modifying the rosin its softening point can be changed.
  • the antioxidant film may be residue (flux residue) formed on the surface of the solder precoat when the solder precoat is formed.
  • part of the flux of the solder paste used to form the solder precoat forms an antioxidant film.
  • the thermoplastic resin contained in the flux becomes the first thermoplastic resin contained in the antioxidant film. That is, when the solder paste residue is used as the antioxidant film, the solder paste containing the first thermoplastic resin is used.
  • the temporary fixing film stably and temporarily fixes the electronic components placed on the solder precoat until reflow is performed. By using the temporary fixing film, it is possible to prevent the electronic component from being properly mounted due to misalignment of the electronic component.
  • the temporary fixing film can be formed by applying a temporary fixing agent (temporary fixing film material) so as to cover the solder precoat and the antioxidant film. After applying the temporary bonding agent, a step of drying and/or heat-treating the temporary bonding agent may be performed as necessary.
  • the method of applying the temporary bonding agent is not limited, and it may be applied by screen printing using a mask, or may be applied using a dispenser.
  • the temporary fixing film contains an active agent and a second thermoplastic resin, and further contains other components as necessary.
  • the second thermoplastic resin may be rosins.
  • examples of other ingredients include viscosity enhancing ingredients, liquid ingredients (solvents or dispersion media), and the like.
  • An activator is a substance that facilitates soldering. As the activator, an activator used in known solder fluxes may be used.
  • active agents examples include abietic acid, succinic acid, glutaric acid, adipic acid, pimelic acid, suberic acid, azelaic acid, sebacic acid, dimer acid, propionic acid, 2,2-bishydroxymethylpropionic acid, tartaric acid, apple acid, glycolic acid, diglycolic acid, thioglycolic acid, dithioglycolic acid, stearic acid, 12-hydroxystearic acid, palmitic acid, oleic acid, and modifications thereof.
  • activators having a reducing action include, for example, amines and halides.
  • viscosity-increasing ingredients examples include known ingredients used as thickeners (or thixotropic agents), such as castor wax, amide-based thixotropic agents, sorbitol-based thixotropic agents, and the like.
  • thickeners or thixotropic agents
  • amide-based thixotropic agents such as castor wax, amide-based thixotropic agents, sorbitol-based thixotropic agents, and the like.
  • liquid components contained in the temporary fixing film include hexyldiglycol (boiling point: about 260°C).
  • a liquid component having a boiling point higher than the melting point of the solder of the solder precoat may be used as the liquid component.
  • alcohols, polyols, glycol ethers, and other organic compounds e.g., glycols, ketones, hydrocarbons, esters, lupineols, etc.
  • these with relatively high viscosity are preferred.
  • the temporary fixing film may be formed using a solder flux having a relatively high viscosity.
  • the viscosity of the temporary fixing film may be in the range of 20-200 Pa ⁇ s (for example, the range of 50-180 Pa ⁇ s).
  • the electronic component can be stably temporarily fixed.
  • the viscosity of the temporary fixing film is particularly preferably 50 Pa or more. Viscosity can be measured using an Anton Paar rheometer and using a 1.993° cone. In addition, said viscosity is a value measured at 25 degreeC.
  • the softening point T1 (°C) of the first thermoplastic resin is equal to or lower than the softening point T2 (°C) of the second thermoplastic resin, and may be lower than T2.
  • the antioxidant film can be considered to start softening at the softening point T1 of the first thermoplastic resin.
  • the temporary fixing film can be considered to start softening at the softening point T2 of the second thermoplastic resin. Therefore, hereinafter, the softening point T1 and the softening point T2 may be described as softening temperatures of the antioxidant film and the temporary fixing film.
  • the softening point of rosins means the value measured by the method described in JIS K 5902. Since various rosins with different softening points are commercially available, the softening point T1 and the softening point T2 can be easily adjusted by using them.
  • the first thermoplastic resin is usually the main component of the antioxidant film.
  • the second thermoplastic resin is usually the main component of the temporary fixing film.
  • the main component means the component with the highest content rate among the components other than the liquid component (solvent or dispersion medium).
  • the main component usually accounts for 50% by mass or more of the components excluding liquid components.
  • each of the first and second thermoplastic resins may be composed of a plurality of thermoplastic resins. When they are composed of a plurality of resins, the softening points of all resins satisfy softening point T1 ⁇ softening point T2.
  • the antioxidant film and the temporary fixing film may contain a thermoplastic resin other than the first and second thermoplastic resins as a minor component (for example, the content in the film is 5% by mass or less).
  • the softening point T1 of the first thermoplastic resin may be in the range of 50-220°C (for example, in the range of 70-180°C).
  • the softening point T2 of the second thermoplastic resin may be in the range of 50-220° C. (eg, in the range of 70-180° C.).
  • the softening point T1 and the softening point T2 may satisfy 0 ⁇ (T2 ⁇ T1) ⁇ 65.
  • the value of (T2-T1) may be in the range of 0 to 110 (°C). Within these ranges, (T2-T1) may be greater than zero.
  • the softening point T2 of the temporary fixing film is lower than the melting point of the solder precoat.
  • both the first thermoplastic resin and the second thermoplastic resin preferably dissolve in the liquid component of the temporary fixing film.
  • both the anti-oxidation film and the temporary fixing film are softened, both films are compatible with each other.
  • rosins for the first and second thermoplastic resins, and use a liquid component (hexyldiglycol, etc.) in which they dissolve in the liquid component of the temporary fixing film.
  • Step (ii) is a step of arranging a plurality of electronic components on a plurality of solder precoats via an antioxidant film and a temporary fixing film.
  • the method of arranging the electronic components is not particularly limited, and known methods and known devices may be used.
  • the plurality of electronic components may include electronic components having a size equal to or smaller than the JIS standard 0402 size.
  • the present invention is particularly effective when mounting such micro-sized electronic components. Since the electronic component is fixed by the temporary fixing film, it is stably fixed to the substrate until step (iii) is performed.
  • Step (iii) is a step of soldering a plurality of electronic components to a plurality of lands by melting a plurality of solder precoats.
  • Step (iii) can be carried out by a process commonly called a reflow process.
  • the substrate or the like the substrate on which electronic components are arranged
  • the substrate or the like is heated until the solder precoat melts, and then the substrate or the like is cooled to solidify the melted solder.
  • a substrate on which electronic components are mounted is obtained by step (iii). If necessary, a soldering inspection or the like may be performed after step (iii).
  • step (iii) when the substrate on which the electronic components are arranged is heated, the antioxidant film softens first, and then the temporary fixing film softens. According to this configuration, it is possible to suppress the occurrence of defects such as the electronic component moving during heating and being connected to a land other than the land to which it should be soldered. The effect of suppressing defects by this configuration increases as the distance between lands on which adjacent electronic components are arranged becomes shorter.
  • Step (iii) is not particularly limited as long as a plurality of electronic components can be soldered to the board, and a known reflow process may be used.
  • the step of raising the temperature of the substrate or the like may include a preheating step.
  • the step of raising the temperature of the substrate or the like may not include the preheating step.
  • the substrate and the like may be heated so that the temperature of the upper surface of the substrate increases from 50° C. to the melting point of the solder precoat at a temperature increase rate of more than 2° C./second. That is, in this case, the temperature rise rate of the upper surface of the substrate while the temperature of the upper surface of the substrate rises from 50° C.
  • the temperature increase rate may be 3° C./second or more, or 4° C./second or more.
  • the temperature increase rate may be 10° C./second or less (for example, 8° C./second or less).
  • a minute electronic component is, for example, an electronic component having a planar shape with one side of 0.4 mm or less.
  • the electronic components include electronic components having a size equal to or smaller than the JIS standard 0402 size electronic components.
  • the term "planar shape" refers to the shape of an electronic component when viewed from above the board in a state where the electronic component is mounted on the board.
  • Step (iii) can be performed using a reflow device having the same or similar configuration as a known reflow device.
  • step (iii) may be performed in a nitrogen gas atmosphere in the reflow apparatus.
  • the temperature increase rate is 4° C./second or more
  • the oxidation of the surface of the solder precoat can be suppressed even if step (iii) is performed in the air atmosphere inside the reflow device. Therefore, when the temperature increase rate is 4° C./second or more, step (iii) may be performed in an air atmosphere.
  • the melting point of the solder precoat varies depending on the solder used. Generally used lead-free solder (solder containing no lead) has a melting point of, for example, 200° C. or higher. Therefore, when lead-free solder is used, the temperature of the upper surface of the substrate is raised to 200° C. or higher (for example, 220° C. or higher or 230° C. or higher) in step (iii).
  • the upper limit of the temperature of the upper surface of the substrate may be 250° C. or lower (for example, 240° C. or lower or 230° C. or lower) in consideration of the influence on electronic components.
  • the shortest distance L between the first land on which an arbitrary electronic component among the plurality of electronic components is arranged and the second land on which an electronic component adjacent to the arbitrary electronic component is arranged is 0.4 mm or less.
  • Manufacturing method (M) is particularly effective when the shortest distance L is short.
  • the shortest distance L may be, for example, 0.03 mm or more, 0.05 mm or more, 0.1 mm or more, or 0.2 mm or more.
  • the shortest distance L may be 0.4 mm or less, 0.3 mm or less, or 0.2 mm or less. However, the shortest distance L may be greater than 0.4 mm.
  • the shortest distance L may be in the range 0.03-0.4 mm, in the range 0.05-0.4 mm, in the range 0.1-0.4 mm, in the range 0.2-0.4 mm.
  • the upper limit may be 0.2 mm or 0.3 mm as long as the lower limit is not equal to or greater than the upper limit.
  • the distance between the first land and the second land can take various values, but the shortest distance among them is the shortest distance L.
  • the manufacturing method (M) may include a step (x) of forming a plurality of solder precoats and an antioxidant film on the plurality of lands before step (i).
  • a method for forming a plurality of solder precoats is not limited, and a known method may be used.
  • the plurality of solder precoats and the antioxidant films are pressed from above the substrate to crack the antioxidant films and A step (y) of planarizing the top surfaces of the plurality of solder precoats may be further included.
  • the manufacturing method (M) is characterized in that if in step (i) at least one solder precoat is improperly formed to short-circuit two adjacent lands, after step (x) and in step ( Before i), the step (z) may further comprise forming a notch in the portion of the improperly formed solder precoat that lies above between the two lands.
  • the production method (M) may include either one of step (y) and step (z), or may include both. When both are included, step (z) may be performed before step (y) or after step (y).
  • Embodiment 1 describes an example of the manufacturing method (M). The steps in the manufacturing method of Embodiment 1 are schematically shown in cross-sectional views of FIGS. 1A and 1B.
  • a temporary fixing film 13 is formed so as to cover each of the plurality of solder precoats 11 and the antioxidant films 12 (step (i)).
  • the solder precoat 11 is formed on the land 10b of the printed circuit board (substrate) 10.
  • the printed circuit board 10 includes a plate-like substrate portion 10a and lands 10b formed on the surface of the substrate portion 10a.
  • a plurality of electronic components 30 are arranged on the plurality of solder precoats 11 via the anti-oxidation film 12 and the temporary fixing film 13 (step (ii)).
  • a substrate 10X on which a plurality of electronic components 30 are arranged is obtained.
  • An electronic component 30 illustrated as an example includes two terminal portions 30a and an element portion 30b arranged therebetween.
  • FIG. 1C shows a state in which the antioxidant film 12 is softened and the temporary fixing film 13 is not softened. At this time, the antioxidant film 12 softens and spreads. However, the temporary fixing film 13 is not softened and keeps the shape corresponding to the shape of the solder precoat 11 . Therefore, even if the antioxidant film 12 is softened, the movement of the electronic component 30 in the direction parallel to the surface of the printed circuit board 10 is suppressed. As a result, solder defects are reduced.
  • FIG. 1D shows the state when the substrate 10X is further heated.
  • the temporary bonding film 13 is also softened and the temporary bonding agent spreads along the surface of the electronic component 30 .
  • the oxide film on the surface of the terminal portion 30a of the electronic component 30 is removed.
  • solder defects are suppressed.
  • FIG. 1E shows the state when the substrate 10X is further heated.
  • a portion of the solder precoat 11 melts to form a melt nucleus 11b on the land 10b.
  • the anti-oxidation film 12 and the temporary fixing film 13 dissolve to form a mixture 13a.
  • the substrate 10Y is an electronic component mounting substrate.
  • the substrate 10X may be heated so that the temperature of the upper surface 10sa of the printed circuit board 10 is lower than the temperature of the lower surface 10sb of the printed circuit board 10. Further, as described above, when heating the substrate 10X, the preheating process may be provided, or the preheating process may not be provided.
  • FIG. 2 shows an example of the temperature profile of the upper surface 10sa and the lower surface 10sb of the printed circuit board 10 in step (ii) when the preheating step is not provided.
  • Fig. 2 shows an example of raising the temperature of the substrate surface from room temperature (25°C) to the maximum temperature at a constant heating rate.
  • the rate of temperature increase of the surface temperature of the upper surface 10sa is 4° C./second or more.
  • the heating rate of the surface temperature of the lower surface 10sb is lower than the heating rate of the surface temperature of the upper surface 10sa.
  • the softening point T1 (° C.) of the second thermoplastic resin in the antioxidant film 12 is equal to or lower than the softening point T2 (° C.) of the second thermoplastic resin in the temporary fixing film 13 . That is, the softening temperature of the temporary fixing film 13 is equal to or lower than the softening temperature of the antioxidant film 12 .
  • the cooling process in the cooling zone is performed.
  • the manufacturing method (M) of the present invention may include a step (x) of forming a plurality of solder precoats 11 and an antioxidant film 12 on the plurality of lands 10b.
  • An example of such step (x) is schematically illustrated in FIGS. 3A-3E.
  • a printed circuit board (substrate) 10 shown in FIG. 3A is prepared.
  • the printed circuit board 10 includes a plate-like substrate portion 10a and lands 10b formed on the surface of the substrate portion 10a.
  • the lands 10b are connected to wiring (not shown) on the substrate portion 10a as required.
  • solder paste 11p is arranged on the land 10b by applying the solder paste 11p.
  • Solder paste 11p includes solder particles 11a and flux 11f.
  • the mask 20 is moved from the printed circuit board 10. Then, as shown in FIG. Next, the printed board 10 on which the solder paste 11p is placed is heated to melt the solder particles 11a, and then the printed board 10 is cooled. As a result, a solder precoat 11 is formed on the land 10b, as shown in FIG. 3E. At this time, the residue of the flux 11 f becomes the anti-oxidation film 12 . The thermoplastic resin contained in the flux 11 f becomes the first thermoplastic resin in the antioxidant film 12 .
  • the flux residue is used as the antioxidation film 12 of the solder precoat 11 . Since the antioxidation film 12 remains until just before the solder melts in the reflow process, oxidation of the surface of the solder precoat 11 can be suppressed. Furthermore, by using the flux residue as the anti-oxidation film 12, the step of removing the flux residue can be omitted.
  • the manufacturing method (M) may include the above-described step (y) and/or step (z) after step (x) and before step (i).
  • 4A and 4B are process cross-sectional views showing an example of performing the process (y) and the process (z) after the process (x).
  • Step (z) is performed when at least one solder precoat 11 is improperly formed to short-circuit two adjacent lands 10b, as shown in FIG. 4A.
  • an inspection step is performed after the step (x) and before the step (z) to check whether the solder precoat 11 is properly formed.
  • An inspection process can be performed by a well-known method. For example, defects in the solder precoat 11 can be detected by photographing the printed circuit board 10 on which the solder precoat 11 is formed with a camera and processing the obtained image.
  • step (y) a flattening tool 51 having a flat pressing surface is used to press the plurality of solder precoats 11 and the antioxidant films 12 from above the printed circuit board 10 (flattening step). .
  • FIG. 1 As the size of the electronic component 30 becomes smaller, the size of the solder precoat 11 also becomes smaller. When the size of the solder precoat 11 becomes small, the upper surface 11t of the solder precoat 11 becomes hemispherical due to the influence of surface tension, which may make it difficult to arrange the electronic component 30 stably.
  • the electronic component 30 By flattening the upper surface of the solder precoat 11 in step (y), the electronic component 30 can be stably arranged.
  • the solvent contained in the temporary fixing film 13 and the solvent contained in the antioxidant film 12 are more likely to be compatible with each other.
  • the anti-oxidation film 12 is peeled off and a new surface of the solder metal appears, the electrodes of the electronic component and the solder of the solder precoat are easily connected. Since the anti-oxidation film 12 is supplied immediately after the flattening process, the new surface of the solder metal is hardly oxidized.
  • step (z) is performed.
  • a notch portion 11k is formed in a portion of the improperly formed solder precoat 11 that exists above between two lands 10b.
  • the notch 11k can be formed, for example, by poking the solder precoat 11 with a chisel-like tool 52 as shown in FIG. 4C.
  • the electronic component 30 is mounted by the same method as in FIGS. 1A to 1G. Specifically, first, as shown in FIG. 4D, a temporary fixing film 13 is formed so as to cover the solder precoat 11 and the antioxidant film 12 (step (i)).
  • a plurality of electronic components 30 are arranged on the plurality of solder precoats 11 via the anti-oxidation film 12 and the temporary fixing film 13 (step (ii)).
  • a substrate 10X on which a plurality of electronic components 30 are arranged is obtained.
  • the board 10X is heated to melt the solder precoat 11 and solidify it, and the electronic component 30 is mounted on the printed board 10 (step (iii)).
  • the steps at this time are schematically shown in cross-sectional views of FIGS. 4F to 4H.
  • the antioxidant film 12 has softened and spread.
  • the temporary fixing film 13 is softened and compatible with the antioxidant film 12 to form a mixture 13a.
  • a part of the solder precoat 11 is melted to form a molten nucleus 11b.
  • the melted solder solidifies to become solder 11d.
  • the mixture 13a becomes 13 g of residues.
  • the board 10Y on which the electronic component 30 is mounted is obtained.
  • the solder precoat 11 melts, the unmelted solder precoat 11 melts while being attracted to the previously melted melt nucleus 11b. Therefore, as shown in FIG. 4H, the short circuit is finally eliminated.
  • the solder precoat 11 present between the two lands 10b is more likely to be attracted to the molten nucleus 11b. Therefore, it becomes easier to eliminate the short circuit between the two lands.
  • solder paste was used to form a solder precoat on the land of the printed circuit board. A film of flux residue formed on the surface of the solder precoat was used as an anti-oxidation film.
  • the solder paste contains solder particles (90% by weight), polymerized rosin (4.5% by weight, softening point 140° C.), abietic acid (0.5% by weight), castor wax (0.5% by weight), and hexyl A mixture of diglycols (4.5% by weight) was used. Hexyldiglycol is the liquid component (solvent), abietic acid is the activator, and castor wax is the thixotropic agent (also in the following examples).
  • solder particles made of SnAgCu alloy were used as the solder particles.
  • the main component of the anti-oxidation film (flux residue film) formed using this solder paste is polymerized rosin, and it can be considered that the anti-oxidation film begins to soften at 140°C.
  • a temporary fixing film was formed to cover the solder precoat and the anti-oxidation film.
  • a mixture of hydrogenated rosin (45% by mass, softening point 75° C.), abietic acid (5% by mass), castor wax (5% by mass), and hexyldiglycol (45% by mass) was used as the material for the temporary fixing film.
  • the main component of the temporary fixing film is hydrogenated rosin, and it can be considered that the temporary fixing film starts to soften at 75°C.
  • FIG. 5 schematically shows a top view showing the arrangement of lands and electronic components on the printed circuit board.
  • the land portion is hatched, and the positions where the electronic components are arranged are indicated by dotted lines.
  • FIG. 5 also shows each size (unit: mm).
  • the shortest distance L between adjacent lands was set to 0.05 mm.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

開示される電子部品実装基板の製造方法は、基板の複数のランド（１０ｂ）上に形成された複数の半田プリコート（１１）とそれらを覆うように形成された酸化防止膜（１２）とを覆うように仮止め膜（１３）を形成する工程（ｉ）と、酸化防止膜（１２）および仮止め膜（１３）を介して複数の電子部品（３０）を複数の半田プリコート（１１）上に配置する工程（ii）と、複数の半田プリコート（１１）を溶融させることによって複数の電子部品（３０）をランド（１０ｂ）に半田付けする工程（iii）とを含む。酸化防止膜（１２）は第１の熱可塑性樹脂を含む。仮止め膜（１３）は活性剤と第２の熱可塑性樹脂とを含む。第１の熱可塑性樹脂の軟化点は、第２の熱可塑性樹脂の軟化点以下である。

Description

電子部品実装基板の製造方法
　本発明は、電子部品実装基板の製造方法に関する。
　複数の電子部品を基板に半田付けする方法として、リフロー方法が知られている。リフロー方法では、基板上に予め形成した半田プリコートを用いて電子部品を半田付けする。
　特許文献１（特開平６－９００７９号公報）は、「パッド配列ピッチが０．５ｍｍ未満のファインピッチパッド部（５）と、パッド配列ピッチが０．５ｍｍ以上のラフピッチパッド部（４）とを有するプリント基板（１）に対し、前記ラフピッチパッド部（４）のパッド（３）上にソルダーペースト（８）を印刷し、次いで前記ファインピッチパッド部（５）に有機酸鉛塩と錫粉とを主成分とする半田析出組成物（１２）をベタ塗りし、然る後プリント基板（１）を加熱して、前記ソルダーペースト（８）を熔融してラフピッチパッド部（４）のパッド（３）上に半田層（１３）を形成すると共に、前記半田析出組成物（１２）からファインピッチパッド部（５）のパッド（３）上に半田を析出せしめて半田層（１３）を形成し、次いでそのプリント基板（１）上にフラックス（１５）を塗布し、そこに電子部品（１６）を搭載してリード（１７）を前記フラックス（１５）の粘着力によりパッド（３）上の半田層（１３）に仮止めし、その電子部品（１６）を搭載したプリント基板（１）を加熱して半田層（１３）を熔融し、電子部品（１６）のリード（１７）をパッド（３）に半田付けすることを特徴とする、プリント基板への電子部品実装方法」を提案している。特許文献１の段落００２６には、「プリコート基板１４は、界面活性剤系、高級アルコール系溶剤、テルペン系溶剤などの代替洗浄剤、水、代替フロンなどで洗浄し、ペースト残渣や半田ボールなどを除去するのが好ましい。」と記載されている。
特開平６－９００７９号公報
　近年、電子部品の微小化が進んでおり、それに伴ってランド間の間隔も短くなっている。ランド間の間隔が短くなると、電子部品を実装する際に電子部品が移動することによる不良が発生しやすくなる。
　このような状況において、本発明の目的の１つは、ランド間の間隔が短くても半田付けの不良を低減できる電子部品実装基板の製造方法を提供することである。
　本発明の一局面は、電子部品実装基板の製造方法に関する。当該製造方法は、基板の複数のランド上に形成された複数の半田プリコートと前記複数の半田プリコートのそれぞれを覆うように形成された酸化防止膜とを覆うように仮止め膜を形成する工程（ｉ）と、前記酸化防止膜および前記仮止め膜を介して複数の電子部品を前記複数の半田プリコート上に配置する工程（ii）と、前記複数の半田プリコートを溶融させることによって前記複数の電子部品を前記複数のランドに半田付けする工程（iii）とを含み、前記酸化防止膜は第１の熱可塑性樹脂を含み、前記仮止め膜は活性剤と第２の熱可塑性樹脂とを含み、前記第１の熱可塑性樹脂の軟化点は、前記第２の熱可塑性樹脂の軟化点以下である。
　本発明の電子部品実装基板の製造方法によれば、電子部品を半田付けする際の不良を低減できる。
　本発明の新規な特徴を添付の請求の範囲に記述するが、本発明は、構成および内容の両方に関し、本発明の他の目的および特徴と併せ、図面を照合した以下の詳細な説明によりさらによく理解されるであろう。
本発明に係る一例の製造方法の一工程を模式的に示す断面図である。 図１Ａの工程に続く一工程を模式的に示す断面図である。 図１Ｂの工程に続く一工程を模式的に示す断面図である。 図１Ｃの工程に続く一工程を模式的に示す断面図である。 図１Ｄの工程に続く一工程を模式的に示す断面図である。 図１Ｅの工程に続く一工程を模式的に示す断面図である。 図１Ｆの工程に続く一工程を模式的に示す断面図である。 工程（iii）における基板表面の温度プロファイルの一例を模式的に示す図である。 半田プリコートを形成する工程の一例の一部を模式的に示す断面図である。 図３Ａの工程に続く一工程を模式的に示す断面図である。 図３Ｂの工程に続く一工程を模式的に示す断面図である。 図３Ｃの工程に続く一工程を模式的に示す断面図である。 図３Ｄの工程に続く一工程を模式的に示す断面図である。 本発明に係る他の一例の製造方法の一工程を模式的に示す断面図である。 図４Ａの工程に続く一工程を模式的に示す断面図である。 図４Ｂの工程に続く一工程を模式的に示す断面図である。 図４Ｃの工程に続く一工程を模式的に示す断面図である。 図４Ｄの工程に続く一工程を模式的に示す断面図である。 図４Ｅの工程に続く一工程を模式的に示す断面図である。 図４Ｆの工程に続く一工程を模式的に示す断面図である。 図４Ｇの工程に続く一工程を模式的に示す断面図である。 実施例におけるランドおよび電子部品の配置を模式的に示す上面図である。
　以下では、本発明に係る実施形態について例を挙げて説明するが、本発明は以下で説明する例に限定されない。この明細書において、「数値Ａ～数値Ｂ」という記載は、数値Ａおよび数値Ｂを含み、「数値Ａ以上で数値Ｂ以下」と読み替えることが可能である。以下の説明において、特定の物性や条件などの数値に関して下限と上限とを例示した場合、下限が上限以上とならない限り、例示した下限のいずれかと例示した上限のいずれかとを任意に組み合わせることができる。
　（電子部品実装基板の製造方法）
　本実施形態に係る製造方法は、電子部品実装基板の製造方法である。当該製造方法を、以下では、「製造方法（Ｍ）」と称する場合がある。製造方法（Ｍ）は、工程（ｉ）、工程（ii）、および工程（iii）をこの順に含む。
　（工程（ｉ））
　工程（ｉ）は、基板の複数のランド上に形成された複数の半田プリコートと複数の半田プリコートのそれぞれを覆うように形成された酸化防止膜とを覆うように仮止め膜を形成する工程である。酸化防止膜は、第１の熱可塑性樹脂を含む。仮止め膜は、活性剤と第２の熱可塑性樹脂とを含む。第１の熱可塑性樹脂の軟化点は、第２の熱可塑性樹脂の軟化点以下である。酸化防止膜および仮止め膜はともに熱可塑性樹脂を含むため、それらは加熱によって軟化する。
　酸化防止膜は、半田プリコートの表面を覆うように形成されている。そのため、酸化防止膜は、半田プリコートの表面の酸化を抑制する。すなわち、酸化防止膜は、半田プリコートの表面の酸化による半田不良を抑制する。半田プリコートが形成された基板には、半田プリコートが形成された市販の基板を用いてもよい。あるいは、後述する方法などによって、基板のランド上に半田プリコートを形成してもよい。
　酸化防止膜に含まれる第１の熱可塑性樹脂は、例えば、ロジンまたは変性ロジンである。以下では、ロジンおよび変性ロジンをまとめて「ロジン類」と称する場合がある。変性ロジンの例には、実施例で示す変性ロジンが含まれるが、それ以外の変性ロジンを用いてもよく、例えば、ガムロジンやウッドロジン等の天然ロジンや、その誘導体（重合ロジン、水添ロジン、不均化ロジン、酸変性ロジン、ロジンエステル等）を用いてもよい。ロジンを変性することによって、その軟化点を変化させることができる。酸化防止膜は、半田プリコートを形成したときに半田プリコートの表面に形成される残渣（フラックス残渣）であってもよい。その場合、半田プリコートを形成するために用いた半田ペーストのフラックスの一部が酸化防止膜を形成する。その場合、フラックスに含まれる熱可塑性樹脂が、酸化防止膜に含まれる第１の熱可塑性樹脂となる。すなわち、半田ペーストの残渣を酸化防止膜として用いる場合には、第１の熱可塑性樹脂を含む半田ペーストを用いる。
　仮止め膜は、半田プリコート上に配置された電子部品を、リフローが行われるまで安定に仮止めする。仮止め膜を用いることによって、電子部品の位置がずれて電子部品が適切に実装されないことを抑制できる。
　仮止め膜は、仮止め剤（仮止め膜の材料）を、半田プリコートおよび酸化防止膜を覆うように塗布することによって形成できる。仮止め剤を塗布した後に、必要に応じて仮止め剤を乾燥および／または熱処理する工程を行ってもよい。仮止め剤の塗布方法に限定はなく、マスクを用いたスクリーン印刷で塗布してもよいし、ディスペンサを用いて塗布してもよい。
　仮止め膜は、活性剤および第２の熱可塑性樹脂を含み、必要に応じて他の成分をさらに含む。第２の熱可塑性樹脂は、ロジン類であってもよい。他の成分の例には、粘性を高める成分、および液体成分（溶媒または分散媒）などが含まれる。活性剤とは、半田付けを容易にする物質である。活性剤には、公知の半田フラックスで用いられている活性剤を用いてもよい。活性剤の例には、アビエチン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、ダイマー酸、プロピオン酸、２，２－ビスヒドロキシメチルプロピオン酸、酒石酸、リンゴ酸、グリコール酸、ジグリコール酸、チオグリコール酸、ジチオグリコール酸、ステアリン酸、１２－ヒドロキシステアリン酸、パルミチン酸、オレイン酸、およびそれらを変性したものなどが含まれる。その他、還元作用を有する活性剤としては、例えば、アミン、ハロゲン化物等が挙げられる。粘性を高める成分の例には、増粘剤（またはチキソ剤）として用いられる公知の成分が含まれ、例えば、カスターワックス、アマイド系チキソ剤、ソルビトール系チキソ剤などが含まれる。活性剤を含む仮止め膜を用いることによって、リフロー工程の際に電子部品の端子部の酸化膜を除去することなどが可能となり、半田不良の発生を抑制できる。
　仮止め膜に含まれる液体成分の例には、ヘキシルジグリコール（沸点：約２６０℃）などが含まれる。液体成分には、半田プリコートの半田の融点よりも高い沸点を有する液体成分を用いてもよい。例えば、液体成分には、沸点が２３０～３２０℃の範囲にある、アルコール、ポリオール、グリコールエーテル、その他の有機化合物（例えば、グリコール、ケトン、炭化水素、エステル、ルピネオール類など）などを用いてもよい。これらの中でも、粘度が比較的高い物質が好ましい。
　第２の熱可塑性樹脂として用いることができる変性ロジンの例には、酸化防止膜に用いることができる変性ロジンとして例示した変性ロジンが含まれる。ロジンを変性することによって、その軟化点を変化させることができる。仮止め膜は、粘度が比較的高い半田フラックスを用いて形成してもよい。
　仮止め膜の粘度は、２０～２００Ｐａ・ｓの範囲（例えば５０～１８０Ｐａ・ｓの範囲）にあってもよい。仮止め膜の粘度を２０Ｐａ・ｓ以上とすることによって、電子部品を安定に仮止めできる。電子部品をより安定に仮止めするために、仮止め膜の粘度は、５０Ｐａ以上であることが特に好ましい。粘度は、Ａｎｔｏｎ　Ｐａａｒ社製のレオメーターを用い、且つ、１．９９３°コーンを用いて測定できる。なお、上記の粘度は、２５℃で測定された値である。
　第１の熱可塑性樹脂の軟化点Ｔ１（℃）は、第２の熱可塑性樹脂の軟化点Ｔ２（℃）以下であり、Ｔ２よりも低くてもよい。酸化防止膜は、第１の熱可塑性樹脂の軟化点Ｔ１で軟化を開始するとみなすことができる。同様に、仮止め膜は、第２の熱可塑性樹脂の軟化点Ｔ２で軟化を開始するとみなすことができる。そのため、以下では、軟化点Ｔ１および軟化点Ｔ２を、酸化防止膜および仮止め膜の軟化温度として説明する場合がある。なお、この明細書において、ロジン類の軟化点は、ＪＩＳ　Ｋ　５９０２に記載の方法によって測定された値を意味する。なお、軟化点が異なる様々なロジン類が市販されているため、それらを用いることによって、軟化点Ｔ１および軟化点Ｔ２を容易に調整できる。
　第１の熱可塑性樹脂は、通常、酸化防止膜の主成分である。第２の熱可塑性樹脂は、通常、仮止め膜の主成分である。ここで、主成分とは、液体成分（溶媒または分散媒）を除いた成分のうち含有率が最も高い成分を意味する。主成分は、通常、液体成分を除いた成分の５０質量％以上を占める。なお、第１および第２の熱可塑性樹脂はそれぞれ、複数の熱可塑性樹脂で構成されてもよい。それらが複数の樹脂で構成される場合、すべての樹脂の軟化点が、軟化点Ｔ１≦軟化点Ｔ２を満たす。ただし、酸化防止膜および仮止め膜は、微量成分（例えば膜中の含有率が５質量％以下）として、第１および第２の熱可塑性樹脂以外の熱可塑性樹脂を含んでもよい。
　第１の熱可塑性樹脂の軟化点Ｔ１は５０～２２０℃の範囲（例えば７０～１８０℃の範囲）であってもよい。第２の熱可塑性樹脂の軟化点Ｔ２は、５０～２２０℃の範囲（例えば７０～１８０℃の範囲）であってもよい。軟化点Ｔ１と軟化点Ｔ２とは、０≦（Ｔ２－Ｔ１）≦６５を満たしてもよい。（Ｔ２－Ｔ１）の値は、０～１１０（℃）の範囲にあってもよい。これらの範囲において、（Ｔ２－Ｔ１）は０より大きくてもよい。なお、当然のことながら、仮止め膜の軟化点Ｔ２は、半田プリコートの融点よりも低い。
　仮止め膜が液体成分を含む場合、第１の熱可塑性樹脂と第２の熱可塑性樹脂とは、ともに仮止め膜の液体成分に溶解することが好ましい。この構成によれば、酸化防止膜および仮止め膜の両方が軟化したときに、両方の膜が相溶する。例えば、第１および第２の熱可塑性樹脂にロジン類を用い、仮止め膜の液体成分にそれらが溶解する液体成分（ヘキシルジグリコールなど）を用いることが好ましい。
　（工程（ii））
　工程（ii）は、酸化防止膜および仮止め膜を介して複数の電子部品を複数の半田プリコート上に配置する工程である。電子部品を配置する方法に特に限定はなく、公知の方法および公知の装置を用いてもよい。複数の電子部品は、ＪＩＳ規格の０４０２サイズ以下のサイズの電子部品を含んでもよい。そのような微小なサイズの電子部品を実装する場合に、本発明は特に有効である。電子部品は仮止め膜によって固定されるため、工程（iii）が行われるまで、基板に安定に固定される。
　（工程（iii））
　工程（iii）は、複数の半田プリコートを溶融させることによって複数の電子部品を複数のランドに半田付けする工程である。工程（iii）は、一般的にリフロー工程と呼ばれる工程によって実施できる。リフロー工程では、半田プリコートが溶融するまで基板等（電子部品が配置された基板）を加熱した後、基板等を冷却することによって溶融した半田を固化させる。工程（iii）によって、電子部品が実装された基板が得られる。必要に応じて、工程（iii）の後に、半田付けの検査などを行ってもよい。
　工程（iii）において、電子部品が配置された基板を加熱したときに、まず、酸化防止膜が軟化し、その後、仮止め膜が軟化する。この構成によれば、加熱時に、電子部品が移動して本来半田付けされるべきランド以外のランドと接続されるなどの不良が発生することを抑制できる。この構成による不良の抑制の効果は、隣接する電子部品が配置されるランド間の距離が短いほど高くなる。
　工程（iii）は、複数の電子部品を基板に半田付けすることができる限り特に限定されず、公知のリフロー工程を用いてもよい。例えば、基板等の昇温工程は、予熱工程を含んでもよい。あるいは、基板等の昇温工程は、予熱工程を含まなくてもよい。その場合、基板の上面の温度が５０℃から半田プリコートの融点まで昇温する間の当該上面の昇温速度が２℃／秒よりも高くなるように基板等を加熱してもよい。すなわち、この場合、基板の上面の温度が５０℃から半田プリコートの融点まで昇温する間の当該上面の昇温速度は、２℃／秒以下となることはない。当該昇温速度は、３℃／秒以上としてもよいし、４℃／秒以上としてもよい。当該昇温速度は、１０℃／秒以下（例えば８℃／秒以下）であってもよい。昇温速度を１０℃／秒以下とすることによって、配線やランドが基板部から剥離することを抑制できる。なお、基板の上面とは、電子部品が配置されるランドが形成されている表面である。予熱工程を省略し、高い昇温速度（例えば４℃／秒以上）を採用することによって、工程（iii）に要する時間を大幅に低減できる。
　半田プリコートが高温に長時間曝されると、その表面が酸化されて半田不良が生じやすくなる。上記昇温速度を４℃／秒以上とすることによって、半田プリコートの表面の酸化を抑制でき、半田不良を低減することができる。この効果は、複数の電子部品が微小な電子部品を含む場合に特に大きくなる。ここで、微小な電子部品とは、例えば、平面形状の１辺が０．４ｍｍ以下の電子部品である。当該電子部品には、ＪＩＳ規格の０４０２サイズの電子部品と同じサイズ以下のサイズの電子部品が含まれる。なお、この明細書において、「平面形状」とは、電子部品が基板に実装された状態で、基板の上方から電子部品を見たときの形状である。
　工程（iii）は、公知のリフロー装置と同じまたは類似の構成を有するリフロー装置を用いて行うことができる。半田プリコートの表面の酸化を抑制するために、リフロー装置内を窒素ガス雰囲気にして工程（iii）を行ってもよい。ただし、上記昇温速度を４℃／秒以上とする場合、リフロー装置内を空気雰囲気の状態で工程（iii）を行っても、半田プリコートの表面の酸化を抑制できる。そのため、上記昇温速度を４℃／秒以上とする場合、空気雰囲気において工程（iii）を行ってもよい。
　半田プリコートの融点は、用いる半田によって異なる。一般的に用いられている鉛フリー半田（鉛を含まない半田）の場合、融点は、例えば２００℃以上である。そのため、鉛フリー半田を用いる場合は、工程（iii）において、基板の上面の温度を２００℃以上（例えば２２０℃以上や２３０℃以上）に昇温させる。基板の上面の温度の上限は、電子部品への影響を考慮して、２５０℃以下（例えば２４０℃以下や２３０℃以下）としてもよい。
　複数の電子部品のうちの任意の電子部品が配置される第１のランドと、当該任意の電子部品に隣接する電子部品が配置される第２のランドとの最短距離Ｌは、０．４ｍｍ以下であってもよい。最短距離Ｌが短い場合に、製造方法（Ｍ）は特に効果的である。最短距離Ｌは、例えば０．０３ｍｍ以上、０．０５ｍｍ以上、０．１ｍｍ以上、または０．２ｍｍ以上であってもよい。最短距離Ｌは、０．４ｍｍ以下、０．３ｍｍ以下、または０．２ｍｍ以下であってもよい。ただし、最短距離Ｌは０．４ｍｍより大きくてもよい。最短距離Ｌは、０．０３～０．４ｍｍの範囲、０．０５～０．４ｍｍの範囲、０．１～０．４ｍｍの範囲、０．２～０．４ｍｍの範囲にあってもよい。これらの範囲において、下限が上限以上とならない限り、上限を０．２ｍｍまたは０．３ｍｍとしてもよい。
　１つの電子部品実装基板において、第１のランドと第２のランドとの間の距離は様々な値を取り得るが、その中の最も短い距離が、最短距離Ｌである。ある電子部品が配置される第１のランドとそれに隣接する電子部品が配置される第２のランドとの間の距離が０．４ｍｍ以下である部分と、別の電子部品が配置される第１のランドとそれに隣接する電子部品が配置される第２のランドとの距離が０．４ｍｍより大きい部分とを有する基板を仮定する。この基板の場合、最短距離Ｌは０．４ｍｍ以下となる。
　製造方法（Ｍ）は、工程（ｉ）の前に、複数のランド上に複数の半田プリコートおよび酸化防止膜を形成する工程（ｘ）を含んでもよい。複数の半田プリコートを形成する方法に限定はなく、公知の方法を用いてもよい。
　製造方法（Ｍ）は、工程（ｘ）の後であって工程（ｉ）の前に、複数の半田プリコートおよび酸化防止膜を基板の上方から押圧することによって、酸化防止膜に亀裂を入れるとともに複数の半田プリコートの上面を平坦化する工程（ｙ）をさらに含んでもよい。
　製造方法（Ｍ）は、工程（ｉ）において、少なくとも１つの半田プリコートが、隣接する２つのランドを短絡させるように不適切に形成された場合に、工程（ｘ）の後であって工程（ｉ）の前に、不適切に形成された半田プリコートのうち２つのランド間の上方に存在する部分に切り欠き部を形成する工程（ｚ）をさらに含んでもよい。
　製造方法（Ｍ）は、工程（ｙ）および工程（ｚ）のいずれか一方のみを含んでもよいし、両方を含んでもよい。両方を含む場合、工程（ｚ）は、工程（ｙ）の前に行ってもよいし、工程（ｙ）の後に行ってもよい。
　以下では、本発明に係る実施形態の例について、図面を参照して具体的に説明する。以下で説明する実施形態は、上述した記載に基づいて変更できる。また、以下で説明する事項を、上記の実施形態に適用してもよい。また、本発明に係る実施形態に必須ではない事項は省略することが可能である。なお、理解を容易にするために、以下の図は、部材の縮尺を変更して示す場合がある。また、以下の図では、一部の部材のハッチングを省略する場合がある。なお、以下の図では、基板上に実装される電子部品として１つの電子部品のみを示すが、実際には複数の電子部品が基板に実装される。
　（実施形態１）
　実施形態１では、製造方法（Ｍ）の一例について説明する。実施形態１の製造方法における工程を、図１Ａおよび図１Ｂの断面図で模式的に示す。
　まず、図１Ａに示すように、複数の半田プリコート１１および酸化防止膜１２のそれぞれを覆うように仮止め膜１３を形成する（工程（ｉ））。半田プリコート１１は、プリント基板（基板）１０のランド１０ｂの上に形成されている。プリント基板１０は、板状の基板部１０ａと、基板部１０ａの表面に形成されたランド１０ｂとを含む。
　次に、図１Ｂに示すように、酸化防止膜１２および仮止め膜１３を介して複数の電子部品３０を複数の半田プリコート１１上に配置する（工程（ii））。これによって、複数の電子部品３０が配置された基板１０Ｘが得られる。図示する一例の電子部品３０は、２つの端子部３０ａと、それらの間に配置された素子部３０ｂとを含む。
　次に、基板１０Ｘをリフロー装置内に導入して、基板１０Ｘの加熱を開始する。酸化防止膜１２は、仮止め膜１３よりも先に軟化する。酸化防止膜１２が軟化し、仮止め膜１３が軟化していない状態を、図１Ｃに示す。このとき、酸化防止膜１２が軟化して広がる。しかし、仮止め膜１３は軟化しておらず、半田プリコート１１の形状に対応した形状を保つ。そのため、酸化防止膜１２が軟化しても、プリント基板１０の表面と平行な方向に電子部品３０が移動することが抑制される。その結果、半田不良が低減される。
　基板１０Ｘをさらに昇温させたときの状態を、図１Ｄに示す。図１Ｄでは、仮止め膜１３も軟化して、仮止め剤が電子部品３０の表面に沿って広がる。その結果、電子部品３０の端子部３０ａの表面の酸化膜が除去される。その結果、半田の不良が抑制される。
　基板１０Ｘをさらに昇温させたときの状態を、図１Ｅに示す。図１Ｅでは、半田プリコート１１の一部が溶融して、ランド１０ｂ上に溶融核１１ｂが形成される。また、酸化防止膜１２と仮止め膜１３とが相溶し、混合物１３ａとなる。
　基板１０Ｘをさらに昇温させると、図１Ｆに示すように、半田プリコート１１のすべてが、溶融した半田１１ｃとなる。その後、基板１０Ｘを冷却することによって、図１Ｇに示すように、溶融した半田が固化して半田１１ｄとなる。半田１１ｄによって、電子部品３０がランド１０ｂに半田付けされる。仮止め膜１３は、残渣１３ｇとなる。このようにして、電子部品３０が実装された基板１０Ｙが得られる。基板１０Ｙは、電子部品実装基板である。
　上述したように、プリント基板１０の上面１０ｓａの温度がプリント基板１０の下面１０ｓｂの温度よりも低くなるように、基板１０Ｘを加熱してもよい。また、上述したように、基板１０Ｘを加熱する際に、予熱工程を設けてもよいし、予熱工程を設けなくてもよい。予熱工程を設けない場合に関して、工程（ii）におけるプリント基板１０の上面１０ｓａおよび下面１０ｓｂの温度プロファイルの一例を、図２に示す。
　図２には、室温（２５℃）から最高温度まで、一定の昇温速度で基板表面の温度を昇温させる一例を示す。図２の一例では、上面１０ｓａの表面温度の昇温速度は４℃／秒以上である。下面１０ｓｂの表面温度の昇温速度は、上面１０ｓａの表面温度の昇温速度よりも低い。酸化防止膜１２中の第２の熱可塑性樹脂の軟化点Ｔ１（℃）は、仮止め膜１３中の第２の熱可塑性樹脂の軟化点Ｔ２（℃）以下である。すなわち、仮止め膜１３の軟化温度は、酸化防止膜１２の軟化温度以下である。図２に示す一例では、加熱ゾーンにおけるリフロー工程が終了すると、冷却ゾーンにおける冷却工程が実施される。
　本発明の製造方法（Ｍ）は、複数のランド１０ｂ上に複数の半田プリコート１１および酸化防止膜１２を形成する工程（ｘ）を含んでもよい。そのような工程（ｘ）の一例を、図３Ａ～図３Ｅに模式的に示す。まず、図３Ａに示すプリント基板（基板）１０を準備する。プリント基板１０は、板状の基板部１０ａと基板部１０ａの表面に形成されたランド１０ｂとを含む。ランド１０ｂは、必要に応じて、基板部１０ａ上の配線（図示せず）に接続されている。
　次に、図３Ｂに示すように、プリント基板（基板）１０の上にマスク２０を配置する。マスク２０は、半田ペーストを塗布するランド１０ｂに対応する位置に開口２０ｈを有する。次に、図３Ｃに示すように、半田ペースト１１ｐを塗布することによって、ランド１０ｂ上に半田ペースト１１ｐを配置する。半田ペースト１１ｐは、半田粒子１１ａとフラックス１１ｆとを含む。
　次に、図３Ｄに示すように、プリント基板１０上からマスク２０を移動させる。次に、半田ペースト１１ｐが配置されたプリント基板１０を加熱して半田粒子１１ａを溶融させた後にプリント基板１０を冷却する。これによって、図３Ｅに示すように、ランド１０ｂ上に半田プリコート１１が形成される。このとき、フラックス１１ｆの残渣が、酸化防止膜１２となる。フラックス１１ｆに含まれる熱可塑性樹脂が、酸化防止膜１２中の第１の熱可塑性樹脂となる。
　従来から、フラックス１１ｆの残渣を残すと、リフロー工程で半田不良を起こす原因となると考えられてきた。そのため、従来から、残留したフラックス残渣を洗浄によって除去することが行われてきた。しかし、この実施形態では、フラックス残渣を半田プリコート１１の酸化防止膜１２として用いる。酸化防止膜１２は、リフロー工程で半田が溶融する直前まで残存するため、半田プリコート１１の表面の酸化を抑制できる。さらに、フラックス残渣を酸化防止膜１２として用いることによって、フラックス残渣の除去工程を省略できる。
　製造方法（Ｍ）は、工程（ｘ）の後であって工程（ｉ）の前に、上述した工程（ｙ）および／または工程（ｚ）を含んでもよい。工程（ｘ）の後に、工程（ｙ）および工程（ｚ）を行う場合の一例を示す工程断面図を、図４Ａおよび図４Ｂに示す。
　工程（ｚ）は、図４Ａに示すように、少なくとも１つの半田プリコート１１が隣接する２つのランド１０ｂを短絡させるように不適切に形成された場合に行われる。なお、工程（ｚ）を行う場合、工程（ｘ）の後であって工程（ｚ）の前に、半田プリコート１１が適切に形成されているかどうかを検査する検査工程が行われる。検査工程は、公知の方法で行うことができる。例えば、半田プリコート１１が形成されたプリント基板１０をカメラで撮影し、得られた画像を画像処理することによって、半田プリコート１１の不良を検出できる。
　工程（ｙ）では、図４Ｂに示すように、押圧面が平坦なフラットニングツール５１を用いて、複数の半田プリコート１１および酸化防止膜１２をプリント基板１０の上方から押圧する（フラットニング工程）。これによって、酸化防止膜１２に亀裂（図示せず）を入れるとともに、半田プリコートの上面１１ｔを平坦化し、且つ、半田プリコート１１の厚さを減少させる。電子部品３０のサイズが小さくなると、半田プリコート１１のサイズも小さくなる。半田プリコート１１のサイズが小さくなると、表面張力の影響によって半田プリコート１１の上面１１ｔが半球状になり、電子部品３０を安定に配置しにくくなることがある。工程（ｙ）で半田プリコート１１の上面を平坦化することによって、電子部品３０を安定に配置できる。また、酸化防止膜１２に亀裂を入れることによって、仮止め膜１３に含まれる溶剤と酸化防止膜１２に含まれる溶剤とが相溶しやすくなる。また、酸化防止膜１２が剥がれて半田金属の新生面が現れるため、電子部品の電極と半田プリコートの半田とが接続されやすくなる。フラットニング工程の直後に酸化防止膜１２を供給するため、半田金属の新生面が酸化されることはほとんどない。
　次に、工程（ｚ）を行う。まず、図４Ｃに示すように、不適切に形成された半田プリコート１１のうち２つのランド１０ｂ間の上方に存在する部分に切り欠き部１１ｋを形成する。切り欠き部１１ｋは、例えば、図４Ｃに示すようなノミ状のツール５２で半田プリコート１１の上記部分を突くことによって形成できる。
　その後は、図１Ａ～図１Ｇと同様の方法で電子部品３０を実装する。具体的には、まず、図４Ｄに示すように、半田プリコート１１および酸化防止膜１２を覆うように仮止め膜１３を形成する（工程（ｉ））。
　次に、図４Ｅに示すように、酸化防止膜１２および仮止め膜１３を介して複数の電子部品３０を複数の半田プリコート１１上に配置する（工程（ii））。これによって、複数の電子部品３０が配置された基板１０Ｘが得られる。
　次に、基板１０Ｘを加熱して半田プリコート１１を溶融させた後に固化させ、電子部品３０をプリント基板１０に実装する（工程（iii））。このときの工程を、図４Ｆ～図４Ｈの断面図に模式的に示す。図４Ｆでは、酸化防止膜１２が軟化して広がっている。図４Ｇでは、仮止め膜１３が軟化して酸化防止膜１２と相溶し、混合物１３ａとなっている。また、半田プリコート１１の一部が溶融して溶融核１１ｂが形成されている。図４Ｈでは、溶融した半田が固化して半田１１ｄとなる。また、混合物１３ａは、残渣１３ｇとなる。このようにして、電子部品３０が実装された基板１０Ｙが得られる。半田プリコート１１が溶融する際に、溶融していない半田プリコート１１は、先に溶融した溶融核１１ｂに引き寄せられながら溶融する。そのため、図４Ｈに示すように、最終的には短絡が解消される。切り欠き部１１ｋを形成することによって、２つのランド１０ｂの間に存在する半田プリコート１１が溶融核１１ｂに引き寄せられやすくなる。そのため、２つのランド間の短絡を解消しやすくなる。
　本発明について、実施例によってより詳細に説明する。この実施例では、酸化防止膜の成分および仮止め膜の成分を変えて電子部品を実装した。
　（実験例１）
　実験例１では、半田ペーストを用いて、プリント基板のランド上に半田プリコートを形成した。そして、半田プリコートの表面に形成されたフラックス残渣の膜を、酸化防止膜として用いた。半田ペーストには、半田粒子（９０質量％）、重合ロジン（４．５質量％、軟化点１４０℃）、アビエチン酸（０．５質量％）、カスターワックス（０．５質量％）、およびヘキシルジグリコール（４．５質量％）の混合物を用いた。ヘキシルジグリコールは液体成分（溶剤）であり、アビエチン酸は活性剤であり、カスターワックスはチキソ剤である（以下の例においても同様である）。半田粒子には、ＳｎＡｇＣｕ合金からなる半田の粒子を用いた。この半田ペーストを用いて形成された酸化防止膜（フラックス残渣の膜）の主成分は重合ロジンであり、酸化防止膜は１４０℃で軟化し始めるとみなすことができる。
　次に、半田プリコートおよび酸化防止膜を覆うように仮止め膜を形成した。仮止め膜の材料には、水素添加ロジン（４５質量％、軟化点７５℃）、アビエチン酸（５質量％）、カスターワックス（５質量％）、およびヘキシルジグリコール（４５質量％）の混合物を用いた。仮止め膜の主成分は水素添加ロジンであり、仮止め膜は７５℃で軟化し始めるとみなすことができる。
　得られた基板の半田プリコート上に、酸化防止膜および仮止め膜を介して２０個の電子部品を配置した。電子部品には、ＪＩＳ規格の０２０１サイズの電子部品（平面形状のサイズが０．２５ｍｍ×０．１２５ｍｍ）を用いた。プリント基板上のランドおよび電子部品の配置を示す上面図を図５に模式的に示す。図５では、ランドの部分にハッチングを付し、電子部品が配置される位置を点線で示している。図５には、それぞれのサイズ（単位：ｍｍ）も示す。図５に示すように、隣接するランド間の最短距離Ｌは０．０５ｍｍとした。
　次に、リフロー装置内で半田プリコートを溶融させて電子部品をプリント基板に実装した。このようにして、実験例１の電子部品実装基板を作製した。
　（実験例２～５）
　半田ペースト中の重合ロジン、および／または、仮止め膜中の水素添加ロジンを、他のロジンに変更することを除いて、実験例１と同様の配合比で、半田ペーストと仮止め膜の材料とを準備した。そして、それらを用いて実験例１と同様の方法で、実験例２～５の電子部品実装基板を作製した。
　上記の実験例１～５の電子部品実装基板について、２０個の電子部品が適切にランドに半田付けされているかどうかを検査した。具体的には、電子部品が本来半田付けされるべきランドではなく隣接するランドに接触している不良（ブリッジ）の有無を検査した。実験例１～５で用いたロジンおよびその軟化点と、検査結果とを、表１に示す。表１の不良率は、２０個の電子部品のうち、ブリッジを生じさせた電子部品の割合を示す。
Figure JPOXMLDOC01-appb-T000001
  
　表１に示すように、軟化点Ｔ１が軟化点Ｔ２以下である実験例３～５では、ブリッジが発生しなかった。一方、軟化点Ｔ１が軟化点Ｔ２よりも高い実験例１および２では、ブリッジが発生した。
　本発明は、電子部品実装基板の製造方法に利用できる。
　本発明を現時点での好ましい実施態様に関して説明したが、そのような開示を限定的に解釈してはならない。種々の変形および改変は、上記開示を読むことによって本発明に属する技術分野における当業者には間違いなく明らかになるであろう。したがって、添付の請求の範囲は、本発明の真の精神および範囲から逸脱することなく、すべての変形および改変を包含する、と解釈されるべきものである。
１０　　　：プリント基板（基板）
１０Ｘ、１０Ｙ：基板
１０ｂ　　：ランド
１０ｓａ　：上面
１０ｓｂ　：下面
１１　　　：半田プリコート
１１ａ　　：半田粒子
１１ｃ、１１ｄ　　：半田
１１ｆ　　：フラックス
１１ｋ　　：切り欠き部
１１ｐ　　：半田ペースト
１１ｔ　　：上面
１２　　　：酸化防止膜
１３　　　：仮止め膜
３０　　　：電子部品

Claims (5)

  1. 　電子部品実装基板の製造方法であって、
    　基板の複数のランド上に形成された複数の半田プリコートと前記複数の半田プリコートのそれぞれを覆うように形成された酸化防止膜とを覆うように仮止め膜を形成する工程（ｉ）と、
    　前記酸化防止膜および前記仮止め膜を介して複数の電子部品を前記複数の半田プリコート上に配置する工程（ii）と、
    　前記複数の半田プリコートを溶融させることによって前記複数の電子部品を前記複数のランドに半田付けする工程（iii）とを含み、
    　前記酸化防止膜は第１の熱可塑性樹脂を含み、
    　前記仮止め膜は活性剤と第２の熱可塑性樹脂とを含み、
    　前記第１の熱可塑性樹脂の軟化点は、前記第２の熱可塑性樹脂の軟化点以下である、電子部品実装基板の製造方法。
  2. 　前記複数の電子部品のうちの任意の電子部品が配置される第１のランドと、前記任意の電子部品に隣接する電子部品が配置される第２のランドとの最短距離が、０．４ｍｍ以下である、請求項１に記載の製造方法。
  3. 　前記工程（ｉ）の前に、前記複数のランド上に前記複数の半田プリコートおよび前記酸化防止膜を形成する工程（ｘ）を含む、請求項１または２に記載の製造方法。
  4. 　前記工程（ｘ）の後であって前記工程（ｉ）の前に、前記複数の半田プリコートおよび前記酸化防止膜を前記基板の上方から押圧することによって、前記酸化防止膜に亀裂を入れるとともに前記複数の半田プリコートの上面を平坦化する工程（ｙ）をさらに含む、請求項３に記載の製造方法。
  5. 　前記工程（ｉ）において、少なくとも１つの前記半田プリコートが、隣接する２つの前記ランドを短絡させるように不適切に形成された場合に、
    　前記工程（ｘ）の後であって前記工程（ｉ）の前に、不適切に形成された前記半田プリコートのうち２つの前記ランド間の上方に存在する部分に切り欠き部を形成する工程（ｚ）をさらに含む、請求項３または４に記載の製造方法。
     
PCT/JP2022/006966 2021-06-03 2022-02-21 電子部品実装基板の製造方法 WO2022254819A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280039292.2A CN117413624A (zh) 2021-06-03 2022-02-21 电子部件安装基板的制造方法
JP2023525392A JPWO2022254819A1 (ja) 2021-06-03 2022-02-21

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021093900 2021-06-03
JP2021-093900 2021-06-03

Publications (1)

Publication Number Publication Date
WO2022254819A1 true WO2022254819A1 (ja) 2022-12-08

Family

ID=84324199

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/006966 WO2022254819A1 (ja) 2021-06-03 2022-02-21 電子部品実装基板の製造方法

Country Status (3)

Country Link
JP (1) JPWO2022254819A1 (ja)
CN (1) CN117413624A (ja)
WO (1) WO2022254819A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01150493A (ja) * 1987-12-08 1989-06-13 Asahi Chem Res Lab Ltd はんだ付け用一時接着剤
JPH0690078A (ja) * 1992-09-07 1994-03-29 Harima Chem Inc プリコート基板の製造方法
JPH07183650A (ja) * 1993-12-22 1995-07-21 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JPH08288638A (ja) * 1995-04-11 1996-11-01 Toshiba Corp 半導体装置のはんだ付け方法
JPH11214441A (ja) * 1998-01-26 1999-08-06 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2004047772A (ja) * 2002-07-12 2004-02-12 Matsushita Electric Ind Co Ltd 電子部品の接合材料および電子部品実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01150493A (ja) * 1987-12-08 1989-06-13 Asahi Chem Res Lab Ltd はんだ付け用一時接着剤
JPH0690078A (ja) * 1992-09-07 1994-03-29 Harima Chem Inc プリコート基板の製造方法
JPH07183650A (ja) * 1993-12-22 1995-07-21 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JPH08288638A (ja) * 1995-04-11 1996-11-01 Toshiba Corp 半導体装置のはんだ付け方法
JPH11214441A (ja) * 1998-01-26 1999-08-06 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2004047772A (ja) * 2002-07-12 2004-02-12 Matsushita Electric Ind Co Ltd 電子部品の接合材料および電子部品実装方法

Also Published As

Publication number Publication date
JPWO2022254819A1 (ja) 2022-12-08
CN117413624A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
CN110961829A (zh) 助焊剂及其制备方法、锡膏及其制备方法
KR20100106473A (ko) 땜납 접합 구조 및 납땜용 플럭스
JPS63140792A (ja) ろう組成物
JPWO2005072906A1 (ja) 半田付用のフラックスおよび半田付方法
JP2014100737A (ja) レーザーはんだ付け用はんだ組成物およびそれを用いたプリント配線基板
US20150102090A1 (en) Flux, Solder Composition, and Method for Manufacturing Electronic Circuit Mounted Substrate
JP6683244B2 (ja) 接合材料及び接合体の製造方法
JPWO2018096917A1 (ja) はんだ付け方法
JP2016078095A (ja) はんだバンプの形成方法
JPH07144293A (ja) 窒素リフロー用低残渣クリームはんだ
KR101209517B1 (ko) 솔더 페이스트용 플럭스, 솔더 페이스트 및 솔더 범프, 그리고 이들의 제조 방법
WO2022254819A1 (ja) 電子部品実装基板の製造方法
JP2011147982A (ja) はんだ、電子部品、及び電子部品の製造方法
WO2022254818A1 (ja) 電子部品実装基板の製造方法
JP2013110403A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
CN109530977B (zh) 助焊剂及焊膏
KR102122166B1 (ko) 솔더 페이스트용 플럭스, 솔더 페이스트, 솔더 페이스트를 사용한 솔더 범프의 형성 방법 및 접합체의 제조 방법
JP2719832B2 (ja) はんだペースト
JP4008799B2 (ja) 無鉛はんだペースト組成物およびはんだ付け方法
JP4819624B2 (ja) はんだ付け用フラックスおよびはんだペースト組成物
TW201607992A (zh) 助焊劑組成物
JP6506046B2 (ja) はんだバンプのリフロー方法
JP5635561B2 (ja) はんだ組成物
JP2002144077A (ja) はんだ付け方法及びソルダペースト
JPH0929480A (ja) はんだペースト

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22815578

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023525392

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280039292.2

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22815578

Country of ref document: EP

Kind code of ref document: A1