KR950034727A - 전자부품, 전자부품조립체 및 전자부품유닛 - Google Patents
전자부품, 전자부품조립체 및 전자부품유닛 Download PDFInfo
- Publication number
- KR950034727A KR950034727A KR1019950011546A KR19950011546A KR950034727A KR 950034727 A KR950034727 A KR 950034727A KR 1019950011546 A KR1019950011546 A KR 1019950011546A KR 19950011546 A KR19950011546 A KR 19950011546A KR 950034727 A KR950034727 A KR 950034727A
- Authority
- KR
- South Korea
- Prior art keywords
- electronic component
- pad
- pads
- metal bonding
- area
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1705—Shape
- H01L2224/17051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
표면상에 적어도 두개의 전극패드를 갖는 전자부품, 그 전자부품과 금속납땜소자를 포함하는 조립체 및 그 전자부품과 다른 전자부품을 포함하는 전자부품유닛에 관한 조립체 및 그 전자부품과 다른 전자부품을 포함하는 전자부품유닛에 관한 것으로서, 높은 신뢰성을 갖는 범프접속구조를 제공하기 위해서, 전기회로를 갖는 제1의 전자부품, 전기회로를 갖고 제1의 전자부품과 거의 평행한 관계로 배열된 제2의 전자부품, 제2의 전자부품과 대향하는 제1의 전자부품의 표면상에 마련되고 제1의 부품의 내부 전기회로에 전기적으로 접속되며 제1의 전자부품의 중심부에 인접해서 하나가 마련되고, 제1의 전자부품의 바깥 가장자리에 인접해서 다른 하나가 마련된 적어도 2개의 전극패드, 제1의 전자부품에 대향하는 제2의 전자부품의 표면상에 마련되고, 각각 제1의 전자 부품의 패드와 거의 일치하게 배열된 적어도 2개의 전극 패드 및 제1과 제2의 전자부품 사이에 배열되고 전기적으로 기계적으로 제1의 전자부품과 제2의 전자부품의 패드를 접속하는 금속본딩소자를 마련한다.
이것에 의해, 금속본딩소자의 체적에 대한 패드의 영역의 비율이 전자부품의 중심부에서 바깥 가장자리로의 방향에서 증가하거나 감소할 수 있다는 효과가 얻어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 전자부품유닛의 부분적인 단면도.
Claims (37)
- 그 안에 내부 전기회로를 갖는 제1의 전자부품, 그 안에 내부 전기회로를 갖고, 상기 제1의 전자부품과 거의 평행한 관계로 배열된 제2의 전자부품, 상기 제2의 전자부품과 대향하는 상기 제1의 전자부품의 표면상에 마련되고, 상기 제1의 부품의 내부 전기회로에 전기적으로 접속되고, 상기 제1의 전자부품의 중심부에 인접해서 하나가 마련되고 제1의 전자부품의 바깥 가장자리에 인접해서 다른 하나가 마련된 적어도 2개의 전극패드. 상기 제1의 전자부품에 대향하는 상기 제2의 전자부품의 표면상에 마련되고, 각각 사익 제1의 전자 부품의 패드와 거의 일치하게 배열된 적어도 2개의 전극패드 및 상기 제1과 제1의 전자부품 사이에 배역되어 전기적이고 기계적으로 각각 상기 제1의 전자부품의 패드와 상기 제2의 전자부품의 패드를 함께 접속하는 금속본딩소자를 포함하고, 상기 하나의 패드에 접속된 금속본딩소자의 체적에 대한 상기 제1과 제2의 전자부품 중 적어도 하나의 패드 중 하나의 표면영역의 비율이 상기 다른 패드에 접속된 금속본딩소자의 체적에 대한 상기 하나의전자부품의 다른 하나의 패드의 표면영역이 비율과 다르고, 상기 제1과 제2의 전자부품의 각각의 패드는 패드의 거의 전체 영역에 걸쳐서 관련된 금속본딩소자에 본딩되고, 상기 제1과 제2의 전자부품 중 적어도 하나의 상기 하나의 패드에 접속된 금속본딩소자의 형태는 상기 다른 패드에 접속된 금속본딩소자의 형태와 다른 전자부품유닛.
- 제1항에 있어서, 상기 적어도 하나의 상기 전자부품 중 상기 하나의 패드의 영역은 상기 다른 하나의 패드의 영역과 다르고, 상기 적어도 하나의 전자부품의 상기 하나의 패드에 접속된 금속본딩소자의 체적은 상기 다른 패드에 접속된 금속본딩소자의 체적과 거의 동일한 전자부품유닛.
- 제2항에 있어서, 상기 하나의 패드의 영역이 상기 다른 하나의 패드의 영역보다 더 큰 전자부품유닛.
- 제2항에 있어서, 상기 하나의 패드의 영역이 상기 다른 하나의 패드의 영역보다 더 작은 전자부품유닛.
- 제5항에 있어서, 상기 적어도 하나의 상기 전자부품 중 상기 하나의 패드의 영역은 상기 다른 하나의 패드의 영역과 거의동일하고, 상기 적어도 하나의 전자부품 중 상기 하나의 패드에 접속된 금속본딩소자의 체적은 다른 하나의 패드에 접속된 금속본딩소자의 체적과 다른 하나의 패드에 접속된 금속본딩소자의 체적과 다른 전자부품유닛.
- 제1항에 있어서, 상기 제1의 전자부품은 기판과 반도체칩을 포함하는 반도체패키지이고, 상기 기판은 제1과 제2의 표면을 구비하고, 상기 적어도 2개의 패드는 상기 제1의 표면에 마련되어 있고, 상기 반도체칩은 상기 제2의 표면에 탑재되며, 상기 제2의 전자부품은 회로기판인 전자부품유닛.
- 제1항에 있어서, 상기 제1의 전자부품은 반도체칩이며, 상기 제2의 전자부품은 기판인 전자부품유닛.
- 제1항에 있어서, 상기 제1과 제2의 전자부품의 각각은 적어도 3개의 패드를 구비하고, 상기 패드의 간격이 다른 전자부품유닛.
- 제1항에 있어서, 사익 금속본딩소자의 각각이 PB, Sn, Ag, Au, In 및 Sb로 구성되는 군에서 선택된 적어도 하나의 금속을 함유하는 땜납금속을 포함하는 전자부품유닛.
- 제9항에 있어서, 상기 제1과 제2의 전자부품 중 적어도 하나의 상기 하나의 패드에 접속된 금속분딩소자가 패드에 접속된 금속본딩소자의 땜잡재와 다른 용융점을 갖는 땜납재를 포함하는 전자부품유닛.
- 제1항에 있어서, 상기 각각의 패드가 Ni층과 Au층 적어도 하나의 포함하는 전자부품유닛.
- 제1항에 있어서, 상기 제1의 전자부품은 상기 적어도 2개의 패드를 포함하는 여러개의 패드를 갖고, 상기 여러개의 패드는 각각 격자패턴을 형성하는 의사 가로선과 세로선의 교차점에 배열되며, 상기 제2의 전자부품이 각각 상기 제1의 전자부품의 패드와 거의 일치하게 배열되고, 상기 금속본딩소자의 체적에 대한 상기 패드의 영역의 비율이 상기 전자부품의 중심부에서 바깥 가장자리로의 방향에서 변하는 전자부품유닛.
- 제12항에 있어서, 사익 금속본딩소자의 체적에 대한 상기 패드의 영역의 비율이 상기 전자부품의 중심부에서 바깥 가장자리로의 방향에서 증가하는 전자부품유닛.
- 제13항에 있어서, 사익 금속본딩소자의 체적에 대한 상기 패드의 영역의 비율이 상기 전자부품의 중심부에서 바깥 가장자리로의 방향에서 감소하는 전자부품유닛.
- 제12항에 있어서, 상기 전자부품의 적어도 하나의 패드간격이 상기 전자부품의 중심부에서 바깥 가장자리로 변화하는 전자부품유닛.
- 그 안에 내부 전기회로를 갖고, 금속본딩소자를 통해 다른 전자부품에 전기적이고 기계적으로 접속되는 전자부품으로서, 상기 전자부품은 상기 다른 전자부품에 접속될 표면과 상기 표면상에 배치되고 상기 내부 전기회로에 전기적으로 접속된 적어도 2개의 전극패드를 구비하고, 상기 적어도 2개의 전극패드의 각각은 상기 금속본딩소자의 용융된 금속으로 적셔지는 특성을 갖는 표면을 구비하고, 상기 적어도 2개의 전극패트는 상기 금속본딩소자를 통해서 상기 다른 전자부품에 전기적이고 기계적으로 접속되고, 상기 적어도 2개의 패드 중 하나는 상기 표면의 중심에 인접해서 배열되고, 다른 하나의 패드는 상기 표면의 바깥 가장자리에 인접해서 배열되며, 적어도 상기 2개의 패드의 표면은 다른 영역을 갖는 전자부품.
- 제16항에 있어서, 상기 하나의 패드의 표면영역이 상기 다른 패드의 표면영역보다 더 큰 전자부품.
- 제16항에 있어서, 상기 하나의 패드의 표면영역이 상기 다른 패드의 표면영역보다 더 작은 전자부품.
- 제16항에 있어서, 상기 각각의 패드가 Ni층과 Au층 중 적어도 하나를 갖는 전자부품.
- 제16항에 있어서, 상기 표면은 적어도 2개의 패드를 갖는 여러개의 전극패드가 마련되어 있고, 상기 여러개의 패드가 각각 의사 가로선과 세로선의 교차점에 배치되어 격자패턴을 형성하고, 상기 패드의 간격이 상기 표면의 중심부에서 바깥 가장자리로 변하는 전자부품.
- 그 안에 내부전기회로를 갖는 전자부품, 상기 내부 전기회로에 전기적으로 접속되고, 다른 전자부품에 접속되도록 상기 전자부품의 표면 상에 마련되고, 상기 표면의 중심에 인접해서 하나가 마련되고 상기 기판의 바깥가장자리에 인접해서 다른 하나가 마련되는 적어도 2개의 전극 패드와 범프를 형성하도록 상기 적어도 2개의 패드 상에 각각 배치된 금속 본딩소자를 포함하고, 상기 적어도 2개의 패드는 금속본딩소자의 용융된 금속으로 적셔지는 특성을 갖는 표면을 구비하고, 상기 다른 하나의 패드에 접속되는 금속본딩소자의 체적에 대한 상기 하나의 패드의 영역의 비율은 상기 다른 하나의 패드에 접속되는 금속본딩소자의 체적에 대한 상기 하나의 패드의 영역의 비율과 다른 전자부품조립체.
- 제21항에 있어서, 상기 전자부품은 기판과 반도체칩을 포함하는 반도체패키지이고, 상기 기판은 제1과 제2의 표면을 갖고, 상기 적어도 2개의 패드는 상기 제1의 표면에 마련되어 있고, 상기 반도체칩은 상기 제2의 표면상에 마련되어 있는 전자부품조립체.
- 제21항에 있어서, 상기 전자부품은 반도체칩이고, 상기 적어도 2개의 패드가 상기 칩의 표면상에 마련되어 있는 전자부품조립체.
- 제21항에 있어서, 상기 전자부품은 기판이고, 상기 적어도 2개의 패드가 상기 기판의 표면상에 마련되어 있는 전자부품조립체.
- 제21항에 있어서, 상기 하나의 패드는 표면영역이 상기 다른 패드의 표면영역과 다른 전자부품조립체.
- 제25항에 있어서, 상기 하나의 패드에 접속된 금속본딩소자의 체적이 상기 다른 패드에 접속된 금속본딩 소자의 체적과 거의 동일한 전자부품조립체.
- 제26항에 있어서, 상기 하나의 패드의 표면영역이 상기 다른 패드의 표면영역보다 더 큰 전자부품조립체.
- 제26항에 있어서, 상기 하나의 패드의 표면영역이 상기 다른 패드의 표면영역보다 더 작은 전자부품조립체.
- 제21항에 있어서, 상기 표면에는 적어도 3개의 전극패드가 마련되어 있고, 상기 패드의 간격이 다른 전자부품조립체.
- 제21항에 있어서, 상기 각각의 금속본딩소자가 Pb, Sn, Ag, Au, In 및 Sb로 구성되는 군에서 선택된 적어도 하나의 금속을 함유하는 땜납재를 포함하는 전자부품조립체.
- 제30항에 있어서, 상기 하나의 패드에 접속된 금속본딩소자가 상기 다른 패드에 접속된 금속본딩소자의 땜납재와 다른 용융점을 갖는 땜납재를 포함하는 전자부품조립체.
- 제21항에 있어서, 상기 각각의 전극패드가 Ni층과 Au층 중 적어도 하나를 갖는 전자 부품조립체.
- 제21항에 있어서, 상기 표면에는 상기 적어도 2개의 패드를 갖는 여러개의 패드가 마련되어 있고, 상기 여러개의 패드는 각각 의사 가로선과 세로선의 교차점에 각각 배치되어 격자형상을 형성하고, 상기 금속본딩소자의 체적에 대한 상기 패드의 영역의 비율이 상기 표면의 중심부에서 바깥 가장자리로의 방향에서 변화하는 전자부품조립체.
- 제33항에 있어서, 상기 금속본딩소자의 체적에 대한 상기 패드의 영역의 비율이 상기 전자부품의 중심부에서 바깥 가장자리로의 방향에서 증가하는 전자부품조립체.
- 제33항에 있어서, 상기 금속본딩소자의 체적에 대한 상기 패드의 영역의 비율이 상기 전자부품의 중심부에서 바깥 가장자리로의 방향에서 감소하는 전자부품조립체.
- 제33항에 있어서, 상기 표면상의 패드의 간격이 상기 표면의 중심부에서 바깥 가장자리로의 방향에서 변화하는 전자부품조립체.
- 제1항에 있어서, 상기 제1의 전자부품 상의 상기 적어도 2개의 전극패드 각각의 표면영역이 상기 제1의 전자부품상의 전극패드와 거의 일치하는 상기 제2의 전자부품상에 배치된 전극패드의 표면영역과 거의 동일한 전자부품유닛.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6100443A JPH07307410A (ja) | 1994-05-16 | 1994-05-16 | 半導体装置 |
JP94-100443 | 1994-05-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950034727A true KR950034727A (ko) | 1995-12-28 |
KR100225334B1 KR100225334B1 (ko) | 1999-10-15 |
Family
ID=14274079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950011546A KR100225334B1 (ko) | 1994-05-16 | 1995-05-11 | 전자부품, 전자부품 조립체 및 전자부품유닛 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5569960A (ko) |
JP (1) | JPH07307410A (ko) |
KR (1) | KR100225334B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7415761B2 (en) | 1998-09-03 | 2008-08-26 | Ibiden Co., Ltd. | Method of manufacturing multilayered circuit board |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907187A (en) * | 1994-07-18 | 1999-05-25 | Kabushiki Kaisha Toshiba | Electronic component and electronic component connecting structure |
JPH0964244A (ja) * | 1995-08-17 | 1997-03-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
WO1997009740A1 (de) * | 1995-09-08 | 1997-03-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und vorrichtung zum testen eines chips |
US5789271A (en) * | 1996-03-18 | 1998-08-04 | Micron Technology, Inc. | Method for fabricating microbump interconnect for bare semiconductor dice |
US6100596A (en) * | 1996-03-19 | 2000-08-08 | Methode Electronics, Inc. | Connectorized substrate and method of connectorizing a substrate |
US5808360A (en) * | 1996-05-15 | 1998-09-15 | Micron Technology, Inc. | Microbump interconnect for bore semiconductor dice |
US5783866A (en) * | 1996-05-17 | 1998-07-21 | National Semiconductor Corporation | Low cost ball grid array device and method of manufacture thereof |
JPH09306954A (ja) * | 1996-05-20 | 1997-11-28 | Hitachi Ltd | 半導体装置及びその実装方法並びに実装構造体 |
JPH10209210A (ja) | 1997-01-20 | 1998-08-07 | Sharp Corp | 半導体装置及びその製造方法並びにその検査方法 |
US6097098A (en) | 1997-02-14 | 2000-08-01 | Micron Technology, Inc. | Die interconnections using intermediate connection elements secured to the die face |
US5773897A (en) * | 1997-02-21 | 1998-06-30 | Raytheon Company | Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps |
JPH11150207A (ja) * | 1997-11-17 | 1999-06-02 | Toshiba Microelectronics Corp | 半導体装置及び半導体装置の製造方法 |
JP3447062B2 (ja) * | 1998-03-12 | 2003-09-16 | 株式会社山武 | センサおよびその製造方法 |
US6242935B1 (en) | 1999-01-21 | 2001-06-05 | Micron Technology, Inc. | Interconnect for testing semiconductor components and method of fabrication |
US6274937B1 (en) * | 1999-02-01 | 2001-08-14 | Micron Technology, Inc. | Silicon multi-chip module packaging with integrated passive components and method of making |
US6376915B1 (en) * | 1999-02-26 | 2002-04-23 | Rohm Co., Ltd | Semiconductor device and semiconductor chip |
US6531664B1 (en) * | 1999-04-05 | 2003-03-11 | Delphi Technologies, Inc. | Surface mount devices with solder |
SE523164C2 (sv) * | 1999-05-17 | 2004-03-30 | Ericsson Telefon Ab L M | Monteringsarrangemang för halvledarelement med lödkulor för inriktning till mottagande yta |
JP3548082B2 (ja) * | 2000-03-30 | 2004-07-28 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
US6858941B2 (en) * | 2000-12-07 | 2005-02-22 | International Business Machines Corporation | Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array |
TW554191B (en) * | 2000-12-16 | 2003-09-21 | Au Optronics Corp | Laminating structure and its forming method |
TW498506B (en) * | 2001-04-20 | 2002-08-11 | Advanced Semiconductor Eng | Flip-chip joint structure and the processing thereof |
US6940176B2 (en) * | 2002-05-21 | 2005-09-06 | United Microelectronics Corp. | Solder pads for improving reliability of a package |
US20050082580A1 (en) * | 2002-12-13 | 2005-04-21 | Chih-Pin Hung | Structure of wafer level package with area bump |
JP4096774B2 (ja) * | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
JP4503963B2 (ja) * | 2003-09-18 | 2010-07-14 | 株式会社山武 | センサの電極取出し方法 |
US7084500B2 (en) * | 2003-10-29 | 2006-08-01 | Texas Instruments Incorporated | Semiconductor circuit with multiple contact sizes |
US6919635B2 (en) * | 2003-11-04 | 2005-07-19 | International Business Machines Corporation | High density microvia substrate with high wireability |
DE102004007060B3 (de) * | 2004-02-13 | 2005-07-07 | Thallner, Erich, Dipl.-Ing. | Vorrichtung und Verfahren zum Verbinden von Wafern |
US7042088B2 (en) * | 2004-03-10 | 2006-05-09 | Ho Tony H | Package structure with two solder arrays |
JP2006202991A (ja) * | 2005-01-20 | 2006-08-03 | Sony Corp | 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法 |
TWI333808B (en) * | 2005-05-05 | 2010-11-21 | Himax Tech Inc | A method of manufacturing a film printed circuit board |
KR100722647B1 (ko) | 2005-06-25 | 2007-05-28 | 삼성전기주식회사 | 몰딩된 전자부품 패키지를 내장한 기판의 제조방법 |
US20070023910A1 (en) * | 2005-07-29 | 2007-02-01 | Texas Instruments Incorporated | Dual BGA alloy structure for improved board-level reliability performance |
CN1942056B (zh) * | 2005-09-28 | 2010-09-29 | 奇景光电股份有限公司 | 柔性电路板的制造方法 |
TWI267971B (en) * | 2005-12-30 | 2006-12-01 | Advanced Semiconductor Eng | Packing structure and method forming the same |
JP2007251053A (ja) * | 2006-03-17 | 2007-09-27 | Fujitsu Ltd | 半導体装置の実装構造及びその実装構造の製造方法 |
US20080048321A1 (en) * | 2006-08-24 | 2008-02-28 | Ati Technologies Inc. | Flip chip semiconductor assembly with variable volume solder bumps |
US20080061433A1 (en) * | 2006-09-11 | 2008-03-13 | Arquisal Rodel B | Methods and substrates to connect an electrical member to a substrate to form a bonded structure |
US7841510B2 (en) * | 2007-01-19 | 2010-11-30 | International Business Machines Corporation | Method and apparatus providing fine alignment of a structure relative to a support |
JP2009049499A (ja) * | 2007-08-14 | 2009-03-05 | Fujifilm Corp | 半導体チップの実装方法及び半導体装置 |
US8344505B2 (en) * | 2007-08-29 | 2013-01-01 | Ati Technologies Ulc | Wafer level packaging of semiconductor chips |
US20090078745A1 (en) * | 2007-09-26 | 2009-03-26 | Ee Hua Wong | Method for forming interconnects |
JP5123633B2 (ja) * | 2007-10-10 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 半導体装置および接続材料 |
US7646105B2 (en) * | 2007-11-16 | 2010-01-12 | Stats Chippac Ltd. | Integrated circuit package system with package substrate having corner contacts |
KR100959859B1 (ko) | 2008-06-20 | 2010-05-27 | 삼성전기주식회사 | 전자부품 내장 기판 형성방법 |
US20110186899A1 (en) * | 2010-02-03 | 2011-08-04 | Polymer Vision Limited | Semiconductor device with a variable integrated circuit chip bump pitch |
US20120267779A1 (en) * | 2011-04-25 | 2012-10-25 | Mediatek Inc. | Semiconductor package |
JP2013004737A (ja) * | 2011-06-16 | 2013-01-07 | Shinko Electric Ind Co Ltd | 半導体パッケージ |
US20130119532A1 (en) * | 2011-11-11 | 2013-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bumps for Chip Scale Packaging |
US8791579B2 (en) * | 2011-11-17 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adjusting sizes of connectors of package components |
US9768137B2 (en) | 2012-04-30 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stud bump structure for semiconductor package assemblies |
US9237659B2 (en) * | 2012-09-28 | 2016-01-12 | Intel Corporation | BGA structure using CTF balls in high stress regions |
JP6143104B2 (ja) * | 2012-12-05 | 2017-06-07 | 株式会社村田製作所 | バンプ付き電子部品及びバンプ付き電子部品の製造方法 |
US20150097286A1 (en) * | 2013-04-12 | 2015-04-09 | Xintec Inc. | Chip package and method for fabricating the same |
TWI591783B (zh) * | 2013-04-12 | 2017-07-11 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
FR3041625B1 (fr) * | 2015-09-29 | 2021-07-30 | Tronics Microsystems | Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support |
US9972590B2 (en) * | 2016-07-05 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor package having a solder-on-pad structure |
JP7078821B2 (ja) * | 2017-04-28 | 2022-06-01 | 東北マイクロテック株式会社 | 固体撮像装置 |
CN113707634A (zh) * | 2021-07-19 | 2021-11-26 | 中国电子科技集团公司第十三研究所 | 片式封装外壳 |
US12021048B2 (en) * | 2021-08-30 | 2024-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device |
CN116779584B (zh) * | 2023-08-21 | 2023-11-03 | 湖南大学 | 一种低芯片温度梯度的功率半导体模块封装结构及方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3871015A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
-
1994
- 1994-05-16 JP JP6100443A patent/JPH07307410A/ja active Pending
-
1995
- 1995-05-10 US US08/438,466 patent/US5569960A/en not_active Expired - Lifetime
- 1995-05-11 KR KR1019950011546A patent/KR100225334B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7415761B2 (en) | 1998-09-03 | 2008-08-26 | Ibiden Co., Ltd. | Method of manufacturing multilayered circuit board |
KR100855530B1 (ko) * | 1998-09-03 | 2008-09-01 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 그 제조방법 |
US7832098B2 (en) | 1998-09-03 | 2010-11-16 | Ibiden Co., Ltd. | Method of manufacturing a multilayered printed circuit board |
US8148643B2 (en) | 1998-09-03 | 2012-04-03 | Ibiden Co., Ltd. | Multilayered printed circuit board and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR100225334B1 (ko) | 1999-10-15 |
JPH07307410A (ja) | 1995-11-21 |
US5569960A (en) | 1996-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950034727A (ko) | 전자부품, 전자부품조립체 및 전자부품유닛 | |
US6303992B1 (en) | Interposer for mounting semiconductor dice on substrates | |
US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
US5367435A (en) | Electronic package structure and method of making same | |
US4710798A (en) | Integrated circuit chip package | |
JP2570498B2 (ja) | 集積回路チップ・キャリア | |
KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
KR940022755A (ko) | 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame) | |
KR970067790A (ko) | 반도체 패키지 | |
JP2003309223A5 (ko) | ||
JPH0445981B2 (ko) | ||
US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
JP2001185640A (ja) | 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 | |
HK1019281A1 (en) | Printed circuit boards for mounting a semiconductor interated circuit die. | |
JP3413147B2 (ja) | 多重回線グリッド・アレイ・パッケージ | |
US4538143A (en) | Light-emitting diode displayer | |
US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
JP2841825B2 (ja) | 混成集積回路 | |
KR960019683A (ko) | 반도체 장치 | |
JP3825196B2 (ja) | 電子回路装置 | |
JP3398276B2 (ja) | ランドグリッドアレイ型パッケージの実装構造 | |
JPH10256695A (ja) | 電気部品接続構造及びランドパターン構造 | |
US20030057569A1 (en) | Semiconductor device | |
JPH11204565A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19981028 Effective date: 19990531 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040517 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |