KR970067790A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR970067790A
KR970067790A KR1019960005798A KR19960005798A KR970067790A KR 970067790 A KR970067790 A KR 970067790A KR 1019960005798 A KR1019960005798 A KR 1019960005798A KR 19960005798 A KR19960005798 A KR 19960005798A KR 970067790 A KR970067790 A KR 970067790A
Authority
KR
South Korea
Prior art keywords
insulating circuit
circuit film
semiconductor package
metal
semiconductor
Prior art date
Application number
KR1019960005798A
Other languages
English (en)
Other versions
KR100192179B1 (ko
Inventor
박계찬
노길섭
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960005798A priority Critical patent/KR100192179B1/ko
Priority to GB9704629A priority patent/GB2310953B/en
Priority to DE1997109295 priority patent/DE19709295B4/de
Priority to JP6910497A priority patent/JP2858246B2/ja
Priority to CN97109574A priority patent/CN1071491C/zh
Priority to US08/812,655 priority patent/US6080931A/en
Priority to TW086103404A priority patent/TW358230B/zh
Publication of KR970067790A publication Critical patent/KR970067790A/ko
Application granted granted Critical
Publication of KR100192179B1 publication Critical patent/KR100192179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 적어도 두 개 이상의 반도체 칩을 하나의 몸체로 패키지화하여 구성하는 멀티-칩 패키지에 관한 것으로, 상기 반도체 칩은 전기적 도통을 위한 메탈 패턴이 형성된 절연회로필름을 사이에 두고 칩의 상면이 마주하도록 부착되어 구성되고, 상기 절연회로필름의 양측에는 리드 프레임의 인너 리드가 접속되어 칩의 외부로의 전기적인 접속 경로를 이루도록 구성한 것이다. 상기 절연회로필름은 절연성의 베이스 필름과, 상기 베이스 필름의 항, 하면에 형성된 전기적 도통을 위한 메탈 라인으로 이루어지고, 상기 메탈 라인상에는 반도체 칩의 본딩 패드와 접속되는 다수개의 인너 패드 및 리드 프레임의 인너 리드와 접속되는 다수개의 아웃 패드가 형성되며, 베이스 필름 상하의 특정 메탈 라인을 서로 연결시키기 위한 다수의 비아들이 형성되어 상하 칩의 동일 단자기리 연결되도록 구성된다. 이러한 본 발명에 의한 반도체 패키지는 상, 하 칩의 전기적인 도통을 위한 메탈 패턴 및 동일 단자끼리의 접속을 위한 비아가 형성된 절연회로필름을 이용하여 두 개의 칩을 페이스-다운 방식으로 부착하여 구성함로 대용량이면서도 경박단소한 패키지를 구성할 수 있다.

Description

반도체 페키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 내지 제4도는 본 발명의 일 예를 설명하기 위한 도면으로써, 제2도는 본 발명의 일 실시예에 의한 반도체 패키지의 전체 구조를 보인 단면도이고, 제3도는 제2도에 도시한 반도체 패키지에서 칩과 절연회로필름과 리드 프레임과의 접속 관계를 보인 상세도이며, 제4도의 (가)(나)(다)는 제3도에 도시한 반도체 패키지에 사용되는 절연회로 필름의 구조를 보인 부분 단면도, 부분 평면도 및 비아 홀를 나타낸 확대 단면도이다.

Claims (23)

  1. 적어도 두 개 이상의 반도체 칩을 하나의 몸체로 패키지화하여 구성하는 멀티-칩 패키지로서, 상기 반도체 칩은 전기적 도통을 위한 메탈 패턴이 형성된 절연회로 필름을 사이에 두고 칩의 상면(전극이 배열되어 있는 면)이 마주하도록 부착되어 구성되고, 상기 절연회로 필름의 양측에는 리드 프레임의 인너 리드가 접속되어 칩이 외부로의 전기적인 접속 경로를 이루는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 반도체 칩, 절연회로필름 및 리드 프레임의 인너 리드를 포함하는 일정면적을 에워싸도록 형성되는 패키지 몸체를 갖춘 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서, 상기 패키지 몸체의 양외측으로 기판에 접속하기 위한 리드 프레임의 아웃 리드를 돌츨시켜 구성한 것을 특징으로 하는 반도체 패키지.
  4. 제2항에 있어서, 상기 패키지 몸체의 하면으로 기판에 접속하기 위한 리드프레임의 아웃 리드를 노출시켜 구성한 것을 특징으로 하는 반도체 패키지.
  5. 제1항 내지 제4항중 어느 항 항에 있어서, 상기 절연회로필름은 절연성의 베이스 필름과, 상기 베이스 필름의 상, 하면에 형성된 전기적 도통을 위한 메탈 라인으로 이루어지고, 상기 메탈 라인상에는 반도체 칩의 본딩 패드와 접속되는 다수개의 인너 패드 및 리드 프레임의 인너 리드와 접속되는 다수개의 아웃 패드가 형성되며, 베이스 필름 상하의 특정 메탈 라인을 서로 연결시키기 위한 다수의 비아(via)들이 형성되어 상하 칩의 동일 단자(본딩 패드)끼리 연결되도록 구성된 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서, 상기 절연회로 필름상의 인너 패드와 아웃 패드가 메탈 라인의 표면으로 부터 소정 높이로 돌출되도록 형성되어 반도체 칩 및 리드 프레임의 인너 리드와 전기적으로 접속되고, 상기 절연회로필름과 반도체 칩 그리고 리드 프레임의 인너 리드가 파티클을 함유하는 이방성 도전체에 의해 부착된 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서, 절연회로필름의 두께는 10㎛∼100㎛이고, 인너 패드와 아웃 패드는 1㎛∼20㎛의 높이의 5㎛×5㎛∼200㎛×200㎛의 크기를 갖는 것을 특징으로 하는 반도체 패키지.
  8. 제6항에 있어서, 상기 절연회로필름의 아웃 패드에 접속되는 리드 프레임의 인너 리드에는 10-8Ω/㎝이상의 전기 전도도를 갖는 메탈 중에서 선택되는 하나의 메탈이 도포되어 있는 것을 특징으로 하는 반도체 패키지.
  9. 제8항에 있어서, 상기 메탈은 Ag, Sn 또는 In인 것을 특징으로 하는 반도체 패키지.
  10. 제6항에 있어서, 상기 이방성 도전체는 액체 및 고체 상태를 포함하는 레진으로서, 에폭시 또는 변형된 에폭시 레진, 폴리에스터 또는 변형된 폴리머,아크릴 에스터 또는 변형된 에스터, 실리콘 레진, 페녹시 레진, 폴리우레탄, 폴리설파이드, 시아노 아크릴레이트, 폴리알렉신 및 그의 열, 자외선, 실온으로 경화되는 폴리머 중에서 선택되는 것을 특징으로 하는 반도체 패키지.
  11. 제6항에 있어서, 상기 이방성 도전체에 함유된 파티클은 그 크기가 3㎛∼15㎛ Ag, Ni, Sn, 인듐 틴 옥사이드, 또는 이들의 합금으로 이루어지거나 또는 10-8Ω/㎝이상의 전도도를 갖는 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서, 상기 파티클의 형상은 구형, 사각형, 삼각형, 육면체, 사각뿔 및 삼각뿔을 포함하는 것을 특징으로 하는 반도체 패키지.
  13. 제5항에 있어서, 상기 절연회로필름상의 인너 패드와 아웃 패드가 메탈 라인과 동일 평면으로 형성되고, 반도체 칩의 본딩 패드에 소정 높이의 범프가 형성되어 절연회로필름과 전기적으로 접속되며,, ,절연회로필름과 반도체 칩은 파티클을 함유하는 이방성 도전체에 의해 부착되고, 절연회로필름의 아웃 패드와 리드 프레임의 인너 리드는 열압착 본딩된 것을 특징으로 하는 반도체 패키지.
  14. 제13항에 있어서, 상기 범프의 높이는 최저 5㎛에서 최고 20㎛로 형성되고, 폭은 30㎛에서 200㎛로 형성되는 것을 특징으로 하는 반도체 패키지.
  15. 제13항에 있어서, 상기 범프는 골드, 솔더, 전도성 폴리머등 전기 전도성이 있는 모든 메탈을 그 조성 물질로 하여 형성됨을 특징으로 하는 반도체 패키지.
  16. 제13항에 있어서, 절연회로필름의 두께는 10㎛∼100㎛인 것을 특징으로 하는 반도체 패키지.
  17. 제13항에 있어서, 상기 절연회로필름의 아웃 패드에 접속되는 리드 플레임의 인너 리드에는 10-8Ω/㎝ 이상의 전기 전도도를 갖는 메탈 중에서 선택되는 메탈이 도포되어 있는 것을 특징으로 하는 반도체 패키지.
  18. 제17항에 있어서, 상기 메탈은 Ag, Sn 또는 In인 것을 특징으로 하는 반도체 패키지.
  19. 제13항에 있어서, 상기 이방성 도전체는 액체 및 고체 상태를 포함하는 레진으로서, 에폭시 또는 변형된 에폭시 레진, 폴리에스터 또는 변형된 폴리머,아크릴 에스터 또는 변형된 에스터, 신리콘 레진, 페녹시 레진, 폴리우레탄, 폴리설파이드, 시아노 아크릴레이트, 폴리알렉신 및 그의 열, 자외선, 실온으로 경화되는 폴리머 중에서 선택되는 것을 특징으로 하는 반도체 패키지.
  20. 제13항에 있어서, 상기 이방성 도전체에 함유된 파티클은 그 크기가 3㎛∼15이고, ㎛ Ag, Ni, Sn, 인듐 틴 옥사이드, 또는 이들의 합금으로 이루어지거나 또는 10-8Ω/㎝이상의 전도도를 갖는 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  21. 제20항에 있어서, 상기 파티클의 형상은 구형, 사각형, 삼각형, 육면체, 사각뿔 및 삼각뿔을 포함하는 것을 특징으로 하는 반도체 패키지.
  22. 제5항에 있어서, 상기 메탈 라인은 Cu, Ni, Au, Cu, Ni, Cr, Au;또는 Cu, Ni, Co, Au 로 구성되며, 1mil이내로 형성되는 것을 특징으로 하는 반도체 패키지.
  23. 제5항에 있어서, 상기 비아는 지름이 10㎛이상 200㎛이하로 형성되는 것을 특징으로 하는 반도체 패키지.
KR1019960005798A 1996-03-06 1996-03-06 반도체 패키지 KR100192179B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960005798A KR100192179B1 (ko) 1996-03-06 1996-03-06 반도체 패키지
GB9704629A GB2310953B (en) 1996-03-06 1997-03-06 Semiconductor package
DE1997109295 DE19709295B4 (de) 1996-03-06 1997-03-06 Halbleiterbaugruppe
JP6910497A JP2858246B2 (ja) 1996-03-06 1997-03-06 半導体パッケージ
CN97109574A CN1071491C (zh) 1996-03-06 1997-03-06 半导体封装件
US08/812,655 US6080931A (en) 1996-03-06 1997-03-06 Semiconductor package
TW086103404A TW358230B (en) 1996-03-06 1997-03-18 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960005798A KR100192179B1 (ko) 1996-03-06 1996-03-06 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970067790A true KR970067790A (ko) 1997-10-13
KR100192179B1 KR100192179B1 (ko) 1999-06-15

Family

ID=19452481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005798A KR100192179B1 (ko) 1996-03-06 1996-03-06 반도체 패키지

Country Status (7)

Country Link
US (1) US6080931A (ko)
JP (1) JP2858246B2 (ko)
KR (1) KR100192179B1 (ko)
CN (1) CN1071491C (ko)
DE (1) DE19709295B4 (ko)
GB (1) GB2310953B (ko)
TW (1) TW358230B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060952A (ko) * 1997-12-31 1999-07-26 김영환 반도체 패키지
US6159765A (en) * 1998-03-06 2000-12-12 Microchip Technology, Incorporated Integrated circuit package having interchip bonding and method therefor
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
SG85103A1 (en) * 1999-01-28 2001-12-19 United Microelectronics Corp Multi-chip chip scale package
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
JP2001007280A (ja) * 1999-06-24 2001-01-12 Mitsubishi Electric Corp 半導体装置およびその実装構造
KR100333384B1 (ko) * 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
KR100459971B1 (ko) * 1999-10-01 2004-12-04 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
KR20010036142A (ko) * 1999-10-06 2001-05-07 윤종용 다층 리드를 갖는 반도체 칩 패키지
KR100650049B1 (ko) * 2000-01-06 2006-11-27 삼성전자주식회사 멀티 칩 패키지를 이용하는 적층 패키지
TW455964B (en) * 2000-07-18 2001-09-21 Siliconware Precision Industries Co Ltd Multi-chip module package structure with stacked chips
JP4447143B2 (ja) * 2000-10-11 2010-04-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
US6828884B2 (en) * 2001-05-09 2004-12-07 Science Applications International Corporation Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
JP2003318360A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置およびその製造方法
KR100460062B1 (ko) * 2002-04-23 2004-12-04 주식회사 하이닉스반도체 멀티 칩 패키지 및 그 제조 방법
KR20030095778A (ko) * 2002-06-14 2003-12-24 삼성전자주식회사 회로형 메탈층을 이용한 적층형 반도체 패키지 및 그제조방법
JP3838178B2 (ja) * 2002-08-29 2006-10-25 ソニー株式会社 半導体装置
KR100484088B1 (ko) * 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
US6949818B2 (en) * 2002-12-30 2005-09-27 Dongbu Electronics Co., Inc. Semiconductor package and structure thereof
US7217995B2 (en) * 2004-11-12 2007-05-15 Macronix International Co., Ltd. Apparatus for stacking electrical components using insulated and interconnecting via
CN100365814C (zh) * 2004-12-16 2008-01-30 南通富士通微电子股份有限公司 背对背封装集成电路及其生产方法
US7208843B2 (en) * 2005-02-01 2007-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Routing design to minimize electromigration damage to solder bumps
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
JP5065586B2 (ja) * 2005-10-18 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
CN101371353B (zh) * 2006-01-25 2011-06-22 日本电气株式会社 电子装置封装体、模块以及电子装置
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
TWI490988B (zh) * 2012-03-21 2015-07-01 Chipmos Technologies Inc 半導體封裝結構
US9627948B2 (en) * 2014-04-11 2017-04-18 Remy Technologies Llc Electric machine with combined insulator and terminal assembly
CN106876287A (zh) * 2017-02-21 2017-06-20 深圳市江波龙科技有限公司 一种sip封装方法及一种sip模组
CN108376677B (zh) * 2018-03-12 2020-04-21 成都海威华芯科技有限公司 一种对侧级联半导体芯片装置及级联方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949224A (en) * 1985-09-20 1990-08-14 Sharp Kabushiki Kaisha Structure for mounting a semiconductor device
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5548087A (en) * 1993-05-07 1996-08-20 At&T Corp. Molded plastic packaging of electronic devices
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections

Also Published As

Publication number Publication date
GB2310953A (en) 1997-09-10
GB9704629D0 (en) 1997-04-23
US6080931A (en) 2000-06-27
KR100192179B1 (ko) 1999-06-15
CN1071491C (zh) 2001-09-19
TW358230B (en) 1999-05-11
DE19709295B4 (de) 2006-05-04
CN1164765A (zh) 1997-11-12
JPH1074888A (ja) 1998-03-17
JP2858246B2 (ja) 1999-02-17
DE19709295A1 (de) 1997-10-30
GB2310953B (en) 2001-01-03

Similar Documents

Publication Publication Date Title
KR970067790A (ko) 반도체 패키지
US6583515B1 (en) Ball grid array package for enhanced stress tolerance
US7078822B2 (en) Microelectronic device interconnects
US7166495B2 (en) Method of fabricating a multi-die semiconductor package assembly
KR100324708B1 (ko) 반도체장치
US6303992B1 (en) Interposer for mounting semiconductor dice on substrates
KR950034727A (ko) 전자부품, 전자부품조립체 및 전자부품유닛
KR20050095586A (ko) 전자 장치, 그 제조 방법 및 이용법
KR970067809A (ko) 멀티-레이어 버텀 리드 패키지
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
KR100857365B1 (ko) 반도체 장치의 범프 구조물
US20040070080A1 (en) Low cost, high performance flip chip package structure
KR100631939B1 (ko) 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자
KR19990069438A (ko) 칩 스택 패키지
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP2003133519A (ja) 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法
KR100549311B1 (ko) 반도체패키지
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
US20070278677A1 (en) Semiconductor module featuring solder balls having lower melting point than that of solder electrode terminals of passive element device
KR20010069358A (ko) 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법
KR100411809B1 (ko) 크기형반도체패키지
KR20030047085A (ko) 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법
KR200161010Y1 (ko) 반도체 패키지
JP2841825B2 (ja) 混成集積回路
KR19980066204A (ko) 칩 싸이즈 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee