KR200161010Y1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR200161010Y1
KR200161010Y1 KR2019960019295U KR19960019295U KR200161010Y1 KR 200161010 Y1 KR200161010 Y1 KR 200161010Y1 KR 2019960019295 U KR2019960019295 U KR 2019960019295U KR 19960019295 U KR19960019295 U KR 19960019295U KR 200161010 Y1 KR200161010 Y1 KR 200161010Y1
Authority
KR
South Korea
Prior art keywords
chip
metal
circuit film
insulating circuit
semiconductor package
Prior art date
Application number
KR2019960019295U
Other languages
English (en)
Other versions
KR980005492U (ko
Inventor
박계찬
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019960019295U priority Critical patent/KR200161010Y1/ko
Publication of KR980005492U publication Critical patent/KR980005492U/ko
Application granted granted Critical
Publication of KR200161010Y1 publication Critical patent/KR200161010Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 고안은 반도체 패키지에 관한 것으로, 다수개의 본딩 패드를 구비한 적어도 하나의 반도체 칩, 상기 칩의 본딩 패드에 형성된 도전 범프와 전기적으로 연결되어 칩의 외부로의 신호 전달 경로를 이루는 메탈 패턴이 형성된 절연회로필름 및 상기 칩과 절연회로필름의 접속부에 충진되어 칩과 절연회로필름을 부착함과 아울러 전기적으로 연결시키는 이방성도전체로 구성되고, 상기 절연회로필름의 상면에는 칩의 도전 범프와 본딩되는 다수개의 메탈 전극이 배열, 형성되며, 이 전극과 비아 및 메탈 라인으로 연결되는 다수개의 메탈 패드가 절연회로필름의 하면에 배열되어, 이 패드를 이용하여 기판에 실장하도록 구성된 칩 스케일 패키지에 관한 것이다. 이러한 본 고안은 전기적인 특성이 우수하고, 고밀도 실장이 가능하며, 베어 칩의 노출로 방열 특성이 우수하다는 효과 이외에도 패키지 제조 공정상의 용이성을 제공한다. 또한 이방성도전체를 사용함으로써 칩과 기판과의 완충 작용을 기할 수 있고, 비교적 고가인 세라믹 기판이나 탄성 중합체 등을 사용하지 않음으로 인한 원가 절감을 기할 수 있다.

Description

반도체 패키지
제1도 내지 제3도는 종래 일반적인 반도체 패키지의 여러 제공예를 나타낸 것으로써,
제1도는 리드 프레임을 이용한 반도체 패키지의 단면도 이고,
제2도는 세라믹 기판을 이용한 반도체 패키지의 단면도 이며,
제3도는 탭 테이프를 이용한 반도체 패키지의 단면도이다.
제4도는 본 고안에 의한 반도체 패키지의 구조를 보인 단면도.
제5a도, 제5b도, 제5c도는 본 고안의 패키지에 사용되는 절연회로필름을 나타낸 것으로써,
제5a도는 전극의 형상을 보인 평면도 이고,
제5b도는 패드의 형상을 보인 저면도 이며,
제5c도는 비아의 형상올 보인 단면도이다.
제6도는 본 고안에 사용되는 절연회로필름의 다른 실시예를 보인 단면도.
제7도는 본 고안에 사용되는 절연회로필름의 또 다른 실시예를 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체 칩 21 : 도전 범프
30 : 절연회로필름 31 : 메탈 전극
32 : 메탈 패드 33 : 비아
34 : 메탈 라인 40 : 이방성도전체
41 : 파티클 50 : 코팅 레진
[고안이 속하는 기술 분야]
본 고안은 반도체 패키지에 관한 것으로, 특히 소정의 메탈 패턴이 형성된 절연회로필름을 이용하여 구성하는, 일명 칩 스케일 패키지라 불리우는 반도체 패키지에 관한 것이다.
[종래 기술]
종래에도 상기한 바와 같은 칩 스케일 패키지(CSP : Chip Scale Package)라 불리우는 경, 박, 단, 소형화된 반도체 패키지가 알려지고 있었다. 이러한 패키지는 한정된 기판내에 보다 많은 수를 실장할 수 있다는 잇점으로 최근 많은 연구가 진행되고 있는 바, 종래 일반적으로 알려지고 있는 칩 스케일 패키지의 여러 예가 제1도 내지 제3도에 도시되어 있다.
제1도는 리드 프레임을 이용한 엘오씨(LOC) 구조의 패키지 이고, 제2도는 세라믹 기판을 이용하여 구성하는 패키지 이며, 제3도는 탭 테이프를 이용한 패키지의 예 이다.
이를 살펴보면, 제1도에 도시한 바와 같은 리드 프레임을 이용한 엘오씨 구조의 반도체 패키지는, 반도체 칩(1)의 상부면에 이 칩의 외부로의 신호 전달 경로를 이루는 다수의 리드(2)가 위치되어 금속 와이어(3)에 의해 전기적으로 접속된 구조로 되어 있고, 상기 칩(2)의 액티브 면에는 본딩 패드(la)를 제외한 전체면에 소정의 보호막(4)이 일정 두께로 형성되어 있으며, 상기 칩(1)과, 리드(2) 및 금속 와이어(3)를 보호하기 위한 실링 레진(5)이 칩과 리드를 감싸도록 형성되어 있다. 이와 같은 구조에서 레진(5)에 의해 성형되는 패키지 몸체의 바닥면 양측으로 리드(2)의 일부가 노출되어 아웃 리드를 구성하게 되며, 이와 같이 노출된 아웃 리드를 이용하여 기판에 실장하도록 되어 있다.
그리고, 제2도에 도시한 바와 같은 반도체 패키지는 세라믹 기판을 이용한 구조로써, 스터드 범프(1'a)가 형성된 반도체 칩(1')의 범프(1'a)와 세라믹 기판(6)과의 사이에 AgPd 페이스트(7)를 개재하여 본딩한 후, 상기 반도체 칩(1')와 세라믹 기판(6)과의 사이에 래진(5)을 충진한 구조로 되어 있다. 여기서, 상기 세라믹 기판(6)에는 비아(6a)가 형성되어 칩과 기판 하면이 서로 전기적인 도통을 이루도록 되어 있고, 세라믹 기판(6)의 하면에는 메탈 랜드(8)가 형성되어 보드에 실장할 수 있도록 되어 있다.
한편, 탭 테이프를 이용한 반도체 패키지는 제3도에 도시한 바와 같이, 범프(1"a)가 형성된 반도체 칩(1")의 외부로의 신호 전달 경로인 리드(2")가 본딩되어 있고, 상기 리드(2")에는 소저의 메탈 패턴이 형성된 폴리이미드 필름(9)이 부착되어 있으며, 이 폴리이미드 필름(9)의 리드 접속부에는 기판과의 접속을 위한 솔더 볼(10)이 형성되어 있다. 상기 반도체 칩(1")과 폴리이비드 필름(9) 사이에는 칩 보호를 위한 탄성 중합체(11)가 충진되어 있고, 칩의 외부에는 레진(5)이 충진되어 패키지 몸체를 형성하고 있다. 여기서는 상기 솔더 볼(10)을 이용하여 기판에 실장하게 된다.
도시한 예 이외에도 다른 여러 종료의 칩 수케일 패키지가 알려지고 있으나, 대부분이 탭 테이프를 이용한 기술에 주안점을 두고 있으며, 또한 인터커넥션 방법으로는 와이어 본딩, 유테틱 본딩 및 페이스트 본딩을 이용하고 있다.
이상과 같은 팁 스케일 패키지는, 통상적으로 알려지고 있는 반도체 패키지, 즉 칩의 전체면을 수지로 몰딩하여 구성하는 패키지에 비하여 몰딩두께 및 크기를 작게 커져 갈 수 있으므로 패키지의 경바단소형화를 이룰 수 있어, 고밀도 실장을 이룰 수 있으므로 최근 전기, 전자 제품의 소형화 추세에 유리하게 대응할 수 있다.
[고안이 이루고자 하는 기술적 과제]
그러나, 상술한 바와 같은 종래의 칩 스케일 패키지들은 다음과 같은 문제를 앉고 있음으로써 개선이 요구되었다.
즉 제1도에 도시한 리드 프레임을 이용한 엘오씨 타입의 패키지는, 리프레임을 사용함과 아울러 금속 와이어를 이용한 와이어 본딩을 하는 것으로써, 리드 프레임의 두께와 다운-셋의 룰 및 금속 와이어의 루프 때문에 패키지의 전체 두께가 두꺼워 질 수 밖에 없어 패키지의 소형화에 한계가 따르고, 또 실링 콘트롤이 어려운등 공정상의 난점이 문제로 대두되었다.
또한 제2도에 도시한 세라믹 기판을 이용한 패키지의 경우는, 수개의 비아가 형성된 매우 얇은 세라믹 기판을 사용하는 구조로써, 공정시 기판의 운반이나 이송에서 크랙 및 파손이 발생되는 등 크랙 컨트롤이 어렵고, 고가의 세라믹 기판을 사용함으로써 원가 상승의 요인을 제공하고 있으며, 또 페이스트를 사용하기 때문에 일련의 공정이 쉽게 이루어지지 않는 등 공정상의 난제가 문제로 남아 있었다.
그리고, 제3도에 도시한 바와 같은 패키지는, 탭 테이프를 이용하여 이 탭 테이프와 칩을 유테틱 본딩하여 구성하는 것으로써, 본딩시 칩 패드에 데미지를 입힐 우려가 있고, 칩과 기판의 매치를 위하여 탄성 중합체를 이용함으로 인한 공정상의 어려움이 있으며, 또한 기판의 하면에 솔더볼을 형성함으로 인한 공정상의 까다로움과 기판 제작에 어려움이 따르는 문제가 발생되었다.
본 고안은 상기와 같은 점을 감안하여 안출한 것으로, 소정의 메탈 패턴이 형성된 얇은 절연회로필름을 이용하여 이 필름의 패턴과 칩을 열압착 본딩하여 구성함으로써 종래와 같은 패키지 제조 공정상의 난점을 해소할 수 있는 반도체 패키지를 제공하는데 그 목적이 있다.
본 고안의 다른 목적은, 비교적 고가인 페이스트나 탄성 중합체 등을 사용하지 않아 원가 절감을 기할 수 있고, 공정이 용이한 반도체 패키지를 제공하는데 있다.
[고안의 구성 및 작용]
상기와 같은 목적을 달성하기 위한 본 고안에 의한 반도체 패키지는, 다수개의 본딩 패드를 구비한 적어도 하나의 반도체 칩, 상기 칩의 본딩 패드에 형성된 도전 범프와 전기적으로 연결되어 칩의 외부로의 신호 전달 경로를 이루는 메탈 패턴이 형성된 절연회로필름 및 상기 칩과 절연회로필름의 접속부에 충진되어 칩과 절연회로필름을 부착함과 아울러 전기적으로 연결시키는 이방성도전체로 구성되며, 상기 상기 절연회로필름의 상면에는 칩의 도전 범프와 본딩하는 다수개의 메탈 전극이 배열, 형성되고, 이 전극과 비아 및 메탈 라인으로 연결되는 다수개의 메탈 패드가 절연회로필름의 하면에 형성되어, 이 패드를 이용, 기판에 실장하도록 된 것을 특징으로 한다.
[실시예]
이하, 상기한 바와 같은 본 고안에 의한 반도체 패키지의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
첨부한 제4도는 본 고안에 의한 반도체 패키지의 일 예를 나타낸 단면도 이고, 제5a도, 제5b도, 제5c도는 본 고안의 패키지에 사용되는 절연회로필름을 나타낸 것으로써, 제5a도는 메탈 전극의 형상을 보인 평면도, 제5b도는 메탈 패드의 형상을 보인 저면도, 제5c도는 비아의 형상을 보인 단면도이다.
도면에서 참조 부호 20은 반도체 칩, 30은 절연회로필름, 40은 이방성 도전체, 50은 코팅 레진이다.
도시된 바와 같이, 상기 반도체 칩(20)의 본딩 패드에는 소정 크기의 도전 범프(21)가 형셩되어 있고, 이 도전 범프(21)와 절연회로필름(30)의 상면에 형성되는 메탈 전극(31)이 이방성도전체(40)의 개재하에 열압착 본딩되어 있으며, 상기 절연회로필름(30)의 하면에는 상기 메탈 전극(31)과 전기적인 커넥션을 이루는 다수의 메탈 패드(32)가 형성되어 칩의 외부로의 전기적인 신호 전달 경로를 이루도록 구성되어 있다.
상기 메탈 전극(31)과 메탈 패드(32)의 전기적인 커넥션은 절연회로필름(30)의 상, 하를 관통하도록 형성된 다수개의 비아(33) 및 이 비아(33)를 경유하여 절연회로필름(30)의 상하면에 도포되는 메탈 라인(34)에 의해 이루어지며, 상기 절연회로필름(30)의 하면에 구성되어 있는 다수개의 메탈 패드(32)를 이용하여 기판에 실장하도록 되어 있다.
또한 본 고안은 반도체 칩(20)과 이에 부착되는 절연회로필름(30)의 가장자리에 코팅 레진(50)을 코팅하여 칩 및 칩의 접속부를 외부로부터 보호할 수 있도록 구성할 수도 있다.
여기서, 상기 도전 범프(21)는 골드(Au), 솔더(Pb), 전도성 폴리머, 카파인듐(Cu, In) 등 전도성이 있는 모든 메탈 및 폴리머를 그 조성물질로 하여 형성되며, 최저 5㎛에서 최고 25㎛의 높이와, 30∼200㎛의 폭을 갖는 크기로 형성된다.
그리고, 상기 절연회로필름(30)은 10㎛∼100㎛의 두께로 형성되는 바, 약 1mil 두께의 폴리이미드 필름에 상하로 메탈 라인이 형성되고, 칩과 부착되는 면에는 메탈 전극(31)이, 하면에는 기판에 실장시 리플로워 솔더링이 될 수 있는 일정 면적의 메탈 패드(32)들이 구성된다. 여기서 상기 메탈 전극(31)의 크기는 15㎛×15㎛ ∼ 200㎛×200㎛의 정사각형, 직사각형 또는 원형으로 형성되며, 하부에 위치하는 메탈 패드(32)의 크기는 15㎛×15㎛ ∼ 500㎛×500㎛의 정사각형, 직사각형 또는 원형으로 형성된다. 또한 이들 메탈 전극(31)과 메탈 패드(32)를 전기적으로 연결하기 위한 비아(33)는 1mil∼6mil의 지름을 갖도록 형성되며, 상기 비아(33)를 경유하여 도포되는 메탈 라인(34)은 최소 1mil에서 최대 4mil의 두께로 형성된다. 또한 상기 절연회로필름(30)의 상면에 구성되는 메탈 라인으로는 Cu, Ni, Au를 차례로 도포하는 것에 의하여 구성되나, 이를 꼭 한정하는 것은 아니며, Cu, Ni, Cr, Au, Cu, Ni, Co, Au으로 구성할 수도 있다. 예를 들면, 상기한 Cu, Ni, Au로 메탈 라인을 구성하는 경우에, 폴리이미드 필름의 상면에 CU를 0.5∼1OE의 두께로 도포하고, 그위에 Ni과 Au를 차례로 0.2∼0.3mil, 0.1∼0.5mil 정도 플래팅한다. 하측은 Cu위에 0.3mil정도의 Tin 플래팅을 행한다. 이는 솔더링을 용이하게 하기 위함이다. 그리고 상측의 메탈 전극과 하측의 메탈 패드가 전기적으로 도통될 수 있도록 소정의 메탈이 충진되는 비아를 형성하여 절연회로필름의 제작을 완료한다. 이와 같은 절연회로필름의 제작은 일반적인 PWB의 제작과 유사하게 이루어진다.
한편, 상기한 이방성도전체(40)는 전기적 도통을 위한 파티클(41)을 함유하는 여러 종류의 레진을 이용하는 바, 예를 들면, 에폭시, 변형된 에폭시, 폴리에스터, 변형된 폴리머, 아크릴 에스터, 변형된 에스터, 실리콘 레진, 페녹시 레진, 폴리우레탄, 폴리설파이드, 시아노아크릴레이트, 폴리알렉신 등과 같은 레진이외에도 열, 자외선 및 실온에서 열압착으로 경화되는 폴리머를 이용할 수 있다. 여기서 상기 파티클(41)은 폴리머 계열의 내부체에 도전성의 금속이 도포되어 이루어지는 3∼20㎛ 크기의 구형, 사각형, 삼각형, 육면체, 사각뿔 또는 삼각뿔의 형상으로 이루어지며, 상기 파티클의 외부체를 이루는 도전성의 금속은 솔더, 골드, 니켈, 인듐, 틴 또는 인듐 틴 옥사이드의 금속 중에서 선택되는 하나로 구성된다.
그리고, 반도체 칩(20)과 이 칩에 부착되는 절연회로필름(30)의 가장자리를 따라 코팅되는 코팅 레진(50)은 상기한 이방성도전체를 이루는 레진, 즉 에폭시, 변형된 에폭시, 폴리에스터, 변형된 폴리머, 아크릴 에스터, 변형된 에스터, 실리콘 레진, 페녹시 레진, 폴리우레탄, 폴리설파이드, 시아노아크릴레이트, 폴리알렉신 또는 열, 자외선, 실온에서 열압착으로 경화되는 폴리머 중에서 선택되는 하나로 이루어진다.
한편, 첨부한 제6도는 본 고안의 요부를 이루는 절연회로필름의 다른 실시예를 나타낸 것으로, 도시된 바와 같이, 절연회로필름(30)의 상부에 형성되는 메탈 전극(31)이 평면상으로 형성되지 않고, 약 7㎛ 정도 이상의 높이로 상향 돌출 형성되어 있다. 부연하면, 일 실시예에서는 메탈 전극을 절연회로필름에 평면상으로 형성하고 반도체 칩에 소정 높이의 도전 범프를 형성하여 서로 열압착 본딩하였으나, 이 실시예에서는 약 7㎛의 높이로 상향 돌출 형성된 메탈 전극에 반도체 칩을 범프 없이 본딩할 수 있도록 한 것이다. 그외 다른 여타 구성은 상술한 일 일시예의 경우와 동일하게 이루어진다.
제7도는 본 고안의 절연회로필름의 또 다른 실시예를 보인 것으로, 이는 절연회로필름의 하부에 배열되는 메탈 패드의 사이에 쇼트 방지를 위한 솔더 레지스트(35)를 개재시켜 구성한 것이다. 이와 같이 구성하면, 파인 피치의 패키지를 구성하는 경우 패드와 패드간의 쇼트를 방지할 수 있다.
이상과 같이 구성되는 본 고안에 의한 반도체 패키지는 소정의 도전범프가 형성된 반도체 칩과 절연회로필름을 이방성도전체를 이용하여 본딩시킨 후 그 가장자리를 코팅하여 밀폐시키는 간단한 공정으로 제조할 수 있다. 여기서 이방성도전체는 필름 형태이거나, 페이스트 형태로 구성되며, 페이스트인 경우에는 스크린 프린팅, 디스펜싱 또는 스탬핑으로 도포한다. 그리고 이방성도전체의 본딩방법으로는 ACF를 사용하는 경우에는 열압착 방법에 의하고, ACA를 사용하는 경우에는 열 그리고/또는 압력에 의하거나, 또는 자외선 그리고/또는 압력으로 본딩할 수 있다.
[고안의 효과]
이상에서 설명한 바와 같이, 본 고안에 의한 반도체 패키지는 칩 크기를 갖는 절연회로필름의 상하에 메탈 패턴을 형성하고 범프가 형성되거나 형성되지 않은 칩을 절연회로필름의 한 면에 이방성도전체를 이용하여 본딩함과 아울러 반대면에는 Ni이나 Tin을 도포하여 패키지를 구성하는 것으로써, 전기적인 특성이 우수하고, 고밀도 실장이 가능하며, 베어 칩의 노출로 방열 특셩이 우수하다는 효과 이외에도 메탈 패턴이 형성된 절연회로필름을 사용함과 아울러 다양한 본딩 방법을 구사할 수 있으므로 패키지 제조 공정상의 용이성을 제공한다.
또한 본 고안은 이방성도전체를 사용함으로써 칩과 기판과의 완충 작용을 기할 수 있고, 비교적 고가인 세라믹 기판이나 탄성 중합체 등을 사용하지 않음으로 인한 원가 절감을 기할 수 있다.
또한 본 고안은 보다 씬한 패키지를 구성할 수 있을 뿐만 아니라 화인 피치의 패키지를 구성할 수 있으며, 실장시의 솔더링이 용이하게 이루어지는 등의 효과도 있다.
이상에서는 본 고안에 의한 반도체 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고, 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (12)

  1. 다수개의 본딩 패드를 구비한 적어도 하나의 반도체 칩, 상기 칩의 본딩 패드에 형성된 도전 범프와 전기적으로 연결되어 칩의 외부로의 신호 전달 경로를 이루는 메탈 패턴이 형성된 절연회로필름 및 상기 칩과 절연회로필름의 접속부에 충진되어 칩과 절연회로필름을 부착함과 아울러 전기적으로 연결시키는 이방성도전체로 구성되며, 상기 절연회로필름의 상면에는 칩의 도전 범프와 본딩되는 다수개의 메탈 전극이 배열, 형성되고, 이 전극과 비아 및 메탈 라인으로 연결되는 다수개의 메탈 패드가 절연회로필름의 하면에 형성되어, 이 패드를 이용, 기판에 실장하도록 된 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 절연회로필름의 상면에 형성되는 메탈 전극의 높이를 적어도 7μm 이상의 높이로 돌출 형성하고, 이 메탈 전극에 반도체칩의 본딩 패드를 범프 없이 직접 본딩하여 구성한 것을 특징으로 하는 반도체 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 도전 범프는 골드(Au), 솔더(Pb), 전도성 폴리머, 카파 인듐(Cu In) 또는 인듐 리드 틴(In Lead Tin)중에서 선택되는 하나의 재질을 그 조성물질로 하여 형성되고, 최저 7㎛에서 최고 25㎛의 높이와, 25 ∼ 200㎛의 폭을 갖는 크기로 형성된 것을 특징으로 하는 반도체 패키지.
  4. 제1항 또는 제2항에 있어서, 상기 절연회로필름은 10㎛∼100㎛의 두께로 이루어지고, 이 절연회로필름의 상부에 위치하는 메탈 전극의 크기는 15㎛×15㎛ ∼ 200㎛×200㎛의 정사각형, 직사각형 또는 원형으로 형성되며, 하부에 위치하는 메탈 패드의 크기는 15㎛×15㎛ ∼ 500㎛×500㎛ 정사각 형, 직사각형 또는 원형으로 형성되고, 이들 메탈 전극와 메탈 패드를 전기적으로 연결하기 위한 비아를 경유하여 도포되는 메탈 라인은 최소 1mi1에서 최대 4mil의 두께로 형성된 것을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서, 상기 비아의 크기는 1mi1∼6mil인 것을 특징으로 하는 반도체 패키지.
  6. 제4항에 있어서, 상기 메탈 라인은 Cu, Ni, Au, Cu, Ni, Cr, Au, Cu, Ni, Co, Au, Cu, Ni, Au, Tin, Cu, Ni, Cr, Au, Tin 또는 Cu, Ni, Co, Au, Tin, Cu, Lead, Tin으로 구성된 것을 특징으로 하는 반도체 패키지.
  7. 제4항에 있어서, 상기 메탈 패드에는 솔더링을 용이하게 하기 위한 Tin이 도포되어 구성되고, 패드와 패드 사이에 쇼트 방지를 위한 솔더 레 지스트가 개재되어 구성된 것을 특징으로 하는 반도체 패키지.
  8. 제1항 또는 제2항에 있어서, 상기 이방성도전체는 전기적 도통을 위한 파티클을 함유하는 레진으로서, 에폭시, 변형된 에폭시, 폴리에스터, 변형된 폴리머, 아크릴 에스터, 변형된 에스터, 실리콘 레진, 페녹시 레진, 폴리우레탄, 폴리설파이드, 시아노아크릴레이트, 폴리알렉신 또는 열, 자외선 실온에서 열압착으로 경화되는 폴리머 중에서 선택되는 하나로 이루어진 것을 특징으로 하는 반도체 패키지.
  9. 제8항에 있어서, 상기 파티클은 폴리머 계열의 내부체에 도전성의 금속이 도포되어 이루어지는 3∼20㎛ 크기의 구형, 사각형, 삼각형, 육면체, 사각뿔 또는 삼각뿔의 형상으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  10. 제9항에 있어서, 상기 파티클의 외부체를 이루는 도전성의 금속은 솔더, 골드, 니켈, 인듐, 틴 또는 인듐 틴 옥사이드의 금속 중에서 선택되는 하나로 구성되는 것을 특징으로 하는 반도체 패키지.
  11. 제1항 또는 제2항에 있어서, 상기 반도체 칩과 이 칩에 부작된 절연 회로필름의 가장자리를 따라 칩 보호를 위한 레진을 코팅하여서된 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서, 상기 코팅 레진은 에폭시, 변형된 에폭시, 폴리에스터, 변형된 폴리머, 아크릴 에스터, 변형된 에스터, 실리콘 레진, 페녹시 레진, 폴리우레탄, 폴리설파이드, 시아노아크릴레이트, 폴리알렉신 또는 열, 자외선, 실온에서 열압착으로 경화되는 폴리머 중에서 선택되는 하나로 이루어진 것을 특징으로 하는 반도체 패키지.
KR2019960019295U 1996-06-29 1996-06-29 반도체 패키지 KR200161010Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960019295U KR200161010Y1 (ko) 1996-06-29 1996-06-29 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960019295U KR200161010Y1 (ko) 1996-06-29 1996-06-29 반도체 패키지

Publications (2)

Publication Number Publication Date
KR980005492U KR980005492U (ko) 1998-03-30
KR200161010Y1 true KR200161010Y1 (ko) 1999-11-15

Family

ID=19460482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960019295U KR200161010Y1 (ko) 1996-06-29 1996-06-29 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200161010Y1 (ko)

Also Published As

Publication number Publication date
KR980005492U (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
KR100192179B1 (ko) 반도체 패키지
US5969424A (en) Semiconductor device with pad structure
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
KR100324708B1 (ko) 반도체장치
US7749806B2 (en) Fabricating process of a chip package structure
US7141873B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR100194747B1 (ko) 반도체장치
JPH11204720A (ja) 半導体装置及びその製造方法
KR100265566B1 (ko) 칩 스택 패키지
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
KR19990069438A (ko) 칩 스택 패키지
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR200161010Y1 (ko) 반도체 패키지
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JPH10112472A (ja) 半導体装置及びその製造方法
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법
JP3889311B2 (ja) プリント配線板
KR100833937B1 (ko) 이방성 도전 접착제
KR100192756B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 제조방법
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JP3912888B2 (ja) パッケージ型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee