KR20050095586A - 전자 장치, 그 제조 방법 및 이용법 - Google Patents

전자 장치, 그 제조 방법 및 이용법 Download PDF

Info

Publication number
KR20050095586A
KR20050095586A KR1020057011243A KR20057011243A KR20050095586A KR 20050095586 A KR20050095586 A KR 20050095586A KR 1020057011243 A KR1020057011243 A KR 1020057011243A KR 20057011243 A KR20057011243 A KR 20057011243A KR 20050095586 A KR20050095586 A KR 20050095586A
Authority
KR
South Korea
Prior art keywords
chip
substrate
conductive
interconnect
active
Prior art date
Application number
KR1020057011243A
Other languages
English (en)
Inventor
헨드릭 피 호츠스텐바츠
에크 안드레아 에이치 엠 반
데르 메우렌 린트제 반
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050095586A publication Critical patent/KR20050095586A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

전자 장치(100)는 캡슐화부(80) 내에 히트 싱크(13)를 구비하는 리드 프레임(10) 상에서의 칩온칩 구조를 갖는다. 제 1 칩(20)과 제 2 칩(30)은 제 1 도전성 상호 접속부(24)에 의해 상호 접속되고, 제 1 칩(20)은 바람직하게 제 1 도전성 상호 접속부(24)보다 낮은 리플로우 온도를 갖는 제 2 도전성 상호 접속부(27)에 의해 리드 프레임(10)에 접속된다. 장치(100)를 가열함으로써, 접착층(25)은 응력으로 인해 제 1 수축을 행할 것이고, 제 2 도전성 상호 접속부(27)를 리플로우함으로써 완화될 것이다.

Description

전자 장치, 그 제조 방법 및 이용법{ELECTRONIC DEVICE AND METHOD OF MANUFACTURING SAME}
본 발명은
액티브 면과 후면을 구비한 제 1 칩 - 제 1 칩의 액티브 면은 제 1 및 제 2 도전성 상호 접속부를 구비함- 과,
액티브 면과 후면을 구비한 제 2 칩 - 제 2 칩의 액티브 면은 제 1 도전성 상호 접속부를 가지며, 제 1 및 제 2 칩의 액티브 면은 서로 마주보고 있으며, 칩들의 제 1 도전성 상호 접속부는 제 1 금속 상호 접속부에 의해 전기 전도 방식으로 상호 접속됨 - 과,
상기 제 1 칩의 상기 액티브 면과 마주보는 제 1 면을 구비하면서, 제 2 금속 상호 접속부에 의해 제 1 칩의 제 2 도전성 상호 접속부와 전기 도전적으로 접속되는 도전성 상호 접속부를 포함하는 기판
을 포함하는 전자 장치에 관한 것이다.
또한, 본 발명은, 제 2 금속 상호 접속부에 의해 제 1 칩 상의 제 2 도전성 상호 접속부와 기판 상의 도전성 상호 접속부 사이에 전기 접점을 형성하는 동안 제 1 칩 및 제 2 칩의 유닛이 기판의 제 1 면상에 실장되는 이러한 전자 장치를 제조하는 방법에 관한 것이다.
이러한 장치 및 방법은 미국 특허 US 제 6,225,699 B1 호 공보에 공지되어 있다. 제 1 및 제 2 칩은, 특히 프로세서 칩과 메모리 칩이다. 이 출원의 내용에 따르면, 칩은 기판 상에 실장된 소자의 회로를 포함함을 알 수 있다. 종래 장치에서, 기판은 외관상 캐리어, 기판 또는 제 3 칩과 같이 편평한 면을 갖는 임의 기판이다. 종래 장치에 있어서의 금속 상호 접속부는 금속 볼이나 땜납 볼, 땜납 봉(solder column), 전기 도금된 구리 봉, 마이크로-벨크로 상호 접속부(micro-velcro interconnection), 폴리머 금속 상호 접속부 혹은 소위 C4 (Controlled Collapse Chip Connection) 등이 있다. 여기서, 제 2 금속 상호 접속부는, 특히 고융점 - 또한 소위 리플로우 온도 - 를 갖는 부분과, 제 1 금속 상호 접속부의 리플로우 온도보다 낮은 리플로우 온도를 갖는 부분이 있다. 이렇게 하여, 제 2 금속 상호 접속부의 높이는 적어도 제 2 칩과 제 1 금속 상호 접속부를 합친 높이만큼 커진다.
그러나, 종래 장치는 여러 가지 문제가 있다. 기판이 프린트 회로 보드와 같은 캐리어일 때, 제 2 칩이 좀처럼 보호되기 어렵거나 전혀 보호되지 않는다는 문제가 있다. 또한, 소비자에게 영향을 주게 되는 캐리어 상의 장치 조립은 사용된 온도의 편차에 다소 민감해진다. 너무 높은 온도에서, 제 1 금속 상호 접속부는 무너지는(give way) 반면, 너무 낮은 온도에서는, 캐리어 상의 도전성 상호 접속부와 제 1 칩 상의 도전성 상호 접속부간의 적절한 접촉이 이루어지지 않는다.
이 기판이 편평한 면을 가진 기판이나 제 3 칩 - 즉, 인터포저 기판에 부착되는 세라믹 재료의 기판 - 인 경우, 전자 장치는 다른 문제점을 갖는다. 예컨대, 전자 장치의 전체 높이가 상당히 커지고, 인터포저(interposer) 기판은 많은 어플리케이션에서 너무 고가로 되는 문제점을 갖는다.
그러므로, 본 발명의 제 1 목적은 서두에 정의된 형태의 장치를 제공하는 것이며, 이는 사용자에 의한 특정 측정 없이 캐리어 상에 실장될 수 있고, 부가적으로, 반도체 장치의 통상적인 조건을 만족한다.
본 발명의 제 1 목적은,
기판은 도전성 접착제에 의해 제 2 칩의 후면에 접속되는 히트 싱크와, 기판의 제 2 면상에 접촉될 수 있는 접촉면을 포함하고,
실질적으로 임의의 속도로 제 1 및 제 2 칩을 밀봉하여 기판이 부착되는 패시베이션 재료의 캡슐화부가 제공됨으로써 달성된다.
본 발명에 따른 전자 장치는 접촉면을 가진 기판으로서 나타내고, 캡슐화부는 내부에 많은 소자가 존재한다. 뿐만 아니라 캡슐화부는 먼지, 습기 및 유사한 영향에 대한 보호층이기도 하다. 캡슐화부는 또한 그리고 필수적으로 전자 장치의 기계적인 안정성을 제공하는 재료이다. 추가적인 땜납이나 열 처리 동안 온도가 리플로우 온도를 초과하거나 금속 상호 접속부 또는 그 부재 중 하나 이상의 온도가 상승하여도, 장치는 캡슐화부로 인해 파괴되지 않는다. 캡슐화부는 기판과 장치의 나머지 부분 사이에 적절한 접착을 제공한다. 이는 기판 내의 개구에 의해 바람직하게 실현되며, 결과적으로, 기판이 캡슐화부 내에 매립되어 체결된다.
부가적으로 캡슐화부의 기계적인 기능에 의해 기판을 주로 생략하는 것이 가능, 즉, 기판을 필요한 상호 접속부와 외부 접촉을 위한 하나 이상의 도전층으로 제한하는 것이 가능하다. 이것은 장치의 크기, 특히, 두께를 감소시킨다. 그러나, 기판과 동일한 높이의 장치는, 세라믹 기판이나 제 3 칩을 갖는 공지 장치보다 더 콤팩트하다. 장치 내에 있어서 기판의 제 2 면상에 접촉면이 마련된다. 이것은 제 1 칩의 액티브 면 상에 접촉면의 수직 돌출부가 제 1 칩 내에 넓게 위치하는 것을 의미한다. 공지 기술에서, 추가 칩이나 인터포저 기판을 이용하면, 기판을 통해 제 2 면과 상호 접속되지 않는다. 접촉면은 제 1 칩 외부의 제 1 면상에 위치한다.
그러나, 캡슐화부의 존재는 제 1 칩의 열 소실을 어렵게 한다. 이 부수적인 문제를 해결하기 위해, 장치는 도전성 접착제에 의해 제 1 칩의 후면에 접속되는 히트 싱크를 구비한다. 이 목적을 위해, 후면은 전기 도전층을 포함하는 것이 바람직하다. 이 히트 싱크는, 원할 경우에, 주로 그라운드로서 이용될 수 있다는 것을 알게 되었다.
바람직한 실시예에 있어서, 제 2 금속 상호 접속부는 제 1 금속 상호 접속부보다 낮은 리플로우 온도를 적어도 부분적으로 갖는다. 특히, 금속 볼은 이러한 관점에서 이용된다. 의외로 이와 같은 금속 볼은 낮은 리플로우 온도에도 불구하고 흐르지 않는 것을 알았다. 캡슐화가 행해지지 않은 장치를 리플로우 오븐에 10회 통과시키는 실험은 낮은 온도에도 불구하고, 제 2 금속 상호 접속부가 파괴되지 않는 것을 나타낸다. 바람직한 재료는 특히 적어도 95% Sn, 3~5% Ag 및 0.1% Cu 및 공융 혼합물 PbSn을 갖는 주석, 은 및 구리의 땜납뿐만 아니라, 공지의 SAC 땜납이 있다. 금속 상호 접속부는 또한 다른 구성 요소, 예컨대, 구리 봉 및 작은 땜납 볼이 상부에 형성될 수 있다는 것을 알았다.
아울러, 이러한 저융점의 제 2 금속 상호 접속부를 부착함으로써, 제 2 칩, 제 1 금속 상호 접속부, 접착층 및 특정 구성 요소의 두께에 있어서의 부정확함을 기판에서 제거할 수 있다. 제 2 금속 상호 접속부의 리플로우 덕분에, 구성 부재와 층의 두께 및 높이에 있어서의 편차로 인해 생기는 응력이 완화된다. 그 결과, 전자 장치 내의 도전성 상호 접속부의 접촉면과 히트 싱크의 접촉면이 동일 평면 위치를 갖게 된다. 또한, 이러한 완화 효과는 다른 방법, 예컨대, 제 1 및 제 2 칩 사이에 언더필을 부착하고 상술한 목적을 위한 통상 고융해 땜납을 이용함으로써 또한 달성할 수 있다. 그러나, 이 다른 방법은 리플로우 동안 고온이 필요하기 때문에 부가적인 단계를 더 필요로 한다.
또한, 제 1 금속 상호 접속부용으로 골드 볼(gold ball), 예컨대, Au/Au, Au/NiAu 혹은 Au/Al을 이용하는 것이 바람직한 것으로 나타났다. 이와 같은 금속 상호 접속부는 열응축(thermocompression)에 의해 고정될 수 있으며, 이는 실제로 여러 장점을 제공한다.
더욱 바람직한 실시예에 있어서, 기판은 캡슐화부의 패시베이션 재료(passivating material)가 존재하는 개구를 갖는 리드 프레임이다. 캡슐화부 내의 기판 매설은 기판 내의 개구를 통해 행해진다. 리드 프레임은 매우 얇게 형성할 수 있는 우수한 이점이 있다. 필수적으로, 리드 프레임은 단일 도전층이나 복수의 도전층이다. 더욱 바람직한 리드 프레임은 HVQFN(High Voltage Quad Flat Non-leaded)으로 알려져 있다. 더욱 바람직한 리드 프레임은 희생층 상에 침착된 하나 혹은 몇몇 층을 필수적으로 포함한다. 희생층은 캡슐화부가 부착된 후에 제거된다. 이에 대한 예는 비공개의 EP 02079544.9(PHNL021100)에 기술되어 있다.
또 다른 바람직한 실시예에 있어서, 접착제는 50㎛ 미만의 층 두께, 더욱 바람직하게는 10 내지 25㎛의 두께를 갖는다. 층 두께를 감소함에 따라, 기판과 제 2 칩의 후면 사이의 거리에 적은 스프레딩이 발생한다. 이미 많은 다른 확산 요소가 있기 때문에, 이 확산은 제한되는 것이 중요하다. 그러나, 접착층이 너무 얇으면, 접착이 불충분하고, 부착에 필요한 힘이 부적절하게 가해진다. 너무 센 힘은 금속 볼의 파손 위험성을 증가시킨다.
액티브 면과 평행한 평면 내에 제 1 칩보다 작은 면을 갖는 제 2 칩을 마련하는 것이 바람직하다. 또한 제 2 칩이 제 1 칩에 상대적으로 이동할 수 있음에도 불구하고, 제 2 칩이 제 1 칩의 액티브 면의 일부분만 덮을 때 기계적 안정성 면에서 바람직하다.
이와 같은 칩온칩 구조(chip-on-chip construction)는, 예컨대, 마이크로 프로세서와 메모리 칩의 결합, 기능 칩(function chip)과 식별 칩(identification chip)용으로 적합하다. 그러나, 제 1 칩이 본질적으로 수동 소자의 집적 회로를 구비하며, 제 2 칩이 본질적으로 능동 소자의 집적 회로를 구비할 때, 특히 바람직하다. 이러한 관점에서, 제 1 칩은 다수의 능동 소자를 포함할 수 있고, 또한 제 2 칩은 다수의 능동 소자를 포함할 수도 있음을 알 수 있다. 제 1 칩은 반도체 기판 상에 제조되고, 그 후면에 도전성 상호 접속부를 갖는다. 반도체 기판은, 특히 당업자에게 공지인 에칭 및/또는 폴리싱(polishing)에 의해, 제조 후에 부분적으로 제거될 수 있다. 제 2 칩은, 예컨대, 실리콘의 반도체 기판 상에 제조될 수 있고, 또한 유리, Al2O3 또는 세라믹 재료와 같은 전기 절연 기판 상에 제조될 수 있다. 수동 소자로는 코일, 저항 및 커패시터뿐만 아니라 공진기, MEMS(Micro ElectroMechanical System) 소자, 안테나, 마이크로스트립 및 센서를 구비할 수 있다.
수동 소자의 크기가 통상 능동 소자의 크기보다 크고, 동시에 수동 소자의 분해에 대해 보다 적은 조건이 행해지기 때문에, 제 1 수동 칩과 제 2 능동 칩의 결합이 특히 바람직하다. 또한, 제 1 및 제 2 칩은 다른 저항을 갖는 기판을 포함하는 것이 바람직하다. 특히, 고주파수 부착에 있어서, 제 1 수동 칩과 제 2 능동 칩이 서로 근접하는 것이 바람직하다. 이와 같은 문제와 관련하여, 고주파수 동작은 본딩 와이어와 상호 접속부가 코일로서 바람직하지 않게 활성화되는 것으로 된다. 이것은 본 실시예에 있어서 상당히 제한된다.
특정 실시예에 있어서, 제 1 칩은 반도체 재료가 도핑된 기판이고, 액티브 면에 평행하게 마련되는 평면에 수직인 방향으로 연장되고 커패시터가 정의된 세공을 포함한다. 이와 같은 커패시터는 큰 커패시턴스를 갖고, 그 결과 디커플링 커패시터로서 매우 적합하다. 이러한 커패시터를 이용하는 이점은 커패시터의 필요한 표면적이 작아진다는 것이다. 결과적으로, 예컨대, 도전성 상호 접속부가 기판 상에서 돌출될 때, 필수적으로 도전성 상호 접속부가 히트 싱크 내에 있다고 하는 설계 조건을 용이하게 만족할 수 있다.
다른 실시예에서, 제 3 칩은 액티브 면과 후면을 갖는다. 이 액티브 면은 도전성 상호 접속부를 포함한다. 제 2 칩에서와 같이, 제 3 칩의 액티브 면은 제 1 칩의 액티브 면과 대면하고, 제 3 칩의 도전성 상호 접속부는 금속 상호 접속부에 의해 제 1 칩의 도전성 상호 접속부와 상호 전기 도전적으로 접속된다. 다음에 기판은 도전성 접착제에 의해 제 3 칩의 후면에 접속되는 제 2 히트 싱크를 갖는다. 본 실시예에서, 제 1 칩은 제 2 및 제 3 칩의 캐리어이다. 그러면, 이 두 칩의 열 소실은 개별 히트 싱크에 의해 가능해진다. 어플리케이션용으로 소망한다면, 히트 싱크는 다른 전압으로 접속될 수도 있다.
장치 내의 제 3 칩의 존재에 의해, 다양한 어플리케이션이 제공된다. 제 1 어플리케이션은 제 2 및 제 3 칩 모두가 증폭기이며, 각각은 임의의 주파수 대역을 갖는다. 제 2 어플리케이션은 제 2 칩이 트랜스시버 칩(transceiver chip)이며, 제 3 칩은 전압 제어식 발진기이다. 제 3 어플리케이션은 제 1 칩이 센서를 포함하며, 제 2 칩은 이들 센서를 구동하고, 제 3 칩은 그 칩에 의해 측정된 데이터의 프로세싱을 제공한다는 것이다. 이와 관련하여, 제 1 칩이 수동 소자의 집적 회로를 포함하는 것이 필수적이지 않다는 장점이 있다.
본 발명의 제 2 목적은 본 발명에 따른 장치가 신뢰할 수 있는 결과로 제조될 수 있는 방법을 제공하는 것이다. 이 목적을 달성하기 위한 제조 방법은,
제 1 칩과 제 2 칩의 앙상블을 제공하는 단계로서, 각각은 액티브 면과 후면을 갖고, 제 1 도전성 상호 접속부를 포함하는 액티브 면은 서로 대향하며, 제 1 도전성 상호 접속부는 제 1 금속 상호 접속부에 의해 상호 전기 도전적으로 접속되며, 제 1 칩의 액티브 면은 제 2 도전성 상호 접속부를 포함하는, 제공 단계와,
제 1 및 대향의 제 2 면을 갖고, 히트 싱크, 도전성 상호 접속부 및 외부 접촉을 위한 접촉면을 포함하는 기판을 제공하는 단계와,
제 2 금속 상호 접속부를 갖는 도전성 상호 접속부가 제 1 칩의 제 2 도전성 상호 접속부와 전기적으로 접속되고, 히트 싱크는 도전성 접착제에 의해 제 2 칩의 후면에 접속되면서, 상기 기판의 제 1 면 상에 제 1 및 제 2 칩의 앙상블을 부착하는 단계와,
상기 접착제를 경화하는 단계와,
경화 동안 접착층의 수축으로 인해 발생된 응력의 완화 하에서 제 2 금속 상호 접속부의 적어도 일부를 재융해하는 단계와,
제 1 및 제 2 칩과 상기 금속 상호 접속부 주위에 패시베이션 재료 - 재료는 기판에 접합됨 - 의 캡슐화부를 부착하는 단계
를 포함한다.
앙상블이 실장될 때, 제 2 칩은 접합이 일어날 정도의 힘으로 접착층에 압력이 가해진다. 접착층이 경화될 때, 이 결합은 그대로 이며, 접착제는 수축한다. 그 결과 히트 싱크는 접착제와 함께 상승한다. 이것은 제 2 금속 상호 접속부의 적어도 일부를 재용융함으로써 응력을 완화하게 된다. 이러한 재용융동안에, 기판의 나머지가 또한 상승한다. 획득된 밸런스 상태 또는 평탄한 무응력 상황이, 통상적인 방식으로, 예를 들어, 열처리에 의해 경화 또는 경화하는 패시베이션 물질의 캡슐화부를 부착함으로써, 유지된다.
바람직한 실시예에 있어서, 기판 내의 도전성 상호 접속부는 탄성층 상에 위치되어, 앙상블이 기판 상에 침착되었을 때, 도전성 상호 접속부가 어느 정도 구부릴 수 있거나 또는 원상 회복할 수 있다. 특히, 탄성층은 공기층이고, 기판은 일단에만 지지되어 있는 도전성 상호 접속부를 가진 이중 혹은 다층 리드 프레임이다. 벤딩으로 인해, 제 1 칩 방향으로의 시프트에 부가하는 기판 상의 추가 응력이 존재한다. 또한, 2층 리드 프레임은 이러한 방식으로 모든 접촉면, 말하자면, 히트 싱크와 도전성 상호 접속부의 접촉면이 공면 형태(co-planar fashion)로 정렬되도록 제공될 수 있다.
다른 실시예에 있어서, 제 2 금속 상호 접속부는 제 1 금속 상호 접속부의 리플로우 온도보다 낮은 리플로우 온도를 갖는 땜납을 포함한다. 이것은 리플로우의 결과로서 완화 단계 동안 제 1 금속 상호 접속부의 파손을 방지하는 간단한 방법이다. 아울러, 제 2 금속 상호 접속부가 완전히 융해될 수 있는 땜납을 포함하는 것이 바람직하다. 이 때문에, 제 2 금속 상호 접속부는 상당히 수축될 수 있게 된다. 따라서, 목적은 높이를 전체 접착층, 제 2 칩 및 제 1 금속 상호 접속부의 높이와 같게 하는 것이다. 수축되는 두께가 약 10㎛이면, 이것은 10㎛의 땜납 볼이 아닌 50㎛의 땜납 볼을 이용하여 실현될 수 있다.
땜납을 부착하는 데에는 여러 가지 기술이 있다. 예컨대, 제 2 도전성 상호 접속부가 Au층으로 덮이는 동안 기판 상에 땜납 볼을 위치시킬 수 있다. 대안으로, 부착 동안에 산성 용매 처리(acid flux treatment)가 행해지는 동안 제 1 칩의 제 2 도전성 상호 접속부에 땜납 볼을 부착하거나 용매층(flux layer)이 이미 기판 상에 존재하도록 할 수 있다. 그러나, 50-50 비율로 땜납 입자와 산을 갖는 땜납 도트(solder dot)가 기판 상에 침착되는 동안 제 2 도전성 상호 접속부에 땜납 볼을 부착하는 것이 바람직하다.
또 다른 실시예에서, 접착제는 50㎛보다 얇은 층 두께로 부착된다. 칩의 앙상블이 기판 상에 실장될 때, 제 2 칩은 접착층 내로 가압된다. 이것은 특정 힘으로 행해진다. 이제 접착층이 두꺼우면, 의도된 힘의 약간의 편차는 결과로서 얻어진 접착층의 두께에 있어 상당한 편차로 될 것이다. 접착층의 두께가 감소하면, 두께에 있어서의 편차는 힘의 편차가 더 심해질지라도 감소된다.
본 발명의 이들 및 다른 측면은 이하에 기술되는 실시예를 참조함으로서 표현되고 명료하게 될 것이다.
도 1a 내지 도 1d는 본 방법의 다른 스테이지의 단면도,
도 2는 획득한 장치의 단면도,
도 3은 장치의 제 2 실시예의 단면도이다.
도면은 축적대로 작성된 것은 아니고, 몇몇 부품은 명확하게 하기 위해 확대하여 나타내었다. 다른 도면에서 동일 참조 번호는 유사 혹은 동일 부분을 나타낸다. 실시예는 예제에 지나지 않고, 권리 범위를 제한하는 것은 아니다.
도 1a는 제 1 칩(20)과 제 2 칩(30)의 앙상블(50)과 기판(10)이 제공되는 방법에 있어서의 제 1 단계를 나타내는 도면이다. 제 1 칩(20)과 제 2 칩(30)은 각각 액티브 면(21, 31)과 후면(22, 32)을 갖는다. 소자의 액티브 면 상에는 즉, 제 1 칩(20) 내의 수동 소자인 집적 회로와 제 2 칩(30) 내의 능동 소자인 집적 회로가 정의된다. 본 실시예에서 제 2 칩(30)은 실리콘 기판을 포함하지만, 예컨대, III-V 물질의 기판을 또한 포함할 수 있다. 제 1 칩(20)과 제 2 칩(30)은 그들의 액티브 면(21, 31) 상에, 명확하게 도시되어 있지는 않지만, 제 1 도전성 상호 접속부를 갖는다. 제 1 도전성 상호 접속부는, 본 실시예의 경우 금속 볼 Au를 포함하는 제 1 금속 상호 접속부(24)에 상호 접속된다. 제 1 금속 상호 접속부(24)는 제 1 칩(20)과 제 2 칩(30) 모두 상에 Au을 부착한 후, 열 압축 처리를 행함으로써 이루어진다. 제 1 금속 상호 접속부(24)는 언더필층(underfill layer) 내에 매설될 수 있고, 그 층은 본질적으로 공지되어 있다. 제 1 칩(20)은 땜납 볼(23)을 갖는 제 2 도전성 상호 접속부(도시하지 않음)를 더 포함한다. 제 1 및 제 2 도전성 상호 접속부는 볼 그리드 어레이(Ball Grid Array)를 형성하고, 제 1 도전성 상호 접속부의 피치와 제 1 금속 상호 접속부(24)의 높이는 제 2 도전성 상호 접속부의 피치와 땜납 볼(23)의 높이보다 작은 것에 유의해야 한다. 이들 도전성 상호 접속부는 Cu나 Al의 층 내에 형성되고, 필요에 따라 종래의 접착층과 함께 제공된다. 제 1 칩(20) 상의 제 1 및 제 2 도전성 상호 접속부는 제 1 칩 내에 정의된 소자들을 통해 상호 전기적으로 접속되거나 접속되지 않는다.
이 경우, 기판(10)은 리드 프레임이고, 제 1 면(11)과 반대면(12)을 포함한다. 기판은 Cu로 이루어진 제 1 및 제 2 전기 도전층을 포함한다. 리드 프레임(10)은 우선 제 1 면(11)으로부터 다음에 제 2 면(12)이나 그 주변의 다른 것으로부터 세미 에칭 기술에 의해 기술적으로 에칭함으로써 형성된다. 이로 인해 히트 싱크(13), 도전성 상호 접속부(14, 15) 및 접속체(16, 17)가 형성되고, 이 히트 싱크는 또한 접촉면이다. 통상적으로, 히트 싱크(13)는 4개의 도선에 의해 리드 프레임(10)의 나머지 부분에 접속된다. 도전성 상호 접속부(13, 14) 아래에는 개방된 공간(18)이 존재한다. 리드 프레임(10)의 제 1 면(11) 상에는, 접착층(25), 즉, 은 함유의 유리 에폭시 접착제가 부착된다. 제 1 면(11) 상에는 땜납 도트(26)가, 예컨대, 스텐실(stencil)로 프린팅함으로써 추가 침착된다.
이와 같은 방법에 있어서, 부착되어야 하는 구성이 제공되었다. 제 1 금속 상호 접속부(24)와 제 2 칩(30)은 150±15㎛의 두께를 가진다. 리드 프레임(10)의 층은 두께 70±20㎛의 두께를 가지며, 도전성 상호 접속부(14, 15)에 대상적인 히트 싱크(13)의 위치에서, 약 20㎛의 활동 범위를 갖는다. 그러므로, 최대 스프레딩은 대략 55㎛이다. 이 스프레딩은 땜납 볼(23)과 땜납 도트(26)를 재용해함으로써 제거될 수 있으며, 그러나, 접착층(25) 내에서 얇게 되도록 예컨대, 약 20㎛의 두께로 얇게 제거할 수 있다.
도 1b는 제 1 칩(20)과 제 2 칩(30)의 앙상블(50)이 기판의 제 1 면(11)에 접착된 후의 상태를 나타내는 도면이다. 제 2 칩(30)의 후면(32)은 접착층(25)에 힘을 가하고, 땜납 도트와 땜납 볼은 금속 상호 접속부(27)에 상호 접속된다. 당업자에게 자명한 바와 같이, 금속 상호 접속부(27)는 열처리 후에까지도 고화되지 않는다. 땜납은 여기서는 96% 이상의 Sn, 3%의 Ag 및 약 0.5%의 Cu를 포함하는 저융해 SAC 땜납이다. 도전성 상호 접속부(14, 15)가 앙상블(50)의 부착 동안 약간 역으로 구부러진다는 사실은 도시하지 않는다. 이것은 도전성 상호 접속부(14, 15) 아래에 탄성층, 여기서는 공기층이 있기 때문에 가능하다. 이 벤딩은 도전성 상호 접속부(14, 15) 상에 상향 압력을 제공한다.
도 1c는 도전성 접착제의 경화 후의 상태를 나타낸다. 이것은 100~150℃의 열처리의 결과로 발생된다. 접착층(25)이 수축할 때, 리드 프레임의 히트 싱크(13)는 끌어당겨진다. 그 결과 하향 압력이 생긴다.
도 1d는 금속 상호 접속부(27)가 그들의 리플로우 온도를 초과하여 찌그러진 상태를 나타낸다. 기판(10)이나 제 1 칩(20)과의 접속이 끊어지지 않고, 금속 상호 접속부(27)는 편평하게 된다. 그 결과 도전성 상호 접속부(14, 15) 및 히트 싱크(13)의 응력은 완화된다.
도 2는 캡슐화부(80)가 부착되었을 때의 최종 장치(100)를 도시한다. 캡슐화부는 숙련자에 의해 소정 팽창 계수에 맞게 선택된 유리 충전된 에폭시, 폴리이미드 혹은 다른 수지와 같은 공지의 패시베이션 재료를 포함한다. 기판(10)은 캡슐화부(80) 내에 매립되고, 개구(18)는 충전되고 제 2 면(12) 상의 접촉면은 외부 접점을 위해서 형성된다. 무납형(lead-free type)의 땜납 볼은, 또한 전체로서 전자 장치가 인쇄 회로 기판과 같은 캐리어 상에 위치하도록 한 후에 부착될 수 있다. 그외에, 장치(100)는 다른 반도체 장치와 다르지 않다.
도 3은 장치(100)의 제 2 실시예를 나타내는 단면도이다. 본 실시예에 있어서, 제 3 칩(40)은 제 2 칩(30)에 부가적으로 제공된다. 양 칩(30, 40)은 그들의 액티브 면(31, 41)이 제 1 칩(20)의 액티브 면(21)과 면하고 있다. 제 1 및 제 3 금속 상호 접속부(24, 28)은 전극 접점을 제공한다. 접착층(25, 29)을 통해 칩(30, 40)은 그들이 후면(32, 42)이 제 1 히트 싱크(13)와 제 2 히트 싱크(19)에 각각 접속된다. 이 히트 싱크(13, 19)는 전기적으로 상호 접속되지 않고, 원할 경우에, 예컨대, +5V와 -5V의 다른 전압으로 구동될 수 있다. 제 2 및 제 3 칩(30, 40)은 이 경우 다양한 주파수 대역의 증폭기이다. 제 1 칩(20)은 여기서 소위 패시브 칩이고, 수직 커패시터가 정의된 고저항 실리콘 기판을 포함한다. 또한, 제 1 면(21)은 저항, 수직 커패시터보다 작은 커패시턴스를 가진 평면 커패시터, 코일 및 도전성 상호 접속부 상에 정의된다.

Claims (11)

  1. 액티브 면과 후면을 구비한 제 1 칩 - 제 1 칩의 액티브 면은 제 1 및 제 2 도전성 상호 접속부를 구비함- 과,
    액티브 면과 후면을 구비한 제 2 칩 - 상기 제 2 칩의 액티브 면은 제 1 도전성 상호 접속부를 가지며, 상기 제 1 및 제 2 칩의 액티브 면은 서로 마주보고 있으며, 상기 칩들의 제 1 도전성 상호 접속부는 제 1 금속 상호 접속부에 의해 전기 전도 방식으로 상호 접속됨 - 과,
    제 1 면 및 대향의 제 2 면을 구비한 기판 - 상기 제 1 면은 상기 제 1 칩의 상기 액티브 면과 마주보며, 상기 기판은 히트 싱크, 도전성 상호 접속부 및 외부 접촉을 위한 접촉면을 포함하며, 히트 싱크는 도전성 접착제에 의해 상기 제 2 칩의 후면과 접속되며, 도전성 상호 접속부는 제 2 금속 상호 접속부에 의해 상기 제 1 칩의 상기 제 2 도전성 상호 접속부에 전기 도전적으로 접속되며, 접촉면은 상기 기판의 상기 제 2 면 상에서 접촉될 수 있음 - 과,
    실질적으로 임의의 비율로 상기 제 1 및 상기 제 2 칩과 상기 금속 상호 접속부를 밀봉하여, 기판이 부착되는 패시베이션 물질의 캡슐화부
    를 포함하는 전자 장치.
  2. 제 1 항에 있어서,
    상기 제 2 금속 상호 접속부는 적어도 부분적으로 상기 제 1 금속 상호 접속부보다 낮은 리플로우 온도를 갖는 것을 특징으로 하는 전자 장치.
  3. 제 1 항에 있어서,
    상기 기판은 캡슐화부의 패시베이션 재료가 마련된 개구를 구비한 리드 프레임을 수납하는 것을 특징으로 하는 전자 장치.
  4. 제 1 항에 있어서,
    상기 액티브 면과 평행한 평면 내의 상기 제 2 칩은 상기 제 1 칩보다 작은 표면 영역을 갖는 것을 특징으로 하는 전자 장치.
  5. 제 4 항에 있어서,
    상기 제 1 칩은 필수적으로 패시브 소자인 집적 회로를 포함하며, 상기 제 2 칩은 실질적으로 액티브 소자인 집적 회로를 포함하는 것을 특징으로 하는 전자 장치.
  6. 제 5 항에 있어서,
    상기 제 1 칩은 세공을 가진 도트 반도체 재료의 기판을 포함하며, 상기 세공은 본질적으로 상기 액티브 면과 평행한 평면에 수직인 방향으로 연장되고, 또한 커패시터가 정의되는 것을 특징으로 하는 전자 장치.
  7. 제 1 항에 있어서,
    액티브 면과 후면을 갖는 제 3 칩이 제공되며,
    상기 액티브 면은 상기 제 3 칩의 도전성 상호 접속부를 구비하고, 상기 제 3 칩의 상기 액티브 면은 상기 제 1 칩의 상기 액티브 면과 마주보고, 상기 제 3 칩의 상기 도전성 상호 접속부는 금속 도선에 의해 상기 제 1 칩의 다른 도전성 상호 접속부에 상호 전기 도전적으로 접속되고, 상기 기판은 도전성 접착제에 의해 상기 제 3 칩의 후면에 접속되는 제 2 히트 싱크를 포함하는 것을 특징으로 하는 전자 장치.
  8. 전자 장치의 제조 방법에 있어서,
    각각 액티브 면과 후면을 갖는 제 1 칩 및 제 2 칩의 앙상블 - 제 1 도전성 상호 접속부를 포함하는 액티브 면은 서로 대향하며, 상기 제 1 도전성 상호 접속부는 제 1 금속 상호 접속부에 의해 상호 전기 도전적으로 접속되며, 상기 제 1 칩의 상기 액티브 면은 제 2 도전성 상호 접속부를 포함함 - 을 제공하는 단계와,
    제 1 및 그 대향의 제 2 면을 갖는 기판 - 상기 기판은 히트 싱크, 도전성 상호 접속부 및 외부 접촉을 위한 접촉면을 구비함 - 을 제공하는 단계와,
    상기 기판의 상기 제 1 면 상에 상기 제 1 및 제 2 칩의 앙상블 - 제 2 금속 상호 접속부를 갖는 도전성 상호 접속부는 상기 제 1 칩의 상기 제 2 도전성 상호 접속부와 전기 도전적으로 접속되고, 상기 히트 싱크는 도전성 접착제에 의해 상기 제 2 칩의 후면에 접속됨 - 을 부착하는 단계와,
    상기 접착제를 경화하는 단계와,
    경화 동안 접착층의 수축으로 인해 발생된 응력의 완화 하에서 상기 제 2 금속 상호 접속부의 적어도 일부를 재융해하는 단계와,
    상기 제 1 및 제 2 칩 주위와 상기 금속 상호 접속부 주위에 패시베이션 재료 - 상기 기판에 접합됨 - 의 캡슐화부를 부착하는 단계
    를 포함하는 전자 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 기판 내의 상기 도전성 상호 접속부는, 상기 앙상블이 상기 기판 상에 실장될 때, 상기 도전성 상호 접속부가 어느 정도 구부러지고 원상 회복될 수 있도록 탄성층 상에 위치되는 것을 특징으로 하는 전자 장치의 제조 방법.
  10. 제 8 항에 있어서,
    상기 제 2 금속 상호 접속부는 상기 제 1 금속 상호 접속부의 리플로우 온도보다 낮은 리플로우 온도를 갖는 땜납을 포함하는 것을 특징으로 하는 전자 장치의 제조 방법.
  11. 제 1 히트 싱크가 제 2 히트 싱크와는 다른 전압으로 인가되어 사용되는 동안 상기 히트 싱크는 전기 도전성 접착제에 의해 고정되는 청구항 5에 기재된 장치의 이용법.
KR1020057011243A 2002-12-20 2003-12-10 전자 장치, 그 제조 방법 및 이용법 KR20050095586A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02080664.2 2002-12-20
EP02080664 2002-12-20

Publications (1)

Publication Number Publication Date
KR20050095586A true KR20050095586A (ko) 2005-09-29

Family

ID=32668879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011243A KR20050095586A (ko) 2002-12-20 2003-12-10 전자 장치, 그 제조 방법 및 이용법

Country Status (7)

Country Link
US (1) US7196416B2 (ko)
EP (1) EP1579502A2 (ko)
JP (1) JP2006511080A (ko)
KR (1) KR20050095586A (ko)
CN (1) CN100382298C (ko)
AU (1) AU2003285638A1 (ko)
WO (1) WO2004057668A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262368A1 (en) * 2003-06-26 2004-12-30 Haw Tan Tzyy Ball grid array solder joint reliability
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7750436B2 (en) * 2004-07-19 2010-07-06 Nxp B.V. Electronic device comprising an integrated circuit and a capacitance element
JP2006080350A (ja) * 2004-09-10 2006-03-23 Denso Corp 半導体装置およびその実装構造
US7560309B1 (en) * 2005-07-26 2009-07-14 Marvell International Ltd. Drop-in heat sink and exposed die-back for molded flip die package
TWI324378B (en) * 2005-10-21 2010-05-01 Freescale Semiconductor Inc Method of making semiconductor package with reduced moisture sensitivity
ES2808623T3 (es) 2006-03-30 2021-03-01 Esco Group Llc Miembro de desgaste para equipo de excavación
US7622811B2 (en) * 2006-09-14 2009-11-24 Stats Chippac, Inc. Semiconductor assembly with component attached on die back side
WO2008099321A1 (en) 2007-02-14 2008-08-21 Nxp B.V. Dual or multiple row package
US7863738B2 (en) * 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US7859120B2 (en) * 2008-05-16 2010-12-28 Stats Chippac Ltd. Package system incorporating a flip-chip assembly
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
MY165522A (en) * 2011-01-06 2018-04-02 Carsem M Sdn Bhd Leadframe packagewith die mounted on pedetal that isolates leads
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9034692B2 (en) 2011-03-21 2015-05-19 Stats Chippac Ltd. Integrated circuit packaging system with a flip chip and method of manufacture thereof
JP2015046501A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 半導体装置
CN104157617B (zh) * 2014-07-29 2017-11-17 华为技术有限公司 芯片集成模块、芯片封装结构及芯片集成方法
AU2018421974B2 (en) * 2018-05-04 2022-03-31 Telefonaktiebolaget Lm Ericsson (Publ) A cavity-backed antenna element and array antenna arrangement
CN109904139B (zh) * 2019-03-08 2020-12-25 中国科学院微电子研究所 带有柔性转接板的大尺寸芯片系统封装结构及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311747A (ja) * 1989-06-09 1991-01-21 Toshiba Corp 半導体装置
JPH08125112A (ja) * 1994-10-26 1996-05-17 Hitachi Ltd 半導体装置およびその製造方法
EP0865082A4 (en) * 1995-11-28 1999-10-13 Hitachi Ltd SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING THE SAME, AND ENCAPSULATED SUBSTRATE
JP3545171B2 (ja) * 1997-07-31 2004-07-21 三洋電機株式会社 半導体装置
US6225699B1 (en) * 1998-06-26 2001-05-01 International Business Machines Corporation Chip-on-chip interconnections of varied characteristics
DE10041695A1 (de) * 2000-08-24 2002-03-07 Orient Semiconductor Elect Ltd Kapselungskonstruktion für einen mit einem Chip und mit einer Unterlage verbundenen Flip-Chip
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US20020105789A1 (en) * 2001-02-02 2002-08-08 Siliconware Precision Industries Co., Ltd. Semiconductor package for multi-chip stacks
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6967395B1 (en) * 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US7064009B1 (en) * 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
TW495943B (en) * 2001-04-18 2002-07-21 Siliconware Precision Industries Co Ltd Semiconductor package article with heat sink structure and its manufacture method
US6610560B2 (en) * 2001-05-11 2003-08-26 Siliconware Precision Industries Co., Ltd. Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
JP4526823B2 (ja) * 2002-04-11 2010-08-18 エヌエックスピー ビー ヴィ キャリヤ、キャリヤを製造する方法および電子機器
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same

Also Published As

Publication number Publication date
AU2003285638A1 (en) 2004-07-14
US7196416B2 (en) 2007-03-27
CN1726591A (zh) 2006-01-25
US20060099742A1 (en) 2006-05-11
EP1579502A2 (en) 2005-09-28
WO2004057668A3 (en) 2004-08-12
JP2006511080A (ja) 2006-03-30
CN100382298C (zh) 2008-04-16
WO2004057668A2 (en) 2004-07-08

Similar Documents

Publication Publication Date Title
KR20050095586A (ko) 전자 장치, 그 제조 방법 및 이용법
US7314817B2 (en) Microelectronic device interconnects
US5147210A (en) Polymer film interconnect
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
JP3233535B2 (ja) 半導体装置及びその製造方法
JP4505983B2 (ja) 半導体装置
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US7863723B2 (en) Adhesive on wire stacked semiconductor package
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
US6303992B1 (en) Interposer for mounting semiconductor dice on substrates
US6548326B2 (en) Semiconductor device and process of producing same
US20030075791A1 (en) Semiconductor device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009130362A (ja) 薄型半導体装置
US20050035465A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US20080272488A1 (en) Semiconductor Device
US6656771B2 (en) Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
KR100225398B1 (ko) 반도체 범프의 본딩구조 및 방법
CN116569331A (zh) 包括多个引线框架的半导体器件封装件及相关方法
JP2002353275A (ja) 半導体装置並びにその製造方法および実装方法
JP2002261192A (ja) ウエハレベルｃｓｐ
JP2000200800A (ja) 半導体装置及びその製造方法
JP3320699B2 (ja) 半導体装置、および半導体装置の実装体

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application