KR950021767A - 랜딩 패드를 갖는 전계 효과 트랜지스터(Field effect transistor with landing pad) - Google Patents

랜딩 패드를 갖는 전계 효과 트랜지스터(Field effect transistor with landing pad) Download PDF

Info

Publication number
KR950021767A
KR950021767A KR1019940031629A KR19940031629A KR950021767A KR 950021767 A KR950021767 A KR 950021767A KR 1019940031629 A KR1019940031629 A KR 1019940031629A KR 19940031629 A KR19940031629 A KR 19940031629A KR 950021767 A KR950021767 A KR 950021767A
Authority
KR
South Korea
Prior art keywords
dielectric layer
depositing
landing pad
conductive
layer
Prior art date
Application number
KR1019940031629A
Other languages
English (en)
Inventor
화 리 쿠오
팅 리우 춘
리우 루이첸
Original Assignee
리챠드 디. 라우만
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리챠드 디. 라우만, 에이 티 앤드 티 코포레이션 filed Critical 리챠드 디. 라우만
Publication of KR950021767A publication Critical patent/KR950021767A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)

Abstract

전계효과 트랜지스터는 에칭 마스크로서 서브 리소그래피 간격을 갖는 패턴화된 유전체(11)를 사용하여 패턴화된 윈도우 패드층(9)으로 제조된다. 트랜지스터의 소정의 특성은 적은 접합 캐패시터스를 포함하는 것이다.

Description

랜딩 패드를 갖는 전계효과 트랜지스터(Field effect transistor with landing pad)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 제조상의 여러 단계에서의 전계효과 트랜지스터 부분을 나타내는 단면도.

Claims (13)

  1. 전계효과 트랜지스터 제조방법에 있어서, 필드산화물 영역(7)사이에 상기 전계효과 트랜지스터의 소스/드레인 영역(3)과 게이트전극(5)을 형성하는 단계와, 전도 질화물을 구비하는 전도 랜딩패드층(9)을 증착하는 단계와, 유전체층(11)을 증착하는 단계와, 레지스트(13)를 증착하는 단계와, 상기 게이트전극(5)과 상기 필드산화물 영역(7)상에 상기 유전체층(11)의 선택부분을 노출하도록 상기 레지스터(13)를 패턴화하는 단계와, 상기 전도패드층(9)의 부분을 노출하도록 상기 유전체층(11)의 상기 노출부분을 제거하는 단계, 및 상기 전도랜딩 패드층(9)을 패턴화하도록 상기 유전체층(11)을 사용하는 단계를 구비하는 전계효과 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 전도랜딩 패드층(9)을 패턴화하기에 앞서 상기 패턴화된 유전체층상에 유전체 스페이서(15)을 형성하는 단계를 구비하는 전계효과 트랜지스터 제조방법.
  3. 제2항에 잇어서, 상기 형성단계는 유전체층(11)을 증착하고 상기 스페이서(15)를 형성하도록 에칭백하는 단계를 구비하는 전계효과 트랜지스터 제조방법.
  4. 제1항에 있어서, 상기 패턴화된 전도랜딩 패드층(9)상에 유전체층(11)를 증착하는 단계와, 상기 패턴화된 유전체층(11)의 부분을 노출하는 윈도우를 형성하도록 상기 유전체층(17)을 패턴화하는 단계, 및 상기 유전체층(11)을 에칭마스크로서 사용하여 상기 전도랜딩 패드층(9)의 부분을 노출하는 단계를 구비하는 전계효과 트랜지스터 제조방법.
  5. 제4항에 있어서, 상기 윈도우에 금속을 증착하는 단계를 더 구비하는 전계효과 트랜지스터 제조방법.
  6. 제1항에 있어서, 상기 전도 질화물은 기본적으로 티타늄 질화물로 구성되는 전계효과 트랜지스터 제조방법.
  7. 전계효과 트랜지스터를 제조하는 방법에 있어서, 필드산화물 영역(7)사이에 상기 전계효과 트랜지스터의 소스/드레인 영역(3)과 게이트전극(5)을 형성하는 단계와, 전도 랜딩패드층(9)을 증착하는 단계와, 유전체층을 증착하는 단계와, 레지스트(13)를 증착하는 단계와, 상기 게이트전극(5)과 상기 필드산화물 영역(7)상에 상기 유전체층(11)의 선택부분을 노출하도록 상기 레지스터(13)를 패턴화하는 단계와, 상기 전도랜딩 패드층(9)의 부분을 노출하도록 상기 유전체층(11)의 상기 노출부분을 제거하는 단계,상기 전도랜딩 패드층(9)을 패턴화하기에 앞서 상기 패턴화된 유전체층(11)상에 유전체 스페이서(15)를 형성하는 단계, 및 상기 전도랜딩 패드층(9)을 패턴화하도록 상기 유전체층(11)을 사용하는 단계를 구비하는 전계효과 트랜지스터 제조방법.
  8. 제7항에 있어서, 상기 형성단계는 상기 스페이서(15)를 형성하도록 유전체층(11)을 증착하고 에칭백하는 단계를 구비하는 전계효과 트랜지스터 제조방법.
  9. 제7항에 있어서, 상기 패턴화된 전도랜딩 패드층(9)상에 유전체층(17)를 증착하는 단계와, 상기 패턴화된 유전체층(11)의 부분을 노출하는 윈도우를 형성하도록 상기 유전체층(17)을 패턴화하는 단계, 및 상기 유전체층(11)을 에칭마스크로서 사용하여 상기 전도랜딩 패드층(9)의 부분을 노출하는 단계를 구비하는 전계효과 트랜지스터 제조방법.
  10. 제9항에 있어서, 상기 윈도우에 금속을 증착하는 단계를 더 구비하는 전계효과 트랜지스터 제조방법.
  11. 제7항에 있어서, 상기 전도랜딩 패드층(9)은 전도질화물을 구비하는 전계효과 트랜지스터 제조방법.
  12. 제11항에 있어서, 상기 전도 질화물은 기본적으로 티타늄 질화물로 구성되는 전계효과 트랜지스터 제조방법.
  13. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940031629A 1993-12-01 1994-11-29 랜딩 패드를 갖는 전계 효과 트랜지스터(Field effect transistor with landing pad) KR950021767A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US159,897 1993-12-01
US08/159,897 US5407859A (en) 1993-12-01 1993-12-01 Field effect transistor with landing pad

Publications (1)

Publication Number Publication Date
KR950021767A true KR950021767A (ko) 1995-07-26

Family

ID=22574570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031629A KR950021767A (ko) 1993-12-01 1994-11-29 랜딩 패드를 갖는 전계 효과 트랜지스터(Field effect transistor with landing pad)

Country Status (7)

Country Link
US (1) US5407859A (ko)
EP (1) EP0656649B1 (ko)
JP (1) JP2944902B2 (ko)
KR (1) KR950021767A (ko)
DE (1) DE69412974T2 (ko)
ES (1) ES2120578T3 (ko)
TW (1) TW257885B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170285B1 (ko) * 1995-05-12 1999-03-30 김광호 반도체 장치의 소자 분리 방법
US5686761A (en) * 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1216962A (en) * 1985-06-28 1987-01-20 Hussein M. Naguib Mos device processing
US4844776A (en) * 1987-12-04 1989-07-04 American Telephone And Telegraph Company, At&T Bell Laboratories Method for making folded extended window field effect transistor
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
US5234851A (en) * 1989-09-05 1993-08-10 General Electric Company Small cell, low contact assistance rugged power field effect devices and method of fabrication
US5017515A (en) * 1989-10-02 1991-05-21 Texas Instruments Incorporated Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers
JP2995838B2 (ja) * 1990-01-11 1999-12-27 セイコーエプソン株式会社 Ｍｉｓ型半導体装置及びその製造方法
US5206187A (en) * 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
US5340761A (en) * 1991-10-31 1994-08-23 Vlsi Technology, Inc. Self-aligned contacts with gate overlapped lightly doped drain (goldd) structure

Also Published As

Publication number Publication date
EP0656649B1 (en) 1998-09-02
DE69412974D1 (de) 1998-10-08
ES2120578T3 (es) 1998-11-01
DE69412974T2 (de) 1999-02-11
JPH07202200A (ja) 1995-08-04
TW257885B (ko) 1995-09-21
EP0656649A1 (en) 1995-06-07
JP2944902B2 (ja) 1999-09-06
US5407859A (en) 1995-04-18

Similar Documents

Publication Publication Date Title
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR940004856A (ko) 전계효과 트랜지스터 제조방법
KR950024337A (ko) 게이트 스택 제조 공정
KR970018187A (ko) 반도체 장치 제조방법
KR950021767A (ko) 랜딩 패드를 갖는 전계 효과 트랜지스터(Field effect transistor with landing pad)
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR970054513A (ko) 박막트랜지스터 제조 방법
KR970054481A (ko) 박막 트랜지스터 제조방법
KR950021761A (ko) 박막트랜지스터 제조방법
KR980006140A (ko) 박막트랜지스터 및 그 제조방법
KR950004408A (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR960001875A (ko) 포토리소그래피 공정을 통한 식각패턴 형성방법
KR970054506A (ko) 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법
KR970023874A (ko) 새도우 마스크를 이용한 박막 트랜지스터 제작 공정
KR960009073A (ko) 전계효과트랜지스터의 제조방법
KR890011059A (ko) 반도체 장치의 제조방법
KR960026303A (ko) 미세패턴 형성방법
KR940004725A (ko) 단차완화 마스크를 이용한 콘택홀 형성방법
KR970054512A (ko) 박막트랜지스터 제조 방법
KR930011294A (ko) 모스펫 제조방법
KR940012444A (ko) 필드에미션장치 및 제조방법
KR970030901A (ko) 박막트랜지스터 제조방법
KR970013385A (ko) 완전 자기정렬형 박막트랜지스터 및 그 제조방법
KR960026635A (ko) 금속배선 형성방법
KR970054484A (ko) 완전 자기 정합형 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990106

Effective date: 20000225