KR960009073A - 전계효과트랜지스터의 제조방법 - Google Patents
전계효과트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR960009073A KR960009073A KR1019940021217A KR19940021217A KR960009073A KR 960009073 A KR960009073 A KR 960009073A KR 1019940021217 A KR1019940021217 A KR 1019940021217A KR 19940021217 A KR19940021217 A KR 19940021217A KR 960009073 A KR960009073 A KR 960009073A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- source
- region
- entire surface
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 230000005669 field effect Effects 0.000 title claims abstract 5
- 238000000034 method Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 8
- 239000002184 metal Substances 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 4
- 230000001681 protective effect Effects 0.000 claims abstract 4
- 239000004020 conductor Substances 0.000 claims abstract 2
- 238000000206 photolithography Methods 0.000 claims abstract 2
- 238000002955 isolation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 이중 게이트 전계효과트랜지스터의 제조방법에 관한 것으로, 소오스와 드레인 사이에 존재하는 두개의 게이트 사이의 거리를 자유롭게 조절할 수 있도록 한 것이다.
본 발명은 기판상에 버퍼층, 활성층, 오막콘택층을 차례로 성장시키는 단계와, 소자간 간격을 위해 상기 적층구조를 메사에칭하는 단계, 상기 메사에칭된 적층구조의 양측에 소오스전극 및 드레인전극을 형성하는 단계, 기판 전면에 포토레지스트를 도포하는 단계, 상기 포토레지스트를 사진공정에 의해 선택적으로 노광 및 현상하여 소오스 및 드레인영역 사이의 소정영역을 선택적으로 노출시키는 포토레지스트패턴을 형성하는 단계, 상기 포토레지스트패턴이 형성된 기판 전면에 절연막을 증착하는 단계, 상기 절연막상에 이중 게이트가 형성될 영역을 제외한 영역에만 선택적으로 금속마스크를 형성하는 단계, 상기 금속마스크를 이용하여 상기 절연막을 선택적으로 제거하여 이중 게이트영역을 정의하는 단계, 상기 금속마스크를 이용하여 상기 이중 게이트영역의 노출된 오막콘택층과 활성층을 리세스에칭하는 단계, 결과물 전면에 케이트전극 형성을 위한 도전물질을 증착하는 단계, 상기 포토레지스트패턴 및 절연막을 리프트오프하고 이중 게이트전극을 형성하는 단계, 기판 전면에 보호막을 형성하는 단계, 상기 보호막을 선택적으로 제거하여 상기 소오스 및 드레인전극과 게이트패드룰 노출시키는 단계, 상기 소오스 및 드레인전극과 게이트패드와 접촉하는 전극용 패드를 형성하는 단계로 이루어진 전계효과트랜지스터의 제조방법을 제공함으로써 이중 게이트의 형성을 용이하게 할 수 있도록 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 이중 게이트 MESFET 제조방법을 도시한 공정 순서도.
Claims (2)
- 기판상에 버퍼층, 활성층, 오믹콘택층을 차례로 성장시키는 단계와, 소자간 격리를 위해 상기 적충구조를 메사에칭하는 단계, 상기 메사에칭된 적층구조의 양측에 소오스전극 및 드레인전극을 형성하는 단계, 기판 전면에 포토레지스트를 도포하는 단계, 상기 포토레지스트를 사진공정에 의해 선택적으로 노광 및 현상하여 소오스 및 드레인영역 사이의 소정영역을 선택적으로 노출시키는 포토레지스트패턴를 형성하는 단계, 상기 포토레지스트패턴이 형성된 기판 전면에 절연막을 증착하는 단계, 상기 절연막상에 이중 게이트가 형성될 영역을 제외한 영역에만 선택적으로 금속마스크를 형성하는 단계, 상기 금속마스크를 이용하여 상기 절연막을 선택적으로 제거하여 이중 게이트영역을 정의하는 단계, 상기 금속마스크를 이용하여 상기 이중 게이트영역의 노출된 오믹콘택층과 활성층을 리세스에칭하는 단계, 결과물 전면에 게이트전극 형성을 위한 도전물질을 증착하는 단계, 상기 포토레지스트패턴 및 절연막을 리프트오프하고 이중 게이트전극을 형성하는 단계, 기판 전면에 보호막을 형성하는 단계, 상기 보호막을 선택적으로 제거하여 상기 소오스 및 드레인전극과 게이트패드를 노출시키는 단계, 상기 소오스 및 드레인전극과 게이트패드와 접촉하는 전극용 패드를 형성하는 단계로 이루어진 것을 특징으로 하는 전계효과트랜지스터의 제조방법.
- 제1항에 있어서, 상기 이중게이트 사이의 간격과 각 게이트의 폭이 상기 절연막의 두께에 의해 조절되는 것을 특징으로 하는 전계효과트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021217A KR100304869B1 (ko) | 1994-08-26 | 1994-08-26 | 전계효과트랜지스터의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021217A KR100304869B1 (ko) | 1994-08-26 | 1994-08-26 | 전계효과트랜지스터의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009073A true KR960009073A (ko) | 1996-03-22 |
| KR100304869B1 KR100304869B1 (ko) | 2001-12-01 |
Family
ID=37529975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940021217A KR100304869B1 (ko) | 1994-08-26 | 1994-08-26 | 전계효과트랜지스터의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100304869B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431060B1 (ko) * | 2002-01-14 | 2004-05-10 | 삼성전기주식회사 | 편향요크용 코일보빈 권선장치 |
-
1994
- 1994-08-26 KR KR1019940021217A patent/KR100304869B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431060B1 (ko) * | 2002-01-14 | 2004-05-10 | 삼성전기주식회사 | 편향요크용 코일보빈 권선장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100304869B1 (ko) | 2001-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR960009073A (ko) | 전계효과트랜지스터의 제조방법 | |
| KR970013385A (ko) | 완전 자기정렬형 박막트랜지스터 및 그 제조방법 | |
| KR100196503B1 (ko) | 박막트랜지스터 제조 방법 | |
| KR930014995A (ko) | 비휘발성 메모리의 제조방법 | |
| KR0172901B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| KR950021744A (ko) | 반도체 박막트랜지스터 제조방법 | |
| KR970003685A (ko) | 모스 전계 효과 트랜지스터의 제조 방법 | |
| KR940016911A (ko) | 박막트랜지스터 제조방법 | |
| KR950021767A (ko) | 랜딩 패드를 갖는 전계 효과 트랜지스터(Field effect transistor with landing pad) | |
| KR970054521A (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| KR950026036A (ko) | 반도체소자 및 그 제조방법 | |
| KR970003962A (ko) | 반도체 소자의 고집적 트렌지스터 제조 방법 | |
| KR940027199A (ko) | 박막트랜지스터의 제조방법 | |
| JPH03232240A (ja) | 電界効果トランジスタの製造方法 | |
| KR930009071A (ko) | 반도체 메모리장치의 제조방법 | |
| KR970054513A (ko) | 박막트랜지스터 제조 방법 | |
| KR910020902A (ko) | Dram셀 제조방법 | |
| KR950034462A (ko) | 박막트랜지스터의 제조방법 | |
| KR950021761A (ko) | 박막트랜지스터 제조방법 | |
| JPH05283437A (ja) | 半導体装置の製造方法 | |
| KR950021756A (ko) | 박막트랜지스터 제조방법 | |
| JPH02302045A (ja) | 電界効果トランジスタの製造方法 | |
| KR960006059A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |