KR930009071A - 반도체 메모리장치의 제조방법 - Google Patents

반도체 메모리장치의 제조방법 Download PDF

Info

Publication number
KR930009071A
KR930009071A KR1019910019343A KR910019343A KR930009071A KR 930009071 A KR930009071 A KR 930009071A KR 1019910019343 A KR1019910019343 A KR 1019910019343A KR 910019343 A KR910019343 A KR 910019343A KR 930009071 A KR930009071 A KR 930009071A
Authority
KR
South Korea
Prior art keywords
conductive material
contact
insulating layer
material layer
bit line
Prior art date
Application number
KR1019910019343A
Other languages
English (en)
Inventor
신중현
최원택
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910019343A priority Critical patent/KR930009071A/ko
Publication of KR930009071A publication Critical patent/KR930009071A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 셀프업라인콘택방법에 의해 비트선콕택을 형성하는 방법에 관한 것으로, 메모리셀에서 비트선콘택과 매몰콘택에 패드를 동시에 형성하는 방법에 있어서, 비트선접속을 위한 콘택홀 및 커패시터전극접속을 위한 콘택홀이 형성되어 있는 반도체기판 전면에 도전물질층과 제1절연층을 순차 퇴적한 후, 상기 제1절연층을 패터닐하여 역게이트전극패턴을 형성하는 공정, 결과물 전면에 제2절연층을 퇴적하고 에치백공정을 행하여 상기 패터닝된 제1절연층 측면에 스페이서를 형성하는 공정, 상기 패터닝된 제1절연층 및 스페이서를 식각마스크로 하여 상기 도전물질층을 식각하여 콘택영역에만 도전물질을 퇴적하여 비트선을 형성하는 공정을 구비한 것을 특징으로 하는 본 발명에 의하면, 다이렉트콘택 및 매몰콘택영역에 다결정실리콘층이 형성되어 있기 때문에 64메가이상의 DRAM셀에서도 콘택실패가 일어나는 일이 없게 됨에 따라 보다 신뢰성 높은 반도체장치를 실현할 수 있게 된다.

Description

반도체 메모리장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 (a), (b) 내지 제1E도는 (a), (b)는 본 발명의 제1실시예에 따른 반도체 메로리장치의 제조방법을 나타낸 공정순서도.
제2도는 본 발명의 제2실시예를 나타낸 도면.
제3도는 본 발명의 제3실시예를 나타낸 도면.

Claims (4)

  1. 메모리셀에서 비트선콘택과 매몰콘택에 패드를 동시에 형성하는 방법에 있어서, 비트선접속을 위한 콘택홀 및 커패시터전극접속을 위한 콘택홀이 형성되어 있는 반도체기판 전면에 도전물질층과 제1절연층을 순차 퇴적한 후, 상기 제1절연층을 패터닝하여 역게이트 전극패턴을 형성하는 공정, 결과물 전면에 제2절연층을 퇴적하고 에치백공정을 행하고 상기 패터닝된 제1절연층 측면에 스페이서를 형성하는 공정, 상기 패터닝된 제1절연층 및 스페이서를 식각마스크로 하여 상기 도전물질층을 식각하여 콘택영역에만 도전물질층을 남기는 공정, 및 결과물 저면에 유전체막을 퇴적하여 평탄화시킨 후 비트선접속을 위한 콘택홀을 형성하고 도전물질을 퇴적하여 비트선을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  2. 제1항에 있어서, 상기 도전물질층을 패터닝할 때 역게이트전극패턴과 활성영역패턴을 이용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  3. 제2항에 있어서, 상기 도전물질층을 패터닝하기 위한 포토리소그래피공정시, 도전물질층위에 도포된 포토레비스트를 패터닝한 다음 가열하여 상기 도전물질층의 식각마스크로 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  4. 제2항에 있어서, 상기 도전물질층의 패터닝시, 3층레지스트법을 포토레지스트를 패터닝한 후 측벽에 절연물질로 스페이서를 형성하여 이 스페이서 및 상기 패터닝된 포노레지스트를 마스크로 하여 상기 도전물질층을 패터닝하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910019343A 1991-10-31 1991-10-31 반도체 메모리장치의 제조방법 KR930009071A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910019343A KR930009071A (ko) 1991-10-31 1991-10-31 반도체 메모리장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910019343A KR930009071A (ko) 1991-10-31 1991-10-31 반도체 메모리장치의 제조방법

Publications (1)

Publication Number Publication Date
KR930009071A true KR930009071A (ko) 1993-05-22

Family

ID=67348564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019343A KR930009071A (ko) 1991-10-31 1991-10-31 반도체 메모리장치의 제조방법

Country Status (1)

Country Link
KR (1) KR930009071A (ko)

Similar Documents

Publication Publication Date Title
KR930018659A (ko) 고집적 소자용 미세 콘택 형성방법
KR940016805A (ko) 반도체 소자의 적층 캐패시터 제조 방법
KR950010053A (ko) 메모리 셀의 비트 라인 비아 홀 제조방법
KR970054144A (ko) 반도체 메모리셀 제조방법
KR930009071A (ko) 반도체 메모리장치의 제조방법
KR920005338A (ko) 반도체장치 제조방법
KR950004415A (ko) 반도체 장치 및 그 제조방법
KR930014995A (ko) 비휘발성 메모리의 제조방법
KR950010852B1 (ko) 고집적 소자용 미세 콘택 형성방법
KR930022553A (ko) 비트라인 콘택 및 캐패시터 콘택을 가진 dram
KR970003959A (ko) 캐패시터의 전하저장전극 형성방법
KR970013356A (ko) 커패시터 제조 방법
KR980005510A (ko) 스토리지 노드 콘택 형성 방법
KR940016479A (ko) 반도체 소자의 콘택제조방법
KR950010076A (ko) 반도체소자의 디램셀 제조방법
KR940027166A (ko) 반도체 메모리장치 및 그 제조방법
KR970053944A (ko) 반도체 메모리장치 및 그 제조방법
KR970051931A (ko) 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크
KR940016786A (ko) 반도체 메모리 장치의 제조 방법
KR960002842A (ko) 반도체소자의 전하보존전극 제조방법
KR960002825A (ko) 반도체 소자의 캐패시터 제조방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법
KR950024346A (ko) 반도체 메모리장치 제조방법
KR19980026069A (ko) 반도체 장치의 커패시터 제조 방법
KR970054163A (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid