KR950034462A - 박막트랜지스터의 제조방법 - Google Patents
박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR950034462A KR950034462A KR1019940010852A KR19940010852A KR950034462A KR 950034462 A KR950034462 A KR 950034462A KR 1019940010852 A KR1019940010852 A KR 1019940010852A KR 19940010852 A KR19940010852 A KR 19940010852A KR 950034462 A KR950034462 A KR 950034462A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- source
- layer
- gate electrode
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 옵셋구조용 마스크를 사용하는 대신 게이트 전극의 양측에 스페이서를 형성하여 옵셋영역을 정의함으로써 옵셋 구조용 마스크 사용시 발생할 수 있는 디바이스의 오염과, 상기 마스크의 미스얼라인에 의한 디바이스의 특성 저하와, 균일성 및 재현성, 신뢰성의 감소와, 사진식각공정의 한계로 인한 옵셋영역의 0.5㎛ 이하로의 제어가 불가능한 문제점을 해결할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 박막트랜지스터 제조방법이 제1실시예.
Claims (2)
- 절연기관 위에 다결정실리콘을 도포한 후 패터닝하여 활성층을 형성하는 과정과, 상기 활성층 위에 게이트 절연막을 형성하는 과정과, 상기 게이트 절연막위에 게이트 전극을 형성하는 과정과, 게이트 전극 형성 후 결과물 전면에 절연물질을 소정의 두께로 증착시켜 절연막을 형성한 후 상기 절연막과 게이트 절연막을 하부의 활성층이 드러날 때까지 에치백하여 상기 게이트 전극 양측에 스페이서를 형성하는 과정과, 상기 스페이서 및 게이트 전극을 마스크로 하여 상기 활성층 내부에 POC13도핑방법으로 불순물을 주입하여 소스/드레인 영역을 형성하는 과정과, 상기 소스/드레인 영역 형성 후 결과물 전면에 층간절연막을 형성하는 과정과, 상기 소스/드레인 영역 상부의 층간절연막의 소정영역을 식각하여 콘택홀을 형성하는 과정과, 상기 콘택홀을 통해 소스/드레인 영역과 접하는 금속전극패턴을 형성하는 과정을 포함하여 구성된 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 절연기판 위에 다결정실리콘을 도포한 후 패터닝하여 활성층을 형성하는 과정과, 상기 활성층 위에 게이트 절연막 및 게이트 전극층을 형성하는 과정과, 상기 게이트 절연막 및 게이트 전극층을 동일 마스크을 사용하여 식각하는 과정과, 상기 게이트 전극 형성 후 결과물 전면에 절연물질을 소정의 두께로 증착시켜 절연막을 형성한 후 상기 절연막을 하부의 활성층이 드러날때까지 에치백하여 상기 식각된 게이트 전극층과 게이트 절연막으로 된 구조물 양측에 옵셋영역을 정의하기 위한 스페이서를 형성하는 과정과, 상기 스페이서 및 게이트 전극을 마스크로 하여 상기 활성층 내부에 POC13도핑방법으로 불순물을 주입하여 소스/드레인 영역을 형성하는 과정과, 상기 소스/드레인 영역 형성 후 결과물 전면에 층간절연막을 형성하는 과정과, 상시 소스/드레인 영역 상부의 층간절연막의 소정영역을 식각하여 콘택홀을 형성하는 과정과, 상기 콘택홀을 통해 소스/드레인 영역과 접하는 금속전극패턴을 형성하는 과정을 포함하여 구성된 것을 특징으로 하는 박막트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940010852A KR950034462A (ko) | 1994-05-17 | 1994-05-17 | 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940010852A KR950034462A (ko) | 1994-05-17 | 1994-05-17 | 박막트랜지스터의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950034462A true KR950034462A (ko) | 1995-12-28 |
Family
ID=66682098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940010852A KR950034462A (ko) | 1994-05-17 | 1994-05-17 | 박막트랜지스터의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950034462A (ko) |
-
1994
- 1994-05-17 KR KR1019940010852A patent/KR950034462A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920020671A (ko) | 골드구조를 가지는 반도체소자의 제조방법 | |
KR100658068B1 (ko) | 수직형 박막 트랜지스터 액정표시소자의 제조방법 | |
KR960032060A (ko) | 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법 | |
JPS63177472A (ja) | 薄膜トランジスタ | |
KR950034462A (ko) | 박막트랜지스터의 제조방법 | |
JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
KR0172901B1 (ko) | 박막 트랜지스터 제조방법 | |
KR100268796B1 (ko) | 반도체소자 제조방법 | |
KR100270363B1 (ko) | 박막트랜지스터 제조방법 | |
KR100196503B1 (ko) | 박막트랜지스터 제조 방법 | |
KR960015487B1 (ko) | 자기정렬 배선형성 방법 | |
KR970006740B1 (ko) | 박막트랜지스터의 제조 방법 | |
KR0156215B1 (ko) | 완전 자기정렬형 박막트랜지스터 및 그 제조방법 | |
KR100192363B1 (ko) | 박막트랜지스터의 구조 및 그 제조방법 | |
JPH02296366A (ja) | 半導体装置の製造方法 | |
KR940002942A (ko) | 반도체 장치의 콘택 형성 방법 | |
JPH0571176B2 (ko) | ||
KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
KR950002036A (ko) | 표면적이 증대된 전하저장전극 제조방법 | |
KR910020902A (ko) | Dram셀 제조방법 | |
KR970013428A (ko) | 질화막을 게이트절연막으로 사용한 다결정실리콘 박막트랜지스터 및 그 제조 방법 | |
JPS61196579A (ja) | 半導体装置の製法 | |
KR910003786A (ko) | 게이트전극 형성방법 | |
KR950015595A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR19990060023A (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |