KR950012720A - 반도체 집적회로 - Google Patents
반도체 집적회로 Download PDFInfo
- Publication number
- KR950012720A KR950012720A KR1019940025873A KR19940025873A KR950012720A KR 950012720 A KR950012720 A KR 950012720A KR 1019940025873 A KR1019940025873 A KR 1019940025873A KR 19940025873 A KR19940025873 A KR 19940025873A KR 950012720 A KR950012720 A KR 950012720A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- signal
- semiconductor integrated
- output
- integrated circuit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000001514 detection method Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
- H03K5/007—Base line stabilisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
제1회로로부터 제2회로로 출력되는 신호의 레벨을 유지하는 고정수단 또는 상기 신호가 입력되는 게이트회로를 구비하는 반도체 집적회로.
플로팅상태에 있는 상기 신호가 제2회로로 입력되는 것에 의하여 제2회로에 흐르는 관통전류가 저감될 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 관한 반도체 집적회로의 구성을 표시하는 요부회로도,
제6A도는 본 발명에 관한 반도체 집적회로의 다른 구성을 표시하는 요부회로도,
제6B도는 제6A도의 변형예를 표시하는 요부회로도,
Claims (10)
- 전원전위가 독립하여 각각에 공급되는 제1회로 및 제2회로 및 상기 제1회로로의 전원전위의 공급이 차단되었을 경우에 상기 제1회로로 부터 상기 제2회로로 출력되는 신호의 레벨을 유지하는 고정수단, 상기 고정수단의 상기 출력신호가 상기 제1회로의 출력신호인 것을 포함하는 것을 특징으로 하는 반도체 집적 회로.
- 제1항에 있어서, 상기 고정수단은 상기 신호를 접지측의 전위에 유지하는 것을 특징으로 하는 반도체 집적회로.
- 제1항에 있어서, 상기 고정수단은 인버터회로를 포함하는 것을 특징으로 하는 반도체 집적회로.
- 전원전위가 독립하여 각각에 공급하여 제1회로 및 제2회로 ; 상기 제1회로로의 전원전위의 공급을 차단하는 것이 가능하다는 것을 표시하는 차단가능신호를 출력하는 차단가능신호 출력수단 ; 및 제1회로로부터 상기 제2회로로 출력되어야할 신호와, 상기 차단가능신호와를 입력신호로 하는 연산수단, 상기 연산 수단의 출력신호가 상기 제1회로의 출력신호인 것을 포함하는 것을 특징으로 하는 반도체 집적회로.
- 제4항에 있어서, 상기 차단가능신호 출력수단은, 차단되는 상기 제1회로로 공급되는 전원전위를 검출하는 검출회로인 것을 특징으로 하는 반도체 집적회로.
- 제4항에 있어서, 외부로부터 주어지는 신호에 의거하여 상기 차단가능신호를 출력하는 CPU를 또한 포함하는 것을 특징으로 하는 반도체 집적회로.
- 제5항에 있어서, 상기 검출회로는, 제1회로로 공급되는 전원전위가 변화할때, "L"의 상기 차단가능신호를 출력하고, 그리고 상기 연산수단은, 차단가능신호를 반전시킨 신호가 입력되는 OR회로인 것을 특징으로 하는 반도체 집적회로.
- 전원전위가 독립하여 각각에 공급되는 제1회로 및 제2회로 ; 상기 제2회로에 설치되어 있으며, 상기 제1회로로부터 상기 제2회로로 출력되는 신호가 입력되는 게이트회로 ; 및 상기 게이트회로로부터 출력되는 신호를 유지하는 유지회로를 포함하는 것을 특징으로 하는 반도체 집적회로.
- 제7항에 있어서, 상기 게이트회로의 개폐는 상기 제1회로로 공급되는 전원전위에 의거하여 제어되는 것을 특징으로 하는 반도체 집적회로.
- 제8항에 있어서, 상기 제1회로로 공급되는 전원전위에 의거하여 상기 게이트회로의 개폐를 제어하는 CPU를 또한 포함하는 것을 특징으로 하는 반도체 집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-271955 | 1993-10-29 | ||
JP5271955A JPH07129538A (ja) | 1993-10-29 | 1993-10-29 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950012720A true KR950012720A (ko) | 1995-05-16 |
Family
ID=17507145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940025873A KR950012720A (ko) | 1993-10-29 | 1994-10-10 | 반도체 집적회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5610544A (ko) |
JP (1) | JPH07129538A (ko) |
KR (1) | KR950012720A (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6078201A (en) * | 1998-01-06 | 2000-06-20 | Xilinx, Inc. | Power-on reset circuit for dual supply voltages |
FR2813462B1 (fr) | 2000-08-23 | 2003-01-17 | St Microelectronics Sa | Circuit tampon pour la reception d'un signal d'horloge |
TW483245B (en) * | 2000-09-15 | 2002-04-11 | Winbond Electronics Corp | Insulator for multi-power system |
JP4974202B2 (ja) | 2001-09-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US6919737B2 (en) * | 2001-12-07 | 2005-07-19 | Intel Corporation | Voltage-level converter |
JP3746273B2 (ja) * | 2003-02-12 | 2006-02-15 | 株式会社東芝 | 信号レベル変換回路 |
US7256624B2 (en) * | 2003-10-28 | 2007-08-14 | Via Technologies, Inc. | Combined output driver |
TWI284313B (en) * | 2003-10-28 | 2007-07-21 | Via Tech Inc | Combined output driver |
JP2006203801A (ja) * | 2005-01-24 | 2006-08-03 | Fujitsu Ltd | バッファ回路及び集積回路 |
JP2009054869A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | 半導体デバイス、情報処理装置および電源電圧変動抑制方法 |
US7839016B2 (en) * | 2007-12-13 | 2010-11-23 | Arm Limited | Maintaining output I/O signals within an integrated circuit with multiple power domains |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1224644B (it) * | 1987-12-22 | 1990-10-18 | Sgs Thomson Microelectronics | Circuito per il mantenimento in conduzione di un transistore mos in mancanza di tensione di alimentazione elettrica. |
JPH0346268A (ja) * | 1989-07-13 | 1991-02-27 | Toshiba Corp | 半導体装置のcmos型入力バッファ回路 |
JPH03185921A (ja) * | 1989-12-14 | 1991-08-13 | Toshiba Corp | 半導体集積回路 |
US5241508A (en) * | 1991-04-03 | 1993-08-31 | Peripheral Land, Inc. | Nonvolatile ramdisk memory |
JPH04341997A (ja) * | 1991-05-20 | 1992-11-27 | Mitsubishi Electric Corp | 半導体メモリ装置 |
KR930008886B1 (ko) * | 1991-08-19 | 1993-09-16 | 삼성전자 주식회사 | 전기적으로 프로그램 할 수 있는 내부전원 발생회로 |
US5384747A (en) * | 1994-01-07 | 1995-01-24 | Compaq Computer Corporation | Circuit for placing a memory device into low power mode |
US5497112A (en) * | 1994-07-12 | 1996-03-05 | General Instrument Corporation Of Delaware | Power-out reset system |
-
1993
- 1993-10-29 JP JP5271955A patent/JPH07129538A/ja active Pending
-
1994
- 1994-10-10 KR KR1019940025873A patent/KR950012720A/ko not_active IP Right Cessation
-
1995
- 1995-12-20 US US08/575,266 patent/US5610544A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5610544A (en) | 1997-03-11 |
JPH07129538A (ja) | 1995-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950012720A (ko) | 반도체 집적회로 | |
JPH11145820A (ja) | レベルシフタ回路 | |
KR960036332A (ko) | 논리회로 | |
KR860007783A (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
KR870004446A (ko) | 래치회로 | |
KR920013441A (ko) | 반도체집적회로 | |
KR950035091A (ko) | 반도체집적회로 | |
KR890004496A (ko) | 반도체 집적회로 | |
KR19990067951A (ko) | 반도체ic회로의 입력 버퍼회로 | |
KR910013690A (ko) | 전류증폭회로 | |
KR950007286A (ko) | 2개의 클럭원을 선택적으로 이용할 수 있는 저 전력 소비 클럭 펄스 발생기 | |
KR970003242A (ko) | 위상 검출회로 | |
KR890015285A (ko) | 반도체집적회로의 오동작방지회로 | |
ATE253784T1 (de) | Ausgangstreiberschaltung | |
KR870011703A (ko) | 집적 회로 | |
KR950022093A (ko) | 비교기 회로 | |
KR950024433A (ko) | 데이타 출력 회로 및 반도체 기억 장치 | |
KR920001844A (ko) | 플립플롭 회로 및 그 로직 상태 제공 방법 | |
KR940016256A (ko) | 고속동작을 위한 데이타 패스 구조를 갖는 반도체 메모리소자 | |
KR950012708A (ko) | 반도체 장치 | |
KR200158367Y1 (ko) | 반도체장치의 허용범위 초과전압 검출회로 | |
KR970055529A (ko) | 메모리의 데이타 입력버퍼회로 | |
KR960042729A (ko) | 메모리 장치용 멀티플렉서 | |
KR970078014A (ko) | 양방향 버퍼를 가지는 반도체 장치 | |
KR0143580B1 (ko) | 비교기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
SUBM | Surrender of laid-open application requested |