KR950001854A - 수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치 - Google Patents

수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치 Download PDF

Info

Publication number
KR950001854A
KR950001854A KR1019940013386A KR19940013386A KR950001854A KR 950001854 A KR950001854 A KR 950001854A KR 1019940013386 A KR1019940013386 A KR 1019940013386A KR 19940013386 A KR19940013386 A KR 19940013386A KR 950001854 A KR950001854 A KR 950001854A
Authority
KR
South Korea
Prior art keywords
lead frame
lead
semiconductor element
leads
inner leads
Prior art date
Application number
KR1019940013386A
Other languages
English (en)
Other versions
KR0163079B1 (ko
Inventor
류지 호소카와
사토루 야나기타
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950001854A publication Critical patent/KR950001854A/ko
Application granted granted Critical
Publication of KR0163079B1 publication Critical patent/KR0163079B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 개개의 반도체칩마다 뿐만이 아니라, 복수의 반도체칩을 한번에 겹쳐 맞춘때에도 보다 정확한 위치맞춤을 각 제품마다에 균일하게 행할 수 있는 수지 봉지형 장치의 제조방법을 제공하는 것을 목적으로 하는 수지봉지형 반도체 장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체 소자를 설치하기 위한 리드프레임과,이 제조방법에 의해 제조되는 수지봉지형 반도체 장치에 관한 것으로, 반도체 소자를 설치하는 베드부 및 안쪽 리드와 바깥 리드를 갖는 리드부로 이루어지는 제 1 의 리드 프레임부에 대해서, 인접하는 같은 제 2 의 리드프레임부를 연결부에서 구부리고 반도체 소자끼리를 대향하여 겹친때 양리드 프레임부의 안쪽 리드와 바깥 리드가 번갈아서 정확하게 위치 결정되어 배열되는 것을 특징으로 한다.

Description

수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 반도체소자를 설치하기 위한 리드프레임을 도시한 평면도, 제 6 도는 인접하는 리드프레임을 겹칠 때의 안쪽 리드와 바깥 리드의 배열상태를 도시한 평면도, 제 7 도는 반도체소자가 설치된 상호 인접하는 리드프레임을 겹친 때 상태를 도시한 측면도, 제12도는 본 발명의 반도체장치의 내부 구성의 개략을 나타낸 도면.

Claims (9)

  1. 리드프레임 부재의 긴방향에 따라서 설치되고, 반도체소자를 설치해야 하는 제 1 의 베드부와, 상기 베드부를 중심으로하여 적어도 한방향으로 이어지고 대략 같은 간격으로 병설되는 복수의 안쪽 리드 및 이들 안쪽 리드의 각각에 접속되는 복수의 바깥 리드로 이루어지는 제 1 의 리드군을 갖는 제1의 리드프레임부와, 반도체소자 설치해야 하는 제2의 베드부와, 상기 제2의 베드부를 상기 제1의 리드프레임부의 제 1의베드부에 대향하여 겹친때에 상기 제 1 의 리드군의 동일방향으로 이어지는 상기 복수의 안쪽 리드 및 상기 복수의 바깥 리드 사이에 번갈아 배열되는 복수의 안쪽 리드 및 이들 안쪽 리드의 각각에 접속되는 복수의 바깥 리드에 의해 이루어지는 제 2 의 리드군을 갖고, 상기 리드프레임 부재의 연결부를 통하여 상기 제 1 의 리드프레임부와 연결되는 제 2 의 리드프레임부를 준비하는 공정과, 상기 제1 및 제 2 의 베드부에 각각 상기 제1 및 제 2 의 반도체소자를 설치하고, 이들 반도체소자의 각각의 전극을 대응하는 상기 복수의 안쪽 리드에 전기적으로 접속하는 공정과, 상기 제1 및 제 2 의 리드프레임부를 연결부에서 구부리고, 상기 제1 및 제 2 의 반도체소자를 대향시키고, 상기 제1 및 제 2 의 리드군의 각각의 안쪽 리드와 바깥 리드가 번갈아 배열되도록 상기 제 1 및 제 2 의 리드프레임부를 겹치는 공정과, 상기 제1 및 제 2 의 리드프레임부의 각각의 바깥 리드의 각단부를 남기고, 상기 제1 및 제 2 의 반도체소자를 대응하여 포함하는 상기 제1 및 제 2 의 리드프레임부를 몰드수지로 봉비하는 공정으로 이루어지는 것을 특징으로 하는 수지봉지형 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 제1 및 제 2 의 리드프레임부는 상기 리드프레임 부재의 긴방향에 따라 번갈아서, 복수개의 각각이 상기 연결부에서 연결되고 인접하게 배치되어 있는 것을 특징으로 하는 수지봉지형 반도체장치의 제조방법.
  3. 제 1 항에 있어서, 상기 제1 및 제 2 의 리드프레임부는 각각이 2이상의 동일수를 단위로 하여 상기 리드프레임 부재의 긴방향에 따라 번갈아서 각각이 상기 연결부에서 연결되어 인접하게 배치되어 있는 것을 특징으로 하는 수지봉지형 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기 제 1 의 리드프레임부는 상기 리드프레임 부재의 긴방향의 중심에서 한방향으로 적어도 2이상이, 각각이 상기 연결부에서 연결되어 상호 인접하여 설치되고, 상기 제 2 의 리드레임부는 상기 중심에서 다른 방향으로 적어도 2 이상이 상기 제 1 의 리드프레임부와 각각이 대칭위치에 각각이 상기 연결부에서 연결되어 인접하게 배치되어 있는 것을 특징으로 하는 수지봉지형 반도체장치의 제조방법.
  5. 리드프레임 부재의 긴방향을 따라서 배치된, 반도체소자를 설치해야하는 제 1 베드부와, 상기 베드부를 중심으로 하여 적어도 한방향으로 이어지고 대략 같은 간격으로 병설되는 복수의 안쪽 리드 및 이들 안쪽 리드의 각각에 접속되는 복수의 바깥 리드로 이루어지는 제 1 의 리드군을 갖는 제 1 의 리드프레임부와, 반도체소자를 설치해야 하는 제 2 베드부와, 상기 제 2 베드부를 상기 제 1 리드프레임부의 제 1 의 베드부에 대향하여 겹친때에 상기 제 1 리드군의 동일방향으로 이어지는 상기 복수의 안쪽 리드 및 상기 복수의 바깥 리드 사이에 번갈아 배열되는 복수의 안쪽 리드 및 이들 안쪽 리드의 각각에 접속되는 복수의 바깥 리드에 의해 이루어지는 제 2 의 리드군을 갖고, 상기 리드프레임 부재의 연결부를 통하여 상기 리드프레임부와 연결되는 제 2 리드프레임부에 의해 이루어지는 것을 특징으로 하는 리드프레임.
  6. 제 5 항에 있어서, 상기 제1 및 제 2 의 리드프레임부는 상기 리드프레임 부재의 긴방향에 따라 번갈아서 각각이 상기 연결부에서 연결되어 인접하여 배치되어 있는 것을 특징으로 하는 리드프레임.
  7. 제 5 항에 있어서, 상기 제1 및 제 2 의 리드프레임부는 각각이 2 이상의 동일수를 단위로 하여 상기 리드프레임 부재의 긴방향에 따라 번갈아서, 각각이 상기 연결부재로 연결되어 인접하여 배치되어 있는 것을 특징으로 하는 리드프레임.
  8. 제 5 항에 있어서, 상기 제 1 의 리드프레임부는 상기 리드프레임 부재의 긴방향의 중심에서 한방향으로 적어도 2이상이 각각 상기 연결부로 연결되어 상호 인접하여 배치되고, 상기 제 2 의 리드프레임부는 상기 중심에서 다른 방향으로 적어도 2이상이 상기 제 1 의 리드프레임부와 각각이, 대칭위치에 각각이 상기 연결부에서 연결되어 인접하여 배치되어 있는 것을 특징으로 하는 리드프레임.
  9. 제 1 의 반도체소자와, 상기 제 1 의 반도체소자를 설치하는 제 1 의 베드부와, 상기 제 1 의 반도체소자의 전극과 전기적으로 접속되고 상기 제 1 의 반도체소자를 중심으로 하여 적어도 한방향으로 이어지고 각각이 대략같은 간격으로 병설되는 복수의 안쪽 리드 및 이들 복수의 안쪽 리드에 접속되는 복수의 바깥 리드를 갖는 제 1 의 리드군으로 이루어지는 제 1 의 리드프레임부와, 상기 제 1 의 반도체소자와 대향하는 위치에 배치되는 제 2 의 반도체소자와, 상기 제 2 의 반도체소자를 설치하는 베드부, 상기 제 2 의 반도체소자의 전극과 전기적으로 접속되고, 상기 제 2 의 반도체소자를 중심으로 하여 제 1 의 리드군과 동일방향으로 이어지고, 상기 제 1 의 리드군의 각 안쪽 리드 및 이들 안쪽 리드에 각각 접속된 복수의 바깥 리드를 갖는 제 2 의 리드군으로 이루어지는 제 2 의 리드프레임과, 상기 제 1 의 리드군의 각 바깥 리드와 상기 제 2 의 리드군의 각 바깥 리드와의 각 단부가 상호 새무리모양으로 도출되도록 상기 제 1 의 반도체소자와 상기 제 2 의 반도체소자를 봉지하는 몰드수지에 의해 이루어지는 것을 특징으로 하는 수지봉지형 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940013386A 1993-06-14 1994-06-14 수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치 KR0163079B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-141790 1993-06-14
JP5141790A JP2960283B2 (ja) 1993-06-14 1993-06-14 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
KR950001854A true KR950001854A (ko) 1995-01-04
KR0163079B1 KR0163079B1 (ko) 1998-12-01

Family

ID=15300216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013386A KR0163079B1 (ko) 1993-06-14 1994-06-14 수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치

Country Status (5)

Country Link
US (2) US5543658A (ko)
EP (1) EP0630047B1 (ko)
JP (1) JP2960283B2 (ko)
KR (1) KR0163079B1 (ko)
DE (1) DE69414641T2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364044B2 (ja) * 1995-02-07 2003-01-08 三菱電機株式会社 半導体装置の製造装置および半導体装置の製造方法
FR2732509B1 (fr) * 1995-03-31 1997-06-13 Sgs Thomson Microelectronics Boitier de montage d'une puce de circuit integre
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
US5923959A (en) * 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6117382A (en) 1998-02-05 2000-09-12 Micron Technology, Inc. Method for encasing array packages
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6329705B1 (en) 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6122822A (en) * 1998-06-23 2000-09-26 Vanguard International Semiconductor Corporation Method for balancing mold flow in encapsulating devices
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
US20030107120A1 (en) * 2001-12-11 2003-06-12 International Rectifier Corporation Intelligent motor drive module with injection molded package
US20040042183A1 (en) * 2002-09-04 2004-03-04 Alcaria Vicente D. Flex circuit package
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
JP4860442B2 (ja) * 2006-11-20 2012-01-25 ローム株式会社 半導体装置
US7642638B2 (en) * 2006-12-22 2010-01-05 United Test And Assembly Center Ltd. Inverted lead frame in substrate
JP4554644B2 (ja) * 2007-06-25 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101359602B (zh) * 2007-08-03 2010-06-09 台湾半导体股份有限公司 单片折叠式表面粘着半导体组件组装方法
US9147649B2 (en) * 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
US8198710B2 (en) 2008-02-05 2012-06-12 Fairchild Semiconductor Corporation Folded leadframe multiple die package
US8172360B2 (en) * 2008-02-27 2012-05-08 Hewlett-Packard Development Company, L.P. Printhead servicing system and method
JP5566181B2 (ja) * 2010-05-14 2014-08-06 三菱電機株式会社 パワー半導体モジュールとその製造方法
KR101151561B1 (ko) * 2010-06-17 2012-05-30 유춘환 반도체 장치용 리드 프레임의 접합방법
CN103187317B (zh) * 2011-12-31 2015-08-05 百容电子股份有限公司 半导体元件的组装方法
JP6661565B2 (ja) 2017-03-21 2020-03-11 株式会社東芝 半導体装置及びその製造方法
EP4135028A1 (en) * 2021-08-12 2023-02-15 Murata Manufacturing Co., Ltd. Electronic component with moulded package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
US4446375A (en) * 1981-10-14 1984-05-01 General Electric Company Optocoupler having folded lead frame construction
US5049527A (en) * 1985-06-25 1991-09-17 Hewlett-Packard Company Optical isolator
US4633582A (en) * 1985-08-14 1987-01-06 General Instrument Corporation Method for assembling an optoisolator and leadframe therefor
JPS6344750A (ja) * 1986-08-12 1988-02-25 Shinko Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
JPH01257361A (ja) * 1988-04-07 1989-10-13 Nec Corp 樹脂封止型半導体装置
JPH0778596B2 (ja) * 1988-08-19 1995-08-23 富士写真フイルム株式会社 ハロゲン化銀写真乳剤の製造方法
JPH02105450A (ja) * 1988-10-13 1990-04-18 Nec Corp 半導体装置
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置
JPH0793400B2 (ja) * 1990-03-06 1995-10-09 株式会社東芝 半導体装置
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
JP2917575B2 (ja) * 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
JPH05144991A (ja) * 1991-11-25 1993-06-11 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
DE69414641T2 (de) 1999-07-08
US5614441A (en) 1997-03-25
EP0630047A1 (en) 1994-12-21
EP0630047B1 (en) 1998-11-18
JPH06350011A (ja) 1994-12-22
KR0163079B1 (ko) 1998-12-01
JP2960283B2 (ja) 1999-10-06
DE69414641D1 (de) 1998-12-24
US5543658A (en) 1996-08-06

Similar Documents

Publication Publication Date Title
KR950001854A (ko) 수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치
KR850700288A (ko) 동시접합 작업에 적합한 집적회로 리드 프레임
KR910001950A (ko) 집적회로용 평형 캐패시턴스 리드 프레임 및 이의 제조 방법
KR920007131A (ko) 반도체 장치
KR910007117A (ko) 수지밀봉형 반도체장치
KR950028594A (ko) 싱글 포인트 본딩 방법
JPH0237761A (ja) 混成集積回路装置
JPH01257361A (ja) 樹脂封止型半導体装置
JPH03248455A (ja) リードフレーム
JPH04284656A (ja) 樹脂封止形半導体装置およびリードフレーム
JP2588283B2 (ja) 樹脂封止型半導体装置
JPS63104435A (ja) 半導体装置
KR20090033121A (ko) 반도체 장치
JPS61144048A (ja) リ−ドフレ−ム
JPS60250659A (ja) 複合形半導体装置
JPH01187845A (ja) 半導体装置
JP2699444B2 (ja) 半導体装置
JPH01315149A (ja) 半導体装置の製造方法
JPH03219663A (ja) 半導体装置用リードフレーム
JPS63246857A (ja) リ−ドフレ−ム
JPH04134853A (ja) 半導体装置用リードフレーム
JPH0888310A (ja) 樹脂封止半導体装置
JPS61108158A (ja) 集積回路用リ−ド端子構体
JPH01215049A (ja) 半導体装置
KR19990003744U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee