KR950028594A - 싱글 포인트 본딩 방법 - Google Patents
싱글 포인트 본딩 방법 Download PDFInfo
- Publication number
- KR950028594A KR950028594A KR1019950007009A KR19950007009A KR950028594A KR 950028594 A KR950028594 A KR 950028594A KR 1019950007009 A KR1019950007009 A KR 1019950007009A KR 19950007009 A KR19950007009 A KR 19950007009A KR 950028594 A KR950028594 A KR 950028594A
- Authority
- KR
- South Korea
- Prior art keywords
- inner lead
- leads
- lead
- inner leads
- bonding method
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
리드를 1개씩 접합하는 싱글 포인트 본딩 방법은 본딩 시간이 걸리기 때문에 본딩시에 가해지는 온도에 따라 베이스 필름이 변형되어, 리드 어긋남을 발생하여 버린다. 그 본딩 순서를 최적화하여 리드 어긋남에 따른 불량을 방지한다.
공정①에서 제1코너 인너 리드(26)를 접속하고, 다음 공정②에서 제2코너 부분의 인너리드(28)로부터 중앙 부분의 인너 리드(27)까지 순차 접속하고, 다음 공정③에서 인너 리드(26)의 다음으로부터 인너 리드(27)까지 순차 접속한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 제1실시예에 싱글 포인트 본딩 방법을 도시한 사시도,
제2도는 본 발명의 제2실시예의 사시도,
제3도는 본 발명의 제3실시예의 사시도,
제4도는 본 발명 실시예의 응용예를 도시한 사시도,
제5(a), (b)도는 필름 캐리어와 반도체 칩을 각각 도시한 평면도, 단면도.
Claims (7)
- 반도체 칩의 사각형의 주표면(主表面)의 각 변을 따라서 다수 배열된 전극에, 각각 대향하는 인너 리드를 베이스 필름에 배열하여 이루어지는 인너 리드열을 구비한 필름 캐리어 테이프를 이용하여, 상기 전극과 이것에 대향하는 상기 인너 리드를 순차적 접속하는 싱글 포인트 본딩 방법에 있어서, 상기 인너 리드열 중 제1코너 부분의 인너 리드를 최초에 접속한 후 제2코너 부분의 인너 리드로부터 중앙 부분의 인너 리드 까지를 순차 접속하고 계속하여 상기 제1코너 부분의 인너 리드의 다음 인너 리드부로부터 상기 중앙 부분의 인너리드에 이르기 까지의 인너 리드를 순차 접속하는 것을 특징으로 하는 싱글 포인트 본딩 방법.
- 반도체 칩의 사각형의 주표면의 각 변을 따라서 다수 배열된 전극에 각각 대향하는 인너 리드를 베이스 필름에 배열하여 이루어지는 인너 리드열을 구비한 필름 캐리어 테이프를 이용하여 상기 전극과 이것에 대향하는 상기 인너 리드를 순차접속하는 싱글 포인트 본딩 방법에 있어서, 상기 인너 리드열 중 제1코너 부분의 인너 리드를 최초에 접속한 후, 중앙 부분의 인너 리드를 접속하고, 이 다음에 제2코너 부분의 인너 리드로부터 상기 중앙 부분의 인너 리드에 이르기까지의 인너 리드를 순차 접속하고 이 다음에 상기 제코너 부분의 다음 인너 리드로부터 상기 중앙 부분의 인너 리드에 이르기까지의 인너리드를 순차 접속하는 것을 특징으로 하는 싱글 포인트 본딩 방법.
- 반도체 칩의 사각형의 주표면의 각 변을 따라서 다수 배열된 전극에, 각각 대향하는 인너 리드를 베이스 필름에 배열하여 이루어지는 인너 리드열을 구비한 필름 캐리어 데이타를 이용하여, 상기 전극과, 이것에 대향하는 상기 인너 리드를 순차 접속하는 싱글 포인트 본딩 방법에 있어서, 상기 인너 리드열 중 제1코너 부분의 인너 리드를 최초에 접속한 후, 제2코너 부분의 인너 리드를 향하여 복수의 중간 부분의 인너 리드를 순차 접속하고, 계속하여 상기 제2코너 부분의 인너 리드로부터 중앙 부분의 인너 리드를 제외하고 순차 접속하고, 계속하여 상기 제1코너 부분의 인너 리드의 다음 인너 리드로부터 상기 중앙 부분의 인너 리드에 이르기 까지를 상기 중간 부분의 인너 리드를 제외하고 순차 접속하는 것을 특징으로 하는 싱글 포인트 본딩 방법.
- 제1항에 있어서, 상기 중앙 부분의 인너 리드를 접속할 때, 상기 제1 및 제2코너 부분의 인너 리드를 접속했을 때에 발생하는 상기 베이스 필름의 최대 변위의 위치에 가장 가까운 인너 리드인지 또는 이 인너 리드를 포함하는 복수의 인너 리드를 상기 중앙 부분의 인너 리드로서 접속하는 것을 특징으로 하는 싱글 포인트 본딩 방법.
- 제1항에 있어서, 상기 제1, 제2코너 부분의 인너 리드 내의 각 인너 리드를 접속하는 순서가 상기 중앙 부분 인너 리드의 방향으로 향하는 것을 특징으로 하는 싱글 포인트 본딩 방법.
- 제1항에 있어서, 상기 제1코너 부분의 인너 리드 접속 수(數)가 그 변(邊)의 전체 인너 리드 총 수의 25%이내의 접속수로 되어 있는 것을 특징으로 하는 싱글 포인트 본딩 방법.
- 제2항에 있어서, 상기 중앙 부분의 인너 리드의 접속수가 그 변의 전체 인너 리드 총수의 25%이내의 접속수로 되어 있는 것을 특징으로 하는 싱글 포인트 본딩 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6061739A JP2674501B2 (ja) | 1994-03-30 | 1994-03-30 | シングル・ポイント・ボンディング方法 |
JP94-061739 | 1994-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950028594A true KR950028594A (ko) | 1995-10-18 |
KR0149814B1 KR0149814B1 (ko) | 1998-12-01 |
Family
ID=13179869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950007009A KR0149814B1 (ko) | 1994-03-30 | 1995-03-30 | 싱글 포인트 본딩 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5662263A (ko) |
EP (1) | EP0675533B1 (ko) |
JP (1) | JP2674501B2 (ko) |
KR (1) | KR0149814B1 (ko) |
DE (1) | DE69500635T2 (ko) |
TW (1) | TW299489B (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7004644B1 (en) * | 1999-06-29 | 2006-02-28 | Finisar Corporation | Hermetic chip-scale package for photonic devices |
KR20020069884A (ko) * | 2001-02-28 | 2002-09-05 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 와이어 본딩 방법 |
JP2003007773A (ja) * | 2001-06-25 | 2003-01-10 | Nec Corp | ボンディングツールおよびボンディング方法 |
US7005729B2 (en) * | 2002-04-24 | 2006-02-28 | Intel Corporation | Device packaging using tape automated bonding (TAB) strip bonded to strip carrier frame |
US20060021901A1 (en) * | 2004-08-02 | 2006-02-02 | Sven Dobler | Removable sampler |
US8912667B2 (en) * | 2012-01-31 | 2014-12-16 | Freescale Semiconductor, Inc. | Packaged integrated circuit using wire bonds |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5921055A (ja) * | 1982-07-26 | 1984-02-02 | Nec Corp | 半導体装置 |
JPH0424933A (ja) * | 1990-05-15 | 1992-01-28 | Toshiba Corp | シングルポイントtab方法 |
JPH0574875A (ja) * | 1991-09-12 | 1993-03-26 | Nec Corp | Tabインナーリードの接合方法 |
JPH05183020A (ja) * | 1991-12-27 | 1993-07-23 | Nec Kansai Ltd | Tabリード型半導体装置の製造方法 |
JPH06151512A (ja) * | 1992-10-30 | 1994-05-31 | Nec Corp | Tabテープおよびtabインナーリードの接合方法 |
US5269452A (en) * | 1992-11-12 | 1993-12-14 | Northern Telecom Limited | Method and apparatus for wirebonding |
-
1994
- 1994-03-30 JP JP6061739A patent/JP2674501B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-30 TW TW084103042A patent/TW299489B/zh active
- 1995-03-30 EP EP95104746A patent/EP0675533B1/en not_active Expired - Lifetime
- 1995-03-30 US US08/413,907 patent/US5662263A/en not_active Expired - Lifetime
- 1995-03-30 DE DE69500635T patent/DE69500635T2/de not_active Expired - Fee Related
- 1995-03-30 KR KR1019950007009A patent/KR0149814B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0149814B1 (ko) | 1998-12-01 |
DE69500635T2 (de) | 1998-04-02 |
TW299489B (ko) | 1997-03-01 |
JP2674501B2 (ja) | 1997-11-12 |
EP0675533A1 (en) | 1995-10-04 |
US5662263A (en) | 1997-09-02 |
DE69500635D1 (de) | 1997-10-09 |
EP0675533B1 (en) | 1997-09-03 |
JPH07273144A (ja) | 1995-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0538003B1 (en) | Method of manufacturing inversion type ICs and IC module using same | |
US4496965A (en) | Stacked interdigitated lead frame assembly | |
US5227995A (en) | High density semiconductor memory module using split finger lead frame | |
US5084753A (en) | Packaging for multiple chips on a single leadframe | |
KR950001854A (ko) | 수지봉지형 반도체장치의 제조방법과, 이 제조방법에 이용되는 복수의 반도체소자를 설치하기위한 리드프레임과, 이 제조방법에 의해 제조되는 수지봉지형 반도체장치 | |
KR850700288A (ko) | 동시접합 작업에 적합한 집적회로 리드 프레임 | |
KR870011692A (ko) | 반도체 장치 패키지 | |
KR910007096A (ko) | Tab 테이프와 반도체 칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프부착 tab 테이프 | |
US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
KR950028594A (ko) | 싱글 포인트 본딩 방법 | |
JPH057868B2 (ko) | ||
KR100281216B1 (ko) | 반도체 장치 | |
KR950013330A (ko) | 반도체장치 및 그 제조방법 | |
KR910007120A (ko) | 전기 회로용 디자인 시스템 및 반도체 박막 다중 칩 모듈 | |
JPS62113459A (ja) | フイルムキヤリア | |
JPH0685150A (ja) | 集積回路 | |
US6291841B1 (en) | Flat interconnection semiconductor package | |
JPS6216552A (ja) | 半導体装置 | |
JPS63244658A (ja) | 半導体装置 | |
JPH034547A (ja) | 半導体装置 | |
JPS6358879A (ja) | 光半導体素子アレイ | |
JPH01258447A (ja) | 混成集積回路の積層厚膜基板 | |
JPS629652A (ja) | 半導体装置 | |
JPS62188333A (ja) | 集積回路装置 | |
KR920001699A (ko) | 반도체장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040524 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |