KR950013330A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR950013330A
KR950013330A KR1019940026354A KR19940026354A KR950013330A KR 950013330 A KR950013330 A KR 950013330A KR 1019940026354 A KR1019940026354 A KR 1019940026354A KR 19940026354 A KR19940026354 A KR 19940026354A KR 950013330 A KR950013330 A KR 950013330A
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor device
wiring
semiconductor
region
Prior art date
Application number
KR1019940026354A
Other languages
English (en)
Inventor
나오히코 히라노
가즈히데 도이
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950013330A publication Critical patent/KR950013330A/ko
Priority to KR2019990002156U priority Critical patent/KR200201721Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 배선기판의 변형되어도 배선기판에 접속되는 돌기전극 등의 접속전극을 구비한 복수의 반도체소자나 접속전극의 파괴를 방지하고 장기 신뢰성을 향상시킨 반도체장치를 제공하는 것이다. 복수의 반도체소자(2)를 탑재하는 장방향의 배선기판(1) 이면에 도랑(5)등의 완충영역을 그 장경 및 단경 방향의 중심부분에 형성된다. 반도체 소자는 이 완충영역을 벌어지지않도록 취부시킨다. 반도체소자는 돌기전극 등의 접속전극(22)을 구비하고, 이것이 배선기판 표면의 배선패턴(도시하지 않았음)에 접속되어 반도체 소자를 배선기판에 취부시킨다. 배선기판에 설치된 완충역이 변형됨으로써 취부된 반도체소자 부근의 변형을 흡수해서 반도체소자 등을 보호한다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 반도체장치에 이용되는 배선기판의 평면도,
제2도는 제1도의 A-A´선에 따른 단면도,
제3도는 제2실시예의 반도체장치에 이용되는 배선기판의 평면도.

Claims (9)

  1. 배선기판(1)과, 접속전극(22)을 매개로 이 배선기판에 취부되고, 이 배선기판의 배선층에 전기적으로 접속된 복수의 반도체소자(2)를 구비하고, 상기 배선기판에는 완충영역(5,51,52)이 형성되어 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 완충영역(5,51,52)은 변형을 받기 쉬운 영역에 형성되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 완층영역(5,51,52)은 상기 배선기판(1)의 상기 반도체 소자(2) 사이의 비소자영역에 형성되어 있는 것을 특징으로 하는 반도체장치.
  4. 제2항에 있어서, 상기 완충영역(5,51,52)은 상기 배선기판(1)의 상기 반도체 소자(2) 사이의 비소자영역에 형성되어 있는 것을 특징으로 하는 반도체장치.
  5. 제1항 내지 제3항중 어느 한항에 있어서, 상기 배선기판(2)은 장방향이며, 상기 완충영역(5,51,52)에는 상기 배선기판 중앙부분에 장변과 평행하게 서로 마주보는 단변까지 연재하는 1개의 도랑(51) 및 배선기판 중앙부분에 단변과 평행하게 서로 마주보는 장변까지 연재하는 적어도 1개의 도랑(52)이 형성되어 있는 것을 특징으로 하는 반도체장치.
  6. 제4항에 있어서, 상기 배선기판(2)은 장방형이며, 상기 완충영역(5,51,52)에는 상기 배선기판 중앙부분에 장변과 평행하게 서로 마주보는 단변까지 연재하는 1개의 도랑(51) 및 상기 배선기판 중앙부분에 단변과 평행하게 서로 마주보는 장변까지 연재하는 적어도 1개의 도랑(52)이 형성되어 있는 것을 특징으로 하는 반도체장치.
  7. 제1항 내지 제4항중 어느 한항에 있어서, 상기 반도체소자(2)는 상기 배선기판(1)의 표면 및 이면의 양면에 취부되는 것을 특징으로 하는 반도체장치.
  8. 제6항에 있어서, 상기 반도체소자(2)는 상기 배선기판(1)의 표면 및 이면의 양면에 취부되는 것을 특징으로 하는 반도체장치.
  9. 복수의 절연성의 이면기판을 서로 이격시켜 동일 평면에 배치하는 공정과, 적어도 1장은 그 표면에 배선층을 구비하고, 최상층에는 상기 배선층이 배치되도록 상기 이면기판보다 면적이 큰 복수의 절연기판을 이 이면기판상에 적층하는 공정, 상기 적층된 절연기판과 이면기판을 가열압착해서 표면에 배선층이 셩성된 배선기판을 형성함과 더불어 상기 배선기판 표면에 형성된 상기 서로 이격된 이면기판간에 의해 구성되는 도랑을 완충영역으로 하는 공정, 상기 절연기판상의 배선층 및 상기 배선기판 표면의 배선층을 서로 전기적으로 접속하는 공정 및 접속전극을 구비한 복수의 반도체소자를 이 접속전극을 상기 배선기판에 취부시킴으로써 상기 배선기판상의 배선층에 전기적으로 접속하는 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940026354A 1993-10-14 1994-10-14 반도체장치 및 그 제조방법 KR950013330A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990002156U KR200201721Y1 (en) 1993-10-14 1999-02-11 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-280617 1993-10-14
JP5280617A JPH07115151A (ja) 1993-10-14 1993-10-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR950013330A true KR950013330A (ko) 1995-05-17

Family

ID=17627546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026354A KR950013330A (ko) 1993-10-14 1994-10-14 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5530289A (ko)
JP (1) JPH07115151A (ko)
KR (1) KR950013330A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
DE19707514C2 (de) * 1997-02-25 2002-09-26 Eupec Gmbh & Co Kg Halbleitermodul
US6730541B2 (en) * 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6097609A (en) * 1998-12-30 2000-08-01 Intel Corporation Direct BGA socket
KR100309161B1 (ko) 1999-10-11 2001-11-02 윤종용 메모리 카드 및 그 제조방법
US7042073B2 (en) 2001-06-07 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2005129552A (ja) * 2003-10-21 2005-05-19 Rohm Co Ltd 回路基板
JP4651477B2 (ja) * 2005-07-29 2011-03-16 ローム株式会社 回路基板
JP2007180240A (ja) * 2005-12-27 2007-07-12 Sharp Corp 多層配線基板と、それを備えた電子モジュールおよび電子機器
JP2007324407A (ja) * 2006-06-01 2007-12-13 Mitsubishi Electric Corp 光モジュール
JP5080234B2 (ja) * 2007-12-19 2012-11-21 新光電気工業株式会社 配線基板およびその製造方法
JP2010016291A (ja) * 2008-07-07 2010-01-21 Shinko Electric Ind Co Ltd 配線基板及び半導体装置の製造方法
CN111586972A (zh) * 2015-07-31 2020-08-25 惠普发展公司，有限责任合伙企业 印刷电路板至模制化合物的接合部
CN113260136A (zh) * 2018-05-29 2021-08-13 上海华为技术有限公司 印刷电路板传输带线以及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6124253A (ja) * 1984-07-13 1986-02-01 Hitachi Ltd 半導体パツケ−ジ構造
JP2829188B2 (ja) * 1992-04-27 1998-11-25 株式会社東芝 樹脂封止型半導体装置

Also Published As

Publication number Publication date
US5530289A (en) 1996-06-25
JPH07115151A (ja) 1995-05-02

Similar Documents

Publication Publication Date Title
US5168430A (en) Flexible printed circuit connecting means for at least one hybrid circuit structure and a printed circuit board
KR950013330A (ko) 반도체장치 및 그 제조방법
EP1427016A3 (en) Semiconductor device and circuit board mounted with the same
KR960032693A (ko) 반도체장치 및 그 본딩패드 구조
KR930024145A (ko) 적층된 다중칩 모듈 및 그의 제조방법
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
KR930011201A (ko) 반도체 장치
KR900005576A (ko) 반도체 집적회로 장치
KR950007059A (ko) 집적 회로
KR960039310A (ko) 반도체장치 및 그 제조방법
EP1005086A3 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
KR940022803A (ko) 반도체 패키지 및 그 실장에 적합한 인쇄회로기판
KR980006184A (ko) 반도체 집적회로장치
KR930024140A (ko) 반도체장치 및 그 제조방법
KR970003877A (ko) 테이프 캐리어 패키지
KR940008061A (ko) 기판상의 칩 어셈블리 및 이의 제조 방법
KR910019222A (ko) 고집적 반도체 장치 및 이를 사용한 반도체 모듈
US20080176421A1 (en) Connecting parts and multilayer wiring board
KR19990072017A (ko) 탄성 표면파(saw)로 동작하는 전자 소자
JPH0519982B2 (ko)
US11189597B2 (en) Chip on film package
EP0448713A4 (en) SEMICONDUCTOR ARRANGEMENT.
US3753048A (en) Multi-channel electrical connector
US6608387B2 (en) Semiconductor device formed by mounting semiconductor chip on support substrate, and the support substrate
JP2715767B2 (ja) フレックスリジット基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
WICV Withdrawal of application forming a basis of a converted application