CN103187317B - 半导体元件的组装方法 - Google Patents
半导体元件的组装方法 Download PDFInfo
- Publication number
- CN103187317B CN103187317B CN201110458352.8A CN201110458352A CN103187317B CN 103187317 B CN103187317 B CN 103187317B CN 201110458352 A CN201110458352 A CN 201110458352A CN 103187317 B CN103187317 B CN 103187317B
- Authority
- CN
- China
- Prior art keywords
- cover plate
- upper cover
- base material
- carrying tablet
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一种半导体元件的组装方法,包含:提供至少一片基材,该基材包括多个相间隔地排列的承载片及多个相间隔地排列的上盖片。接着,将所述上盖片自该基材切离,并在该基材的承载片涂上接着剂,再将晶粒分别放置于所述承载片上使其与所述承载片相黏合,再于结合在所述承载片的晶粒上分别涂上接着剂,并将切下的上盖片分别放置于所述晶粒上使其与所述晶粒相黏合,就完成该半导体元件的组装。借由使承载片与上盖片整合在同一片基材的设计,能减少废弃物料的产生量并能节省原料用量与成本,使本发明具有较佳的经济效益且更能符合环保需求。
Description
技术领域
本发明涉及一种半导体元件的组装方法,特别是涉及一种表面黏着半导体元件的组装方法。
背景技术
进行半导体元件的组装作业时,由于晶粒的尺寸通常很小,而且大多采用自动化方式进行组装,因此,与晶粒配合的组装元件需要预先排列定位,以便于机械手臂的拿取与移送,作业时,通常会使配合晶粒使用的组装元件预先排列并结合在一基材上提供使用。
现有的一种表面黏着半导体元件的组装方法,包含下列步骤:
参阅图1、图2与图4,步骤一是分别提供一片下基材11及一片上基材12,该下基材11具有一个下支撑体111,及多个排列并连接在该下支撑体111上的承载片112,该上基材片12具有一个开设形成多个开口120的上支撑体121,及多个容置在所述开口120中并分别与该上支撑体121一体连接的上盖片122。
步骤二是在该下基材11的每个承载片112上涂上锡膏,并将待封装的晶粒(die)13分别放置到每一承载片112上以使晶粒13通过锡膏与该承载片112黏合。
步骤三是在已黏合于该下基材11的承载片112的晶粒13的上表面分别点上锡膏。
参阅图2、图3与图4,步骤四是利用一裁切装置(图未示)将所述上盖片122与该上支撑体121连接处切断,使所述上盖片122与该上支撑体121分离。
步骤五是利用一自动吸取装置分别吸附已经与该上支撑体121分离的上盖片122,并将其分别移送及放置于已点上锡膏的晶粒13的上表面,以分别与所述晶粒13黏合,就获得多个组装完成的半导体元件10。
其中,组装完成的半导体元件10通常还要再放入一焊锡炉中使锡膏熔融形成焊接结构,以使每一晶粒13与承载片112、上盖片122形成稳固结合,以获得结构稳定的表面黏着半导体元件10产品。
所述承载片112与所述上盖片122是分别设置在该下支撑体111、上支撑体121中,其中,该下支撑体111与上支撑体121都属于用于承载的基材,最终都会被切除废弃,依上述现有的组装方法,每制造一个表面黏着半导体元件产品,除了该下支撑体111最后会形成废料外,该上支撑体121在制造过程切除所述上盖片122后也形成废料(如图3所示),导致生产过程中容易产生较多的废料,此外,由于该下基材片11与上基材片12中真正属于最终产品的部分只有承载片112与上盖片122的部分,其他作为支撑材料的部分所占的比例太高,将导致原料成本相对增加,因此,现有的组装方法具有原料成本相对较高,及容易产生较多工业废弃物的缺点。
发明内容
本发明的目的在于提供一种能有效降低原料成本与废料产生量的半导体元件的组装方法。
本发明半导体元件的组装方法,包含下列步骤:
一、提供至少一片基材,该基材包括一个界定形成多个相间隔的容置开口的支撑体、多个相间隔地排列在所述容置开口中且与该支撑体连接的承载片,及多个相间隔地排列且与该支撑体及该承载片的至少其中一者相连接的上盖片;
二、将所述上盖片与该基材的连接处切断,以使所述上盖片与该支撑体及所述承载片分离;
三、在该基材的每一承载片的一上表面涂上接着剂;
四、将多个已准备好的晶粒分别放置于所述承载片的上表面,使所述晶粒分别与所述承载片黏合;
五、在与所述承载片相结合的晶粒上分别涂上接着剂;及
六、将自基材切下的上盖片分别放置于所述晶粒上并通过接着剂与所述晶粒相黏合,就完成组装,并获得多个结合在该支撑体上的半导体元件。
本发明的组装方法,在步骤一中的每一个上盖片各具有一个本体部,及至少一个自该本体部延伸而与该承载片与该支撑体的至少其中一者相连接的延伸臂部,且在步骤二中是将所述上盖片的延伸臂部切断。
本发明的组装方法,在步骤一中,每一基材的承载片与上盖片的数量相等。
本发明的组装方法,在步骤一中,该基材的支撑体具有围绕所述承载片与所述上盖片相间隔设置的两个第一边框部,及两个分别连接在所述第一边框部的两相反端之间的第二边框部,每一个容置开口中的上盖片与承载片沿一平行所述第一边框部的基线方向间隔交错排列,且位于其中一侧的上盖片设置在该承载片与其中一个第二边框部之间。
本发明的组装方法,在步骤一中,每一个上盖片各具有两个相间隔的延伸臂部,位于其中一侧的上盖片的两个延伸臂部是分别连接于该承载片与该第二边框部,其余的上盖片的延伸臂部则分别连接于其两侧的承载片。
本发明的组装方法,在步骤一中,所述上盖片的延伸臂部的长度大于等于该基材的厚度。
本发明的组装方法,适合搭配一个沿一输送路径设置的连续自动化生产设备进行组装,该生产设备具有分别对应步骤一至步骤六设置的多个工作站,其中,在步骤一中,提供多片基材,并使所述基材在该输送路径间隔地排列,于其中一片基材经步骤二的裁切作业后,自该基材切离的所述上盖片被移送到已经依步骤五的处理作业处理完成的另一片基材上,并分别与其中的晶粒相结合而完成组装。
本发明的组装方法,在步骤二中,自该基材切离的所述上盖片被吸附定位而暂时停驻在与该基材相间隔的一个停放区,并于该基材被依步骤五的处理作业处理完成后,再将所述上盖片移送到该基材上并与已经黏合在所述承载片上的晶粒相结合而完成组装。
本发明的组装方法,在步骤一的基材为金属材质,且在步骤三与步骤五中所用的接着剂为锡膏。
本发明的有益效果在于:借由将所述承载片与所述上盖片都整合在同一片基材上,只需要一个支撑体就能使所述承载片与所述上盖片获得定位,使每组装一颗晶粒平均耗用的支撑体用量大幅减少,且在相同产量的条件下所产生的工业废料量也减少,因而使本发明具有能够节省原料成本的经济效益,并能降低废料产生量而更符合环保需求。
附图说明
图1是一个平面示意图,说明现有半导体元件的组装方法中使用的一片下基材;
图2是一个平面示意图,说明现有半导体元件的组装方法中使用的一片上基材;
图3是一个平面示意图,说明该上基材上的多个上盖片都被切离后只剩下一个上支撑体的情形;
图4是一个平面示意图,说明该下基材的多个承载片分别与多个晶粒及取自该上基材的所述上盖片相结合为多个半导体元件的情形;
图5是一个流程图,说明本发明半导体元件的组装方法的一个第一较佳实施例;
图6是一个流程图,说明本发明半导体元件的组装方法的一个第二较佳实施例;
图7是一个平面示意图,说明在该第一较佳实施例与第二较佳实施例中使用的一片基材;
图8是图7的一个局部放大的立体示意图,说明该基材具有多个承载片与多个上盖片的情形;
图9是一个立体示意图,说明该基材的所述上盖片被切离及分别在所述承载片上黏合晶粒的情形;
图10是一个平面示意图,说明所述承载片上分别与所述晶粒与所述上盖片相结合而在该基材组装形成多个半导体元件的情形;
图11是图10的一个局部放大的立体示意图,说明在该基材组装形成所述半导体元件的情形;
图12是一个示意图,说明该第二较佳实施例沿一输送路径输送多片基材并进行组装的情形。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
在本发明被详细描述以前,要注意的是,在以下的说明内容中,类似的元件是以相同的编号来表示。
参阅图5,为本发明半导体元件的组装方法的一个第一较佳实施例,并包含下列步骤:
配合参阅图7与图8,步骤201是提供一片基材3,该基材3包括一个界定形成多个相间隔的容置开口30的支撑体31、多个相间隔地排列在所述容置开口30中且与该支撑体31连接的承载片32,及多个相间隔地排列且与该支撑体31及该承载片32的至少其中一者相连接的上盖片33,每一个上盖片33各具有一个本体部331,及至少一个自该本体部331延伸而与该承载片32与该支撑体31的至少其中一者相连接的延伸臂部332。在本实施例中,该基材3的承载片32与上盖片33的设置数量相等,以便能一一对应完成组装。此外,所述上盖片33的延伸臂部332的长度S大于等于该基材3的厚度D,借由限制前述的长度S与厚度D的大小关系,于后续对所述延伸臂部332进行切断作业时就不需要选用刀锋较薄的刀具,而能有效减少刀具受损的情形。
其中,该支撑体31具有围绕所述承载片32与所述上盖片33相间隔设置的两个第一边框部311,及两个分别连接在所述第一边框部311的两相反端之间的第二边框部312,每一个容置开口30中的上盖片33与承载片32沿一平行所述第一边框部311的基线方向X间隔交错排列,且其中一侧的上盖片33设置在该承载片32与其中一个第二边框部312之间,其余的上盖片33则分别设置在两个承载片32之间。
每一个上盖片33的延伸臂部332的数量不受限,即使只设置一个仍能达到使该本体部331不掉落地连接在该支撑体31或承载片32上的结果,进而能形成有秩序的排列与定位状态,并有助于进行后续组装作业。在本实施例中,每一个上盖片33各具有两个相间隔的延伸臂部332,且位于其中一侧的上盖片33的两个延伸臂部332分别连接于该承载片32与该第二边框部312,其余的上盖片33的延伸臂部332则分别连接于其两侧的承载片32。
参阅图5、9,步骤202是将所述上盖片33的延伸臂部332切断,以使所述上盖片33与该基材3的支撑体31及承载片32分离。自该基材3切离的所述上盖片33可以通过一个机械手臂(图未示)以挟取或吸附方式被定位以方便将其移送到其他位置,在本实施例中是使所述上盖片33先被吸附定位在该机械手臂上并暂时停驻在与该基材3相间隔的一停放区,以供后续步骤使用。
步骤203是在该基材3的每一个承载片32的一个上表面321涂上接着剂。
步骤204是将多个已准备好的晶粒5分别放置于所述承载片32的上表面321,使所述晶粒5分别与所述承载片32相黏合。
步骤205是在与所述承载片32相结合的晶粒5上分别涂上接着剂。
参阅图9、图10与图11,步骤206是利用机械手臂将自基材3切下且停驻在该停放区的上盖片33再移送到该基材3上,并分别放置于所述晶粒5上以通过接着剂与所述晶粒5相黏合,就完成组装,并获得多个结合在该支撑体31上的半导体元件300。
需要补充说明的是,在本实施例中,步骤201所用的基材3为金属材质,所述承载片32是设计为导线框(lead frame)的型式,所述上盖片33是设计为桥接片(clip)的型式,且步骤203与步骤205所使用的接着剂为锡膏。完成组装后,通常还会将该支撑体31连同所述半导体元件300一起送入一焊锡炉中以使接着剂熔融并形成焊接结构,借此,使所述晶粒5分别与所述承载片32及所述上盖片33形成稳固的结合。然而,该基材3与接着剂的材质不以此为限,可以依产品实际应用方式选用不同材质的基材3与接着剂,例如,该基材3也可以使用具有较佳散热效果或具有导电性的金属或非金属材料,接着剂则可选用具有快速导热效果的黏着剂或导电性黏胶。
参阅图6、图11与图12,为本发明半导体元件的组装方法的一个第二较佳实施例,该第二较佳实施例与该第一较佳实施例的主要差别在于:该第一较佳实施例的所述上盖片33自该基材3切离后,仍组装在同一片基材3的承载片32上(如图11所示),该第二较佳实施例的所述上盖片33自该基材3切离后,则是与另一片基材3的承载片32对应组装。此外,为提高生产效率,本实施例还可搭配一个沿一输送路径设置的连续自动化生产设备6进行组装,该生产设备6具有一个沿该输送路径设置的输送单元60,及沿该输送路径并分别对应步骤401至步骤406所述的处理程序相间隔设置的一个第一工作站61、一个第二工作站62、一个第三工作站63、一个第四工作站64、一个第五工作站65及一个第六工作站66,该第二较佳实施例包含下列步骤:
参阅图6、图8与图12,步骤401是提供多片基材3,并使所述基材3在该输送路径上相间隔排列,所述基材3各包括一个界定形成多个相间隔的容置开口30的支撑体31、多个相间隔地排列在所述容置开口30中且与该支撑体31连接的承载片32,及多个相间隔地排列且与该支撑体31及该承载片32的至少其中一者相连接的上盖片33。该基材3的详细结构型式与第一较佳实施例的步骤201所述者相同,在此不再详述。
参阅图6、图9与图12,步骤402是使其中一片基材3′(为便于区别,以下称本基材3′)的所述上盖片33′与该支撑体31′及所述承载片32′分离,并利用一吸附定位单元601将切除的上盖片33′直接移送到排列在本基材3′之前且已在工作站65完成步骤405的处理程序并进入工作站66的另一片基材3″上。
步骤403是在本基材3′的每一承载片32′涂上接着剂。
步骤404是将多个晶粒5分别放置于所述承载片32′上,使所述晶粒5分别与所述承载片32′相黏合。
步骤405是在与所述承载片32′相结合的晶粒5上分别涂上接着剂。
步骤406是将从排列在本基材3′之后的另一基材3″′切下的上盖片33″′移送到本基材3′上,并分别放置于所述晶粒5上,就能通过接着剂与所述晶粒5相黏合,进而完成组装。
归纳上述,本发明半导体元件的组装方法,可获致下述的功效及优点,故能达到本发明的目的:
一、本发明的基材3的设计型式,使所述承载片32与上盖片33仍能排列及定位在预定的位置上,故同样能适用于微小元件的自动化生产作业,更重要的是,由于所述承载片32与所述上盖片33都整合在同一片基材3,因此,只需要一个支撑体31就能使所述承载片32与所述上盖片33获得定位,而且只要搭配将所述上盖片33自该基材3切离的步骤及使用让所述上盖片33能暂时定位的装置,仍然能够顺利完成半导体元件300的组装,相较于现有的组装方法,该第一较佳实施例与该第二较佳实施例每组装一颗晶粒5平均耗用的支撑体31用量大幅减少,使本发明具有节省原料成本的经济效益。
二、在相同产量的条件下,如图1与图2所示,现有的组装方法由于所述承载片112与上盖片122分别设置于下基材11与上基材12,所产生的废料除了将组装完成的半导体元件移除后的下支撑体111的部分外,还有组装过程中切除上盖片122后留下的上支撑体121部分,参阅图7与图8,本发明的设计于生产过程中并不会产生废料,只在完成组装后,将所述半导体元件300移除后的支撑体31部分可能形成废料,显示本发明能够大幅降低废料产生量,因而更符合环保需求。
三、第二较佳实施例的组装方法,由于不需要如第一较佳实施例所述的等到基材3已经黏合晶粒5并于晶粒5上点上接着剂后再将切除下来的上盖片33组装到所述晶粒5上,而是将步骤402切除的上盖片33直接组装于已完成步骤405的处理程序的另一片基材3上,减少中间停顿等待的时间,针对大量制造生产的生产线,此种方法能有效减少组装时间,且能应用于连续化自动生产,借此,使组装完成每一个半导体元件的平均时间大幅缩短,而具有较佳的生产效率,因而还能进一步降低生产成本。
Claims (9)
1.一种半导体元件的组装方法,其特征在于:该组装方法包含下列步骤:
一、提供至少一片基材,该基材包括一个界定形成多个相间隔的容置开口的支撑体、多个相间隔地排列在所述容置开口中且与该支撑体连接的承载片,及多个相间隔地排列且与该支撑体及该承载片的至少其中一者相连接的上盖片;
二、将所述上盖片与该基材的连接处切断,以使所述上盖片与该支撑体及所述承载片分离;
三、在该基材的每一承载片的一上表面涂上接着剂;
四、将多个已准备好的晶粒分别放置于所述承载片的上表面,使所述晶粒分别与所述承载片黏合;
五、在与所述承载片相结合的晶粒上分别涂上接着剂;及
六、将自基材切下的上盖片分别放置于所述晶粒上并通过接着剂与所述晶粒相黏合,就完成组装,并获得多个结合在该支撑体上的半导体元件;
其中,在步骤一中,该基材的支撑体具有围绕所述承载片与所述上盖片相间隔设置的两个第一边框部,及两个分别连接在所述第一边框部的两相反端之间的第二边框部,每一个容置开口中的上盖片与承载片沿一平行所述第一边框部的基线方向间隔交错排列,且位于其中一侧的上盖片设置在该承载片与其中一个第二边框部之间。
2.根据权利要求1所述的半导体元件的组装方法,其特征在于:在步骤一中的每一个上盖片各具有一个本体部,及至少一个自该本体部延伸而与该承载片与该支撑体的至少其中一者相连接的延伸臂部,且在步骤二中是将所述上盖片的延伸臂部切断。
3.根据权利要求2所述的半导体元件的组装方法,其特征在于:在步骤一中,每一基材的承载片与上盖片的数量相等。
4.根据权利要求1所述的半导体元件的组装方法,其特征在于:在步骤一中,每一个上盖片各具有两个相间隔的延伸臂部,位于其中一侧的上盖片的两个延伸臂部是分别连接于该承载片与该第二边框部,其余的上盖片的延伸臂部则分别连接于其两侧的承载片。
5.根据权利要求4所述的半导体元件的组装方法,其特征在于:在步骤一中,所述上盖片的延伸臂部的长度大于等于该基材的厚度。
6.根据权利要求1所述的半导体元件的组装方法,适合搭配一沿一输送路径设置的连续自动化生产设备进行组装,该生产设备具有分别对应步骤一至步骤六设置的多个工作站,其特征在于:在步骤一中,提供多片基材,并使所述基材在该输送路径间隔地排列,于其中一片基材经步骤二的裁切作业后,自该基材切离的所述上盖片被移送到已经依步骤五的处理作业处理完成的另一片基材上,并分别与其中的晶粒相结合而完成组装。
7.根据权利要求1所述的半导体元件的组装方法,其特征在于:在步骤二中,自该基材切离的所述上盖片被吸附定位而暂时停驻在与该基材相间隔的一个停放区,并于该基材被依步骤五的处理作业处理完成后,再将所述上盖片移送到该基材上并与已经黏合在所述承载片上的晶粒相结合而完成组装。
8.根据权利要求2所述的半导体元件的组装方法,其特征在于:在步骤一中,所述上盖片的延伸臂部的长度大于等于该基材的厚度。
9.根据权利要求1所述的半导体元件的组装方法,其特征在于:在步骤一的基材为金属材质,且在步骤三与步骤五中所用的接着剂为锡膏。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110458352.8A CN103187317B (zh) | 2011-12-31 | 2011-12-31 | 半导体元件的组装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110458352.8A CN103187317B (zh) | 2011-12-31 | 2011-12-31 | 半导体元件的组装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103187317A CN103187317A (zh) | 2013-07-03 |
CN103187317B true CN103187317B (zh) | 2015-08-05 |
Family
ID=48678419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110458352.8A Active CN103187317B (zh) | 2011-12-31 | 2011-12-31 | 半导体元件的组装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103187317B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107833849A (zh) * | 2017-10-17 | 2018-03-23 | 芜湖德纳美半导体有限公司 | 贴片式二极管中引线框架和连接片一体化生产的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614441A (en) * | 1993-06-14 | 1997-03-25 | Kabushiki Kaisha Toshiba | Process of folding a strip leadframe to superpose two leadframes in a plural semiconductor die encapsulated package |
CN1937890A (zh) * | 2005-09-19 | 2007-03-28 | 金像电子股份有限公司 | 软硬复合板的制造方法 |
CN101359602A (zh) * | 2007-08-03 | 2009-02-04 | 台湾半导体股份有限公司 | 单片折叠式表面粘着半导体组件组装方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050249945A1 (en) * | 2004-05-10 | 2005-11-10 | Wen Kun Yang | Manufacturing tool for wafer level package and method of placing dies |
-
2011
- 2011-12-31 CN CN201110458352.8A patent/CN103187317B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614441A (en) * | 1993-06-14 | 1997-03-25 | Kabushiki Kaisha Toshiba | Process of folding a strip leadframe to superpose two leadframes in a plural semiconductor die encapsulated package |
CN1937890A (zh) * | 2005-09-19 | 2007-03-28 | 金像电子股份有限公司 | 软硬复合板的制造方法 |
CN101359602A (zh) * | 2007-08-03 | 2009-02-04 | 台湾半导体股份有限公司 | 单片折叠式表面粘着半导体组件组装方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107833849A (zh) * | 2017-10-17 | 2018-03-23 | 芜湖德纳美半导体有限公司 | 贴片式二极管中引线框架和连接片一体化生产的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103187317A (zh) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102164719A (zh) | 吸附片 | |
CN103345132A (zh) | 一种外层菲林pin钉对位的方法 | |
TWI726629B (zh) | 用於晶粒及夾扣附著之方法 | |
CN103187317B (zh) | 半导体元件的组装方法 | |
CN202638767U (zh) | 晶粒挑拣装置 | |
CN108546520A (zh) | 一种带胶薄膜及其使用方法 | |
CN104094446B (zh) | 二次电池用极板冲压装置 | |
CN204322188U (zh) | 一种胶贴膜裁切刀模组结构 | |
CN206747826U (zh) | 中板连线生产线 | |
CN209947872U (zh) | 一种半导体制冷片的制备装置 | |
CN209169166U (zh) | Csp封装结构 | |
CA2622581A1 (en) | Laminated substrate for mounting electronic parts | |
JP2009233759A (ja) | 打抜装置 | |
CN203031671U (zh) | 一种圆刀刀腔排废装置 | |
CN216064013U (zh) | 密封圈铺设工装及燃料电池双极板点胶设备 | |
CN205943779U (zh) | 一种电容器的装壳设备 | |
CN104183509A (zh) | 半导体封装件的制法 | |
CN101281875B (zh) | 堆栈式封装结构及其制造方法 | |
CN207447056U (zh) | 奇偶错位异步料带模切系统 | |
CN201887726U (zh) | 多元联排复合基板、频率器件组以及频率器件 | |
CN207193388U (zh) | 一种用于玻璃蒸发镀膜机的夹具 | |
CN202353922U (zh) | 一种软硬结合线路板结构 | |
TW517253B (en) | Device and method for installing movable plates | |
CN206195759U (zh) | 一种不锈钢片叠成自动化激光焊接的卡托 | |
CN106938570B (zh) | 一种矽胶局部背胶方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |