KR940008066A - 집적 회로용 다중층 리드 프레임 어셈블리 및 방법 - Google Patents

집적 회로용 다중층 리드 프레임 어셈블리 및 방법 Download PDF

Info

Publication number
KR940008066A
KR940008066A KR1019930018763A KR930018763A KR940008066A KR 940008066 A KR940008066 A KR 940008066A KR 1019930018763 A KR1019930018763 A KR 1019930018763A KR 930018763 A KR930018763 A KR 930018763A KR 940008066 A KR940008066 A KR 940008066A
Authority
KR
South Korea
Prior art keywords
lead frame
bus
integrated circuit
semiconductor device
main
Prior art date
Application number
KR1019930018763A
Other languages
English (en)
Inventor
유 찬 민
슈 와프 로우
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR940008066A publication Critical patent/KR940008066A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

다중층 리드 프레임 어셈블리(38)을 갖고 있는 팩키지된 반도체 디바이스가 제공된다. 집적 회로 칩(12)는 중심선을 따라 배치된 다수의 본드 패드(18)이 있는 활서연을 갖고 있다. 제1절연 접착 테이프 스트립(20)쌍은 주 리드 프레이(22)를 칩(12)의 활성면(16)에 접착시킨다. 제2절연 접착 테이프 스티립(28)쌍은 각각의 버스 리드 프레임(30)쌍을 주 리드 프레임(22)에 접착시킨다. 용접부(36)은 주 리드 프레임(22)의 선택성 리드(24)를 버스 리드 프레임(30)의 각각의 리드(32)에 전기적으로 상호접속시킨다. 탭 본드(40) 또는 와이어본드(42)는 주 리드 프레임(22)의 선택성 리드(24)를 칩(12)상의 본드 패드(18)에 전기적으로 상호접속시킨다.

Description

집적 회로용 다중층 리드 프레임 어셈블리 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 캡슐형 밀봉 몰드 부품이 그 내부의 부품들을 보여주기 위해 부분적으로 제거되어 있는, 본 발명의 팩키지된 반도체 디바이스의 사시도.
제2도는 제1도의 선2-2를 따라 절취된 제1도의 반도체 디바이스의 수직 단면도.

Claims (37)

  1. 집적 회로 칩, 다수의 도전성 리드를 포함하는 주 리드프레임, 다수의 도전성 리드를 포함하는 버스 리드 프레임, 및 집적 회로 칩의 일부분을 주 리드 프레임의 도전성 리드들과 전기적으로 상호접속시키기 위한 본드를 포함하며, 상기 버스 리드 프레임과 상기 주 리드 프레임이 서로 근접하게 배치되어 있고, 상기 버스 리드 프레임과 상기 주 리드 프레임 중 하나는 집적 회로 칩에 근접하게 배치되어 있는 것을 특징으로 하는 반도체 디바이스.
  2. 제1항에 있어서, 상기 주 리드 프레임은 집적 회로 칩에 근접하게 배치되고, 상기 주 리드 프레임을 집적 회로 칩에 부착시키기 위한 장치를 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  3. 제2항에 있어서, 상기 주 리드 프레임을 집적 회로 칩에 부착시키기 위한 장치가 상기 주 리드 프레임과 집적 회로 칩 사이에 배치된 절연 접착 테이프 층을 포함하는 것을 특징으로 하는 반도체 디바이스.
  4. 제3항에 있어서, 상기 절연 접착 테이프 층이 에폭시 접착제가 피복된 양면 열경화성 폴리이미드 막을 포함하는 것을 특징으로 하는 반도체 디바이스.
  5. 제1항에 있어서, 상기 버스 리드 프레임을 상기 주 리드 프레임에 부착시키기 위한 장치를 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  6. 제5항에 있어서, 상기 버스 리드 프레임을 상기 주 리드 프레임에 부착시키기 위한 상기 장치가 상기 버스 리드 프레임과 상기 주 리드 프레임 사이에 배치된 절연 접착 테이프 층을 포함하는 것을 특징으로 하는 반도체 디바이스.
  7. 제6항에 있어서, 상기 절연 접착 테이프 층이 에폭시 접착제가 피복된 양면 열경화성 폴리이미드 막을 포함하는 것을 특징으로 하는 반도체 디바이스.
  8. 제1항에 있어서, 상기 주 리드 프레임의 도전성 리드들이 상기 버스 리드 프레임의 각각의 리드와의 전기접속용의 제1다수의 리드 및 외부 회로와의 접속용 제2다수의 리드를 포함하는 것을 특징으로 하는 반도체 디바이스.
  9. 제8항에 있어서, 상기 주 리드 프레임의 제1다수의 리드들이 상기 버스 리드 프레임과 전기적으로 접속되도록 상기 버스 리드프레임의 각각의 리드에 용접되는 것을 특징으로 하는 반도체 디바이스.
  10. 제1항에 있어서, 상기 버스 리드 프레임이 집적 회로 칩의 길이를 따라 연장하는 전력 버스를 포함하는 것을 특징으로 하는 반도체 디바이스.
  11. 제1항에 있어서, 상기 버스 리드 프레임이 집적 회로 칩의 길이를 따라 연장하는 접지 버스를 포함하는 것을 특징으로 하는 반도체 디바이스.
  12. 제1항에 있어서, 버스 리드 프레임 쌍을 더 포함하는 것을 특징으로 하는 반도체 디바이스.
  13. 제12항에 있어서, 상기 버스 리드 프레임 쌍이 전력 버스 빛 접지 버스를 포함하는 것을 특징으로 하는 반도체 디바이스.
  14. 제13항에 있어서, 상기 주 리드 프레임의 도전성 리드들이 상기 전력 버스의 각각의 리드에 용접된 제1다수의 리드, 상기 접지 버스의 각각의 리드에 용접된 제2다수의 리드, 및 외부 회로에 접속하기 위한 제3다수의 리드를 포함하는 것을 특징으로 하는 반도체 디바이스.
  15. 제13항에 있어서, 상기 전력 버스 및 상기 접지 버스 각각이 접적 회로 칩의 길이 방향으로 연장되는 것을 특징으로 하는 반도체 디바이스.
  16. 제1항에 있어서, 상기 주 리드 프레임의 도전성 리드 및 상기 버스 리드 프레임의 도전성 리드는 완전 강도의 CDA합금 151을 포함하는 것을 특징으로 하는 반도체 디바이스.
  17. 제1항에 있어서, 상기 집적 회로 칩이 다수의 본드 패드가 있는 활성 면을 갖고 있고, 집적 회로 칩의 일부분을 상기 주 리드 프레임의 리드와 전기적으로 상호접속시키기 위한 본드가 패드를 상기 주 리드 프레임의 리드에 접속시키는 와이어 본드를 포함하는 것을 특징으로 하는 반도체 디바이스.
  18. 제1항에 있어서, 상기 집적 회로 치이 다수의 본드 패드가 있는 활성 면을 갖고 있고, 집적 회로 칩의 일부분을 상기 주 리드 프레임의 리드와 전기적으로 상호접속시키기 위한 본드가 본드 패드를 상기 주 리드 프레임의 리드에 접속시키는 탭 본드를 포함하는 것을 특징으로 하는 반도체 디바이스.
  19. 제1항에 있어서, 상기 집적 회로 칩이 DRAM을 포함하는 것을 특징으로 하는 반도체 디바이스.
  20. 칩의 중심선을 따라 배치된 다수의 본드 패드가 있는 활성면을 갖고 있는 집적 회로 칩, 한쪽 면이 집적 회로 칩의 활성면에 부착되고, 테이프의 각각의 스트립이 다수의 본드 패드의 양 측에 각각 배치되는 양면을 갖고 있는 제1절연 접착 테이프 스프립 쌍, 제1접착 테이프 스트립 쌍의 양면 중 집적 회로 칩이 접착되어 있는 면의 이면에 접착되어 있는 다수의 도전성 리드를 포함하는, 양면을 갖고 있는 주 리드프레임, 양면을 갖고 있으며, 이중 한쪽 면이 주 리드 프레임의 양면 중 제1접착 테이프 스트립 쌍이 접착되어 있지 않은 면에 접착되어 있는, 제2절연 접착 테이프 스트립 쌍, 각각이 다수의 도전성 리드를 포함하고, 제2절연 테이프 스트립 쌍의 각 스트립의 양면 중 주 리드 프레임이 접착되어 있지 않은 면에 각각이 접착되어 있으며, 각각의 버스 리드 프레임의 리드들이 주 리드 프레임의 각각의 리드에 전기적으로 접속되는 한쌍의 버스 리드 프레임, 및 집적 회로 칩의 일부분을 주 리드 프레임의 도전성 리드들과 전기적으로 상호 접속시키기 위한 본드를 포함하는 것을 특징으로 하는 반도체 디바이스.
  21. 제20항에 있어서, 상기 버스 리드 프레임 쌍이 전력 버스 및 접지 버스를 포함하고, 각각이 집적 회로 칩의 길이 방향으로 연장되는 것을 특징으로 하는 반도체 디바이스.
  22. 제21항에 있어서, 상기 주 리드 프레임의 도전성 리드들이 상기 전력 버스의 각각의 리드에 용접된 제1다수의 리드, 상기 접지 버스의 각각의 리드에 용접된 제2다수의 리드, 및 외부 회로에 접속하기위한 제3다수의 리드를 포함하는 것을 특징으로 하는 반도체 디바이스.
  23. 제20항에 있어서, 본드 패드를 상기 주 리드 프레임의 각각의 리드에 전기적으로 상호접속시키기 위한 본드가 와이어 본드를 포함하는 것을 특징으로 하는 반도체 디바이스.
  24. 제20항에 있어서, 본드 패드를 상기 주 리드 프레임의 각각의 리드에 전기적으로 상호접속시키기 위한 본드가 탭 본드를 포함하는 것을 특징으로 하는 반도체 디바이스.
  25. 제20항에 있어서, 상기 주 리드 프레임과 상기 버스 리드 프레임 쌍이 완전강도의 CDA합금 151을 포함하는 것을 특징으로 하는 반도체 디바이스.
  26. 제25항에 있어서, 상기 집적 회로 칩이 DRAM을 포함하는 것을 특징으로 하는 반도체 디바이스.
  27. 다수의 도전성 리드를 포함하는 주 리드 프레임, 주 리드 프레임의 각각의 리드에 전기적으로 접속된 다수의 도전성 리드를 포함하는 버스 리드 프레임, 및 버스 리드 프레임을 주 리드 프레임에 부착시키기 위한 장치를 포함하는 것을 특징으로 하는 반도체 디바이스용 리드 프레임 어셈블리.
  28. 제27항에 있어서, 상기 버스 리드 프레임을 상기 주 리드 프레임에 부착시키기 위한 상기 장치가 상기 버스 리드 프레임과 상기 주 리드 프레임 사이에 배치된 절연 접착 테이프 층을 포함하는 것을 특징으로 하는 반도체 디바이스용 리드페리임 어셈블리.
  29. 제27항에 있어서, 상기 주 리드 프레임의 도전성 리드가 외부 호로에 접속하기 위한 다수의 리드를 포함하는 것을 특징으로 하는 반도체 디바이스용 리드 프레임 어셈블리.
  30. 제27항에 있어서, 상기 주 리드프레임의 각각의 리드에 전기적으로 접속된 다수의 도전성 리드를 각각이 포함하는 버스 리드 프레임 쌍을 더 포함하는 것을 특징으로 하는 반도체 디바이스용 리드 프레임 어셈블리.
  31. 제30항에 있어서, 각각의 버스 리드 프레임을 상기 주 리드 프레임에 부착시키기 위한 상기 장치가 상기 버스 리드 프레임과 상기 주 리드 프레임 사이에 배치된 절연 접착 테이프 층을 포함하는 것을 특징으로 하는 반도체 디바이스용 리드 프레임 어셈블리.
  32. 리드 프레임 어셈블리를 형성하기 위해 1개 이상의 버스 리드 프렝을 주 리드 프레임에 부착시키는 단계, 및 집적 회로 칩의 활성면에 리드 프레임 어셈블리를 부착시키는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스를 팩키징하기 위한 방법.
  33. 제22항에 있어서, 상기 주 리드 프레임에 상기 버스 리드 프레임을 부착시키는 단계가 상기 주 리드 프레임에 절연 접착 테이프를 부착시키는 단계, 및 절연 접착 테이프에 상기 버스 리드 프레임을 부착시키는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스를 팩키징하기 위한 방법.
  34. 제32항에 있어서, 상기 집적 회로 칩에 상기 버스 리드프레임을 부착시키는 단계가 리드 프레임 어셈블리에 1개 이상의 절연 접착 테이프 스트립을 부착시키는 단계, 및 절연 접착 테이프 스트빕에 집적 회로 칩을 부착시키는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스를 팩키징하기 위한 방법.
  35. 제32항에 있어서, 집적 회로 칩 상의 본드 패드로부터 상기 주 리드 프레임의 각각의 도전성 리드로 와이어 본드를 부착시키는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스를 팩키징하기 위한 방법.
  36. 제32항에 있어서, 집적 회로 칩 상의 본드 패드와 상기 주 리드 프레임의 각각의 도전성 리드 사이에 탭 본드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스를 팩키징하기 위한 방법.
  37. 제32항에 있어서, 플라스틱으로 집적 회로 칩과 부착된 상기 리드 프레임 어셈블리를 캡슐형으로 밀봉하여, 다수의 리드가 외부 회로와의 접속을 위해 플라스틱 캡슐형 밀봉부로부터 연장하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스를 팩키징하기 위한 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018763A 1992-09-18 1993-09-17 집적 회로용 다중층 리드 프레임 어셈블리 및 방법 KR940008066A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94720392A 1992-09-18 1992-09-18
US07/947,203 1992-09-18

Publications (1)

Publication Number Publication Date
KR940008066A true KR940008066A (ko) 1994-04-28

Family

ID=25485723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018763A KR940008066A (ko) 1992-09-18 1993-09-17 집적 회로용 다중층 리드 프레임 어셈블리 및 방법

Country Status (4)

Country Link
US (1) US5461255A (ko)
EP (1) EP0594299A3 (ko)
JP (1) JPH077121A (ko)
KR (1) KR940008066A (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331200A (en) * 1992-09-30 1994-07-19 Texas Instruments Incorporated Lead-on-chip inner lead bonding lead frame method and apparatus
KR100372153B1 (ko) * 1995-04-05 2003-06-19 내셔널 세미콘덕터 코포레이션 다층리드프레임
JPH09102575A (ja) * 1995-09-11 1997-04-15 Internatl Business Mach Corp <Ibm> 配線上の飛びの無いリードオン・チップのリードフレーム構成
JP3561821B2 (ja) * 1995-12-01 2004-09-02 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
US5872398A (en) * 1996-01-11 1999-02-16 Micron Technology, Inc. Reduced stress LOC assembly including cantilevered leads
US6277225B1 (en) * 1996-03-13 2001-08-21 Micron Technology, Inc. Stress reduction feature for LOC lead frame
US5733800A (en) 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
US6384333B1 (en) 1996-05-21 2002-05-07 Micron Technology, Inc. Underfill coating for LOC package
KR0179925B1 (ko) * 1996-06-14 1999-03-20 문정환 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
JPH11513199A (ja) * 1996-07-23 1999-11-09 シーメンス アクチエンゲゼルシヤフト 絶縁パッケージを有する半導体デバイス
US5717246A (en) 1996-07-29 1998-02-10 Micron Technology, Inc. Hybrid frame with lead-lock tape
US5907184A (en) 1998-03-25 1999-05-25 Micron Technology, Inc. Integrated circuit package electrical enhancement
US5763945A (en) * 1996-09-13 1998-06-09 Micron Technology, Inc. Integrated circuit package electrical enhancement with improved lead frame design
US5759875A (en) * 1996-10-04 1998-06-02 Micron Technology, Inc. Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6462404B1 (en) 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
KR100243376B1 (ko) * 1997-04-28 2000-02-01 유무성 반도체 패키지 및 그 제조방법
US5923081A (en) * 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6124150A (en) * 1998-08-20 2000-09-26 Micron Technology, Inc. Transverse hybrid LOC package
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6774480B1 (en) * 1999-07-30 2004-08-10 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
FR2819935B1 (fr) * 2001-01-19 2003-04-25 Ela Medical Sa Procede de fabrication de circuits electroniques hybrides pour dispositifs medicaux implantables actifs
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US6692987B2 (en) * 2001-12-12 2004-02-17 Micron Technology, Inc. BOC BGA package for die with I-shaped bond pad layout
SG118103A1 (en) * 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
US7023313B2 (en) * 2003-07-16 2006-04-04 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US7489219B2 (en) * 2003-07-16 2009-02-10 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US7307502B2 (en) * 2003-07-16 2007-12-11 Marvell World Trade Ltd. Power inductor with reduced DC current saturation
US8324872B2 (en) 2004-03-26 2012-12-04 Marvell World Trade, Ltd. Voltage regulator with coupled inductors having high coefficient of coupling
JP4372022B2 (ja) * 2004-04-27 2009-11-25 株式会社東芝 半導体装置
US7291900B2 (en) * 2005-08-25 2007-11-06 Micron Technology, Inc. Lead frame-based semiconductor device packages incorporating at least one land grid array package
US8796836B2 (en) 2005-08-25 2014-08-05 Micron Technology, Inc. Land grid array semiconductor device packages
JP4474431B2 (ja) * 2007-03-26 2010-06-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよび該製造方法
US7829997B2 (en) 2007-04-04 2010-11-09 Freescale Semiconductor, Inc. Interconnect for chip level power distribution
WO2008139273A1 (en) * 2007-05-10 2008-11-20 Freescale Semiconductor, Inc. Power lead-on-chip ball grid array package
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
JP2009289969A (ja) * 2008-05-29 2009-12-10 Nec Electronics Corp リードフレーム
US8089140B2 (en) * 2008-09-25 2012-01-03 Silitek Electronic (Guangzhou) Co., Ltd. Lead frame assembly, lead frame and insulating housing combination, and led module having the same
TWI476885B (zh) * 2009-03-06 2015-03-11 Lite On Electronics Guangzhou 導電架料帶、導電架料帶與絕緣殼體的組合以及應用該組合的發光二極體模組
US8791582B2 (en) 2010-07-28 2014-07-29 Freescale Semiconductor, Inc. Integrated circuit package with voltage distributor
DE102016224170A1 (de) * 2016-12-05 2018-06-07 Osram Gmbh Leiterrahmen, leuchte, gruppe von leuchten und verfahren zum herstellen einer leuchte
CN112309914B (zh) * 2020-10-09 2022-09-02 江西铭源电气有限公司 一种键合金丝用微管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2315711B2 (de) * 1973-03-29 1980-07-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Kontaktieren einer integrierten Schaltungsanordnung
US4417266A (en) * 1981-08-14 1983-11-22 Amp Incorporated Power and ground plane structure for chip carrier
US4587548A (en) * 1982-04-26 1986-05-06 Amp Incorporated Lead frame with fusible links
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
JPH038352A (ja) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd 半導体装置
JPH088330B2 (ja) * 1989-07-19 1996-01-29 日本電気株式会社 Ｌｏｃ型リードフレームを備えた半導体集積回路装置
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
US5206536A (en) * 1991-01-23 1993-04-27 Texas Instruments, Incorporated Comb insert for semiconductor packaged devices
US5146312A (en) * 1991-02-28 1992-09-08 Lim Thiam B Insulated lead frame for semiconductor packaged devices
JPH05218281A (ja) * 1992-02-07 1993-08-27 Texas Instr Japan Ltd 半導体装置

Also Published As

Publication number Publication date
EP0594299A2 (en) 1994-04-27
US5461255A (en) 1995-10-24
JPH077121A (ja) 1995-01-10
EP0594299A3 (en) 1994-11-23

Similar Documents

Publication Publication Date Title
KR940008066A (ko) 집적 회로용 다중층 리드 프레임 어셈블리 및 방법
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
TW409375B (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
JP2546195B2 (ja) 樹脂封止型半導体装置
JPH0448767A (ja) 樹脂封止型半導体装置
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
KR19980020296A (ko) 반도체 칩 패키지
JPH0870059A (ja) 分離されたダイパッドを有する半導体パッケージ
JP3555062B2 (ja) 半導体装置の構造
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
US5223740A (en) Plastic mold type semiconductor device
KR950034706A (ko) 반도체 장치 및 그 제조 방법
JPH03280453A (ja) 半導体装置及びその製造方法
JPH04155857A (ja) 半導体集積回路装置
JP2841790B2 (ja) フラットパッケージ
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
KR940008060A (ko) 반도체 집적회로 장치
JP2737332B2 (ja) 集積回路装置
KR940006582B1 (ko) 세라믹 반도체 패키지 구조 및 그 제조방법
JP2629461B2 (ja) 樹脂封止形半導体装置
KR940007383B1 (ko) 리이드프레임을 갖춘 반도체장치
KR970063687A (ko) 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지
KR100222300B1 (ko) 리드 프레임 및 그를 이용한 트랜지스터 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid