KR940007383B1 - 리이드프레임을 갖춘 반도체장치 - Google Patents

리이드프레임을 갖춘 반도체장치 Download PDF

Info

Publication number
KR940007383B1
KR940007383B1 KR1019910020974A KR910020974A KR940007383B1 KR 940007383 B1 KR940007383 B1 KR 940007383B1 KR 1019910020974 A KR1019910020974 A KR 1019910020974A KR 910020974 A KR910020974 A KR 910020974A KR 940007383 B1 KR940007383 B1 KR 940007383B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor device
inner lead
metal layer
semiconductor chip
Prior art date
Application number
KR1019910020974A
Other languages
English (en)
Inventor
정도수
김경섭
김광수
윤종상
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910020974A priority Critical patent/KR940007383B1/ko
Application granted granted Critical
Publication of KR940007383B1 publication Critical patent/KR940007383B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

리이드프레임을 갖춘 반도체장치
제 1 도는 종래의 LOC구조 반도체 패키지의 단면도.
제 2 도는 종래의 LOC구조 리이드프레임의 평면도.
제 3 도는 종래의 LOC구조 리이드프레임의 흡수경로도.
제 4 도는 본 발명에 따른 반도체 패키지의 단면도.
제 5 도는 본 발명에 따른 리이드프레임의 평면도.
제 6 도는 본 발명에 따른 절연테이프의 구조단면도.
제 7 도는 본 발명에 따른 LOC구조와 종래의 LOC구조의 와이어루우프(Wire Loop)높이 컨트롤(Control)비교단면도.
제 8 도는 본 발명에 따른 LOC구조의 반도체 패키지 흡습과정도.
본 발명은 리이드프레임을 갖춘 반도체장치에 관한 것으로, 특히 LOC(Lead On Chip) 구조에서 리이드프레임과 반도체 칩 사이 접합역할을 하는 절연테이프 일부에 금속층을 형성하여 버스바 내부 리이드역할을 할 수 있도록 한 리이드프레임을 갖춘 반도체장치에 관한 것이다.
종래의 LOC(Lead On Chip)구조 반도체장치는 반도체 칩 주면의 X방향 또는 Y방향의 중심선 근방에 버스바 내부 리이드(4)가 상기 반도체 칩(1)과 전기적으로 절연하는 절연체(2)를 개재하여 접착하고, 반도체 칩내의 기준전압(Vss)이나 반도체 칩내의 전원전압(Vcc)등의 본딩와이어를 단락시키지 않고 배선되며 상기 반도체 칩 주면상에 여러개의 신호용 내부리이드(3)가 상기 반도체 칩(1)과 전기적으로 절연하는 절연체(2)를 개재해서 접착되고, 이 내부리이드(3) 및 버스바 내부리이드(4)와 반도체 칩(1)이 각각 본딩와이어에 의해 전기적으로 접속되어 몰드수지로 봉지된 반도체장치이다. 상기 내부리이드(3)는 상기 절연체(2)와 접합하는 부분에서 외부 리이드측의 상기 반도체 칩과 내부리이드의 간격이 상기 절연체와 접합하는 부분의 간격보다 넓게 되어 있으며 전원전압(Vcc), 기준전압(Vss)을 공급할 수 있도록 구성되고 상기 내부리이드의 미단을 서로 일체로 구성한 버스바 내부리이드(4)를 갖춘 반도체장치는, 국내특허 공개번호 제90-5588호(출원번호 제89-13440호)에 의해 제안되었다.
이러한 반도체장치는 반도체장치의 신뢰성을 향상시킬 수 있으며 반도체 칩과 리이드간의 부유용량에 의한 신호전달속도의 향상 및 전기잡음의 저감을 도모하며 발열된 열의 방열효율의 향상 리플로시의 열방향 저감 및 성형결함의 발생을 방지할 수 있으며, 칩의 상면 또는 하면에 리이드를 배설하는 패키지구조를 마련한 반도체장치에 있어서, 칩과 리이드간에 형성되는 기생용량을 저감시킬 수 있고 생산성 및 내습성을 향상시킬수 있는 것이다.
이 구조는 디바이스기능을 외부실장보드에 전달하기 위한 입출력 단자와 디바이스 동작 전압공급단자를 가진다.
여기에서, 전압공급단자(Vcc 및 Ground단자)는 리이드프레임에서 버스와 리이드(Bus-Bar Lead ; 4)를 별도로두어 디바이스패드와 금속선연결을 실시한다. 이러한 반도체 패키지는 반도체 칩(1)과 리이드프레임의 내부리이드(3)를 접합하기 위한 목적으로 리이드프레임바텀(Leadframe Bottom)면에 양면절연테이프(2)를 접착시키고 여기에 반도체 칩(1)을 접착(attach)한다.
이어, 와이어본딩(Wire Bonding)공정에서 칩패드와 리이드프레임의 접합시 디바이스 기능단자는 금이나 알루미늄의 가는 금속선에 의해 리이드프레임(LEAD FRAME) 접속단자에 연결되고, 디바이스 동작 전압공급단자는 기능단자 내부리이드(3) 앞부분에 직선으로 버스바 내부리이드(4)를 두어 여기에 여러개의 칩패드와 금속선을 연결한다.
그후, 반도체 칩을 외부환경으로부터 보호하기 위해 절연봉지재로 덮어 씌우는 몰딩(Molding)공정이 행하여지며 이어 트림폼(Trim Form)공정에 의해 일부 외부리이드를 절개하여 외관을 형성한다.
이러한 종래의 반도체장치는 리이드프레임의 연장인 버스바 내부리이드(4)의 존재로 인하여 와이어 루우프(Wire Loop)의 높이가 제약되고 패키지 신뢰성 테스트(test) 및 실제 패키지 실장후 사용시 내부리이드를 통한 흡습 진척에 의한 박리현상의 패키지불량이 야기될 수 있으며, 그라운드본딩(Ground Bonding)시 와이어간 피치(pitch) 및 커버리지(coverage)등에 의한 그라운도본드 영역(Ground Bond Area)이 협소화되는 문제점이 나타난다.
따라서, 본 발명의 목적은 반도체장치의 버스바 내부리이드 계면의 흡습에 따른 박리현상에 의한 불량을 감소시켜 반도체장치의 신뢰성을 향상시킬 수 있으며 소형화, 박형화가 가능한 반도체장치를 제공하는데 있다.
본 발명의 다른 목적은 LOC구조 반도체장치에서 와이어 루우프(Wire Loop)의 저루우프(Low Loop)화를 실현할 수 있는 반도체장치를 제공하는데 있다.
상기 목적은 칩과 내부리이드를 접착시키는 절연테이프에 금속층을 형성함으로써 달성되며, 종래의 버스바 리이드(Bus-Bar Lead)를 제거하고 상기 금속층에 전압공급단자를 금속선 연결함으로써 달성된다.
이하, 첨부된 도면을 참조로하여 본 발명을 상세히 설명하면 다음과 같다.
제 4 도에 도시한 본 발명은 반도체 칩 탑재 영역 주위에 배설된 내부리이드와 상기 내부리이드를 연장하여 바깥쪽으로 형성된 외부리이드를 지지해주는 리이드프레임과 상기 리이드프레임상의 외부리이드가 노출되도록 수지봉지된 반도체장치에 있어서, 반도체 칩 주면상의 내부리이드(13)를 상기 반도체 칩(11)과 전기적으로 절연하는 절연테이프수단(12)으로 접착하고 상기 절연테이프수단(12)의 일부를 금속층(14)으로 형성하여 디바이스 전압공급 패드와 연결시켜 주는 반도체장치이다.
상기 금속층(14)은 구리(Cu) 또는 합금(Alloy)에 은(Ag)을 도금한 것이며, 그 두께는 1oz 동박두께 이하로 함을 특징으로 한다.
제4, 5도에 도시한 본 발명에 따른 반도체장치를 살펴보면, 반도체 칩(11) 주면상에 내부리이드(13)를 배치하고 반도체 칩(11)과 내부리이드(13) 사이에 절연테이프를 형성하고 상기 내부리이드(13)가 연장된 외부리이드가 외부로 돌출된 형태로 수지봉지되어 있다.
이와 같은 반도체장치에 있어서, 상기 절연테이프는 폴리이미드계의 수지막으로 형성되며, 그 각각의 표면에는 접착층(adhesive ; 12',12'')이 있다. 제 6 도에 도시한 본 발명의 절연테이프수단(12)을 살펴보면, 상기 절연테이프수단(12)을 중심으로 밑면에는 접착성분의 접착층(12'')을 형성하고 상단면에는 접착성분의 접착층(12')에 일부 금속층(Metal Layer ; 14)을 형성한다.
이때, 금속층(14)의 너비는 칩상의 패드보다 충분히 크게 설계하여야 접합 자유도를 높일 수 있다.
구리(Cu) 또는 합금(Alloy)에 온(Ag)을 도금한 금속층(14)은 1oz 동박 두께 이하로 하여 절연테이프수단(12)에 부착하여 리이드프레임과 절연접착한다.
종래의 LOC공정과 같이 절연테이트가 접착된 리이드프레임에 칩(11)을 접합(attach)하는 다이어태치(dieattach)공정을 행한 후 기능단자의 접속은 기존공정과 동일하게 와이어본딩하고 LOC 리이드프레임이 디바이스 전원공급단자와의 접속을 위해 내부리이드(12) 앞부분에 직선으로 버스바 내부리이드 역할을 하는 금속층(14)을 형성하여 디바이스 전원공급단자(Vcc 및 Ground)와의 접속을 칩패드와 금속층(14)과 접속한후 금속층과 전원공급단자와의 접합을 행한다.
이러한 반도체장치는, 상기 금속층이 내부리이드보다 밑에 위치하기 때문에 종래의 LOC구조에서처럼 버스바 내부리이드에 의해 와이어 루우프(Wire Loop) 높이가 제약받지 않으므로 제 7 도에 나타난 바와 같이, 종래의 반도체장치보다 와이어 루우프(Wire Loop) 높이조절이 용이하여 쉽게 와이어 루우프 높이를 낮출 수 있다.
또한, 도면 제 8 도에 도시한 바와 같이 내부리이드를 통해 흡수되는 수분이 버스바 계면을 통한 진행이 차단되므로 패키지에서의 흡습불량을 감소시킬 수 있다.
따라서, 소형·박형화되어가는 패키지 추세에 대응가능하며 패키지의 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 반도체 칩 탑재영역 주면에 배설된 내부리이드와 상기 내부리이드를 연장하여 바깥쪽으로 형성된 외부리이드를 지지해주는 리이드프레임과 상기 리이드프레임상의 외부리이드가 노출되도록 수지봉지된 반도체장치에 있어서, 반도체 칩(11) 주면상의 내부리이드(13)를 상기 반도체 칩(11)과 전기적으로 절연하는 절연테이프 수단(12)으로 접합하고 상기 절연테이프수단(12)의 일부를 금속층(14)으로 형성하여 상기 금속층(14)을 디바이스 전압공급단자와 와이어본딩에 의해 와이어로 연결시켜주는 리이드프레임을 갖춘 반도체장치.
  2. 제 1 항에 있어서, 상기 금속층(14)이 구리(Cu) 또는 합금(Alloy)에 은(Ag)을 도금한 것으로 이루어짐을 특징으로 하는 리이드프레임을 갖춘 반도체장치.
  3. 제 1 항에 있어서, 상기 금속층(14)의 두께는 1oz 동박 두께 이하로 함을 특징으로 하는 리이드프레임을 갖춘 반도체장치.
KR1019910020974A 1991-11-22 1991-11-22 리이드프레임을 갖춘 반도체장치 KR940007383B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910020974A KR940007383B1 (ko) 1991-11-22 1991-11-22 리이드프레임을 갖춘 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020974A KR940007383B1 (ko) 1991-11-22 1991-11-22 리이드프레임을 갖춘 반도체장치

Publications (1)

Publication Number Publication Date
KR940007383B1 true KR940007383B1 (ko) 1994-08-16

Family

ID=19323328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020974A KR940007383B1 (ko) 1991-11-22 1991-11-22 리이드프레임을 갖춘 반도체장치

Country Status (1)

Country Link
KR (1) KR940007383B1 (ko)

Similar Documents

Publication Publication Date Title
US6249041B1 (en) IC chip package with directly connected leads
US6545347B2 (en) Enhanced leadless chip carrier
US4951122A (en) Resin-encapsulated semiconductor device
EP0478240A2 (en) Insulated lead frame for integrated circuits and method of manufacture thereof
US6040633A (en) Oxide wire bond insulation in semiconductor assemblies
KR960705357A (ko) 반도체 장치
US7508060B2 (en) Multi-chip semiconductor connector assemblies
US6337226B1 (en) Semiconductor package with supported overhanging upper die
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH08316405A (ja) Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法
US6271583B1 (en) Semiconductor device having resin encapsulated package structure
JPS60167454A (ja) 半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
KR940007383B1 (ko) 리이드프레임을 갖춘 반도체장치
JP2004349397A (ja) 半導体装置およびそれに用いられるリードフレーム
JP2000058579A (ja) 半導体装置およびその製造方法
JPH09186288A (ja) 半導体装置
KR100390466B1 (ko) 멀티칩 모듈 반도체패키지
US5223740A (en) Plastic mold type semiconductor device
JPH03165549A (ja) 半導体集積回路装置
KR100473336B1 (ko) 반도체패키지
KR0161870B1 (ko) 반도체 패키지의 구조 및 제조방법
JPH11354673A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010706

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee