KR930011239A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930011239A KR930011239A KR1019920020938A KR920020938A KR930011239A KR 930011239 A KR930011239 A KR 930011239A KR 1019920020938 A KR1019920020938 A KR 1019920020938A KR 920020938 A KR920020938 A KR 920020938A KR 930011239 A KR930011239 A KR 930011239A
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- well
- semiconductor device
- main surface
- contribute
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- 230000007547 defect Effects 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims 11
- 238000002513 implantation Methods 0.000 claims 9
- 238000000034 method Methods 0.000 claims 9
- 239000012535 impurity Substances 0.000 claims 2
- 238000002485 combustion reaction Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 이 발명의 한실시예에 의한 반도체장치의 단면도.
제 2 도는 이 발명에 의한 반도체장치의 작용을 설명하기 위한 단면도.
제 3 도는 이 발명의 다른 실시예에 의한 반도체장치의 단면도.
제 4 도는 이 발명의 또다른 실시예에 의한 반도체장치의 단면도.
제 5 도는 이 발명의 또다른 하나의 실시예에 의한 반도체장치의 다면도.
제 6 도는 이 발명의 또다른 또 하나의 실시예에 의한 반도체장치의 다면도.
제 7 도a~d는 이 발명의 한실시예에 의한 제조방법의 각 공정에서의 반도체장치의 부분단면도.
제 8 도는 종래의 2중 웰 구조로된 반도체장치의 단면도.
제 9 도는 2중 웰 구조의 반도체장치에 형성되는 반도체장치내에 형성된 반도체장치의 한예를 표시한 단면도.
제10도는 종래의 2중 웰 구조의 반도체장치의 문제점의 표시한 단면도.
제11도는 종래의 2중 웰 구조의 반도체장치의 다른 문제점을 표시하는 단면도.
제12도는 이 발명이 적용된 반도체기판의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 반도체기판 4 : P웰
6 : N웰 7 : 결정결함영역
Claims (17)
- 주표면이 있는 제 1 도전형의 반도체기판(1)과, 상기 반도체기판(1)의 주표면에 설치되고 측부와 저부가 있으며 상기 주표면에서 뻗어있는 제 1 웰(4)과, 상기 제 1 웰(4)의 측부와 저부를 포위하도록 상기 반도체기판(1)의 주표면에 설치되고 저부에 결정결함영역(7)이 있는 제 2 웰(6)로 구성한 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 제 2 도전형의 제 2 웰(6)의 측부에도 결정결함영역이 있는 반도체장치.
- 제 1 항에 있어서, 상기 주표면에서 뻗어있고 상기 제 2 웰(6)에 인접하며, 저부에 결정결함영역이 있는 제2 도전형의 제 3 웰(5)을 추가 구성한 반도체장치.
- 제 3 항에 있어서, 상기 제3웰(5)의 측부에도 결정결함영역이 있는 반도체장치.
- 제 1 항에 있어서, 상기 주표면에서 뻗어있고 상기 제2웰(6)에 인접한 제 1 도전형의 제 4 웰(2)이 추가 구성된 반도체장치.
- 제 1 항에 있어서, 상기 제 2 웰(6)의 저부에 3×1013cm-2의 주입량의 제 2 도전형 불순물 이온이 주입된 반도체장치.
- 제 1 항에 있어서, 상기 제 2 웰(6)의 저부에 도전형에 기여하지 않는 3×1013cm-2이상 주입량의 원소를 주입한 반도체장치.
- 제 7 항에 있어서, 도전형에 기여하지 않는 상기 원소는 Si, O, F 및 C로된 군에서 선택되는 반도체장치.
- 제 1 도전형의 반도체기판(1)을 준비하는 공정과, 상기 반도체기판(1)의 주표면에 이 주표면에서 뻗어있고 측부와 저부가 있는 제 1 도전형의 제 1 웰(4)을 형성하는 공정과, 상기 반도체기판(1)의 주표면에 상기 제 1 웰(4)의 측부와 저부를 포위하는 측부와 저부가 있는 제 2 도전형의 제 2 웰(6)을 형성하는 공정과, 상기 제 2 웰(6)의 저부에 결정결함영역을 형성하는 공정으로 구성된 반도체장치의 제조방법.
- 제 9 항에 있어서, 상기 제 2 웰(6)의 저부와 상기 결정결함영역(7)은 상기 반도체기판(1)의 주표면에 제 2 도전형 이온을 주입하여서 동시에 형성하며, 상기 제 2 도전형 이온의 주입량은 3×1013cm-2이상이 되고, 상기 제 2 도전형 이온의 주입에너지는 상기 제 2 도전형이온을 상기 제 2 웰(6)의 저부에 체류시킬 수 있는 고에너지로 선택되는 반도체장치의 제조방법.
- 제10항에 있어서, 상기 고에너지는 1~5MeV인 반도체장치의 제조방법.
- 제 9 항에 있어서, 상기 제 2 웰(6)의 저부와 상기 결정결함영역(7)은 상기 반도체기판(1)의 주표면에 제 2 도전형 이온과 도전형에 기여하지 않는 원소를 주입하여서 형성되며, 상기 제 2 도전형 이온의 주입량은 1×1013cm-2이상으로 하고, 도전형에 기여하지 않는 상기 원소의 주입량은 3×1013cm-2이상으로 하며, 상기 제 2 도전형 이온의 주입에너지는 상기 제 2 도전형 이온을 상기 제 2 웰(6)의 저부에 체류시킬 수 있는 고에너지로 선택하고, 도전형에 기여하지 않는 상기 연소의 주입에너지는 상기 원소를 상기 제 2 웰(6)의 저부에 체류시킬 수 있는 고에너지로 선택하는 반도체장치의 제조방법.
- 제12항에 있어서, 상기 제 2 도전형 이온과 도전형에 기여하지 않는 상기 원소는 1~5 MeV의 주입에너지로 주입되는 반도체장치의 제조방법.
- 제 9 항에 있어서, 상기 제 2 웰(6)은 제 2 도전형의 열확산불순물 이온으로 형성되고, 상기 제 2 웰(6) 저부에 결정결함영역(7)을 형성하는 상기 공정은 상기 반도체기판(1)위 주표면에 도전형에 기여하지 않는 원소를 주입하여서 실행되며, 도전형에 기여하지 않는 상기 원소의 주입량은 3×1013cm-2이상이 되도록 선택되고, 도전형에 기여하지 않는 상기 원소의 주입에너지는 상기 원소를 상기 제 2 웰(6)의 측부에 체류시킬 수 있는 고에너지로 선택되는 반도체장치의 제조방법.
- 제12항에 있어서, 도전형에 기여하지 않는 상기 원소는 Si, O, F 및 C로된 군에서 선택한 원소인 반도체장치의 제조방법.
- 제14항에 있어서, 도전형에 기여하지 않는 상기 원소는 Si, O, F로된 군에서 선택한 원소인 반도체장치의 제조방법.
- 제14항에 있어서, 상기 고에너지는 1~5MeV인 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP91-304726 | 1991-11-20 | ||
JP30472691 | 1991-11-20 | ||
JP92-131082 | 1992-05-22 | ||
JP4131082A JPH05198666A (ja) | 1991-11-20 | 1992-05-22 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011239A true KR930011239A (ko) | 1993-06-24 |
KR960006971B1 KR960006971B1 (ko) | 1996-05-25 |
Family
ID=26466018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920020938A KR960006971B1 (ko) | 1991-11-20 | 1992-11-09 | 반도체장치 및 그 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5455437A (ko) |
JP (1) | JPH05198666A (ko) |
KR (1) | KR960006971B1 (ko) |
DE (1) | DE4230687A1 (ko) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3252557B2 (ja) * | 1993-09-24 | 2002-02-04 | ソニー株式会社 | ウェルインウェル構造を有する半導体装置の製造方法 |
JPH07335870A (ja) * | 1994-06-14 | 1995-12-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3386293B2 (ja) * | 1995-08-02 | 2003-03-17 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
JP3529549B2 (ja) * | 1996-05-23 | 2004-05-24 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JPH104182A (ja) * | 1996-06-14 | 1998-01-06 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
TW362275B (en) * | 1996-09-05 | 1999-06-21 | Matsushita Electronics Corp | Semiconductor device and method for producing the same |
JPH10163421A (ja) * | 1996-11-29 | 1998-06-19 | Sanyo Electric Co Ltd | 半導体集積回路 |
KR100228331B1 (ko) * | 1996-12-30 | 1999-11-01 | 김영환 | 반도체 소자의 삼중웰 제조 방법 |
JP2976912B2 (ja) * | 1997-01-13 | 1999-11-10 | 日本電気株式会社 | 半導体記憶装置 |
US5821589A (en) * | 1997-03-19 | 1998-10-13 | Genus, Inc. | Method for cmos latch-up improvement by mev billi (buried implanted layer for laternal isolation) plus buried layer implantation |
US6107672A (en) * | 1997-09-04 | 2000-08-22 | Matsushita Electronics Corporation | Semiconductor device having a plurality of buried wells |
US6137148A (en) * | 1998-06-26 | 2000-10-24 | Elmos Semiconductor Ag | NMOS transistor |
JP3288361B2 (ja) * | 1999-12-22 | 2002-06-04 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置 |
US6440805B1 (en) | 2000-02-29 | 2002-08-27 | Mototrola, Inc. | Method of forming a semiconductor device with isolation and well regions |
US6809014B2 (en) * | 2001-03-14 | 2004-10-26 | Micron Technology, Inc. | Method to fabricate surface p-channel CMOS |
US6900091B2 (en) * | 2002-08-14 | 2005-05-31 | Advanced Analogic Technologies, Inc. | Isolated complementary MOS devices in epi-less substrate |
US7294561B2 (en) * | 2003-08-14 | 2007-11-13 | Ibis Technology Corporation | Internal gettering in SIMOX SOI silicon substrates |
JP2006310625A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 半導体記憶装置 |
DE102013218494B4 (de) * | 2013-09-16 | 2021-06-02 | Infineon Technologies Ag | Halbleiterbauelement mit einer Passivierungsschicht und Herstellungsverfahren |
JP6845688B2 (ja) * | 2016-12-28 | 2021-03-24 | ラピスセミコンダクタ株式会社 | スイッチデバイス及びスイッチ回路 |
US10186586B1 (en) * | 2017-09-26 | 2019-01-22 | Sanken Electric Co., Ltd. | Semiconductor device and method for forming the semiconductor device |
US11164746B2 (en) * | 2018-06-26 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices and a semiconductor device |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3899793A (en) * | 1968-08-24 | 1975-08-12 | Sony Corp | Integrated circuit with carrier killer selectively diffused therein and method of making same |
GB1334520A (en) * | 1970-06-12 | 1973-10-17 | Atomic Energy Authority Uk | Formation of electrically insulating layers in semiconducting materials |
US4053925A (en) * | 1975-08-07 | 1977-10-11 | Ibm Corporation | Method and structure for controllng carrier lifetime in semiconductor devices |
GB1525936A (en) * | 1975-11-21 | 1978-09-27 | Texas Instruments Ltd | Transistor and integrated circuit manufacture |
US4259683A (en) * | 1977-02-07 | 1981-03-31 | General Electric Company | High switching speed P-N junction devices with recombination means centrally located in high resistivity layer |
JPS5459074A (en) * | 1977-10-20 | 1979-05-12 | Toshiba Corp | Semiconductor device |
JPS54138380A (en) * | 1978-04-19 | 1979-10-26 | Mitsubishi Electric Corp | Manufacture for planar type high speed switching thyristor |
US4278475A (en) * | 1979-01-04 | 1981-07-14 | Westinghouse Electric Corp. | Forming of contoured irradiated regions in materials such as semiconductor bodies by nuclear radiation |
JPS55156362A (en) * | 1979-05-24 | 1980-12-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Complementary mos semiconductor device and manufacture thereof |
DE3067750D1 (en) * | 1979-07-23 | 1984-06-14 | Tokyo Shibaura Electric Co | Charge storage type semiconductor device |
GB2078441A (en) * | 1980-06-17 | 1982-01-06 | Westinghouse Electric Corp | Forming impurity regions in semiconductor bodies by high energy ion irradiation |
US4656493A (en) * | 1982-05-10 | 1987-04-07 | General Electric Company | Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region |
JPS5976431A (ja) * | 1982-10-22 | 1984-05-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US4716451A (en) * | 1982-12-10 | 1987-12-29 | Rca Corporation | Semiconductor device with internal gettering region |
US4633289A (en) * | 1983-09-12 | 1986-12-30 | Hughes Aircraft Company | Latch-up immune, multiple retrograde well high density CMOS FET |
US4710477A (en) * | 1983-09-12 | 1987-12-01 | Hughes Aircraft Company | Method for forming latch-up immune, multiple retrograde well high density CMOS FET |
US4684413A (en) * | 1985-10-07 | 1987-08-04 | Rca Corporation | Method for increasing the switching speed of a semiconductor device by neutron irradiation |
JPS632370A (ja) * | 1986-06-23 | 1988-01-07 | Nissan Motor Co Ltd | 半導体装置 |
JPS63254762A (ja) * | 1987-04-13 | 1988-10-21 | Nissan Motor Co Ltd | Cmos半導体装置 |
US5097308A (en) * | 1990-03-13 | 1992-03-17 | General Instrument Corp. | Method for controlling the switching speed of bipolar power devices |
US5070381A (en) * | 1990-03-20 | 1991-12-03 | Texas Instruments Incorporated | High voltage lateral transistor |
-
1992
- 1992-05-22 JP JP4131082A patent/JPH05198666A/ja not_active Withdrawn
- 1992-09-14 DE DE4230687A patent/DE4230687A1/de not_active Ceased
- 1992-11-09 KR KR1019920020938A patent/KR960006971B1/ko not_active IP Right Cessation
-
1994
- 1994-06-16 US US08/261,355 patent/US5455437A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4230687A1 (de) | 1993-05-27 |
JPH05198666A (ja) | 1993-08-06 |
KR960006971B1 (ko) | 1996-05-25 |
US5455437A (en) | 1995-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930011239A (ko) | 반도체 장치 및 그 제조방법 | |
KR870000763A (ko) | 반도체 장치 및 그 제조방법 | |
KR960012318A (ko) | 반도체 장치 및 그 제조방법 | |
KR900005556A (ko) | 반도체 장치 제조방법 | |
JPH09232567A (ja) | Mosゲートパワーデバイス及びその製造方法 | |
KR950010051A (ko) | 반도체장치 및 그 제조방법 | |
KR880005693A (ko) | Mosfet 구조물 및 이의 제조 방법 | |
KR880014649A (ko) | 반도체 장치 및 그 제조방법 | |
KR970077740A (ko) | 반도체 장치 및 그 제조 방법 | |
KR930005259A (ko) | 반도체 장치 및 그 제조 방법 | |
KR940006395A (ko) | 고체촬상장치 및 그 제조방법 | |
KR950034804A (ko) | 스택틱 랜덤 액세스 메모리 셀 및 그 형성 방법과, 스태틱 랜덤 액세스 메모리 어레이 및 그 형성 방법 | |
KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
KR890013746A (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
KR940008357B1 (ko) | 반도체장치의 제조방법 | |
KR970072432A (ko) | Mos 커패시터를 갖는 반도체 디바이스 및 제조 방법 | |
KR910010732A (ko) | 반도체 디바이스 및 그 제조방법 | |
KR860009489A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR960009223A (ko) | 반도체 장치 및 그 제조 방법 | |
KR950034674A (ko) | 채널스톱확산층의 형성방법 | |
JPH02122568A (ja) | ゲートのいずれの側にも配置された相対的に高濃度にドープされた接合を有する金属酸化物半導体素子 | |
KR920010434B1 (ko) | 바이폴라 트랜지스터와 iil을 갖는 반도체 장치 | |
KR980006499A (ko) | 이중접합구조를 갖는 반도체소자 및 그 제조방법 | |
KR900019249A (ko) | 알루미늄/붕소 p-웰 | |
KR920022563A (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070511 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |