KR880010502A - 자외선소거형 불휘발성반도체기억장치와 그 제조방법 - Google Patents

자외선소거형 불휘발성반도체기억장치와 그 제조방법 Download PDF

Info

Publication number
KR880010502A
KR880010502A KR1019880002079A KR880002079A KR880010502A KR 880010502 A KR880010502 A KR 880010502A KR 1019880002079 A KR1019880002079 A KR 1019880002079A KR 880002079 A KR880002079 A KR 880002079A KR 880010502 A KR880010502 A KR 880010502A
Authority
KR
South Korea
Prior art keywords
oxide film
silicon oxide
phosphorus
doped
film
Prior art date
Application number
KR1019880002079A
Other languages
English (en)
Other versions
KR910000022B1 (ko
Inventor
세이치 모리
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62042925A external-priority patent/JPS63211766A/ja
Priority claimed from JP62174111A external-priority patent/JPH0642549B2/ja
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR880010502A publication Critical patent/KR880010502A/ko
Application granted granted Critical
Publication of KR910000022B1 publication Critical patent/KR910000022B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

내용 없음

Description

자외선소거형 불휘발성반도체기억장치와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도(A) 내지 제1도(E)는 본 발명의 제1실시예에 따른 자외선소거형 불휘발성반도체기억장치의 제조공정을 나타낸 단면도.
제2도는 본 발명의 제2실시예에 따른 자외선소거형 불휘발성반도체기억장치에 대해 설명하는 단면도.
제3도는 본 발명의 제3실시예에 따른 자외선소거형 불휘발성반도체기억장치를 나타낸 단면도.

Claims (19)

  1. 적층형 게이트구조를 갖추고서 자외선을 조사하여 데이터의 소거를 수행하게 되어 있는 불휘발성반도체기억장치에 있어서, 제1도전형의 반도체기판(12)과 이 반도체기판(12)상에 형성되는 적층형 게이트구조의 기억소자(11-1), 상기 반도체기판(12)의 상부 및 상기 기억소자(11-1)의 주위에 각각 형성되는 열산화막(17), 이 열산화막(17)상에 형성되는 인(P)이 도우프된 실리콘산화막(19), 상기 인(P)이 도우프된 실리콘산화막(19)에서의 상기 적층형 게이트 측면의 표면 부내에 형성되는 보론 및 인이 도우프된 실리콘산화막(20)을 구비한 구조로 되어 있는 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  2. 제1항에 있어서, 상기 기억소자(11-1)는 상기 제1도전형 반도체기판(12)의 주표면영역에 소정의 간격으로 떨어져 형성되는 제2도 전형의 제1 및 제2불순물영역(18-1, 18-2)과, 이 제1 및 제2불순물영역(18-1, 18-2)사이의 상기 반도체기판(12)상에 형성되는 제1절연막(13-1), 상기 제1절연막(13-1)상에 형성되는 부유게이트(14-1), 상기 부유게이트(14-1)상에 형성되는 제2절연막(15-1), 상기 제2절연막(15-1)상에 형성되는 제어게이트(16-1)를 구비하여서 된 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  3. 제2항에 있어서, 상기 제1 및 제2절연막(13-1, 15-1)은 각각 실리콘산화막으로 이루어지는 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  4. 제2항에 있어서, 상기 제1절연막(13-1)은 실리콘산화막으로 이루어지고, 상기 제2절연막(15-1)은 제1실리콘산화막(15-1A)과 실리콘질화막(23-1) 및 제2실리콘산화막(15-1B)의 적층구조막으로 이루어진 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  5. 제2항에 있어서, 상기 부유게이트(14-1)와 상기 제어게이트(16-1)는 각각 다결정실리콘, 고융점금속, 고융점금속의 실리사이드를 포함하는 그룹중에서 선택되는 재질로 이루어지는 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  6. 제1항에 있어서, 상기 인을 함유하는 실리콘산화막(19)에 포함되는 인의 농도는 1×1018Cm-3이상인 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  7. 제1항에 있어서, 상기 인과 보론을 함유하는 실리콘산화막(20)에 포함되는 인과 보론의 농도는 모두 1×1018Cm-3이상인 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  8. 제1항에 있어서, 상기 보론과 인이 도우프된 실리콘산화막(20)이 형성되어지는 상기 인이 도우프된 실리콘산화막(19)의 표면 부내 및 상기 열산화막(17)에 형성되는 접촉구멍(21)과, 상기 인이 도우프된 실리콘산화막(19)의 상부 및 상기 보론과 인이 도우프된 실리콘산화막(20)상에 형성되는 상기 접촉구멍(21)내에 매몰되어져 상기 기억소자(11-1)에 전기적으로 접속되는 배선층(22)을 구비하는 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  9. 제1항에 있어서, 상기 인이 도우프된 실리콘산화막(19)에서의 상기 적층형게이트의 측면의 막두께(△X)는 상기 적층형 게이트상부와 상기 반도체기판(12)상의 막두께(△Y)보다 두껍게 되어 있는 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  10. 적층형 게이트구조를 갖추면서 자외선을 조사하여 데이터의 소거를 실행하는 불휘발성반도체기억장치의 제조방법에 있어서, 반도체기판(12)상에 적층형 게이트구조의 기억소자(11-1)를 형성키셔 주는 공정과, 상기 반도체기판(12)의 상부 및 상기 기억소자(11-1)의 주위에 각각 열산화막(17)을 형성시켜주는 공정, 상기 열산화막(17)상에 인이 도우프된 실리콘산화막(19)을 형성시켜주는 공정, 상기 인이 도우프된 실리콘산화막(19)상에 보론과 인이 도우프된 실리콘산화막(20)을 형성시켜주는 공정, 열처리를 수행해서 상기 보론과 인이 도우프된 실리콘산화막(20)을 용융시켜 상기 인이 도우프된 실리콘산화막(19)의 표면 부내에 매몰시켜주는 공정을 구비한 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치.
  11. 제10항에 있어서, 상기 기억소자(11-1)는 상기 반도체기판(12)의 주표면영역에 소정의 간격으로 분리되게 형성된 상기 반도체기판(12)과 역도전형의 제1 및 제2불순물영역(18-1, 18-2)과, 상기 제1 및 제2불순물영역(18-1, 18-2)사이의 상기 반도체기판(12)상에 형성되는 제1절연막(13-1) 상기 제1절연막(13-1)상에 형성되는 부유게이트(14-1), 상기 부유게이트(14-1)상에 형성되는 제2절연막(15-1), 상기 제2절연막(15-1)상에 형성되는 제어게이트(16-1)를 구비하고 있는 것을 특징으로 하는 자외선소거형 부휘발성반도체기억장치의 제조방법.
  12. 제11항에 있어서, 상기 제1 및 제2절연막(13-1, 15-1)은 각각 실리콘산화막으로 이루어지는 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치의 제조방법.
  13. 제11항에 있어서, 상기 제1절연막(13-1)은 실리콘산화막으로 이루어지고, 상기 제2절연막은 제1실리콘산화막(15-1A)과 실리콘질화막(23-1) 및 제2실리콘산화막(15-1B)의 적층구조막으로 이루어지는 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치의 제조방법.
  14. 제11항에 있어서, 상기 부유게이트(14-1)와 상기 제어게이트(16-1)는 각각 다결정실리콘, 고융점금속, 고융점금속의 실리사이드를 포함하는 그룹중에서 선택되는 재질인 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치의 제조방법.
  15. 제10항에 있어서, 상기 인을 함유하는 실리콘산화막(19)에 포함되는 인의 농도는 1×1018Cm-3이상인 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치의 제조방법.
  16. 제10항에 있어서, 상기 인과 보론을 함유하는 실리콘산화막(20)에 포함되는 인과 보론의 농도는 모두 1×1018Cm-3이상인 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치의 제조방법.
  17. 제10항에 있어서, 상기 열처리의 온도는 900℃ 이하인 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치의 제조방법.
  18. 제10항에 있어서, 상기 열처리를 수행하여 상기 보론과 인이 도우프된 실리콘산화막(20)에 용융시켜 상기 인이 도우프된 실리콘산화막(19)의표면 부내에 매몰시켜주는 공정후에 상기 보론과 인이 도우프된 실리콘산화막(20)에 의해 매몰된 상기 인이 도우프된 실리콘산화막(19)에 접촉구멍을 형성시켜주는 공정과, 상기 인이 도우프된 실리콘산화막(19)의 상부와 상기 보론과 인이 도우프된 실리콘산화막920)상에 배선층(22)을 형성시켜 이 배선층(22)을 접촉구멍(21)을 통해 상기 기억소자(11-1)에 전기적으로 접속시켜주는 공정을 추가로 구비하게 되는 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치의 제조방법.
  19. 제10항에 있어서, 상기 열산화막(17)상에 인이 도우프된 실리콘산화막(19)을 형성시켜주는 공정후에상기 실리콘산화막(19)을 형성시켜주는 공정후에 상기 실리콘산화막(19)을 이방성엣칭법에 의해 엣치백시켜상기 적층형 게이트상 및 상기 반도체기판(12)상의 막두께(△Y)를 상기 적층형 게이트의 측벽부의 막두께(△X)보다 얇게 해주는 공정을 추가로 구비하고, 이 공정후에 상기 인이 도우프된 실리콘산화막(19)상에 보론과 인이 도우프된 실리콘산화막(20)을 형성시켜주는 공정을 수행하는 것을 특징으로 하는 자외선소거형 불휘발성반도체기억장치의 제조방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880002079A 1987-02-27 1988-02-27 자외선소거형 불휘발성반도체기억장치와 그 제조방법 KR910000022B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP62-42925 1987-02-27
JP62042925A JPS63211766A (ja) 1987-02-27 1987-02-27 半導体装置
JP62-042925 1987-02-27
JP62-174111 1987-07-13
JP62174111A JPH0642549B2 (ja) 1987-07-13 1987-07-13 紫外線消去型不揮発性半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR880010502A true KR880010502A (ko) 1988-10-10
KR910000022B1 KR910000022B1 (ko) 1991-01-19

Family

ID=26382662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880002079A KR910000022B1 (ko) 1987-02-27 1988-02-27 자외선소거형 불휘발성반도체기억장치와 그 제조방법

Country Status (4)

Country Link
US (1) US4847667A (ko)
EP (1) EP0280276B1 (ko)
KR (1) KR910000022B1 (ko)
DE (1) DE3881074T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027838A (ko) * 1998-10-29 2000-05-15 김영환 플래시 메모리의 게이트 형성방법
KR100543636B1 (ko) * 1998-12-28 2006-03-23 주식회사 하이닉스반도체 플래쉬 메모리 장치 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120719B2 (ja) * 1987-12-02 1995-12-20 三菱電機株式会社 半導体記憶装置
EP0409107B1 (en) * 1989-07-18 1996-09-25 Sony Corporation A nonvolatile semiconductor memory device and a method of manufacturing thereof
US5106772A (en) * 1990-01-09 1992-04-21 Intel Corporation Method for improving the electrical erase characteristics of floating gate memory cells by immediately depositing a protective polysilicon layer following growth of the tunnel or gate oxide
US5087584A (en) * 1990-04-30 1992-02-11 Intel Corporation Process for fabricating a contactless floating gate memory array utilizing wordline trench vias
US4996167A (en) * 1990-06-29 1991-02-26 At&T Bell Laboratories Method of making electrical contacts to gate structures in integrated circuits
JPH07123146B2 (ja) * 1990-07-05 1995-12-25 株式会社東芝 不揮発性半導体記憶装置の製造方法
JPH04239723A (ja) * 1991-01-23 1992-08-27 Nec Corp 半導体装置の製造方法
US5200358A (en) * 1991-11-15 1993-04-06 At&T Bell Laboratories Integrated circuit with planar dielectric layer
JPH05243581A (ja) * 1992-02-28 1993-09-21 Mitsubishi Electric Corp 不揮発性メモリ装置
FR2708146A1 (fr) * 1993-07-19 1995-01-27 Sgs Thomson Microelectronics Cellule à grille flottante à durée de stockage accrue.
DE69417211T2 (de) * 1994-04-12 1999-07-08 St Microelectronics Srl Planariezierungsverfahren für die Herstellung von integrierten Schaltkreisen, insbesondere für nichtflüssige Halbleiterspeicheranordnungen
US6969654B1 (en) * 2000-06-19 2005-11-29 Advanced Micro Devices, Inc. Flash NVROM devices with UV charge immunity
US7436020B2 (en) * 2004-06-30 2008-10-14 Micron Technology, Inc. Flash memory with metal-insulator-metal tunneling program and erase
JP5047625B2 (ja) * 2004-10-25 2012-10-10 スパンション エルエルシー 半導体装置及びその製造方法
GB2601104B (en) * 2020-09-18 2023-08-23 Paragraf Ltd Method of providing an air- and/or moisture-barrier coating on a two-dimensional material

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040180B2 (de) * 1970-01-22 1977-08-25 Intel Corp, Mountain View, Calif. (V.St.A.) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory
JPS594170A (ja) * 1982-06-30 1984-01-10 Mitsubishi Electric Corp 半導体装置の製造方法
US4582745A (en) * 1984-01-17 1986-04-15 Rca Corporation Dielectric layers in multilayer refractory metallization structure
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
US4763177A (en) * 1985-02-19 1988-08-09 Texas Instruments Incorporated Read only memory with improved channel length isolation and method of forming
JPS62125679A (ja) * 1985-11-26 1987-06-06 Nec Corp Ｍｏｓ半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027838A (ko) * 1998-10-29 2000-05-15 김영환 플래시 메모리의 게이트 형성방법
KR100543636B1 (ko) * 1998-12-28 2006-03-23 주식회사 하이닉스반도체 플래쉬 메모리 장치 제조 방법

Also Published As

Publication number Publication date
EP0280276A3 (en) 1989-04-26
KR910000022B1 (ko) 1991-01-19
EP0280276B1 (en) 1993-05-19
US4847667A (en) 1989-07-11
DE3881074D1 (de) 1993-06-24
EP0280276A2 (en) 1988-08-31
DE3881074T2 (de) 1993-09-02

Similar Documents

Publication Publication Date Title
KR880010502A (ko) 자외선소거형 불휘발성반도체기억장치와 그 제조방법
JP4870719B2 (ja) モノスゲート構造を有する不揮発性メモリ素子
US6716703B2 (en) Method of making semiconductor memory device having sources connected to source lines
JPH07123143B2 (ja) 不揮発性メモリの製法
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
JP3124334B2 (ja) 半導体記憶装置およびその製造方法
JPH09275196A (ja) 半導体装置及びその製造方法
JPH08241932A (ja) 不揮発性半導体記憶装置およびその製造方法
KR910015065A (ko) 플로팅 게이트 기억셀의 전기적 소거 특성을 개선하는 방법
JP2819975B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007513519A (ja) フラッシュメモリデバイス
JPH0677492A (ja) 不揮発性記憶回路を有する半導体装置およびその製造方法
JPH10321822A (ja) 半導体素子の構造並びに製造方法
EP1014448A3 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JPS6231177A (ja) 不揮発性半導体記憶装置
JP3863283B2 (ja) 半導体記憶装置及びその製造方法
JPH05304207A (ja) 半導体装置の素子間分離兼配線構造
TWI235461B (en) Manufacturing method of flash memory
TW569396B (en) Flash memory and fabricating method thereof
JPH08130264A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100456256B1 (ko) 반도체장치및그제조방법
TW439261B (en) Separate gate type semiconductor memory apparatus and its fabricating method
KR850008762A (ko) 불휘발성 반도체 기억장치의 제조방법
KR100294693B1 (ko) 비휘발성메모리및그의제조방법
KR0135069B1 (ko) 반도체 기억장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee