KR850008762A - 불휘발성 반도체 기억장치의 제조방법 - Google Patents
불휘발성 반도체 기억장치의 제조방법 Download PDFInfo
- Publication number
- KR850008762A KR850008762A KR1019850003006A KR850003006A KR850008762A KR 850008762 A KR850008762 A KR 850008762A KR 1019850003006 A KR1019850003006 A KR 1019850003006A KR 850003006 A KR850003006 A KR 850003006A KR 850008762 A KR850008762 A KR 850008762A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- manufacturing
- forming
- gate electrode
- semiconductor memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title claims 2
- 239000012535 impurity Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 238000002955 isolation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따른 장치의 장벽높이(barrier height)의 일례를 나타내는 특성도.
제7도는 본 발명의 제2실시예를 설명하기 위한 단면도.
제8도(a) 내지 제8도(h)는 본 발명의 제3실시예를 설명하기 위한 제조공정도.
제10도는 본 발명 장치에 대한 기입/소거펄스 특성을 갖는 특성도이다.
1…P형 실리코기판, 2…필드산화막, 3…게이트산화막, 4…소오스 영역, 5…드레인영역, 3'…얇은 막부분, 6…플로팅(floating), 7…산화막, 8…콘트롤 게이트전극, 11…P형 실리콘기판, 12…버퍼산화막, 13…Si2N4막 패턴, 14…이온주입층, 15…필드산화막, 16…반전방지층, 17…게이트산화막, 18…레지스트패턴, 19,19'…불순물확산층, 20,17'…SiO2얇은막, 21…플로팅 게이트전극, 22…소오스 영역, 23…드레인영역, 24…게이트산화막, 25…콘트롤 게이트전극, 26…충간절연막, 27…접촉홀(contact hole), 28…배선, 29…패비베이션(passivatior)막
Claims (1)
- 콘트롤게이트 전극과 플로팅게이트 전극을 구비하고 있는 불휘발성 반도체기억장치의 제조방법에 있어서, 제1도전형실리콘 기판의 표면에다 소자분리용 절연막을 형성시키는 동시에 해당 절연막으로 분리된 도상의 소자영역을 형성시키는 공정, 상기 소자영역에 게이트산화막을 형성시키는 공정, 상기 게이트산화막의 일부를 제거하고 그 기판 노출부에다 표면불순물농도가 1×1019㎝-3~5×1020㎝-3이내인 불순물확산 층을 형성시키는 공정, 상기 불순물확산층상에 열산화방식으로 얇은 실리콘산화막을 형성시키는 공정, 적어도 상기 실리콘산화막 상에 플로팅게이트 전극을 형성시키는 공정을 구비하고 있는 것을 특징으로하는 불휘발성 반도체기억장치의 제조방법.※참고사항:최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59-99262 | 1984-05-17 | ||
| JP59099262A JPS60244073A (ja) | 1984-05-17 | 1984-05-17 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR850008762A true KR850008762A (ko) | 1985-12-21 |
| KR890004459B1 KR890004459B1 (ko) | 1989-11-04 |
Family
ID=14242790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850003006A KR890004459B1 (ko) | 1984-05-17 | 1985-05-03 | 불휘발성 반도체기억장치의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS60244073A (ko) |
| KR (1) | KR890004459B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2760983B2 (ja) * | 1987-02-12 | 1998-06-04 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JPH04287977A (ja) * | 1991-01-24 | 1992-10-13 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
-
1984
- 1984-05-17 JP JP59099262A patent/JPS60244073A/ja active Pending
-
1985
- 1985-05-03 KR KR1019850003006A patent/KR890004459B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890004459B1 (ko) | 1989-11-04 |
| JPS60244073A (ja) | 1985-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR890003036A (ko) | 반도체장치 | |
| KR960036041A (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR920003541A (ko) | 반도체 장치 및 그 제조방법 | |
| KR930006972A (ko) | 전계 효과 트랜지스터의 제조 방법 | |
| KR860000716A (ko) | 다이내믹형 메모리셀과 그 제조방법 | |
| KR910001886A (ko) | 반도체장치와 그 제조방법 | |
| KR890004441A (ko) | 화합물 반도체장치 및 그 제조방법 | |
| KR860001491A (ko) | 독출전용 기억장치와 그 제조방법 | |
| KR900002319A (ko) | 자외선소거형 불휘발성 반도체기억장치 | |
| KR880005686A (ko) | 반도체 기억장치 및 그의 제조 방법 | |
| KR880011929A (ko) | 반도체 기억장치 | |
| KR860003658A (ko) | 반도체 기억장치의 제조방법 | |
| KR850006782A (ko) | 반도체 메모리 | |
| KR920001750A (ko) | 반도체 장치 및 그 제조방법 | |
| KR910010731A (ko) | 반도체장치 및 그 제조방법 | |
| KR850005169A (ko) | 우물영역을 갖는 반도체기판상에 형성되는 mis형 반도체장치 | |
| KR850008762A (ko) | 불휘발성 반도체 기억장치의 제조방법 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| KR860002146A (ko) | 불휘발성 반도체 기억장치의 제조방법 | |
| KR930003430A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6032983B2 (ja) | 接合破壊型プログラマブルｒｏｍ | |
| JPH035668B2 (ko) | ||
| KR960019611A (ko) | 반도체소자 제조방법 | |
| KR970003984A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031030 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |