KR100543636B1 - 플래쉬 메모리 장치 제조 방법 - Google Patents
플래쉬 메모리 장치 제조 방법 Download PDFInfo
- Publication number
- KR100543636B1 KR100543636B1 KR1019980059333A KR19980059333A KR100543636B1 KR 100543636 B1 KR100543636 B1 KR 100543636B1 KR 1019980059333 A KR1019980059333 A KR 1019980059333A KR 19980059333 A KR19980059333 A KR 19980059333A KR 100543636 B1 KR100543636 B1 KR 100543636B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- film
- planarization insulating
- flash memory
- insulating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 3
- 150000002500 ions Chemical class 0.000 claims description 16
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 238000007517 polishing process Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000005247 gettering Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910004283 SiO 4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 229910000149 boron phosphate Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래쉬 메모리 장치 제조 방법에 관한 것으로, 플래쉬 메모리 셀이 형성된 반도체 기판이 제공되는 단계와, 전체 구조 상부에 산화막을 형성하고 식각하여 상기 플래쉬 메모리 셀 측벽에 스페이서 산화막을 형성하는 단계와, 전체 구조 상부에 열산화막을 형성하는 단계와, 전체 구조 상부에 평탄화 절연막을 형성하는 단계와, 상기 평탄화 절연막에 이온 주입 공정을 실시한 후 열처리 공정을 실시하는 단계를 통하여, 소자의 데이터 리텐션 특성 및 스루우풋을 향상시킬 수 있는 플래쉬 메모리 장치 제조 방법이 개시된다.
Description
본 발명은 플래쉬 메모리 장치 제조 방법에 관한 것으로, 특히 이온 주입 공정과 열공정을 이용하여 데이터 리텐션 특성을 향상시킬 수 있는 플래쉬 메모리 장치 제조 방법에 관한 것이다.
플래쉬 메모리 장치에서 플로팅 게이트에서 저장되어 있는 차지의 손실은 데이터 리텐션 특성을 저하시키는데, 이것은 후속 공정시 발생되는 이동 차지(mobile charge)가 스페이서 산화막 및 폴리시리콘간 산화막을 통하여 플로팅 게이트로 출입하는 것에 기인한다. 또한, 저온 공정으로 형성되는 평탄화 절연막(예를 들어, SOG막)에는 수소가 함유되어 있는데, 이는 이러한 막들의 웨이퍼 리텐션 능력을 저하시킨다. 이 수소는 이동 이온으로 작용하며, 이에 의한 영향은 소자에 치명적이다.
BPSG막 내의 인(P)은 게터링(Gettering) 효과가 우수하여, 이동 이온을 포획하므로써 이동 이온이 플로팅 게이트로 침투되는 것을 막는 역할을 한다. 이러한 특성을 이용하여 PSG막을 베리어막으로 사용하여 이동 차지로 인한 문제를 해결하고 있으나, 후속 클리닝 공정에서 PSG막과 BPSG막의 식각율 차이에 의해 PSG막에 언더컷 현상이 발생하는 문제점이 있다. 또한, PSG막은 흡습성이 강하므로 PSG막을 증착한 후 약간의 지연 시간이 있다면, 막 표면에 H3PO4가 생성되어 후속 공정시 결함이 발생하는 원인으로 작용한다. 그리고, 데이터 리텐션 특성을 향상시키기 위해 BPSG막에서 단순히 인 농도만을 높이고자 한다면 막 자체가 연화되어 불안정할 뿐만 아니라, 막 표면에 해이즈(haze) 현상이 발생하고 BPO4라는 크리스탈 결함이 발생하여 후속공정 진행시 소자에 치명적인 영향을 준다.
따라서, 본 발명은 BPSG막에 인 이온을 주입하여 이동 전하에 대한 게터링 효과를 높이고, 이온 주입시 BPSG막 내의 격자의 깨짐을 이용하여 후속 열공정으로 BPSG막 내에 존재하는 수분을 제거하여 데이터 리텐션 특성을 향상시킬 수 있는 플래쉬 메모리 장치 제조 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 장치 제조 방법은 플래쉬 메모리 셀이 형성된 반도체 기판이 제공되는 단계와, 전체 구조 상부에 산화막을 형성하고 식각하여 상기 플래쉬 메모리 셀 측벽에 스페이서 산화막을 형성하는 단계와, 전체 구조 상부에 열산화막을 형성하는 단계와, 전체 구조 상부에 평탄화 절연막을 형성하는 단계와, 상기 평탄화 절연막에 이온 주입 공정을 실시한 후 열처리 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 1(b)는 본 발명에 따른 플래쉬 메모리 장치 제조 방법을 설명하기 위해 도시한 소자의 단면도이고, 도 2는 본 발명에 적용되는 평탄화 절연막의 격자구조도이다.
도 1(a)에 도시된 바와 같이, 반도체 기판(11) 상에 터널 산화막(12), 플로팅 게이트용 제 1 폴리실리콘막(13), ONO 구조의 유전체막(14), 콘트롤 게이트용 제 2 폴리실리콘막(15), 탑 폴리실리콘막(16), 텅스텐 실리사이드막(17) 및 반사 방지막(18)을 순차적으로 형성하고 패터닝하여 스택 게이트형의 플래쉬 메모리 셀을 형성한다. 다음에, 전체구조 상부에 산화막을 형성한 다음 식각하여, 플래쉬 메모리 셀 측벽에 스페이서 산화막(19)을 형성하고, 전체 구조 상부에 열산화막(20)을 형성한 다음 평탄화 절연막(21)을 두껍게 형성한다. 다음에, 열공정을 통해 평탄화 절연막(21)을 플로우시켜 평탄화한다. 평탄화 절연막으로는 대표적으로 BPSG막을 이용하며, 이 이에도 실리콘 산화막을 LPCVD, APCVD, RECVD 방법으로 증착하여 사용할 수도 있다. 또한, 평탄화 절연막(21)은 3000Å 이상의 두께로 증착한다.
도 1(b)에 도시된 바와 같이, 평탄화 절연막(21)에 이온 주입 공정을 실시한다. 이때 사용되는 이온은 인(P), 아세나이드(As) 등의 5가 원소를 사용하며, 이 5가 원소가 이동 이온과의 공유결합을 유도하여 이동 이온에 대한 게터링 효과를 유발한다. 또한, 게르마늄(Ge), 실리콘(Si), 아세나이드(As) 등과 같은 질량이 큰 원소를 이용하는 경우에는 평탄화 절연막 내의 격자손상을 유도하여 외인성(extrinsic) 게터링 효과를 얻을 수 있다. 또한, 이온 주입량은 5.0E15 ions/㎠ 이상으로 하고, 평탄화 절연막(21) 두께의 1/2 정도 깊이까지 주입한다. 이온주입 에너지는 메모리 셀이나 접합영역에 영향을 주지 않는 범위 즉, 주입 불순물 농도의 RP(Projected Range)점이 평탄화 절연막 두께의 1/2이 되는 곳에 위치하도록 주입 에너지를 설정한다. 실험 데이터에 의하면 BPSG막의 두께가 9000 내지 10000Å인 경우 주입 이온의 RP점을 BPSG막 두께의 1/2 정도에 위치시키기 위한 이온 주입 에너지는 220 내지 260KeV이다. 그리고 이온 주입되는 평탄화 절연막(21)의 차지-업(charge-up) 현상을 억제하기 위하여 이온 주입시 일렉트론-샤워를 이용하며, 이온 주입 각도는 7°이상으로 하여 채널링을 방지한다.
이후, 열처리를 실시하여 이온주입시 깨진 격자를 보상하고, 주입된 이온(인, 아세나이드 등)과 BPSG막 내 SiO4, SiO2의 실리콘과의 치환결합을 유도한다. 열처리는 850 내지 1000℃ 범위에서 RTA, 퍼니스 어닐링, 익사이머 래이저 중 어느 하나를 이용하여 실시한다.
열처리 공정 후 이온 주입된 평탄화 절연막(21)의 격자구조는 도 2에 나타난다. 열처리 공정으로 인해, 막 내에 존재하여 후에 이동 차지로 될 수 있는 수분기(H+)가 증발되어 제거된다. 그리고 이온 주입에 의해 거칠어진 평탄화 절연막 표면은CMP 공정을 실시하여 평탄화한다.
이와 같이 하면, 평탄화 절연막 내에 이온이 균일하게 분포되어 단일 PSG막에 BPSG막을 증착할 경우 후속 클리닝 공정시 나타나는 PSG막의 언더 컷 현상을 방지할 수 있고 PSG막의 흡습성으로 인한 H3PO4의 생성을 억제할 수 있다. 또한, 단일 PSG막을 증착하는 경우 APCVD 장비의 특성상 막의 균일성을 좋게 하기 위해 2PASS로 공정을 진행하므로 스루우풋이 저하되는데 비해, 이온 주입 공정을 실시하게 되면 스루우풋이 향상되어 공정 진행시 시간 손실을 줄일 수 있다. 그리고 이미 플로우 공정을 거친 평탄화 절연막에 이온을 주입하고 열처리 공정을 거쳐 리커버링하기 때문에 막 표면의 해이즈나 막의 연화를 방지할 수 있다.
상술한 바와 같이, 본 발명에 따르면 평탄화 절연막에 인이 함유된 이온을 주입하고 열처리하므로써 이동 이온에 대한 게터링 효과를 높이고, 이온 주입시 평탄화 절연막 내의 격자 깨짐을 이용하여 후속 열처리 공정시 막 내에 존재하는 수분기를 효과적으로 제거하여 소자의 데이터 리텐션 특성을 개선하 수 있으므로, 소자의 수율 및 스루우풋이 증대되는 효과가 있다.
도 1(a) 내지 1(b)는 본 발명에 따른 플래쉬 메모리 장치 제조 방법을 설명하기 위해 도시한 소자의 단면도.
도 2는 본 발명에 적용되는 평탄화 절연막의 격자구조도.
<도면의 주요 부분에 대한 부호 설명>
11 : 반도체 기판 12 : 터널 산화막
13 : 제 1 폴리실리콘막(플로팅 게이트) 14 : ONO막
15 : 제 2 폴리실리콘막(콘트롤 게이트) 16 : 탑 폴리실리콘막
17 : 텅스텐 실리사이드막 18 : 반사방지막
19 : 스페이서 산화막 20 : 열산화막
21 : 평탄화 절연막
Claims (10)
- 플래쉬 메모리 셀이 형성된 반도체 기판이 제공되는 단계와,전체 구조 상부에 산화막을 형성하고 식각하여 상기 플래쉬 메모리 셀 측벽에 스페이서 산화막을 형성하는 단계와,전체 구조 상부에 열산화막을 형성하는 단계와,전체 구조 상부에 평탄화 절연막을 형성하는 단계와,상기 평탄화 절연막에 이온 주입 공정을 실시한 후 열처리 공정을 실시하는 단계와,상기 평탄화 절연막을 평탄화 하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플래쉬 메모리 장치 제조 방법.
- 제 1 항에 있어서,상기 평탄화 절연막은 BPSG막, LPCVD 실리콘 산화막, APCVD 실리콘 산화막 및 PECVD 실리콘 산화막 중 어느 하나를 이용하여 3000Å 이상의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 장치 제조 방법.
- 제 1 항에 있어서,상기 이온 주입 공정은 5가 원소를 이용하여 실시하는 것을 특징으로 하는 플래쉬 메모리 장치 제조 방법.
- 제 1 항에 있어서,상기 이온 주입 공정은 겔륨, 실리콘, 아세나이드 등 질량이 큰 물질을 이용하여 실시하는 것을 특징으로 하는 플래쉬 메모리 장치 제조 방법.
- 제 1 항에 있어서,상기 이온 주입 공정시의 이온 주입량은 5.0E15 ions/㎠로 하는 것을 특징으로 하는 플래쉬 메모리 장치 제조 방법.
- 제 1 항에 있어서,상기 이온 주입 공정시 상기 평탄화 절연막 두께의 1/2 깊이까지 이온을 주입하는 것을 특징으로 하는 플래쉬 메모리 장치 제조 방법.
- 제 1 항에 있어서,상기 이온 주입 공정은 일릭트론-샤워를 이용하여 실시하는 것을 특징으로 하는 플래쉬 메모리 장치 제조 방법.
- 제 1 항에 있어서,상기 이온 주입 공정은 틸트 각도를 7°이상으로 하여 실시하는 것을 특징으로 하는 플래쉬 메모리 장치 제조 방법.
- 제 1 항에 있어서,상기 열처리 공정은 850 내지 1000℃의 온도범위에서 RTA, 퍼니스 어닐링, 익사이머 래이저 중 어느 하나를 이용하여 실시하는 것을 특징응로 하는 플래쉬 메모리 장치 제조 방법.
- 제 1 항에 있어서,상기 평탄화 공정은 화학적 기계적 연마 공정을 이용하여 실시하는 것을 특징으로 하는 플래쉬 메모리 장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059333A KR100543636B1 (ko) | 1998-12-28 | 1998-12-28 | 플래쉬 메모리 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059333A KR100543636B1 (ko) | 1998-12-28 | 1998-12-28 | 플래쉬 메모리 장치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000043030A KR20000043030A (ko) | 2000-07-15 |
| KR100543636B1 true KR100543636B1 (ko) | 2006-03-23 |
Family
ID=19566284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059333A KR100543636B1 (ko) | 1998-12-28 | 1998-12-28 | 플래쉬 메모리 장치 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100543636B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100743996B1 (ko) * | 2006-02-27 | 2007-07-30 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR100852598B1 (ko) * | 2006-12-23 | 2008-08-14 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 제조방법 |
| KR101017743B1 (ko) * | 2008-09-19 | 2011-02-28 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR880010502A (ko) * | 1987-02-27 | 1988-10-10 | 아오이 죠이치 | 자외선소거형 불휘발성반도체기억장치와 그 제조방법 |
| JPH0677493A (ja) * | 1992-08-27 | 1994-03-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5397724A (en) * | 1992-06-09 | 1995-03-14 | Sony Corporation | Method of making a nonvolatile memory device having a sidewall insulating film doped with phosphorus |
| JPH07321236A (ja) * | 1994-05-25 | 1995-12-08 | Nec Corp | 不揮発性メモリ装置およびその製造方法 |
-
1998
- 1998-12-28 KR KR1019980059333A patent/KR100543636B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR880010502A (ko) * | 1987-02-27 | 1988-10-10 | 아오이 죠이치 | 자외선소거형 불휘발성반도체기억장치와 그 제조방법 |
| US5397724A (en) * | 1992-06-09 | 1995-03-14 | Sony Corporation | Method of making a nonvolatile memory device having a sidewall insulating film doped with phosphorus |
| JPH0677493A (ja) * | 1992-08-27 | 1994-03-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH07321236A (ja) * | 1994-05-25 | 1995-12-08 | Nec Corp | 不揮発性メモリ装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000043030A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1012718A (ja) | トレンチ素子分離方法 | |
| US8039336B2 (en) | Semiconductor device and method of fabrication thereof | |
| US5872047A (en) | Method for forming shallow junction of a semiconductor device | |
| KR100498507B1 (ko) | 자기정렬형 1 비트 소노스(ｓｏｎｏｓ) 셀 및 그 형성방법 | |
| KR100426482B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100573480B1 (ko) | 반도체 소자의 제조 방법 | |
| US7858491B2 (en) | Method of fabricating semiconductor device | |
| KR100543636B1 (ko) | 플래쉬 메모리 장치 제조 방법 | |
| KR100590396B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR100496551B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101002477B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| KR100466189B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| JPH09171970A (ja) | 半導体素子の製造方法 | |
| KR100717811B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100247481B1 (ko) | 반도체 소자의 금속 콘택 형성방법 | |
| KR100856300B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| KR100388463B1 (ko) | 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법 | |
| KR100854896B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100521435B1 (ko) | 반도체 소자의 금속전 유전체막 형성 방법 | |
| KR20020032934A (ko) | 단채널 효과를 최소화한 모스 트랜지스터의 형성방법 | |
| KR100533646B1 (ko) | 피엠디막 형성 방법 | |
| KR101194397B1 (ko) | 반도체 소자의 제조방법 | |
| KR20090115011A (ko) | 비휘발성 메모리 소자의 3차원 셀 제조 방법 | |
| KR19990005905A (ko) | 비휘발성 메모리 셀의 플로팅 게이트 형성 방법 | |
| KR20050067822A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |