KR20190022789A - 반도체 웨이퍼에 부착된 관통-홀을 가진 무기 웨이퍼 - Google Patents

반도체 웨이퍼에 부착된 관통-홀을 가진 무기 웨이퍼 Download PDF

Info

Publication number
KR20190022789A
KR20190022789A KR1020197002638A KR20197002638A KR20190022789A KR 20190022789 A KR20190022789 A KR 20190022789A KR 1020197002638 A KR1020197002638 A KR 1020197002638A KR 20197002638 A KR20197002638 A KR 20197002638A KR 20190022789 A KR20190022789 A KR 20190022789A
Authority
KR
South Korea
Prior art keywords
wafer
inorganic
semiconductor wafer
inorganic wafer
hole
Prior art date
Application number
KR1020197002638A
Other languages
English (en)
Other versions
KR102442524B1 (ko
Inventor
다니엘 웨인 주니어 레베크
가렛 앤드류 피치
아릭 브루스 쇼레이
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20190022789A publication Critical patent/KR20190022789A/ko
Application granted granted Critical
Publication of KR102442524B1 publication Critical patent/KR102442524B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/0143—Focussed beam, i.e. laser, ion or e-beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Abstract

방법은 반도체 웨이퍼를 무기 웨이퍼에 결합시키는 단계를 포함한다. 반도체 웨이퍼는 무기 웨이퍼를 투과한 광의 파장을 투과시키지 않는다. 결합 이후에, 손상 트랙은 광의 파장을 방출하는 레이저를 사용하여 무기 웨이퍼에서 형성된다. 무기 웨이퍼에서의 손상 트랙은 무기 웨이퍼를 통한 홀을 형성하기 위해 에칭에 의해 확대된다. 홀은 반도체 웨이퍼와 무기 웨이퍼 사이의 계면에서 종결된다. 무기 웨이퍼에 결합된 반도체 웨이퍼를 포함한 물품 역시 제공된다. 반도체 웨이퍼는 무기 웨이퍼를 투과한 광의 파장을 투과시키지 않는다. 무기 웨이퍼는 무기 웨이퍼를 통해 형성된 홀을 가진다. 홀은 반도체 웨이퍼와 무기 웨이퍼 사이의 계면에서 종결된다.

Description

반도체 웨이퍼에 부착된 관통-홀을 가진 무기 웨이퍼
관련 출원에 대한 상호 참조
본 출원은 35 U.S.C.§ 119 하에, 2016년 6월 29일 자로 출원된 미국 가출원 제62/356067호의 우선권 주장 출원이며, 상기 가출원의 내용은 전반적으로 참조로 여기에 병합된다.
본 개시는 결합 웨이퍼, 그러한 웨이퍼를 포함한 물품, 및 관련 공정에 관한 것이다.
반도체 산업에서 새로운 기판 아키텍처를 개발하는데 관심이 증가하고 있다. 한 가지 목적은 부가 비용을 들이지 않고 디바이스 및 패키징에서 보다 많은 기능을 달성하는 것이다. 기존 기판 아키텍처, 그 예로 실리콘-온-절연체 (SOI)는 절연 층의 두께가 제한되고 비용이 고가라는 단점을 가진다.
본 개시는, 무기 웨이퍼를 통한 홀을 가진 무기 웨이퍼에 결합된 반도체 웨이퍼를 포함한 물품, 및 그러한 물품을 만드는 방법에 관한 것이다.
양태 (1)에서, 방법은 광의 파장을 방출시키는 레이저를 사용하여, 반도체 웨이퍼에 결합된 무기 웨이퍼에서 손상 트랙을 형성하는 단계 - 상기 반도체는 광의 파장을 투과시키지 않고, 상기 무기 웨이퍼는 광의 파장을 투과시킴; 및 상기 무기 웨이퍼를 통한 홀을 형성하기 위해, 상기 무기 웨이퍼에서의 손상 트랙을 에칭으로 확대하는 단계 - 상기 홀은 상기 반도체 웨이퍼와 상기 무기 웨이퍼 사이의 계면에서 종결됨;를 포함한다.
양태 (1)에 따른 양태 (2)에서, 상기 반도체 웨이퍼는 베어 (bare) 반도체 웨이퍼이다.
임의의 전술한 양태에 따른 양태 (3)에 있어서, 상기 반도체 웨이퍼는 실리콘 웨이퍼일 수 있다.
임의의 전술한 양태에 따른 양태 (4)에 있어서, 상기 에칭은 제 1 속도로 상기 무기 웨이퍼를 에칭하고, 제 2 속도로 상기 반도체 웨이퍼를 에칭하는 에칭제로 수행되며, 상기 제 1 속도는 상기 제 2 속도의 적어도 10 배이고, 그 예로 상기 제 2 속도의 10 배, 상기 제 2 속도의 20 배, 상기 제 2 속도의 50 배, 상기 제 2 속도의 100 배, 상기 제 2 속도의 200 배, 상기 제 2 속도의 500 배, 상기 제 2 속도의 1,000 배, 상기 제 2 속도의 5,000 배, 상기 제 2 속도의 10,000 배, 상기 제 2 속도의 100,000 배, 이들 값 중 임의의 것에 의한 하한 경계의 임의의 범위, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위이다.
임의의 전술한 양태에 따른 양태 (5)에 있어서, 상기 무기 웨이퍼는 실온에서 적어도 105 Ω-m의 저항률 및 실온에서 0.5 mm의 두께에 대해 적어도 1 kV의 항복 전압을 가진다. 상기 무기 웨이퍼의 저항률은 실온에서 105 Ω-m, 106 Ω-m, 107 Ω-m, 108 Ω-m, 109 Ω-m, 1010 Ω-m, 1011 Ω-m, 1012 Ω-m, 1013 Ω-m, 1014 Ω-m, 1015 Ω-m, 1016 Ω-m, 1017 Ω-m, 1018 Ω-m,1019 Ω-m, 1020 Ω-m, 1021 Ω-m, 1022 Ω-m이거나, 이들 값 중 임의의 것에 의한 하한 경계의 임의의 범위, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위에 있을 수 있다. 상기 무기 웨이퍼의 항복 전압은 실온에서 0.5 mm의 두께에 대해 1 kV, 5 kV, 10 kV, 20 kV, 50 kV, 100 kV, 200 kV, 500 kV이거나, 이들 값 중 임의의 것에 의한 하한 경계의 임의의 범위, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위에 있을 수 있다.
임의의 전술한 양태에 따른 양태 (6)에 있어서, 상기 무기 웨이퍼는 알루미노-보로실리케이트 유리, 용융 (fused) 실리카, 및 사파이어일 수 있다.
임의의 전술한 양태에 따른 양태 (7)에 있어서, 상기 무기 웨이퍼의 두께는 10 ㎛ 내지 1 mm이다.
양태 (7)에 따른 양태 (8)에 있어서, 상기 두께는 50 ㎛ 내지 250 ㎛, 그 예로 50 ㎛ 내지 100 ㎛일 수 있다.
임의의 전술한 양태에 따른 양태 (9)에 있어서, 상기 손상 트랙은 상기 반도체와 무기 웨이퍼 사이의 계면에서 종결된다.
임의의 전술한 양태에 따른 양태 (10)에 있어서, 상기 손상 트랙은 상기 계면에 도달하기 전에 상기 무기 웨이퍼 내에서 종결된다.
임의의 전술한 양태에 따른 양태 (11)에 있어서, 상기 레이저는 연장된 초점을 생성하는 광학기를 통해 보내지고, 상기 연장된 초점은 상기 무기 웨이퍼에서 상기 손상 트랙을 형성한다.
양태 (11)에 따른 양태 (12)에 있어서, 상기 연장된 초점은 상기 빔 전파 방향을 따르고 상기 무기 웨이퍼 내에서 일어나는 초점 라인 또는 복수의 초점이다.
양태 (12)에 따른 양태 (13)에 있어서, 상기 반도체 웨이퍼는 상기 연장된 초점을 방해하기 위해, 상기 레이저에 의해 방출된 광의 파장을 충분하게 투과시키지 않는다.
임의의 전술한 양태에 따른 양태 (14)에 있어서, 상기 레이저는 단 펄스 레이저일 수 있다.
양태 (14)에 따른 양태 (15)에 있어서, 상기 레이저는 버스트 펄스 레이저일 수 있다.
임의의 전술한 양태에 따른 양태 (16)에 있어서, 상기 광의 파장은 257 nm, 266 nm, 343 nm, 355 nm, 515 nm, 530 nm, 532 nm, 1030 nm, 또는 1064 nm일 수 있다.
임의의 전술한 양태에 따른 양태 (17)에 있어서, 상기 반도체 웨이퍼를 상기 무기 웨이퍼에 양극 결합 (anodic bonding)으로 결합하는 단계를 더욱 포함한다.
양태 (1) 내지 (17) 중 어느 한 양태에 따른 양태 (18)에 있어서, 상기 반도체 웨이퍼를 상기 무기 웨이퍼에 결합하는 단계를 더욱 포함하며, 상기 결합하는 단계는 상기 반도체 웨이퍼 및 상기 무기 웨이퍼 중 적어도 하나에 표면 개질 층 (surface modification layer) 을 형성하는 단계를 포함한다.
임의의 전술한 양태에 따른 양태 (19)에 있어서, 상기 방법은 상기 홀을 금속화하는 단계를 더욱 포함한다.
임의의 전술한 양태에 따른 양태 (20)에 있어서, 상기 계면에 대향하는 상기 무기 웨이퍼의 표면에서의 홀의 직경은 4 ㎛ 내지 100 ㎛이다.
임의의 전술한 양태에 따른 양태 (21)에 있어서, 상기 계면에서의 무기 웨이퍼의 평균 표면 거칠기 (Ra)는 1 nm 미만이다.
일부 실시예에서, 물품은 여기에 기재된 방법 중 어느 것에 의해 형성된다.
양태 (22)에서, 물품은 무기 웨이퍼에 결합된 반도체 웨이퍼 - 상기 반도체 웨이퍼는 상기 무기 웨이퍼를 투과한 광의 파장을 투과시키지 않음; 및 상기 무기 웨이퍼를 통해 형성된 홀을 가진 상기 무기 웨이퍼 - 상기 홀은 상기 반도체 웨이퍼와 상기 무기 웨이퍼 사이의 계면에서 종결됨;을 포함한다.
양태 (22)에 따른 양태 (23)에 있어서, 상기 반도체 웨이퍼는 베어 반도체 웨이퍼이다.
양태 (22) 또는 (23)에 따른 양태 (24)에 있어서, 상기 반도체 웨이퍼는 실리콘 웨이퍼일 수 있다.
양태 (22) 내지 (24) 중 어느 하나에 따른 양태 (25)에 있어서, 상기 무기 웨이퍼는 실온에서 적어도 105 Ω-m의 저항률 및 실온에서 0.5 mm의 두께에 대해 적어도 1 kV의 항복 전압을 가진다. 상기 무기 웨이퍼의 저항률은 실온에서 105 Ω-m, 106 Ω-m, 107 Ω-m, 108 Ω-m, 109 Ω-m, 1010 Ω-m, 1011 Ω-m, 1012 Ω-m, 1013 Ω-m, 1014 Ω-m, 1015 Ω-m, 1016 Ω-m, 1017 Ω-m, 1018 Ω-m,1019 Ω-m, 1020 Ω-m, 1021 Ω-m, 1022 Ω-m이거나, 이들 값 중 임의의 것에 의한 하한 경계의 임의의 범위, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위에 있을 수 있다. 상기 무기 웨이퍼의 항복 전압은 실온에서 0.5 mm의 두께에 대해 1 kV, 5 kV, 10 kV, 20 kV, 50 kV, 100 kV, 200 kV, 500 kV이거나, 이들 값 중 임의의 것에 의한 하한 경계의 임의의 범위, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위에 있을 수 있다.
양태 (22) 내지 (25) 중 어느 하나에 따른 양태 (26)에 있어서, 상기 무기 웨이퍼는 알루미노-보로실리케이트 유리, 용융 실리카, 또는 사파이어일 수 있다.
양태 (22) 내지 (26) 중 어느 하나에 따른 양태 (27)에 있어서, 상기 무기 웨이퍼의 두께는 10 ㎛ 내지 1 mm이다.
양태 (27)에 따른 양태 (28)에 있어서, 상기 무기 웨이퍼의 두께는 그 예로 50 ㎛ 내지 250 ㎛, 또는 50 ㎛ 내지 100 ㎛이다.
양태 (22) 내지 (28) 중 어느 하나에 따른 양태 (29)에 있어서, 상기 홀은 금속화된다.
양태 (22) 내지 (29) 중 어느 하나에 따른 양태 (30)에 있어서, 상기 계면에 대향하는 상기 무기 웨이퍼의 표면에서의 홀의 직경은 4 ㎛ 내지 100 ㎛이다.
양태 (22) 내지 (30) 중 어느 하나에 따른 양태 (31)에 있어서, 상기 계면에서의 무기 웨이퍼의 평균 표면 거칠기 (Ra)는 1 nm 미만이다.
양태 (22) 내지 (31) 중 어느 하나에 따른 양태 (32)에 있어서, 상기 반도체 웨이퍼는 상기 무기 웨이퍼에 제거 가능하게 결합된다.
양태 (33)에서, 디바이스는 무기 웨이퍼에 결합된 반도체 웨이퍼 및 상기 반도체 웨이퍼 및 상기 무기 웨이퍼 중 적어도 하나 상에 형성된 하나 이상의 디바이스 구성 요소를 포함하며, 상기 반도체 웨이퍼는 상기 무기 웨이퍼를 투과한 광의 파장을 투과시키지 않고, 상기 무기 웨이퍼는, 상기 무기 웨이퍼를 통해 형성되고 상기 반도체 웨이퍼와 상기 무기 웨이퍼 사이의 계면에서 종결되는 제 1 홀을 가진다.
양태 (33)에 따른 양태 (34)에 있어서, 상기 제 1 홀은 금속화된다.
양태 (33) 또는 (34)에 따른 양태 (35)에 있어서, 상기 하나 이상의 디바이스 구성 요소 각각은 마이크로전자 디바이스 구성 요소, 무선-주파수 (RF) 디바이스 구성 요소, 광전자 디바이스 구성 요소, MEMS (microelectromechanical system) 디바이스 구성 요소, 및 바이오센서 디바이스 구성 요소로 구성된 그룹으로 선택된다.
양태 (33) 내지 (35) 중 어느 하나에 따른 양태 (36)에 있어서, 상기 반도체 웨이퍼는, 상기 반도체 웨이퍼를 통해 형성되고 상기 반도체 웨이퍼와 상기 무기 웨이퍼 사이의 계면에서의 제 1 홀과 정렬되는 제 2 홀을 가진다.
양태 (36)에 따른 양태 (37)에 있어서, 상기 하나 이상의 디바이스 구성 요소는 상기 반도체 웨이퍼 및 상기 무기 웨이퍼 둘 다 상에 형성된다.
양태 (37)에 따른 양태 (38)에 있어서, 상기 반도체 웨이퍼 상에 형성된 하나 이상의 디바이스 구성 요소 및 상기 무기 웨이퍼 상에 형성된 하나 이상의 디바이스 구성 요소는 상기 제 1 및 제 2 홀을 통해 서로 연결된다.
여기에 포함된 첨부 도면은 본 명세서의 일부를 형성하고 본 개시의 실시예를 도시한다. 설명과 함께, 도면은 추가로 관련 기술 분야(들)의 통상의 기술자가 개시된 실시 예들을 만들고 사용할 수 있게 하는 원칙을 설명하는 역할을 한다. 이들 도면은 제한적인 것이 아니라 설명을 위한 것이다. 본 개시가 이들 실시예와 관련하여 일반적으로 기재되었지만, 본 개시의 권리 범위를 이들 특정 실시예로 제한하려는 의도는 아니라는 것을 이해하여야 한다. 도면에서, 동일한 참조 번호는 동일하거나 기능적으로 유사한 요소를 나타낸다.
도 1은 반도체 웨이퍼를 무기 웨이퍼에 결합시키는 것을 도시한다.
도 2는 도 1의 무기 웨이퍼에서 손상 트랙을 형성하는 것을 도시한다.
도 3은 상기 무기 웨이퍼를 통한 홀을 형성하기 위해 도 2의 손상 트랙을 확대시키는 것을 도시한다.
도 4는 도 3의 홀을 금속화하는 것을 도시한다.
도 5는 무기 웨이퍼에 결합된 반도체 웨이퍼를 가진 도 3 및 4의 결과적인 물품의 평면도를 도시한다. 무기 웨이퍼는 패턴으로 배치된 그를 통한 홀을 가진다.
도 6은 도 3 내지 5의 결과적인 물품 상에 형성된 디바이스의 측면도를 도시한다.
도 7은 레이저 빔의 연장된 초점을 생성하는 렌즈 타입인 액시콘 (axicon)을 도시한다.
도 8은 투과 웨이퍼를 통해 레이저 빔의 초점 라인을 생성하는 광학 조립체를 도시한다.
도 9는 투과 웨이퍼를 통해 형성되고 투과 웨이퍼에 결합된 불투과 웨이퍼에 의해 방해되는 레이저 빔의 초점 라인을 도시한다.
도 10은 도 1 내지 4에 도시된 공정에 대응하는 공정 순서도를 도시한다.
도 11은 실리콘 웨이퍼에 결합된 유리 웨이퍼를 통해 형성된 홀의 평면도 이미지를 도시한다. 각각의 홀 직경은 11 ㎛이다.
도 12는 실리콘 웨이퍼에 결합된 유리 웨이퍼를 통해 형성된 홀의 또 다른 평면도 이미지를 도시한다. 각각의 홀 직경은 17.5 ㎛이다.
도 13은 실리콘 웨이퍼에 결합된 유리 웨이퍼를 통해 형성된 홀의 측면도 이미지를 도시한다. 유리 웨이퍼 및 실리콘 웨이퍼의 두께 각각은 80 ㎛ 및 700 ㎛이다.
상한 및 하한 값을 포함하는 수치 값 범위가 여기에서 인용된 경우, 특정 상황에서 달리 언급되지 않는 한, 범위는 그의 종점 및 범위 내의 모든 정수 및 분수를 포함하는 것으로 의도된다. 청구항의 권리 범위가, 범위를 정의할 때 인용된 특정 값에 제한되도록 의도되지는 않는다. 추가로, 양, 농도 또는 다른 값 또는 파라미터가 범위, 하나 이상의 우선 범위 또는 상한 우선 값 및 하한 우선 값의 리스트로서 주어질 때, 이는 임의의 쌍의 임의의 상한 제한 범위 또는 우선 값 및 임의의 하한 제한 범위 또는 우선 값으로부터 형성된 모든 범위를 구체적으로 개시하되, 그러한 쌍이 별도로 개시되는 여부에 상관없이 개시하는 것으로 이해되어야 한다. 마지막으로, 용어 "약"이 범위의 값 또는 종점을 설명하는데 사용될 때, 본 개시는 참조된 특정 값 또는 종점을 포함하는 것으로 이해되어야 한다. 범위의 수치 값 또는 종점이 "약"을 인용하는지 상관없이, 범위의 수치 값 또는 종점은 2 개의 실시예를 포함하는 것으로 의도된다: 하나는 "약"으로 수식되고 하나는 "약"으로 수식되지 않는다.
여기에 사용되는 바와 같이, 용어 "약"은 양, 크기, 공식화, 파라미터 및 다른 수량 및 특성이 정확하지는 않으며 정확할 필요는 없지만, 허용 오차, 변환 팩터, 반올림, 측정 오차 등, 및 통상의 기술자에게 알려진 다른 팩터를 반영하여, 원하는 대로, 대략적일 수 있고 및/또는 더 크거나 더 작을 수 있음을 의미한다.
여기에 사용되는 바와 같이, 용어 "또는"은 포괄적이다; 보다 구체적으로, 어구 "A 또는 B"는 "A, B 또는 A 및 B 둘 다"를 의미한다. 배타적인 "또는"은 예를 들어 "A 또는 B" 및 "A 또는 B 중 하나"와 같은 용어로 여기에 지정된다.
요소 또는 구성 요소를 기술하는 부정 관사는 "하나" 및 "하나의"는 이들 요소 또는 구성 요소 중 하나 또는 적어도 하나를 나타냄을 의미한다. 수식 명사가 단수 명사라는 것을 나타내기 위해 통상적으로 이들 관사가 사용되었지만, 여기에 사용되는 바와 같이, 관사 "하나" 및 "하나의"는 또한 특성 사례에서 달리 언급되는 않는 한, 복수 개를 포함한다. 유사하게, 정관사 "그"는 또한 여기에 사용되는 바와 같이, 다시 특성 사례에서 달리 언급되는 않는 한, 수식 명사가 단수 또는 복수일 수 있다는 것을 나타낸다.
용어 "여기에서"는 개방적인 이행 어구로 사용되어, 구조의 일련의 특성을 암시한다.
여기에 사용되는 바와 같이, "포함하는"은 개방적인 이행 어구이다. 이행 어구 "포함하는" 뒤를 따르는 요소의 리스트는 비-독점적 리스트이므로, 리스트에 구체적으로 인용된 것과 더불어 요소 또한 나타낼 수 있다.
반도체 산업이 무어의 법칙 (Moore's Law)을 확장하는 새로운 방식을 모색함에 따라, 새로운 디바이스 및 패키징 솔루션을 찾는 데에 대한 관심이 증가하고 있다. 목표는 추가 비용을 들이지 않고 디바이스 및 패키징에서 더 많은 기능을 달성하는 것이다. 이는 실리콘 기판, 유기 기판 및 유리 기판에 2.5D 및 3D 인터포저 기술의 솔루션의 개발을 선도한다. 예를 들면, SOI 기술은 반도체 제조에서 통상적인 실리콘 기판 대신에 층이 형성된 실리콘-절연체-실리콘 기판을 사용한다. 그러나, SOI 웨이퍼에서 절연체 층은 보통 이온 주입 또는 표면 산화에 의해 형성되며, 매우 얇고, 예컨대 보통 1 ㎛ 미만이다. 또 다른 관련 기술은 SOS (silicon on sapphire) 기술로, 사파이어 웨이퍼 상에서 통상적으로 얇은 실리콘 층이 성장된다. 그러나, 이 기술은 실리콘 및 사파이어의 결정 격자 구조의 차이에 기인하는 결함 형성의 문제점을 안고 있다. 게다가, SOI 및 SOS 기술 둘 다는 복잡한 공정을 수반하며, 이는 결과적인 웨이퍼의 높은 비용을 산출한다.
일부 실시예에서, 공정은 웨이퍼 결합 기술을 사용하고 새로운 기판 아키텍처를 제공하기 위해 관통-홀 (through-hole) 제조 공정을 이용한다 (leverages). 그 결과 결합 기판은, 무기 웨이퍼, 예컨대, 유리 기판 내의 홀을 임의의 원하는 패턴으로 갖추어, 다양한 디바이스, 예컨대, 마이크로전자 디바이스, 광전자 디바이스, RF-디바이스, 및 마이크로전자 기계 시스템 (MEMS) 디바이스가 제작될 수 있는 이점이 있고 유연성이 있는 플랫폼을 제공한다. SOI 및 SOS 기술과 비교하여, 여기에 기재된 공정은 매우 두꺼운 (예컨대 100 ㎛) 절연 층을 가진 물품을 생성할 수 있다. 더욱이, 여기에 기재된 공정은 절연 층뿐만 아니라, 반도체 웨이퍼를 이용하여 형성된 다른 디바이스에 대한 물리적, 광학적 및/또는 전기적 연결을 위한 인터포저를 생성할 수 있다. 예를 들면, 여기에 기재된 공정은 레이저 드릴링 및 화학적 에칭 기술을 이용하여, 유리 웨이퍼에 결합된 실리콘 웨이퍼를 실질적으로 관통하지 않는 방식으로 유리 웨이퍼에 수직 상호 연결 액세스 (비아)를 선택적으로 생성할 수 있다. 추가 두께는 얇은 SOI 층보다 많은 전기적 절연을 제공하며, 그리고 비아는 SOI 및 SOS 기술의 높은 비용을 피하면서 적용에 따라 물리적, 전기적 및/또는 광학 상호 연결을 제공한다.
추가의 새로운 특징은 부분적으로는 다음 설명에서 기술될 것이며, 부분적으로는 이하의 및 첨부된 도면의 검토 시 통상의 기술자에게 명백해질 것이며, 또는 예제의 생산 또는 동작에 의해 습득될 수도 있다. 본 개시의 새로운 특징은 이하 논의되는 상세한 예제에 설명된 방법론, 수단 및 조합의 다양한 양태의 실시 또는 사용에 의해 실현 및 달성될 수 있다.
일부 실시예에서, 반도체 웨이퍼는 무기 웨이퍼에 결합되어 결합 기판을 형성할 수 있다. 여기에 사용되는 바와 같이, "웨이퍼"는, 다양한 공정 동작에 의해 원하는 구성으로 변형된 기본 작업물인 물리적 객체를 지칭한다. "웨이퍼"는 또한 본 개시에서 "기판"으로 지칭될 수 있다. 일부 실시예에서, 도 1은 반도체 웨이퍼 (110)를 무기 웨이퍼 (120)에 결합시키는 것을 도시한다. 반도체 웨이퍼 (110)는 몇 가지 예를 들자면, 원소 반도체, 그 예로 규소 (Si) 또는 게르마늄 (Ge), 화합물 반도체, 그 예로 갈륨 비소 (GaAs), 탄화 규소 (SiC), 질화 규소 (SiN), 인듐 갈륨 비소 (InGaAs), 또는 인듐 갈륨 아연 산화물 (IGZO) 및 유기 반도체, 그 예로 PCBM (phenyl-C61-butyric acid methyl ester)을 포함하여, 결정질, 비정질 또는 합금 형태의 반도체 재료로 이루어진 임의의 웨이퍼일 수 있다. 반도체 웨이퍼 (110)의 재료, 형태 및/또는 크기에 따라, 반도체 웨이퍼 (110)의 두께는 100 ㎛로부터 1 ㎜까지 달라질 수 있다.
일부 실시예에서, 반도체 웨이퍼 (110)는 베어 반도체 웨이퍼이다. 즉, 결합 전에, 반도체 웨이퍼 (110) 상에 또는 상기 반도체 웨이퍼에서 이루어진 디바이스 구성 요소가 전혀 없다. 이로써, 도 3 또는 도 4의 물품 (100)은 임의의 디바이스 구성 요소를 제시함 없이 제작될 수 있다. 디바이스 구성 요소는 추후에 부가될 수 있다.
디바이스 구성 요소는 반도체 웨이퍼 (110)가 무기 웨이퍼 (120)에 결합된 후에 물품 (100)에, 예를 들어 도 3 및 4에 도시된 바와 같은 물품 (100)에 부가될 수 있다. 또는, 디바이스 구성 요소는 반도체 웨이퍼 (110)가 무기 웨이퍼 (120)에 결합되기 전에 물품 (100) 상에 존재할 수 있다. 그러한 디바이스 구성 요소는 예를 들어, 능동 마이크로전자 디바이스 구성 요소 (예컨대 다이오드, 정션, 트랜지스터 등) 수동 마이크로전자 디바이스 구성 요소 (예컨대 저항기, 캐패시터 등), 무선-주파수 (RF) 디바이스 구성 요소 (예컨대 송신선, 공진기 등), 광전자 디바이스 구성 요소 (예컨대 도파관, 렌즈, 미러 등), MEMS 디바이스 (예컨대 다이어프램 (diaphragms), 캔틸레버 (cantilevers), 캐비티 등), 또는 바이오센서 디바이스 (예컨대 홀에 부착된 반도체 회로를 갖는 유리 내의 홀의 어레이, 셀 기반 분석을 위한 전기 임피던스 변화 센서 등)을 포함할 수 있다. 예를 들어, 도 4에 나타난 바와 같이, 디바이스 구성 요소가 물품 (100)에 부가되는 경우, 디바이스 구성 요소를 부가 및 전기적으로 연결시키는 한가지 방식은, 노출되고 다양한 반도체 공정 기술을 겪을 수 있는 반도체 웨이퍼 (110)의 표면 (111)에 전도성 재료 (116)를 전기적으로 연결시키는 반도체 웨이퍼 (110)에 비아를 형성하는 것이다. 디바이스 구성 요소는 임의의 적합한 반도체 공정 기술을 사용하여 표면 (111) 상에 제작될 수 있다.
일부 실시예에서, 반도체 웨이퍼 (110)는 하나 이상의 광 파장을 통과시키지 않는다. 광은 레이저, 그 예로 Nd:YAG, Nd:YVO4, Yb:KGW, 또는 Ti:sapphire 레이저에 의해 방출될 수 있으며, 그리고 반도체 웨이퍼 (110)에 통과되지 않는 파장은 예를 들어, 257 nm, 266 nm, 343 nm, 355 nm, 515 nm, 530 nm, 532 nm, 1030 nm, 및 1064 nm을 포함하여, 레이저의 기본 파장 또는 고조파일 수 있다. 이하에서 상세하게 기재된 바와 같이, 레이저 빔의 소정의 파장에 대한 반도체 웨이퍼 (110)의 불투과성 (opaqueness)은, 무기 웨이퍼 (120)에 가해지는 레이저 빔이 실질적으로 반도체 웨이퍼 (110)에 영향을 미치지 않도록 레이저 드릴링 기술의 선택성을 확보할 수 있다. 다시 말하면, 계면 (130)은 무기 웨이퍼 (120)를 통한 레이저 드릴링에 대한 정지부 (stop)로서 작동한다. 계면 (130)은 결합된 반도체 웨이퍼 (110) 및 무기 웨이퍼 (120)가 만나는 곳에 위치한다.
무기 웨이퍼 (120)는 몇 가지 예를 들자면 유리, 그 예로 알루미노-보로실리케이트 유리, 용융 실리카, 및 사파이어를 포함하여, 무기 재료로 이루어진 임의의 웨이퍼일 수 있다. 알루미노-보로실리케이트 유리는 무-알카리 유리 그 예로 Corning EAGLE XG® 유리, Corning LotusTM 유리, Corning Willow® 유리, 또는 Corning IrisTM 유리, 및 이온 교환성 알칼리-함유 유리를 포함할 수 있다. 여기에 사용되는 바와 같이, "무-알칼리 유리"는 알칼리 금속이 유리의 조성물에 의도적으로 첨가되지 않았으며, 유리의 재료 속성에 큰 영향을 미치지 않는 극미량보다 많게 존재하지 않는다는 것을 의미한다. 일부 실시예에서, 무기 웨이퍼 (120)는 표준 SOI 웨이퍼 (예컨대, 1 ㎛ 미만)의 산화물 층보다 실질적으로 두껍다. 일부 실시예에서, 무기 웨이퍼 (120)의 두께는 적어도 5 ㎛, 그 예로 10 ㎛ 내지 1 mm, 바람직하게 50 ㎛ 내지 250 ㎛, 또는 50 ㎛ 내지 100 ㎛, 예를 들어, 50 ㎛, 60 ㎛, 70 ㎛, 80 ㎛, 90, ㎛, 100 ㎛, 110 ㎛, 120 ㎛, 130 ㎛, 140 ㎛,150 ㎛, 160 ㎛, 170 ㎛, 180 ㎛, 190 ㎛, 200 ㎛, 210 ㎛, 220 ㎛, 230 ㎛, 240 ㎛, 250 ㎛이거나, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위에 있다. 일부 실시예에서, 무기 웨이퍼 (120)의 두께는 100 ㎛ 미만이고, 이는 공지된 솔루션에 의해 신속하게 드릴링된 관통 홀을 가지는 것이 어렵다. 본 개시에서, 무기 웨이퍼 (120)에 홀이 만들어지기 전에, 무기 웨이퍼 (120)는 반도체 웨이퍼 (110)에 결합된다. 유리하게, 100 ㎛ 미만의 두께의 웨이퍼를 다루는 공지된 방법과 비교하여, 그러한 결합을 갖는 100 ㎛ 미만의 두께인 무기 웨이퍼 (120)를 다루는 것은 보다 쉽다. 예를 들어, 무기 웨이퍼 (120)의 두께는 10 ㎛ 내지 100 ㎛, 그 예로 10 ㎛, 20 ㎛, 30 ㎛, 40 ㎛, 50 ㎛, 60 ㎛, 70 ㎛, 80 ㎛, 90 ㎛, 또는 100 ㎛, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위일 수 있다.
일부 실시예에서, 무기 웨이퍼 (120)는 하나 이상의 광 파장을 투과한다. 상술된 바와 같이, 광은 레이저, 그 예로 Nd:YAG, Nd:YVO4, Yb:KGW, 또는 Ti:sapphire 레이저에 의해 방출될 수 있으며, 그리고 무기 웨이퍼 (120)에 투과되는 파장은 예를 들어, 257 nm, 266 nm, 343 nm, 355 nm, 515 nm, 530 nm, 532 nm, 1030 nm, 및 1064 nm을 포함하여, 레이저의 기본 파장 또는 고조파일 수 있다. 이하에서 상세하게 기재된 바와 같이, 레이저 빔의 소정의 파장에 대한 무기 웨이퍼 (120)의 투과성은 무기 웨이퍼 (120)에 결합된 반도체 웨이퍼 (110)에 실질적으로 영향을 미치지 않으면서, 무기 웨이퍼 (120)에 가해지는 레이저가 무기 웨이퍼 (120)에 손상 트랙을 빠르게 생성할 것을 확보할 수 있다.
일부 실시예에서, 무기 웨이퍼 (120)는 전기 절연된다. 무기 웨이퍼 (120)의 저항률은 실온에서 적어도 105 Ω-m이다. 무기 웨이퍼 (120)의 항복 전압은 실온에서 0.5 mm의 두께에 대해 적어도 1 kV이다. 무기 웨이퍼 (120)의 저항률은 실온에서 105 Ω-m, 106 Ω-m, 107 Ω-m, 108 Ω-m, 109 Ω-m, 1010 Ω-m, 1011 Ω-m, 1012 Ω-m, 1013 Ω-m, 1014 Ω-m, 1015 Ω-m, 1016 Ω-m, 1017 Ω-m, 1018 Ω-m,1019 Ω-m, 1020 Ω-m, 1021 Ω-m, 1022 Ω-m일 수 있거나, 이들 값 중 임의의 것에 의한 하한 경계의 임의의 범위 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위일 수 있다. 저항률은 ASTM C657-93 (2013), "Standard Test Method for D-C Volume resistivity of Glass"에 따라 측정될 수 있다. 무기 웨이퍼 (120)의 항복 전압은 실온에서 0.5 mm의 두께에 대해 1 kV, 5 kV, 10 kV, 20 kV, 50 kV, 100 kV, 200 kV, 500 kV일 수 있거나, 이들 값 중 임의의 것에 의한 하한 경계의 임의의 범위 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위에 있을 수 있다. ASTM D149-09 (2013), "Standard Test Method for Dielectric Breakdown Voltage and Dielectric Strength of Solid Electrical Insulating Materials at Commercial Power Frequencies"에 따라 항복 전은 측정될 수 있다. 하나의 예제에서, 유리 웨이퍼의 저항률은 실온에서 107 Ω-m 내지 1021 Ω-m이다. 또 다른 예제에서, 용융 실리카 웨이퍼의 저항률은 실온에서 7.5×017 Ω-m이다. 여전히 또 다른 예제에서, 사파이어의 저항률은 실온에서 1014 Ω-m이다. 게다가, 상술된 바와 같이, 일부 실시예에서, 무기 웨이퍼 (120)는 표준 SOI 웨이퍼의 산화물 층보다 두껍다. 이로써, 무기 웨이퍼 (120)는 표준 SOI 웨이퍼의 산화물 층보다 우수한 전기적 절연을 제공할 수 있다.
일부 실시예에서, 무기 웨이퍼 (120)는 액체 및/또는 가스 형태의 에칭제에 의해 화학적으로 에칭될 수 있다. 일부 실시예에서, 무기 웨이퍼 (120)는 산-계 에칭제에 의해 에칭될 수 있다. 한 예제에서, 무기 웨이퍼 (120)는 플루오르화 수소산 (HF)을 함유한 에칭제에 의해 에칭될 수 있는 유리 또는 용융 실리카 웨이퍼일 수 있다. 또 다른 예제에서, 무기 웨이퍼 (120)는 인산 (H3PO4)을 함유한 에칭제에 의해 에칭될 수 있는 사파이어 웨이퍼일 수 있다. 무기 웨이퍼 (120)에 결합된 반도체 웨이퍼 (110)가 화학 에칭에 의해 실질적으로 영향을 받지 않도록 화학 에칭의 선택성을 확보하기 위하여, 화학 에칭은 무기 웨이퍼 (120)를 제 1 속도 (rate)로, 그리고 반도체 웨이퍼 (110)를 제 2 속도로 에칭되는 에칭제로 수행될 수 있고, 이 경우에 제 1 속도는 제 2 속도의 적어도 10 배, 그 예로 제 2 속도의 10 배, 제 2 속도의 10 배, 제 2 속도의 20 배, 제 2 속도의 50 배, 제 2 속도의 100 배, 200 배 제 2 속도의 500 배, 제 2 속도의 1,000 배, 제 2 속도의 5,000 배, 제 2 속도의 10,000 배, 제 2 속도의 100,000 배이거나, 이들 값 중 임의의 것에 의한 하한 경계의 임의의 범위, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위에 있음을 이해해야 한다.
일부 실시예에서, 반도체 웨이퍼 (110) 및 무기 웨이퍼 (120)는 몇 가지 예를 들자면 공유 결합, 양극 결합, 또는 접착 결합 등과 같은 다양한 접근법에 의해 결합된다. 공유 결합의 경우, 반도체 웨이퍼 (110) 및 무기 웨이퍼 (120)는 세정 및 가열되어 반도체 웨이퍼 (110) 및 무기 웨이퍼 (120)의 계면 (130)에서 반 데르 발스 결합을 만들어 낸다. 양극 결합의 경우, 반도체 웨이퍼 (110) 및 무기 웨이퍼 (120)는 세정, 가열되어, 충분하게 강력한 정전기 장에 노출된다. 접착 결합의 경우, 반도체 웨이퍼 (110) 및 무기 웨이퍼 (120)는 세정되며, 그리고 접착제는 계면 (130)의 일부 또는 전부가 될 위치에서 반도체 웨이퍼 (110) 및 무기 웨이퍼 (120) 중 하나 또는 둘다에 적용된다.
일부 실시예에서, 반도체 웨이퍼 (110)는 전체 내용이 참조로 여기에 병합된 미국 출원 공보 제2014/0170378호에 의해 개시된 바와 같은 반 데르 발스 결합을 사용하여 무기 웨이퍼 (120)에 제거 가능하게 결합될 수 있다. 여기에 사용되는 바와 같이, 결합 웨이퍼가 웨이퍼의 치명적인 손상 (예컨대, 파손)을 일으킴 없이 충분한 분리력의 적용 시에 탈 결합될 수 있는 경우에, 결합은 제거 가능하다. 반 데르 발스 결합은 일반적으로 무기 웨이퍼 (120)의 결합 표면 상에 반도체 웨이퍼 (110)의 표면을 배치하고 물품의 온도를 상승시킨 다음 물품을 실온으로 냉각시키는 것을 포함한다. 그 결과, 물품 및 캐리어는 제거 가능하게 함께 결합되어, 반도체 웨이퍼 (110) 및 무기 웨이퍼 (120)는 웨이퍼 손상 없이 서로 손쉽게 제거될 수 있다. 일부 실시예에서, 반도체 웨이퍼 (110) 및/또는 무기 웨이퍼 (120)의 계면 표면은 반 데르 발스 결합 이전에 개질될 수 있다. 예를 들어, 탄소질 표면 개질 층은 반도체 웨이퍼 (110) 및/또는 무기 웨이퍼 (120)의 계면 표면 상에 증착될 수 있으며, 그 후에 극성 그룹은 전체 내용이 여기에 참조로 병합되는 미국 특허 공보 제2017/0036419호에 의해 개시된 바와 같은 표면 개질 층과 통합될 수 있다.
한 작업 예제에서, 반도체 웨이퍼 (110)는 실리콘 웨이퍼일 수 있으며, 그리고 무기 웨이퍼 (120)는 알카리-함유 알루미노-보로실리케이트 유리일 수 있다. 실리콘 웨이퍼 및 유리 웨이퍼는 양극 결합에 대해 유사한 열 팽창 계수를 가진다. 이러한 실시예에서, 실리콘 및 유리 웨이퍼 둘 다는 표준 RCA (Radio Corporation of America) 세정 철자에 의해 우선적으로 세정된다. 그 후에 2 개의 웨이퍼는 접촉하게 되고, 1750 V의 전위는 실리콘 웨이퍼는 애노드로서, 유리 웨이퍼는 캐소드로서 갖는, 실리콘 및 유리 웨이퍼에 걸쳐 인가된다. 상기 공정은 575 ℃에서 20 분 동안 진공 상태로 수행된다. 추후에, 전위가 제거되고, 웨이퍼는 실온으로 냉각된다.
일부 실시예에서, 레이저 드릴링 공정은 무기 웨이퍼에 손상 트랙을 선택적으로 형성하기 위해 적용되면서, 결합 반도체 웨이퍼에 실질적으로 영향을 미치지 않을 수 있다. 여기에 사용되는 바와 같이, "손상 트랙"은 레이저에 의해 방출된 단일 고-에너지 버스트 펄스 (burst pulse)를 사용함으로써, 실질적으로 투명한 웨이퍼 (예컨대 무기 웨이퍼 (120))에 있는 미세하고 (예컨대 직경이 100 nm 내지 5 ㎛임) 길게 형성된 "홀" (천공, 파일럿 홀, 또는 결함 라인으로도 불림)을 지칭한다. 손상 트랙은 단면 치수가 매우 작을 수 있지만 (예컨대 1 마이크론 이하), 상대적으로 길다 - 즉, 이들은 큰 종횡비를 가진다. 개별적인 손상 트랙은 예를 들어, 레이저와 웨이퍼 사이의 상대 운동으로 수백 킬로헤르츠의 속도로 생성될 수 있다. 다수의 손상 트랙은 서로 인접 배치될 수 있다 (예컨대, 원하는 대로 서브-마이크론으로부터 여러 마이크론까지 변화되는 공간적 분리). 일부 실시예에서, 손상 트랙은 투명 웨이퍼의 상부 표면으로부터 하부 표면으로 연장된 홀 또는 개구 채널인 "관통 홀"이다. 다른 실시예에서, 손상 트랙은 손상 트랙의 경로를 차단하는 재료 의 입자가 있을 수 있기 때문에, 진정한 "관통 구멍"이 아니다. 이로써, 손상 트랙이 웨이퍼의 상부 표면으로부터 하부 표면으로 연장될 수 있지만, 일부 실시예에서, 재료의 입자가 경로를 차단하고 있기 때문에 연속적인 홀 또는 채널이 아니다. 여기에서 정의된 바와 같이, 손상 트랙의 내부 직경은 개구 채널 또는 에어 홀의 내부 직경이다. 일부 실시예에서, 손상 트랙의 내부 직경은 500 nm 미만, 예를 들어, 10nm 내지 400 nm, 10 nm 내지 300 nm, 10 nm 내지 200 nm, 또는 10 nm 내지 100 nm이다. 여기에 개시된 실시예에서 홀을 둘러싸는 재료의 붕괴 또는 개질된 구역 (예컨대, 압축, 용융 또는 달리 변경됨)은 바람직하게는 50 ㎛ 미만, 예를 들어 1 ㎛ 내지 30 ㎛, 또는 1 ㎛ 내지 10 ㎛의 직경을 가진다.
일부 실시예에서, 손상 트랙은, 레이저 빔의 파장을 투과하는 웨이퍼에서 연장된 초점 (예컨대 초점 라인 또는 복수의 초점)을 생성하는 광학 조립체를 갖는 레이저에 의해 생성될 수 있다. 일부 실시예에서, 연장된 초점은 빔 전파 방향을 따르고 무기 웨이퍼 (120) 내에 일어나는 일련의 초점 (예컨대, 2, 3, 4, 또는 5 초점)이다. 도 7에 도시된 바와 같이, 연장된 초점 (732)의 발생은 가우스 (Gaussian) 레이저 빔 (720)을 액시콘 렌즈 (710)로 전송하여 수행될 수 있고, 이 경우에 가우스-베셀 빔 (730)으로 알려진 빔 프로파일이 생성된다. 그러한 빔 (730)은 가우스 빔 (720)보다 매우 느리게 회절한다 (예컨대 수십 마이크론 이하와 반대로 수백 마이크론 또는 밀리미터의 범위에 대해 단일 마이크론 스팟 크기를 유지시킬 수 있음). 빔 스팟 직경 (빔 피크 강도의 1/e^2로 먼저 감소하는 빔의 반경 크기)이 동일 스팟 직경의 통상적인 가우스 빔의 레일리 길이 (Rayleigh length)의 10 배보다 긴 길이를 가로지를 때 2의 제곱근 미만만큼 증가하는 경우, 빔은 연장된 초점을 가진다고 말할 수 있다. 따라서, 투명한 웨이퍼와의 집중적인 상호 작용의 초점 심도 또는 길이는 가우스 빔 (720)만을 사용할 때 보다 훨씬 클 수 있다. 이해되어야 하는 바와 같이, 에어리 빔 (Airy beams), 웨버 빔 (Weber beams), 또는 마티유 빔 (Mathieu beams)과 같은 다른 형태 또는 느린 회절 또는 비-회절 빔 역시 사용될 수 있다. 웨이퍼는 흡수가 이러한 파장에서 웨이퍼 깊이의 mm당 20% 미만, 10% 미만, 5% 미만, 3% 미만 또는 바람직하게 1% 미만일 때 실질적으로 레이저 파장을 투과한다. 예를 들어, 흡수는 이러한 파장에서 웨이퍼 깊이의 mm당 0.01% 내지 0.1%, 0.01% 내지 0.5%, 또는 0.01% 내지 1%이다. 강렬한 레이저 및 라인 초점의 사용은 각각의 레이저 펄스가 웨이퍼에서 긴 (예컨대 100-1000 ㎛) 손상 트랙을 동시에 손상, 제거 또는 그렇지 않으면 변형시키는 것을 허용한다. 이러한 손상 트랙은 웨이퍼의 전체 두께를 통해 쉽게 연장될 수 있다. 이로써, 단일 펄스 또는 펄스의 버스트로도 무기 기판의 깊이를 통해 전체 손상 트랙을 생성할 수 있으며, 어떠한 타격 드릴링도 필요치 않다.
일부 실시예에서, 도 8은 액시콘 렌즈 (710) 및 부가적인 광학 요소 (712) 그 예로 초점 렌즈를 포함한 광학 조립체를 도시한다. 액시콘 렌즈 (710) 및 부가적인 광학 요소 (712)는 빔 방향과 수직하게 위치되고 가우스 레이저 빔 (720) 상의 중심에 있게 된다. 이로써, 광학 조립체는 레이저 빔 (720)의 파장을 투과하는 웨이퍼 (810)의 전체 두께에 걸쳐 연장되는 초점 라인 (732)을 생성한다. 일부 실시예에서, 초점 라인 (732)은 0.1 mm 내지 10 mm의 범위, 그 예로 1 mm, 2 mm, 3 mm, 4 mm, 5 mm, 6 mm, 7 mm, 8 mm, or 9 mm의 길이, 또는 0.1 mm 내지 1 mm의 범위의 길이 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위의 길이를 가질 수 있으며, 그리고 0.1 ㎛ 내지 5 ㎛의 범위의 평균 스팟 직경을 가질 수 있다.
일부 실시예에서, 도 9에 도시된 바와 같이, 레이저 파장을 투과하는 웨이퍼 (810)에서만 손상 트랙의 선택적인 생성은 레이저 파장을 투과하지 않는 결합 웨이퍼 (910) (예컨대, 반도체 웨이퍼 (110))에 초점 라인 (732)의 형성을 방해함으로서 달성될 수 있다. 불투과성 웨이퍼 (910)는 레이저 빔 (730)이 불투과성 웨이퍼 (910)를 손상시키거나 변형시키는 것을 억제 또는 방지하기 위해 입사 레이저 빔 (730)을 반사, 흡수, 산란, 초점 이탈 또는 그렇지 않으면 간섭될 수 있다.
일부 실시예에서, 도 2는 도 1의 무기 웨이퍼 (120)에 손상 트랙 (112)을 형성하는 것을 도시한다. 결합 후에, 레이저 (도시되지 않음)는 무기 웨이퍼 (120)에 손상 트랙 (112)을 형성하기 위해 결합된 반도체 및 무기 웨이퍼 (110, 120)에 소정의 파장으로 광을 방출한다. 손상 트랙 (112)은 반도체 웨이퍼 (110)로 연장되지 않는다. 다시 말하면, 레이저 빔은 계면 (130)에서 반도체 웨이퍼 (110)의 표면에 실질적으로 영향을 미치지 않는다. 일부 실시예에서, 레이저 빔은 10 um보다 깊은 반도체 웨이퍼 (110)에서 임의의 마킹을 생성하지 않는다 (예를 들어 1 um보다 깊지 않게). 일부 실시예에서, 비록 반도체 웨이퍼 (110)의 표면 상의 소정의 손상이 레이저 빔에 의해 야기된다 하더라도, 손상은 그다지 중요하지 않기 때문에 차후 에칭 단계 동안 디봇 (divots)을 형성하지 않을 것이다. 도 2에 도시된 바와 같이, 각각의 손상 트랙 (112)은 계면 (130)에서 종결된다. 즉, 손상 트랙 (112)은 두께 방향으로 무기 웨이퍼 (120)의 상부 표면으로부터 하부 표면으로 연장된다. 이해되어야 하는 바와 같이, 일부 실시예에서, 손상 트랙 (112) 중 적어도 하나는 무기 웨이퍼 (120) 내에서 종결된다. 다시 말하면, 손상 트랙 (112)은 계면 (130)에 있는 무기 웨이퍼 (120)의 표면까지 완전하게 연장되지 않는다. 일 예제에서, 적어도 하나의 손상 트랙 (112)은 화학 에칭에 의해 확대될 해당 홀의 반경보다 계면 (130)에 가까운 무기 웨이퍼 내에 종결된다. 즉, 손상 트랙 (112)이 계면 (130)에 있는 무기 웨이퍼 (120)의 표면까지 연장되지 않을 수 있다 하여도, 손상 트랙 (112)에 화학 에칭을 추후에 적용함으로써 손상 트랙 (112)의 깊이는 증가되어 해당 홀은 무기 웨이퍼 (120)를 통해 여전하게 형성될 수 있고, 즉, 계면 (130)에 있는 무기 웨이퍼 (120)의 표면까지 연장될 수 있다. 일부 실시예에서, 손상 트랙 (112)을 막는 무기 재료의 영역이 있을 수 있지만, 이들은 일반적으로 예를 들어 크기라 마이크론 정도로 작으며, 이로써 차후 화학 에칭 공정에 의해 제거될 수 있다.
일부 실시예에서, 손상 트랙 (112)은 일반적으로 0.1 ㎛ 내지 2 ㎛, 예를 들어, 0.1 ㎛ 내지 1.5 ㎛의 범위의 내부 치수를 갖는 홀의 형태를 취한다. 바람직하게, 레이저 드릴링에 의해 형성된 손상 트랙 (112)은 치수가 매우 작다 (예컨대 1 마이크론 이하). 일부 실시예에서, 손상 트랙 (112)은 직경이 0.2 ㎛ 내지 0.7 ㎛이다. 상술된 바와 같이, 일부 실시예에서, 손상 트랙 (112)은 연속적인 홀 또는 채널이 아닐 수 있다. 손상 트랙 (112)의 직경은 5 ㎛ 이하, 4 ㎛ 이하, 3 ㎛ 이하, 2 ㎛ 이하, 또는 1 ㎛ 이하일 수 있거나, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위에 있을 수 있다. 일부 실시예에서, 손상 트랙 (112)의 직경은 100 nm 내지 2 ㎛, 또는 100 nm 내지 0.5 ㎛의 범위에 있을 수 있다. 손상 트랙 (112)의 직경은 광학 현미경을 사용하여 측정될 수 있다.
일부 실시예에서, 손상 트랙 (112) 사이의 측 방향 간격 (피치)은 레이저의 펄스 또는 버스트 반복률에 의해 결정된다. 손상 트랙 (112)이 형성될 때, 인접한 손상 트랙 (112) 사이의 거리, 또는 주기성은 관통-홀 (즉, 에칭 공정 후에 형성된 홀)의 원하는 패턴에 의존할 수 있다. 예를 들어, 일부 실시예에서, 손상 트랙 (112)의 원하는 패턴 (및 에칭 후에 형성된 최종적인 관통-홀)은 불규칙한 간격의 비주기적인 패턴이다. 이들은 인터포저 상에 트레이스가 놓이거나, 또는 칩과의 인터포저 상의 특정 전기 연결이 위치될 장소에 있을 필요성이 있다. 일부 실시예에서, 손상 트랙 (112)은 인접 손상 트랙 (112) 사이의 간격을 10 ㎛ 이상, 20 ㎛ 이상, 30 ㎛ 이상, 40 ㎛ 이상, 50 ㎛ 이상을, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위를 가질 수 있다. 일부 실시예에서, 간격은 최대 20 mm일 수 있다. 일부 실시예에서, 간격은 50 ㎛ 내지 500 ㎛, 또는 10 ㎛ 내지 50 ㎛일 수 있다.
일부 실시예에서, 손상 트랙 (112)을 생성하는 레이저는 예를 들어, 257 nm, 266 nm, 343 nm, 355 nm, 515 nm, 530 nm, 532 nm, 1030 nm, 및 064 nm을 포함하여, 기본 파장 또는 고조파를 갖는 Nd:YAG, Nd:YVO4, Yb:KGW, 또는 Ti:sapphire 레이저를 포함한다. 일부 실시예에서, 레이저는 매우 높은 펄스 에너지 단 펄스 레이저 (예컨대 10 psec 미만의 펄스 폭, 대략 50 내지 500 uJ/burst)이다. 많은 단 펄스 레이저는 "버스트 (burst)" 펄스 모드라 불리는 동작 모드를 허용한다. "버스트" 펄스는 가까운 시간 간격 (예컨대 20 nsec)의 펄스 시퀀스인 반면, 각각의 "버스트" 사이의 시간은 10 μsec와 같이 더 길 수 있다. 그러한 레이저에 대한 이득 매체가 단 시간 스케일에 추출될 수 있는 고정된 에너지 양을 가지기 때문에, 통상적으로 버스트 내의 총 에너지는 보존되고, 즉, 레이저가 일정한 주파수로 동작되는 경우에 2 개의 펄스 버스트 내의 총 에너지는 6 개의 펄스 버스트 내의 총 에너지와 동일할 것이다. 각각의 펄스는 라인에 초점화되며, 비-선형 흡수의 공정을 통하여 무기 웨이퍼 (120) 내에 손상 트랙 (112)을 생성한다. 이러한 실시예에서, 무기 웨이퍼 (120)는 실질적으로 복사를 투과하고 (통상적으로 mm당 <10% 흡수), 이 외에 에너지는 무기 웨이퍼 (120)의 표면에 또는 상기 표면 근방에 흡수되고 계면 (130)에 이르지 않을 것이다.
일부 실시예에서, 여기에 기재된 그러한 단 펄스 레이저의 동작은 펄스의 "버스트"를 생성한다. 각각의 "버스트 (여기에서 "펄스 버스트"로도 칭함)는 매우 짧은 지속시간의 다수의 개별 펄스 (그 예로 적어도 2 펄스, 적어도 3 펄스, 적어도 4 펄스, 적어도 5 펄스, 적어도 10 펄스, 적어도 15 펄스, 적어도 20 펄스 이상)를 포함한다. 즉, 펄스 버스트는 펄스의 "패킷"이며, 버스트는 각 버스트 내의 개별 인접 펄스의 분리보다 긴 지속시간에 의해 서로 분리된다. 펄스는 최대 100 psec (예를 들어, 0.1 psec, 5 psec, 10 psec, 15 psec, 18 psec, 20 psec, 22 psec, 25 psec, 30 psec, 50 psec, 75 psec, 또는 이들 값 중 임의의 2 개에 의해 정의된 임의의 범위)의 펄스 지속시간을 가진다. 버스트 내의 각 개별 펄스의 에너지 또는 세기는 버스트 내의 다른 펄스의 것과 동일하지 않을 수 있으며, 버스트 내의 다중 펄스의 세기 분포는 종종 레이저 설계에 의해 지배되는 지수 감소 (exponential decay in time)를 따른다. 바람직하게, 여기에 기재된 예시적인 실시예의 버스트 내의 각각의 펄스는 1 nsec 내지 50 nsec (예컨대, 10-50 nsec, 또는 10-30 nsec, 이때 시간은 종종 레이저 캐비티 설계에 의해 지배됨)의 지속시간에 의해 버스트에서 차후 펄스로부터 시간상으로 분리된다. 주어진 레이저에 대해, 버스트 내의 각 펄스 (펄스 대 펄스 분리) 사이의 시간 분리는 상대적으로 균일하다 (예컨대 ±10%). 예를 들면, 일부 실시예에서, 버스트 내의 각 펄스는 차후 펄스로부터 대략 20 nsec (50MHz)만큼 시간상 분리된다. 예를 들어, 20 nsec의 펄스 분리를 만들어내는 레이저에 대해, 버스트 내의 펄스 대 펄스 분리는 ±10% 내에 유지되거나, 또는 ±2 nsec이다. 펄스의 각 "버스트" 사이의 시간 (즉, 버스트 사이의 시간 분리)은 훨씬 더 길 것이다 (예컨대, 0.25-1000 msec, 예를 들어, 1-10 μsec, 또는 3-8 μsec). 여기에 기재된 레이저의 예시적인 실시예의 일부에서, 시간 분리는 200 kHz의 주파수 또는 버스트 반복률을 갖는 레이저에 대해 약 5 μsec이다. 레이저 버스트 반복률 (여기에서 버스트 반복 주파수로도 칭함)은 버스트에서의 제 1 펄스와 차후 버스트에서의 제 1 펄스 사이의 시간으로 정의된다. 일부 실시예에서, 버스트 반복 주파수는 1 kHz 내지 4 MHz의 범위에 있을 수 있다. 보다 바람직하게, 레이저 버스트 반복률은 예를 들어, 10 kHz 내지 650 kHz의 범위에 있을 수 있다. 각 버스트에서의 제 1 펄스와 차후 버스트에서의 제 1 펄스 사이의 시간은 0.25 μsec (4 MHz 버스트 반복률) 내지 1,000 μsec (1 kHz 버스트 반복률), 예를 들어, 0.5 μsec (2 MHz 버스트 반복률) 내지 40 μsec (25 kHz 버스트 반복률), 또는 2 μsec (500 kHz 버스트 반복률) 내지 20 μsec (50 kHz 버스트 반복률)일 수 있다. 정확한 타이밍, 펄스 지속시간 및 버스트 반복률은 레이저 설계에 따라 다를 수 있지만, 높은 세기의 짧은 펄스 (20 psec 미만, 바람직하게는 15 psec 미만)가 특히 잘 작동되는 것으로 나타난다.
일부 실시예에서, 무기 웨이퍼 (120)를 변형시키는데 필요한 에너지는, 버스트 에너지 - 버스트 내에 포함된 에너지, 또는 단일 레이저 펄스 내에 포함된 에너지의 관점에서 기재될 수 있다. 버스트 당 에너지는 25-750 μJ일 수 있고, 보다 바람직하게 50-500 μJ, 또는 50-250 μJ일 수 있다. 일부 실시예에서, 버스트 당 에너지는 100-250 μJ이다. 펄스 버스트 내의 개별 펄스의 에너지는 작을 것이고, 정확한 개별 레이저 펄스 에너지는 펄스 버스트 내에 펄스의 수 및 시간에 따른 레이저 펄스의 감쇠율 (예컨대 지수 감쇠율)에 의존할 것이다. 예를 들어, 일정한 에저지 버스트의 경우, 펄스 버스트가 10 개의 개별 레이저 펄스를 포함하는 경우, 개별 레이저 펄스 각각은 동일한 펄스 버스트가 단지 2 개의 개별 레이저 펄스를 가진 경우보다 적은 에너지를 포함할 것이다.
그러한 펄스 버스트를 발생시킬 수 있는 레이저의 사용은 무기 웨이퍼 (120), 예를 들어, 유리 웨이퍼에서 손상 트랙 (112)을 생성하는데 유리하다. 단일-펄스 레이저의 반복률에 의해 시간상 이격된 단일 펄스의 사용과는 대조적으로, 버스트 내에 빠른 일련의 펄스에 걸쳐 레이저 에너지를 퍼트리는 펄스 버스트 시퀀스의 사용은, 단일-펄스 레이저로 가능한 것보다 무기 웨이퍼 (120)와 높은 세기의 상호작용의 더 큰 시간척도 (timescales)에 접근을 허용한다. 단일-펄스가 시간 상 확장될 수 있는 반면, 이렇게 하면 펄스 내에 세기는 펄스 폭에 대해 대략 1만큼 떨어져야 한다. 그러한 감소는, 비-선형 흡수가 더 이상 의미 있지 않고 가벼운 재료의 상호작용이 더 이상 드릴링을 허용할 정도로 충분히 강하지 않은 지점으로 광학 세기를 감소시킬 수 있다. 대조적으로, 펄스 버스트 레이저 경우, 버스트 내의 각 펄스 동안의 세기는 매우 높게 유지될 수 있다.
일부 실시예에서, 레이저 드릴링에 의해 형성된 손상 트랙은 관통-홀을 형성하기 위해 화학 에칭에 의해 확대된다. 관통-홀을 형성하기 위해 손상 트랙을 확대하는 화학 에칭의 사용은 다음과 같은 많은 이점을 얻을 수 있다: 1) 화학 에칭은 실제 금속화하기에 너무 작은 크기 (예컨대 1 ㎛)로부터 손상 트랙을 변화시킬 수 있고, 보다 편리한 크기 (예컨대 4 ㎛ 이상)로 인터포저를 위해 사용될 수 있다; 2) 에칭은 비-연속적인 홀 또는 단순히 웨이퍼를 통한 손상 트랙으로 시작으로 이를 에칭하여 연속적인 관통-홀 비아를 형성할 수 있다; 3) 에칭은 웨이퍼에서 모든 손상 트랙이 동시에 확대되는 매우 평행한 공정이고, 이는 레이저가 홀에 되돌아와 이를 확대하기 위해 보다 많은 웨이퍼 재료를 드릴링해야 하는 경우보다 훨씬 빠르다; 및 4) 에칭은 손상 트랙 내의 임의의 에지 또는 작은 크랙을 무디게 하는데 도움을 주어, 웨이퍼의 전체 강도 및 신뢰성을 증가시킨다.
일부 실시예에서, 도 3은 무기 웨이퍼 (120)를 통해 홀 (114)을 형성하기 위해 도 2의 확대되는 손상 트랙 (112)을 도시한다. 각각의 홀 (114)은 반도체 웨이퍼 (110)와 무기 웨이퍼 (120) 사이의 계면 (130)에서 종결된다. 도 3에서, 계면 (130)은, 제거, 추론된 관통 홀 (114)이 아닌 무기 웨이퍼 (120)의 부분에 의해 정의된 평면 또는 곡선 표면이다. 계면에 대향하는 표면에서 각 홀 (114)의 직경은 4 ㎛ 내지 100 ㎛, 그 예로 5 ㎛ 내지 80 ㎛, 10 ㎛ 내지 50 ㎛, 또는 15 ㎛ 내지 30 ㎛일 수 있다. 도 3에 도시된 바와 같이, 일부 실시예에서, 각 홀 (114)의 단면은 사다리꼴 또는 모래시계 형상일 수 있다. 각 홀 (114)은 반도체 웨이퍼 (110)에 결합되지 않은 표면에서의 제 1 개구, 계면 (130)에 있는 표면에서의 제 2 개구, 및 제 1 개구와 제 2 개구 사이의 웨이스트 (waist)를 포함할 수 있다. 일부 실시예에서, 각 홀 (114)의 웨이스트의 직경은 홀 (114)의 제 1 및/또는 제 2 개구의 직경의 50% 내지 100%이다.
반도체 웨이퍼 (110)가 무기 웨이퍼 (120)에 결합된 후에 화학 에칭이 수행되기 때문에, 계면 (130)에서 무기 웨이퍼 (120)의 표면적의 상당 부분은 에칭 동안 반도체 웨이퍼 (110)의 대향 표면에 의해 커버되며, 화학 에칭 동안 에칭제에 노출되지 않을 것이다. 따라서, 계면 (130)에 있는 무기 웨이퍼 (120)의 상대적으로 매끄러운 표면은 달성될 수 있고, 이때 평균 표면 거칠기 (Ra)는 1 nm 미만, 0.3 nm 미만, 또는 0.2 nm 미만이다. 일부 실시예에서, 평균 표면 거칠기 (Ra)는 0.1 nm 내지 1 nm, 0.1 nm 내지 0.3 nm, 또는 0.1nm 내지 0.2 nm이다. 여기에 사용되는 바와 같이, 평균 표면 거칠기 (Ra)는 100 ㎛ × (by) 100 ㎛ 크기 구역에 걸쳐 측정되고, 국부적인 표면 높이와 평균 표면 높이 사이의 차이의 산술 평균으로 정의되며, 그리고 다음 식으로 기재될 수 있다:
Figure pct00001
여기서 yi는 평균 표면 높이에 대한 국부적인 표면 높이이다. 평균 표면 거칠기 Ra는 AFM (atomic force microscope), 예를 들어 Veeco로부터 구입 가능한 Dimension Icon을 사용하여 측정될 수 있다. 낮은 평균 표면 거칠기 (Ra)는 반도체 및 유리 공정에 의해 달성될 수 있는 평활성에 의해서만 달성, 제한될 수 있다. 무기 웨이퍼 (120)가 알루미노-보로실리케이트 유리인 일부 실시예에서, 계면 (130)은 평균 표면 거칠기 (Ra)가 1 nm 미만이고 외부 표면 근방에 주석 (Sn)의 농도가 없는 용융 형성된 유리의 속성, 또는 플로트 형성 유리 시트의 공통 특징인 폴리싱으로부터의 마크를 가진다. 대조적으로, 2 개의 웨이퍼를 결합하기 전에 홀을 형성하여 만들어진 임의의 유사한 물품은 무기 웨이퍼의 결합 표면이 에칭에 의해 거칠어지는 문제점을 가질 것이다.
상술된 바와 같이, 무기 웨이퍼 (120)가 알루미노-보로실리케이트 유리 또는 용융 실리카 웨이퍼인 일부 실시예에서, HF-함유 산 에칭제는 무기 웨이퍼 (120)에 손상 트랙 (112)을 선택적으로 확대하기 위해 사용될 수 있지만, 실질적으로 반도체 웨이퍼 (110)를 에칭하지 않는다. 한 작업 예제에서, 5부피% HF 및 10부피% HNO3를 가진 에칭제는 홀 (114)에 에칭제의 에칭 확산을 향상시키기 위해 초음파 혼합과 함께 실온에서 사용된다. 이는 0.5 ㎛/min의 유리 웨이퍼의 에칭 제거율을 초래할 수 있다. 반면에, HF가 Si-O 결합을 보다 쉽게 공격하기 때문에, 수성 HF-계 에칭제에 대한 노출은 반도체 웨이퍼 (110), 예를 들어 실리콘 웨이퍼를 매우 빠르게 침식시키기 않을 것이다. 이는 낮은 레벨의 (또는 전혀 없는) HNO3만이 에칭제에 존재하는 경우 특히 그러한데, 그 이유는 HF가 Si-O-Si 결합을 통해 Si를 보다 쉽게 공격하는 것을 허용하는 HNO3가 Si의 표면의 산화제로서 작용할 수 있기 때문이다. 이로써, 유리 또는 용융 실리카는 HF 에칭제에 의해 훨씬 더 빨리 침식되는 반면, 실리콘 웨이퍼는 상대적으로 영향을 받지 않을 것이다.
무기 웨이퍼 (120)가 사파이어 웨이퍼인 일부 실시예에서, H3PO4-함유 산 에칭제는 무기 웨이퍼 (120)에 손상 트랙 (112)을 선택적으로 확대하기 위해 사용될 수 있지만, 실질적으로 반도체 웨이퍼 (110)를 에칭하지 않는다. 한 작업 예제에서, 50부피% H3PO4 및 50부피% H2SO4를 가진 에칭제는 사파이어 웨이퍼를 통해 홀 (114)을 확대하기 위해 160 ℃에서 사용된다.
홀 (114)이 원하는 크기 및 패턴에 도달하면, 무기 웨이퍼 (120)에 결합된 반도체 웨이퍼 (110)를 포함한 결과적인 물품 (100)이 형성되고, 상기 무기 웨이퍼를 통하여 홀 (114)은 형성된다. 홀 (114)은 반도체 웨이퍼 (110)와 무기 웨이퍼 (120) 사이의 계면 (130)에서 종결된다. 상술된 바와 같이, 반도체 웨이퍼 (110)는 무기 웨이퍼 (120)에 투과한 광의 파장을 투과시키지 않는다. 파장은 Nd:YAG, Nd:YVO4, Yb:KGW, 및 Ti:sapphire 레이저의 기본 파장 또는 고조파, 그 예로 257 nm, 266 nm, 343 nm, 355 nm, 515 nm, 530 nm, 532 nm, 1030 nm, 또는 1064 nm일 수 있다. 일부 실시예에서, 무기 웨이퍼 (120)의 두께는 10 ㎛ 내지 1 mm, 그 예로 50 ㎛ 내지 250 ㎛, 또는 50 ㎛ 내지 100 ㎛이다. 일부 실시예에서, 반도체 웨이퍼 (110)는 반도체 웨이퍼 (110) 상에 또는 상기 반도체 웨이퍼 (110) 에 형성된 임의의 디바이스 구성 요소가 없는 베어 웨이퍼이다.
부가적으로 또는 옵션으로, 일부 실시예에서, 홀 (114)은 금속화된다. 일부 실시예에서, 도 4는 도 3의 홀 (114)의 표면을 금속화하는 것을 도시한다. 홀 (114)의 표면은 무기 웨이퍼 (120)로 구성된 인터포저 부분을 생성하기 위해, 예를 들어, 금속화를 통해 전도성 재료 (116)로 코팅 및/또는 충진될 수 있다. 금속 또는 전도성 재료는 예를 들어, 구리 (Cu), 알루미늄 (Al), 금 (Au), 은 (Ag), 납 (Pb), 주석 (Sn), 인듐 주석 산화물 (ITO), 또는 그의 조합 또는 합금일 수 있다. 홀 (114)의 표면을 금속화하기 위해 사용된 공정은 예를 들어, 전기-도금, 전해 도금, 물리적 증기 증착 또는 다른 증발 코팅 방법일 수 있다. 홀 (114)은 또한, 유리 프릿, 및 홀 (114)에 프릿의 도입 후에 소결 공정을 사용하여 달성된 원하는 기능성을 포함한 전도성 페이스트를 갖춘 것일 수 있다. 홀 (114)은 또한 촉매 재료, 그 예로 백금 (Pt), 팔라듐 (Pd), 이산화 티탄늄 (TiO2), 또는 홀 (114) 내의 화학 반응을 용이하게 하는 다른 재료로 코팅될 수 있다. 대안적으로, 홀 (114)은 표면 습윤 속성을 변화시키거나, 생체분자의 부착을 허용하기 위해, 다른 화학적 기능화로 코팅되고, 생화학적 분석에 사용될 수 있다. 그러한 화학적 기능화는 홀 (114)의 표면을 실란화 (silanization)하고, 및/또는 특정 단백질, 항체, 또는 다른 생물학적으로 특이적인 분자를 추가로 부착시켜 원하는 적용을 위한 생체분자의 부착을 촉진하도록 설계될 수 있다. 이해되어야 하는 바와 같이, 일부 실시예에서, 전도성 재료 (116)는 홀 (114)의 표면 상의 층에서 형성될 뿐만 아니라, 낮은 전기 저항을 달성하기 위해 전체 홀 (114)로 충진된다.
도 5는 무기 웨이퍼 (120)에 결합된 반도체 웨이퍼 (110)를 가진 물품 (100)의 평면도를 도시한다. 홀 (114)은 무기 웨이퍼 (120)를 통해 형성되고, 패턴으로 배치된다. 패턴은 물품 (100)의 적용에 따라 미리 정의될 수 있으며, 홀 (114)은 상기에서 상세하게 기재된 바와 같이, 레이저 드릴링 및 화학 에칭 공정에 의해 병렬적으로 빠르게 형성될 수 있다. 예를 들어, 일부 실시예에서, 홀 (114)의 원하는 패턴은 불규칙한 간격의 비주기적인 패턴이다. 이들은 인터포저 상에 트레이스가 놓이거나, 칩에 대한 인터포저 상의 특정 전기 연결이 배치될 위치에 있을 필요가 있다.
도 11은 실리콘 웨이퍼에 결합된 유리 웨이퍼를 통해 형성된 홀의 평면도 이미지를 도시한다. 각 홀의 직경은 11 ㎛이다. 이러한 예제에서, 결합된 실리콘 및 유리 웨이퍼는 우선적으로 532 nm 파장, 대략 0.5 mm의 초점 라인 길이, 1.2 ㎛의 초점 스팟 직경, 및 40-100 uJ의 범위의 레이저 버스트 펄스 에너지를 갖는 레이저로 드릴링되었다. 이러한 예제에서, 사용된 에칭제는 20℃에서, 그리고 초음파 혼합을 한 5부피% HF 및 10부피% HNO3였다. 이는 ~ 0.5 ㎛/min의 유리의 에칭 제거율을 초래했다. 유리 웨이퍼가 얇아지면서 실리콘 웨이퍼의 어떠한 검출 가능한 얇음도 측정되지 않았고, 홀은 수십 마이크론만큼 확대되었으며, 이때 정확한 양은 정확한 화학 에칭 시간에 의존한다. 도 12는, 보다 긴 화학 에칭 시간을 제외하고 도 11에서와 동일한 조건 하에서, 실리콘 웨이퍼에 결합된 유리 웨이퍼를 통해 형성된 홀의 또 다른 평면도 이미지를 도시한다. 각각의 홀의 직경은 17.5 ㎛이다.
도 13은 실리콘 웨이퍼 (1320)에 결합된 유리 웨이퍼 (1310)를 통해 형성된 홀의 측면도 이미지를 도시한다. 유리 웨이퍼 (1310) 및 실리콘 웨이퍼 (1320)의 두께 각각은 80 ㎛ 및 700 ㎛이다. 유리 커버 (1330)는 에지 프로파일에 대해 단지 폴리싱을 용이하게 하기 위해 유리 웨이퍼 (1310)에 부착된다. 레이저 드릴링 및/또는 화학 에칭에 의해 야기된 유리와 실리콘 웨이퍼 (1310, 1320) 사이의 계면에서 실리콘 웨이퍼 (1320)의 표면에 어떠한 손상의 증거도 발견되지 않았다.
도 3 내지 5의 물품 (100)은 반도체 웨이퍼 (110) 및/또는 무기 웨이퍼 (120)를 이용하여 형성된 다른 디바이스에 대해 물리적, 광학적, 및/또는 전기적 연결을 위한 인터포저로서 사용될 수 있다. 일부 실시예에서, 도 6은 도 3 내지 5의 물품 (100)을 이용하여 형성된 디바이스 (600)의 측면도를 도시한다. 하나 이상의 부가 층 (610), 그 예로 금속 층, 에피택셜 층, 절연 층 등에 제한되지 않는 층은 반도체 웨이퍼 (110) 상에 형성된다. 디바이스 구성 요소 (612)는 부가 층 (610) 및 반도체 웨이퍼 (110) 상에 또는 상기 부가 층 및 반도체 웨이퍼에 형성된다. 일부 실시예에서, 하나 이상의 부가 층 (620) 역시 무기 웨이퍼 (120) 상에 형성될 수 있다. 디바이스 구성 요소 (622)는 부가 층 (620) 및 무기 웨이퍼 (120) 상에 또는 상기 부가 층 및 무기 웨이퍼에 형성될 수 있다. 디바이스 구성 요소 (612, 622)는 예를 들어, 마이크로전자 디바이스의 능동 디바이스 구성 요소 (예컨대 다이오드, 트랜지스터 등) 및 수동 디바이스 구성 요소 (예컨대 저항기, 캐패시터 등), RF 디바이스의 RF 디바이스 구성 요소 (예컨대 전송 라인, 공진기 등), 광전자 디바이스의 광전자 디바이스 구성 요소 (예컨대 도파관, 렌즈, 미러 등), 및 MEMS 디바이스의 MEMS 디바이스 구성 요소 (예컨대 다이어프램, 캔틸레버, 캐비티 등)을 포함할 수 있다.
일부 실시예에서, 물품 (100)의 상이한 측면 상의 디바이스 구성 요소 (612, 622)는 반도체 웨이퍼 (110) 및 무기 웨이퍼 (120)를 통하여 비아 (614)에 의해 물리적, 광학적, 및/또는 전기적으로 연결될 수 있다. 각각의 비아 (614)는 도 4 및 5에 나타난 바와 같이 무기 웨이퍼 (120)를 통한 해당 홀 (114) 및 해당 홀 (114)에 연결된 반도체 웨이퍼 (110)를 통한 또 다른 홀을 포함한다. 반도체 웨이퍼 (110)가 실리콘 웨이퍼인 일부 실시예에서, 관통 실리콘 비아 (TSVs)는 실리콘 웨이퍼에 형성되어 물품 (100)에서의 무기 웨이퍼 (120)를 통해 기존 홀 (114)과 연결될 수 있다.
도 10은 도 1 내지 4에 도시된 공정에 대응하는 예시적인 공정 순서도를 나타낸다. 공정은 단계를 더 포함할 수 있거나, 추가 예제에 도시된 모든 단계보다 적게 포함할 수 있다. 나타난 바와 같이, 공정은 결합 단계 (1010)로부터 시작된다. 반도체 웨이퍼 (110)는 예를 들어, 양극 결합에 의해 무기 웨이퍼 (120)에 결합된다. 결합 이후에, 단계 (1020)에서, 손상 트랙(들) (112)은 광의 소정의 파장을 방출하는 레이저를 사용하여 무기 웨이퍼 (120)에 형성된다. 반도체 웨이퍼 (110)는 광의 파장을 투과시키지 않는 반면, 무기 웨이퍼 (120)는 광의 파장을 투과시킨다. 단계 (1030)에서, 무기 웨이퍼 (120)에서의 손상 트랙(들) (112)은 화학 에칭에 의해 무기 웨이퍼 (120)를 통해 홀(들) (114)을 형성하기 위해 확대된다. 홀(들) (114)은 반도체 웨이퍼 (110)와 무기 웨이퍼 (120) 사이의 계면 (130)에서 종결된다. 부가적으로 또는 옵션으로, 단계 (1040)에서 무기 웨이퍼 (120)를 통한 홀(들) (114)은 금속화된다.
인식되어야 하는 바와 같이, 해결하려는 과제 및 요약 부분이 아닌 상세한 설명 부분은 청구항을 해석하기 위해 사용되는 것으로 의도된다. 해결하려는 과제 및 요약 부분은 본 발명자(들)에 의해 고려되는 바와 같이, 본 개시의 하나 이상, 그러나 모든 예시적인 실시예가 아닌 실시예를 나타낼 수 있드며, 이로써, 본 개시 및 첨부된 청구항을 임의의 방식으로 제한하려는 것은 아니다.
본 개시는 특정 기능 및 그의 관계의 구현을 도시하는 기능적 빌딩 블록의 도움으로 상기에서 기재되었다. 이러한 기능적 빌딩 블록의 경계는 설명의 편의를 위해 여기에서 임의로 정의되었다. 특정 기능 및 그의 관계가 적절하게 수행되는 한, 대안적인 경계가 정의될 수 있다.
특정 실시예의 전술한 설명은 다른 사람이 통상의 기술자 내의 지식을 적용함으로써, 과도한 실험 없이, 본 개시의 일반적인 개념으로부터 벗어남 없이, 특정 실시예와 같은 다양한 적용을 손쉽게 변형 및/또는 적응할 수 있는 본 개시의 일반적인 성질을 완전하게 밝힐 것이다. 그러므로, 그러한 적응 및 변형은 여기에 제시된 교시 및 지침에 기초하여, 개시된 실시예의 등가물의 의미 및 범위 내에 있는 것으로 의도된다. 이해되어야 하는 바와 같이, 여기에서의 어구 또는 전문 용어는 본 명세서의 전문 용어 또는 어구가 본 발명의 교시 및 지침에 비추어 통상의 기술자에 의해 해석될 수 있도록 설명의 목적을 위한 것이며, 제한하려는 것은 아니다.
본 발명의 폭 및 범위는 전술한 예시적인 실시예 중 어느 것에 의해서도 제한되어서는 아니되며, 다음의 청구 범위 및 그 등가물에 따라서만 정의되어야 한다.

Claims (38)

  1. 광의 파장을 방출시키는 레이저를 사용하여, 반도체 웨이퍼에 결합된 무기 웨이퍼에서 손상 트랙을 형성하는 단계, 여기서 상기 반도체는 광의 파장을 투과시키지 않고, 상기 무기 웨이퍼는 광의 파장을 투과시킴; 및
    상기 무기 웨이퍼를 통한 홀을 형성하기 위해, 상기 무기 웨이퍼에서의 손상 트랙을 에칭으로 확대하는 단계, 여기서 상기 홀은 상기 반도체 웨이퍼와 상기 무기 웨이퍼 사이의 계면에서 종결됨;를 포함하는, 방법.
  2. 청구항 1에 있어서,
    상기 반도체 웨이퍼는 베어 (bare) 반도체 웨이퍼인, 방법.
  3. 청구항 1 또는 2에 있어서,
    상기 반도체 웨이퍼는 실리콘 웨이퍼인, 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 에칭은 제 1 속도로 상기 무기 웨이퍼를 에칭하고, 제 2 속도로 상기 반도체 웨이퍼를 에칭하는 에칭제로 수행되며, 상기 제 1 속도는 상기 제 2 속도의 적어도 10 배인, 방법.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 무기 웨이퍼는 실온에서 적어도 105 Ω-m의 저항률 및 실온에서 0.5 mm의 두께에 대해 적어도 1 kV의 항복 전압을 가지는, 방법.
  6. 청구항 1 내지 5 중 어느 한 항에 있어서,
    상기 무기 웨이퍼는 알루미노-보로실리케이트 유리, 용융 (fused) 실리카, 및 사파이어로 구성된 그룹으로부터 선택된 재료로 이루어지는, 방법.
  7. 청구항 1 내지 6 중 어느 한 항에 있어서,
    상기 무기 웨이퍼의 두께는 10 ㎛ 내지 1 mm인, 방법.
  8. 청구항 7에 있어서,
    상기 무기 웨이퍼의 두께는 50 ㎛ 내지 250 ㎛인, 방법.
  9. 청구항 1 내지 8 중 어느 한 항에 있어서,
    상기 손상 트랙은 상기 계면에서 종결되는, 방법.
  10. 청구항 1 내지 9 중 어느 한 항에 있어서,
    상기 손상 트랙은 상기 계면에 도달하기 전에 상기 무기 웨이퍼 내에서 종결되는, 방법.
  11. 청구항 1 내지 10 중 어느 한 항에 있어서,
    상기 레이저는 연장된 초점을 생성하는 광학기를 통해 보내지고, 상기 연장된 초점은 상기 무기 웨이퍼에서 상기 손상 트랙을 형성하는, 방법.
  12. 청구항 11에 있어서,
    상기 연장된 초점은:
    초점 라인, 및
    복수의 초점을 포함하는, 방법.
  13. 청구항 12에 있어서,
    상기 반도체 웨이퍼는 상기 연장된 초점을 방해하기 위해, 상기 레이저에 의해 방출된 광의 파장을 충분하게 투과시키지 않는, 방법.
  14. 청구항 1 내지 13 중 어느 한 항에 있어서,
    상기 레이저는 단 펄스 레이저인, 방법.
  15. 청구항 14에 있어서,
    상기 레이저는 버스트 펄스 레이저인, 방법.
  16. 청구항 1 내지 14 중 어느 한 항에 있어서,
    상기 광의 파장은 257 nm, 266 nm, 343 nm, 355 nm, 515 nm, 530 nm, 532 nm, 1030 nm, 및 1064 nm로 구성된 그룹으로부터 선택되는, 방법.
  17. 청구항 1 내지 16 중 어느 한 항에 있어서,
    상기 반도체 웨이퍼를 상기 무기 웨이퍼에 양극 결합 (anodic bonding)으로 결합하는 단계를 더욱 포함하는, 방법.
  18. 청구항 1 내지 17 중 어느 한 항에 있어서,
    상기 반도체 웨이퍼를 상기 무기 웨이퍼에 결합하는 단계를 더욱 포함하며, 상기 결합하는 단계는 상기 반도체 웨이퍼 및 상기 무기 웨이퍼 중 적어도 하나에 표면 개질 층 (surface modification layer)을 형성하는 단계를 포함하는, 방법.
  19. 청구항 1 내지 18 중 어느 한 항에 있어서,
    상기 홀을 금속화하는 단계를 더욱 포함하는, 방법.
  20. 청구항 1 내지 19 중 어느 한 항에 있어서,
    상기 계면에 대향하는 상기 무기 웨이퍼의 표면에서의 홀의 직경은 4 ㎛ 내지 100 ㎛인, 방법.
  21. 청구항 1 내지 20 중 어느 한 항에 있어서,
    상기 계면에서의 무기 웨이퍼의 평균 표면 거칠기 (Ra)는 1 nm 미만인, 방법.
  22. 무기 웨이퍼에 결합된 반도체 웨이퍼, 여기서 상기 반도체 웨이퍼는 상기 무기 웨이퍼를 투과한 광의 파장을 투과시키지 않음;
    상기 무기 웨이퍼를 통해 형성된 홀을 가진 상기 무기 웨이퍼, 여기서 상기 홀은 상기 반도체 웨이퍼와 상기 무기 웨이퍼 사이의 계면에서 종결됨;를 포함하는, 물품.
  23. 청구항 22에 있어서,
    상기 반도체 웨이퍼는 베어 반도체 웨이퍼인, 물품.
  24. 청구항 22 또는 23에 있어서,
    상기 반도체 웨이퍼는 실리콘 웨이퍼인, 물품.
  25. 청구항 22 내지 24 중 어느 한 항에 있어서,
    상기 무기 웨이퍼는 실온에서 적어도 105 Ω-m의 저항률 및 실온에서 0.5 mm의 두께에 대해 적어도 1 kV의 항복 전압을 가지는, 물품.
  26. 청구항 22 내지 25 중 어느 한 항에 있어서,
    상기 무기 웨이퍼는 알루미노-보로실리케이트 유리, 용융 실리카, 및 사파이어로 구성된 그룹으로부터 선택된 재료로 이루어지는, 물품.
  27. 청구항 22 내지 26 중 어느 한 항에 있어서,
    상기 무기 웨이퍼의 두께는 10 ㎛ 내지 1 mm인, 물품.
  28. 청구항 27에 있어서,
    상기 무기 웨이퍼의 두께는 50 ㎛ 내지 250 ㎛인, 물품.
  29. 청구항 22 내지 28 중 어느 한 항에 있어서,
    상기 홀은 금속화되는, 물품.
  30. 청구항 29에 있어서,
    상기 계면에 대향하는 상기 무기 웨이퍼의 표면에서의 홀의 직경은 4 ㎛ 내지 100 ㎛인, 물품.
  31. 청구항 22 내지 30 중 어느 한 항에 있어서,
    상기 계면에서의 무기 웨이퍼의 평균 표면 거칠기 (Ra)는 1 nm 미만인, 물품.
  32. 청구항 22 내지 31 중 어느 한 항에 있어서,
    상기 반도체 웨이퍼는 상기 무기 웨이퍼에 제거 가능하게 결합되는, 물품.
  33. 무기 웨이퍼에 결합된 반도체 웨이퍼; 및
    상기 반도체 웨이퍼 및 상기 무기 웨이퍼 중 적어도 하나 상에 형성된 하나 이상의 디바이스 구성 요소;를 포함하며,
    상기 반도체 웨이퍼는 상기 무기 웨이퍼를 투과한 광의 파장을 투과시키지 않고,
    상기 무기 웨이퍼는, 상기 무기 웨이퍼를 통해 형성되고 상기 반도체 웨이퍼와 상기 무기 웨이퍼 사이의 계면에서 종결되는 제 1 홀을 가지는, 디바이스.
  34. 청구항 33에 있어서,
    상기 제 1 홀은 금속화되는, 디바이스.
  35. 청구항 33 또는 34에 있어서,
    상기 하나 이상의 디바이스 구성 요소 각각은 마이크로전자 디바이스 구성 요소, 무선-주파수 (RF) 디바이스 구성 요소, 광전자 디바이스 구성 요소, MEMS (microelectromechanical system) 디바이스 구성 요소, 및 바이오센서 디바이스 구성 요소로 구성된 그룹으로부터 선택되는, 디바이스.
  36. 청구항 33 내지 35 중 어느 한 항에 있어서,
    상기 반도체 웨이퍼는, 상기 반도체 웨이퍼를 통해 형성되고 상기 반도체 웨이퍼와 상기 무기 웨이퍼 사이의 계면에서의 제 1 홀과 정렬되는 제 2 홀을 가지는, 디바이스.
  37. 청구항 36에 있어서,
    상기 하나 이상의 디바이스 구성 요소는 상기 반도체 웨이퍼 및 상기 무기 웨이퍼 둘 다 상에 형성되는, 디바이스.
  38. 청구항 37에 있어서,
    상기 반도체 웨이퍼 상에 형성된 하나 이상의 디바이스 구성 요소 및 상기 무기 웨이퍼 상에 형성된 하나 이상의 디바이스 구성 요소는 상기 제 1 및 제 2 홀을 통해 서로 연결되는, 디바이스.
KR1020197002638A 2016-06-29 2017-06-27 반도체 웨이퍼에 부착된 관통-홀을 가진 무기 웨이퍼 KR102442524B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662356067P 2016-06-29 2016-06-29
US62/356,067 2016-06-29
PCT/US2017/039357 WO2018005401A1 (en) 2016-06-29 2017-06-27 Inorganic wafer having through-holes attached to semiconductor wafer

Publications (2)

Publication Number Publication Date
KR20190022789A true KR20190022789A (ko) 2019-03-06
KR102442524B1 KR102442524B1 (ko) 2022-09-14

Family

ID=59285390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197002638A KR102442524B1 (ko) 2016-06-29 2017-06-27 반도체 웨이퍼에 부착된 관통-홀을 가진 무기 웨이퍼

Country Status (7)

Country Link
US (2) US10134657B2 (ko)
EP (1) EP3479395A1 (ko)
JP (1) JP7050012B2 (ko)
KR (1) KR102442524B1 (ko)
CN (1) CN109417031A (ko)
TW (1) TWI761355B (ko)
WO (1) WO2018005401A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
JP7106875B2 (ja) * 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法
DE102018126381A1 (de) 2018-02-15 2019-08-22 Schott Ag Verfahren und Vorrichtung zum Einfügen einer Trennlinie in ein transparentes sprödbrüchiges Material, sowie verfahrensgemäß herstellbares, mit einer Trennlinie versehenes Element
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
TWI658919B (zh) 2018-03-22 2019-05-11 國立中山大學 材料的接合方法及分離方法
US11148935B2 (en) 2019-02-22 2021-10-19 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
DE102019111634A1 (de) * 2019-05-06 2020-11-12 Lpkf Laser & Electronics Ag Verfahren zur Herstellung von Mikrostrukturen in einem Glassubstrat
WO2021092376A1 (en) * 2019-11-08 2021-05-14 Mosaic Microsystems Llc Processed inorganic wafer and processing wafer stack with abrasive process
CN111799169A (zh) * 2020-07-17 2020-10-20 绍兴同芯成集成电路有限公司 一种飞秒激光结合hf湿蚀刻加工tgv的工艺
CN112234017B (zh) * 2020-10-19 2023-07-14 绍兴同芯成集成电路有限公司 一种玻璃载板与晶圆双面加工工艺
JP2023551717A (ja) * 2020-12-02 2023-12-12 スリーエム イノベイティブ プロパティズ カンパニー マイクロカットパターン化された転写物品
WO2023107333A1 (en) * 2021-12-08 2023-06-15 Corning Incorporated Glass wafer with through glass vias

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152229A1 (en) * 2002-10-18 2004-08-05 Khalil Najafi Manufacturing methods and vacuum or hermetically packaged micromachined or MEMS devices formed thereby having substantially vertical feedthroughs
US20050142812A1 (en) * 2003-11-18 2005-06-30 Ryuichi Kurosawa Manufacturing method of structural body, droplet discharging head and droplet discharging device
US20120142136A1 (en) * 2010-12-01 2012-06-07 Honeywell International Inc. Wafer level packaging process for mems devices
US20140054618A1 (en) * 2012-08-22 2014-02-27 Syue- Min Li Light-emitting diode devices
WO2015157202A1 (en) * 2014-04-09 2015-10-15 Corning Incorporated Device modified substrate article and methods for making
WO2016010991A1 (en) * 2014-07-14 2016-01-21 Corning Incorporated Interface block; system for and method of cutting a substrate being transparent within a range of wavelengths using such interface block
KR20160010397A (ko) * 2013-01-15 2016-01-27 코닝 레이저 테크놀로지스 게엠베하 평판 기판의 레이저-기반 기계가공을 위한 방법 및 장치

Family Cites Families (315)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US237571A (en) 1881-02-08 messier
US208387A (en) 1878-09-24 Improvement in stocking-supporters
JPS5417765B1 (ko) 1971-04-26 1979-07-03
JPS55130839A (en) 1979-03-29 1980-10-11 Asahi Glass Co Ltd Uniform etching method of article
US4395271A (en) 1979-04-13 1983-07-26 Corning Glass Works Method for making porous magnetic glass and crystal-containing structures
JPS56160893A (en) 1980-05-16 1981-12-10 Matsushita Electric Ind Co Ltd Absorbing film for laser work
US4547836A (en) * 1984-02-01 1985-10-15 General Electric Company Insulating glass body with electrical feedthroughs and method of preparation
AT384802B (de) 1986-05-28 1988-01-11 Avl Verbrennungskraft Messtech Verfahren zur herstellung von traegermaterialien fuer optische sensoren
JPS63203775A (ja) 1987-02-19 1988-08-23 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 基板のメツキ処理方法
KR960000032B1 (ko) 1987-10-01 1996-01-03 아사히 가라스 가부시끼가이샤 무알칼리 유리
US5089062A (en) 1988-10-14 1992-02-18 Abb Power T&D Company, Inc. Drilling of steel sheet
US5166493A (en) 1989-01-10 1992-11-24 Canon Kabushiki Kaisha Apparatus and method of boring using laser
US4948941A (en) 1989-02-27 1990-08-14 Motorola, Inc. Method of laser drilling a substrate
US5208068A (en) 1989-04-17 1993-05-04 International Business Machines Corporation Lamination method for coating the sidewall or filling a cavity in a substrate
JPH0676269B2 (ja) 1990-02-28 1994-09-28 太陽誘電株式会社 セラミック基板のレーザースクライブ方法
US5314522A (en) 1991-11-19 1994-05-24 Seikosha Co., Ltd. Method of processing photosensitive glass with a pulsed laser to form grooves
US5374291A (en) 1991-12-10 1994-12-20 Director-General Of Agency Of Industrial Science And Technology Method of processing photosensitive glass
GB9218482D0 (en) 1992-09-01 1992-10-14 Dixon Arthur E Apparatus and method for scanning laser imaging of macroscopic samples
JPH0679486A (ja) 1992-08-25 1994-03-22 Rohm Co Ltd インクジェットヘッドの加工方法
AU5872994A (en) 1992-12-18 1994-07-19 Firebird Traders Ltd. Process and apparatus for etching an image within a solid article
CN1096936A (zh) 1993-07-01 1995-01-04 山东矿业学院济南分院 一种劳保饮料及其制造方法
JPH07136162A (ja) 1993-11-17 1995-05-30 Fujitsu Ltd 超音波カプラ
US5493096A (en) 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
JP3385442B2 (ja) 1994-05-31 2003-03-10 株式会社ニュークリエイション 検査用光学系および検査装置
US6120131A (en) 1995-08-28 2000-09-19 Lexmark International, Inc. Method of forming an inkjet printhead nozzle structure
US5919607A (en) 1995-10-26 1999-07-06 Brown University Research Foundation Photo-encoded selective etching for glass based microtechnology applications
US5844200A (en) 1996-05-16 1998-12-01 Sendex Medical, Inc. Method for drilling subminiature through holes in a sensor substrate with a laser
JP2873937B2 (ja) 1996-05-24 1999-03-24 工業技術院長 ガラスの光微細加工方法
US5746884A (en) 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage
US5965043A (en) 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias
JP3118203B2 (ja) 1997-03-27 2000-12-18 住友重機械工業株式会社 レーザ加工方法
JP3227106B2 (ja) 1997-04-23 2001-11-12 株式会社ミツトヨ 内径測定方法および内径測定装置
US5933230A (en) 1997-04-28 1999-08-03 International Business Machines Corporation Surface inspection tool
JP3957010B2 (ja) 1997-06-04 2007-08-08 日本板硝子株式会社 微細孔を有するガラス基材
JPH11297703A (ja) 1998-04-15 1999-10-29 Fuji Electric Co Ltd 半導体装置の製造方法
US20020062563A1 (en) 1998-06-29 2002-05-30 Jun Koide Method for processing discharge port of ink jet head, and method for manufacturing ink jet head
US6124214A (en) 1998-08-27 2000-09-26 Micron Technology, Inc. Method and apparatus for ultrasonic wet etching of silicon
CN1160268C (zh) 1998-11-30 2004-08-04 康宁股份有限公司 用于平板显示器的玻璃
US6563079B1 (en) 1999-02-25 2003-05-13 Seiko Epson Corporation Method for machining work by laser beam
JP2000301372A (ja) 1999-04-23 2000-10-31 Seiko Epson Corp 透明材料のレーザ加工方法
US6573026B1 (en) 1999-07-29 2003-06-03 Corning Incorporated Femtosecond laser writing of glass, including borosilicate, sulfide, and lead glasses
CN1365500A (zh) 1999-07-29 2002-08-21 康宁股份有限公司 用飞秒脉冲激光在石英基玻璃中直接刻写光学元件
US6537937B1 (en) 1999-08-03 2003-03-25 Asahi Glass Company, Limited Alkali-free glass
US6391213B1 (en) 1999-09-07 2002-05-21 Komag, Inc. Texturing of a landing zone on glass-based substrates by a chemical etching process
US6344242B1 (en) 1999-09-10 2002-02-05 Mcdonnell Douglas Corporation Sol-gel catalyst for electroless plating
US6234755B1 (en) 1999-10-04 2001-05-22 General Electric Company Method for improving the cooling effectiveness of a gaseous coolant stream, and related articles of manufacture
US6479395B1 (en) 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6552301B2 (en) 2000-01-25 2003-04-22 Peter R. Herman Burst-ultrafast laser machining method
JP4013551B2 (ja) 2000-04-27 2007-11-28 セイコーエプソン株式会社 透孔内異物検査方法及び透孔内異物検査装置
CN100387975C (zh) 2000-04-27 2008-05-14 精工爱普生株式会社 通孔内异物检查方法及装置
JP2001354439A (ja) 2000-06-12 2001-12-25 Matsushita Electric Ind Co Ltd ガラス基板の加工方法および高周波回路の製作方法
JP3797068B2 (ja) 2000-07-10 2006-07-12 セイコーエプソン株式会社 レーザによる微細加工方法
US6399914B1 (en) 2000-07-10 2002-06-04 Igor Troitski Method and laser system for production of high quality laser-induced damage images by using material processing made before and during image creation
JP4786783B2 (ja) 2000-08-18 2011-10-05 日本板硝子株式会社 ガラス板の切断方法及び記録媒体用ガラス円盤
JP4512786B2 (ja) 2000-11-17 2010-07-28 独立行政法人産業技術総合研究所 ガラス基板の加工方法
JP2002265233A (ja) 2001-03-05 2002-09-18 Nippon Sheet Glass Co Ltd レーザ加工用母材ガラスおよびレーザ加工用ガラス
JPWO2002081142A1 (ja) 2001-04-02 2004-07-29 太陽誘電株式会社 レーザー光による透光材の加工方法及び透光材加工物
JP4092890B2 (ja) 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
JP4929538B2 (ja) 2001-06-29 2012-05-09 株式会社デンソー 半導体装置の製造方法
US6754429B2 (en) 2001-07-06 2004-06-22 Corning Incorporated Method of making optical fiber devices and devices thereof
TWI224382B (en) 2001-07-12 2004-11-21 Hitachi Ltd Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method
CN1328009C (zh) 2001-08-02 2007-07-25 株式会社Skc 利用激光制造化学机械抛光垫的方法
EP1436445B1 (en) 2001-08-30 2006-05-17 Atkina Limited Process for making thin film porous ceramic-metal composites and composites obtained by this process
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP2003148931A (ja) 2001-11-16 2003-05-21 Sefa Technology Kk 中空透明体の内径測定方法およびその装置
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP2003226551A (ja) 2002-02-05 2003-08-12 Nippon Sheet Glass Co Ltd 微細孔を有するガラス板およびその製造方法
DE10211760A1 (de) 2002-03-14 2003-10-02 Werth Messtechnik Gmbh Anordnung und Verfahren zum Messen von Geometrien bzw. Strukturen von im Wesentlichen zweidimensionalen Objekten mittels Bildverarbeitungssenorik
CA2428187C (en) 2002-05-08 2012-10-02 National Research Council Of Canada Method of fabricating sub-micron structures in transparent dielectric materials
JP2004086137A (ja) * 2002-07-01 2004-03-18 Seiko Epson Corp 光トランシーバ及びその製造方法
US6992030B2 (en) 2002-08-29 2006-01-31 Corning Incorporated Low-density glass for flat panel display substrates
US6737345B1 (en) 2002-09-10 2004-05-18 Taiwan Semiconductor Manufacturing Company Scheme to define laser fuse in dual damascene CU process
US6822326B2 (en) 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US7106342B2 (en) 2002-09-27 2006-09-12 Lg Electronics Inc. Method of controlling brightness of user-selected area for image display device
KR100444588B1 (ko) 2002-11-12 2004-08-16 삼성전자주식회사 글래스 웨이퍼의 비아홀 형성방법
GB2395157B (en) 2002-11-15 2005-09-07 Rolls Royce Plc Laser driliing shaped holes
JP3997150B2 (ja) 2002-12-06 2007-10-24 ソニー株式会社 基板製造装置および製造方法
US7880117B2 (en) 2002-12-24 2011-02-01 Panasonic Corporation Method and apparatus of drilling high density submicron cavities using parallel laser beams
KR100512971B1 (ko) 2003-02-24 2005-09-07 삼성전자주식회사 솔더볼을 이용한 마이크로 전자 기계 시스템의 제조 방법
US7407889B2 (en) 2003-03-03 2008-08-05 Nippon Sheet Glass Company, Limited Method of manufacturing article having uneven surface
JP2004272014A (ja) 2003-03-10 2004-09-30 Seiko Epson Corp 光通信モジュールの製造方法、光通信モジュール、及び電子機器
JP3577492B1 (ja) 2003-03-24 2004-10-13 西山ステンレスケミカル株式会社 ガラスの切断分離方法、フラットパネルディスプレイ用ガラス基板及びフラットパネルディスプレイ
JP2004330236A (ja) 2003-05-07 2004-11-25 Mitsubishi Gas Chem Co Inc レーザー孔あけ用補助シート
JP2004363212A (ja) 2003-06-03 2004-12-24 Hitachi Metals Ltd スルーホール導体を持った配線基板
JP2005011920A (ja) 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
AU2004276725A1 (en) 2003-06-27 2005-04-07 Purdue Research Foundation Device for detecting biological and chemical particles
US6990285B2 (en) 2003-07-31 2006-01-24 Corning Incorporated Method of making at least one hole in a transparent body and devices made by this method
TWI269684B (en) 2003-08-08 2007-01-01 Hon Hai Prec Ind Co Ltd A process for laser machining
JP4702794B2 (ja) 2003-10-06 2011-06-15 Ｈｏｙａ株式会社 感光性ガラス基板の貫通孔形成方法
JP4849890B2 (ja) 2003-10-06 2012-01-11 Ｈｏｙａ株式会社 貫通孔を有するガラス部品およびその製造方法
US6992371B2 (en) 2003-10-09 2006-01-31 Freescale Semiconductor, Inc. Device including an amorphous carbon layer for improved adhesion of organic layers and method of fabrication
ES2247890B1 (es) 2003-10-10 2006-11-16 Universitat Politecnica De Catalunya Procedimiento y equipo de metrologia optica para la determinacion de la topografia tridimensional de un orificio, en particular para la medicion de boquillas micrometricas troncoconicas y similares.
KR101102728B1 (ko) 2003-12-25 2012-01-05 닛토덴코 가부시키가이샤 레이저 가공용 보호 시트 및 레이저 가공품의 제조 방법
EP1699742B1 (en) 2003-12-30 2019-01-16 Corning Incorporated High strain point glasses
JP4349132B2 (ja) 2004-01-09 2009-10-21 アイシン精機株式会社 凹部加工装置
US7057135B2 (en) 2004-03-04 2006-06-06 Matsushita Electric Industrial, Co. Ltd. Method of precise laser nanomachining with UV ultrafast laser pulses
JP2005257339A (ja) 2004-03-09 2005-09-22 Heureka Co Ltd 半導体ウエハ検査装置
JP4737709B2 (ja) 2004-03-22 2011-08-03 日本電気硝子株式会社 ディスプレイ基板用ガラスの製造方法
JP4631044B2 (ja) 2004-05-26 2011-02-16 国立大学法人北海道大学 レーザ加工方法および装置
US7985942B2 (en) 2004-05-28 2011-07-26 Electro Scientific Industries, Inc. Method of providing consistent quality of target material removal by lasers having different output performance characteristics
JP2005340835A (ja) 2004-05-28 2005-12-08 Hoya Corp 電子線露光用マスクブランクおよびマスク
KR20060000515A (ko) 2004-06-29 2006-01-06 대주전자재료 주식회사 플라즈마 디스플레이 패널 격벽용 무연 유리 조성물
US7164465B2 (en) 2004-07-13 2007-01-16 Anvik Corporation Versatile maskless lithography system with multiple resolutions
US7940361B2 (en) 2004-08-31 2011-05-10 Advanced Interconnect Materials, Llc Copper alloy and liquid-crystal display device
JP2006161124A (ja) 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
US20060207976A1 (en) 2005-01-21 2006-09-21 Bovatsek James M Laser material micromachining with green femtosecond pulses
JP2006290630A (ja) 2005-02-23 2006-10-26 Nippon Sheet Glass Co Ltd レーザを用いたガラスの加工方法
US7438824B2 (en) 2005-03-25 2008-10-21 National Research Council Of Canada Fabrication of long range periodic nanostructures in transparent or semitransparent dielectrics
US20090055189A1 (en) 2005-04-14 2009-02-26 Anthony Edward Stuart Automatic Replacement of Objectionable Audio Content From Audio Signals
KR101277390B1 (ko) 2005-05-31 2013-06-20 히다치 비아 메카닉스 가부시키가이샤 프린트 배선판의 제조방법 및 그것에 이용되는 동박을 붙인 적층판 및 처리액
CN101189097B (zh) 2005-06-01 2011-04-20 飞腾股份有限公司 激光加工装置及激光加工方法
JP4410159B2 (ja) 2005-06-24 2010-02-03 三菱電機株式会社 交流回転電機
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
JP4889974B2 (ja) 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7429529B2 (en) 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007067031A (ja) 2005-08-30 2007-03-15 Tdk Corp 配線基板の製造方法
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US9138913B2 (en) * 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
CN1761378A (zh) 2005-09-20 2006-04-19 沪士电子股份有限公司 直接co2激光钻孔方法
US8307672B2 (en) 2005-11-22 2012-11-13 Olympus Corporation Glass substrate processing method and glass component
US8007913B2 (en) 2006-02-10 2011-08-30 Corning Incorporated Laminated glass articles and methods of making thereof
JP2007220782A (ja) 2006-02-15 2007-08-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
WO2007096958A1 (ja) 2006-02-22 2007-08-30 Nippon Sheet Glass Company, Limited レーザを用いたガラスの加工方法および加工装置
JP4672689B2 (ja) * 2006-02-22 2011-04-20 日本板硝子株式会社 レーザを用いたガラスの加工方法および加工装置
GB0605576D0 (en) 2006-03-20 2006-04-26 Oligon Ltd MEMS device
KR101530379B1 (ko) 2006-03-29 2015-06-22 삼성전자주식회사 다공성 글래스 템플릿을 이용한 실리콘 나노 와이어의제조방법 및 이에 의해 형성된 실리콘 나노 와이어를포함하는 소자
KR101419068B1 (ko) 2006-05-18 2014-07-11 아사히 가라스 가부시키가이샤 투명 전극 부착 유리 기판과 그 제조 방법
US7777275B2 (en) 2006-05-18 2010-08-17 Macronix International Co., Ltd. Silicon-on-insulator structures
JP2007307599A (ja) 2006-05-20 2007-11-29 Sumitomo Electric Ind Ltd スルーホール成形体およびレーザー加工方法
JPWO2008007622A1 (ja) 2006-07-12 2009-12-10 旭硝子株式会社 保護ガラス付ガラス基板、保護ガラス付ガラス基板を用いた表示装置の製造方法及び剥離紙用シリコーン
JP5247448B2 (ja) 2006-08-10 2013-07-24 株式会社アルバック 導電膜形成方法、薄膜トランジスタの製造方法
US7534734B2 (en) 2006-11-13 2009-05-19 Corning Incorporated Alkali-free glasses containing iron and tin as fining agents
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
US8344286B2 (en) 2007-01-18 2013-01-01 International Business Machines Corporation Enhanced quality of laser ablation by controlling laser repetition rate
JP5483821B2 (ja) 2007-02-27 2014-05-07 ＡｖａｎＳｔｒａｔｅ株式会社 表示装置用ガラス基板および表示装置
JP2008247732A (ja) 2007-03-02 2008-10-16 Nippon Electric Glass Co Ltd 強化板ガラスとその製造方法
CN101021490B (zh) 2007-03-12 2012-11-14 3i系统公司 平面基板自动检测系统及方法
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
US8096147B2 (en) 2007-03-28 2012-01-17 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for shaped glass structures
JP2008288577A (ja) * 2007-04-18 2008-11-27 Fujikura Ltd 基板の処理方法、貫通配線基板及びその製造方法、並びに電子部品
JP5172203B2 (ja) 2007-05-16 2013-03-27 大塚電子株式会社 光学特性測定装置および測定方法
JP2009013046A (ja) 2007-06-05 2009-01-22 Asahi Glass Co Ltd ガラス基板表面を加工する方法
JP5435394B2 (ja) 2007-06-08 2014-03-05 日本電気硝子株式会社 強化ガラス基板及びその製造方法
WO2009005462A1 (en) 2007-07-05 2009-01-08 ÅAC Microtec AB Low resistance through-wafer via
US20090029189A1 (en) 2007-07-25 2009-01-29 Fujifilm Corporation Imprint mold structure, and imprinting method using the same, as well as magnetic recording medium, and method for manufacturing magnetic recording medium
CN100494879C (zh) 2007-10-08 2009-06-03 天津大学 基于线结构光视觉传感器实现空间圆孔几何参数测量方法
JP2011505323A (ja) 2007-11-29 2011-02-24 コーニング インコーポレイテッド 改良された強靭性および引っかき抵抗性を有するガラス
KR100868228B1 (ko) * 2007-12-04 2008-11-11 주식회사 켐트로닉스 유리 기판용 식각액 조성물
IL188029A0 (en) 2007-12-10 2008-11-03 Nova Measuring Instr Ltd Optical method and system
US7749809B2 (en) 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
KR101512213B1 (ko) 2007-12-18 2015-04-14 호야 가부시키가이샤 휴대 단말기용 커버 글래스 및 그 제조 방법, 및 휴대 단말 장치
CN102015196A (zh) 2008-02-28 2011-04-13 株式会社维塞微技术 贯通孔形成方法及贯通孔形成加工产品
JP4423379B2 (ja) 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
FR2929449A1 (fr) 2008-03-28 2009-10-02 Stmicroelectronics Tours Sas S Procede de formation d'une couche d'amorcage de depot d'un metal sur un substrat
US9010153B2 (en) 2008-07-02 2015-04-21 Corning Incorporated Method of making shaped glass articles
WO2010001998A1 (ja) 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
EP2323957B1 (en) 2008-08-08 2014-12-17 Corning Incorporated Strengthened glass articles and methods of making
US8257603B2 (en) 2008-08-29 2012-09-04 Corning Incorporated Laser patterning of glass bodies
JP5339830B2 (ja) 2008-09-22 2013-11-13 三菱マテリアル株式会社 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
US8445394B2 (en) 2008-10-06 2013-05-21 Corning Incorporated Intermediate thermal expansion coefficient glass
WO2010041165A1 (en) 2008-10-10 2010-04-15 Nxp B.V. Method of plating through wafer vias in a wafer for 3d packaging
KR101655331B1 (ko) 2008-10-15 2016-09-07 사일렉스 마이크로시스템스 에이비 비아 상호접속을 제조하는 방법
CN101722367A (zh) 2008-10-17 2010-06-09 华通电脑股份有限公司 印刷电路板的激光钻孔方法
JP5360959B2 (ja) 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
US20100119808A1 (en) 2008-11-10 2010-05-13 Xinghua Li Method of making subsurface marks in glass
US8367516B2 (en) * 2009-01-14 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Laser bonding for stacking semiconductor substrates
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JPWO2010087483A1 (ja) 2009-02-02 2012-08-02 旭硝子株式会社 半導体デバイス部材用ガラス基板および半導体デバイス部材用ガラス基板の製造方法
US8341976B2 (en) 2009-02-19 2013-01-01 Corning Incorporated Method of separating strengthened glass
US8327666B2 (en) 2009-02-19 2012-12-11 Corning Incorporated Method of separating strengthened glass
US8835335B2 (en) 2009-03-19 2014-09-16 Nippon Electric Glass Co., Ltd. Alkali-free glass
JP5201048B2 (ja) 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
JP5594522B2 (ja) 2009-07-03 2014-09-24 日本電気硝子株式会社 電子デバイス製造用ガラスフィルム積層体
WO2011033516A1 (en) 2009-09-20 2011-03-24 Viagan Ltd. Wafer level packaging of electronic devices
KR101117573B1 (ko) 2009-10-29 2012-02-29 한국기계연구원 하이브리드 공정을 이용한 ｔｓｖ 가공방법
US20110132883A1 (en) 2009-12-07 2011-06-09 Panasonic Corporation Methods for precise laser micromachining
WO2011070855A1 (ja) 2009-12-11 2011-06-16 シャープ株式会社 半導体装置の製造方法および半導体装置
JP2011143434A (ja) 2010-01-14 2011-07-28 Hitachi Via Mechanics Ltd レーザ穴あけ方法
BR112012019544A2 (pt) 2010-02-04 2018-03-27 Echelon Laser Systems Lp metodo e sistema de corte com laser
CN102869630A (zh) 2010-02-10 2013-01-09 生命生物科学有限公司 制造适合微细加工的光敏基底的方法
US9913726B2 (en) 2010-02-24 2018-03-13 Globus Medical, Inc. Expandable intervertebral spacer and method of posterior insertion thereof
KR101825149B1 (ko) 2010-03-03 2018-02-02 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
JP2011178642A (ja) 2010-03-03 2011-09-15 Nippon Sheet Glass Co Ltd 貫通電極付きガラス板の製造方法および電子部品
US20110229687A1 (en) 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
DE102010003817B4 (de) 2010-04-09 2013-04-11 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Werkstückschutzfolie und damit folienbeschichtetes Werkstück
US20110248405A1 (en) 2010-04-09 2011-10-13 Qualcomm Incorporated Selective Patterning for Low Cost through Vias
EP2562805A1 (en) 2010-04-20 2013-02-27 Asahi Glass Company, Limited Glass substrate for semiconductor device via
JP5676908B2 (ja) 2010-04-21 2015-02-25 上村工業株式会社 プリント配線基板の表面処理方法及び表面処理剤
CN102473426B (zh) 2010-04-27 2015-04-15 旭硝子株式会社 磁盘以及信息记录媒体用玻璃基板的制造方法
US9476842B2 (en) 2010-05-03 2016-10-25 United Technologies Corporation On-the-fly dimensional imaging inspection
JP5796936B2 (ja) 2010-06-01 2015-10-21 キヤノン株式会社 多孔質ガラスの製造方法
US9213451B2 (en) 2010-06-04 2015-12-15 Apple Inc. Thin glass for touch panel sensors and methods therefor
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
SG177021A1 (en) 2010-06-16 2012-01-30 Univ Nanyang Tech Micoelectrode array sensor for detection of heavy metals in aqueous solutions
DE102010025966B4 (de) 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
DE102010025967B4 (de) 2010-07-02 2015-12-10 Schott Ag Verfahren zur Erzeugung einer Vielzahl von Löchern, Vorrichtung hierzu und Glas-Interposer
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
KR20120008353A (ko) 2010-07-16 2012-01-30 삼성에스디아이 주식회사 연료 전지 시스템 및 그것에서의 전력 관리 방법
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP5729932B2 (ja) 2010-07-22 2015-06-03 キヤノン株式会社 基板貫通孔内への金属充填方法
CN103025474B (zh) 2010-07-26 2015-04-01 浜松光子学株式会社 激光加工方法
KR102000031B1 (ko) 2010-07-26 2019-07-15 하마마츠 포토닉스 가부시키가이샤 레이저 가공 방법
JP5509332B2 (ja) 2010-07-26 2014-06-04 浜松ホトニクス株式会社 インターポーザの製造方法
US8591753B2 (en) 2010-07-26 2013-11-26 Hamamatsu Photonics K.K. Laser processing method
WO2012014724A1 (ja) 2010-07-26 2012-02-02 浜松ホトニクス株式会社 基板加工方法
TW201210975A (en) 2010-07-26 2012-03-16 Asahi Glass Co Ltd Alkali-free cover glass composition, and light extracting member using same
JP5574866B2 (ja) 2010-07-26 2014-08-20 浜松ホトニクス株式会社 レーザ加工方法
US20120052302A1 (en) 2010-08-24 2012-03-01 Matusick Joseph M Method of strengthening edge of glass article
US8584354B2 (en) 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
US8690342B2 (en) 2010-08-31 2014-04-08 Corning Incorporated Energy transfer in scanning laser projectors
GB201017506D0 (en) 2010-10-15 2010-12-01 Rolls Royce Plc Hole inspection
US8021950B1 (en) * 2010-10-26 2011-09-20 International Business Machines Corporation Semiconductor wafer processing method that allows device regions to be selectively annealed following back end of the line (BEOL) metal wiring layer formation
JP5874304B2 (ja) 2010-11-02 2016-03-02 日本電気硝子株式会社 無アルカリガラス
US20120105095A1 (en) 2010-11-03 2012-05-03 International Business Machines Corporation Silicon-on-insulator (soi) body-contact pass gate structure
US20120135853A1 (en) 2010-11-30 2012-05-31 Jaymin Amin Glass articles/materials for use as touchscreen substrates
US8616024B2 (en) 2010-11-30 2013-12-31 Corning Incorporated Methods for forming grooves and separating strengthened glass substrate sheets
US8796165B2 (en) 2010-11-30 2014-08-05 Corning Incorporated Alkaline earth alumino-borosilicate crack resistant glass
CN103237771B (zh) 2010-11-30 2016-10-19 康宁股份有限公司 在玻璃中形成高密度孔阵列的方法
CN102485405B (zh) 2010-12-02 2014-08-27 詹诺普蒂克自动化技术有限公司 用来制造用于安全气囊的单层覆盖物的方法
KR101159697B1 (ko) 2010-12-30 2012-06-26 광주과학기술원 글래스 웨이퍼 기반의 침습형 전극 제작방법
US20120168412A1 (en) 2011-01-05 2012-07-05 Electro Scientific Industries, Inc Apparatus and method for forming an aperture in a substrate
US8539794B2 (en) 2011-02-01 2013-09-24 Corning Incorporated Strengthened glass substrate sheets and methods for fabricating glass panels from glass substrate sheets
US20120235969A1 (en) 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
KR101186464B1 (ko) 2011-04-13 2012-09-27 에스엔유 프리시젼 주식회사 Ｔｓｖ 측정용 간섭계 및 이를 이용한 측정방법
US20120276743A1 (en) 2011-04-26 2012-11-01 Jai-Hyung Won Methods of forming a carbon type hard mask layer using induced coupled plasma and methods of forming patterns using the same
CN102795596B (zh) 2011-05-27 2014-12-10 中国科学院物理研究所 超小2nm直径金属纳米孔的超快激光脉冲法制备
TWI547454B (zh) 2011-05-31 2016-09-01 康寧公司 於玻璃中高速製造微孔洞的方法
WO2013008344A1 (ja) 2011-07-14 2013-01-17 株式会社島津製作所 プラズマ処理装置
CN102319960A (zh) 2011-07-27 2012-01-18 苏州德龙激光有限公司 超短脉冲激光制作金属薄膜群孔的装置及其方法
AU2011101310A4 (en) 2011-08-26 2011-11-10 Sterlite Technologies Limited Glass composition for strengthened cover glass
US20130050226A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Die-cut through-glass via and methods for forming same
JP2013080904A (ja) 2011-09-22 2013-05-02 Hoya Corp 基板製造方法、配線基板の製造方法、ガラス基板および配線基板
US8894868B2 (en) 2011-10-06 2014-11-25 Electro Scientific Industries, Inc. Substrate containing aperture and methods of forming the same
TWI476888B (zh) 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
KR20130074432A (ko) 2011-12-26 2013-07-04 삼성디스플레이 주식회사 휴대형 장치용 투명패널, 이의 제조방법 및 이를 이용한 휴대형 장치
US9377583B2 (en) 2012-02-14 2016-06-28 Thorlabs, Inc. Optical element cleaver and splicer apparatus and methods
US9359251B2 (en) 2012-02-29 2016-06-07 Corning Incorporated Ion exchanged glasses via non-error function compressive stress profiles
TWI614227B (zh) 2012-02-29 2018-02-11 康寧公司 低ｃｔｅ之無鹼硼鋁矽酸鹽玻璃組成物及包含其之玻璃物件
US9082764B2 (en) 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
SE538058C2 (sv) 2012-03-30 2016-02-23 Silex Microsystems Ab Metod att tillhandahålla ett viahål och en routing-struktur
JP5942558B2 (ja) 2012-04-13 2016-06-29 並木精密宝石株式会社 微小空洞形成方法
KR20130139106A (ko) 2012-06-12 2013-12-20 삼성디스플레이 주식회사 커버 글라스 가공 방법
CN104736284B (zh) 2012-07-31 2016-11-09 株式会社牧野铣床制作所 电火花加工方法
JP5835696B2 (ja) 2012-09-05 2015-12-24 株式会社東芝 半導体装置およびその製造方法
WO2014038326A1 (ja) 2012-09-07 2014-03-13 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
JP6333282B2 (ja) 2012-11-29 2018-05-30 コーニング インコーポレイテッド レーザー損傷及びエッチングによってガラス物品を製造する方法
US9758876B2 (en) 2012-11-29 2017-09-12 Corning Incorporated Sacrificial cover layers for laser drilling substrates and methods thereof
WO2014085608A1 (en) 2012-11-30 2014-06-05 Corning Incorporated Methods for glass strengthening
US10086584B2 (en) * 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
TW201429708A (zh) 2012-12-13 2014-08-01 Corning Inc 玻璃及製造玻璃物品的方法
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US9688565B2 (en) 2013-02-07 2017-06-27 Nippon Sheet Glass Company, Limited Glass composition, glass composition for chemical strengthening, strengthened glass article, and cover glass for display
CN104995143B (zh) 2013-02-07 2018-04-06 日本板硝子株式会社 玻璃组合物、化学强化用玻璃组合物、强化玻璃物品及显示器用保护玻璃
US9393760B2 (en) 2013-02-28 2016-07-19 Corning Incorporated Laminated glass articles with phase-separated claddings and methods for forming the same
US9784961B2 (en) 2013-03-08 2017-10-10 Church & Dwight Co., Inc. Sperm motility test device and method
WO2014148020A1 (ja) 2013-03-22 2014-09-25 日本板硝子株式会社 ガラス組成物、化学強化用ガラス組成物、強化ガラス物品、およびディスプレイ用のカバーガラス
JP5975918B2 (ja) * 2013-03-27 2016-08-23 富士フイルム株式会社 半導体装置製造用仮接合用積層体、および、半導体装置の製造方法
WO2014205301A2 (en) 2013-06-21 2014-12-24 Corning Incorporated Etch rate enhancement at low temperatures
US9984270B2 (en) 2013-08-05 2018-05-29 Apple Inc. Fingerprint sensor in an electronic device
KR20160043026A (ko) 2013-08-15 2016-04-20 코닝 인코포레이티드 알칼리-도핑 및 알칼리가-없는 보로알루미노실리케이트 유리
WO2015029286A1 (ja) 2013-08-27 2015-03-05 パナソニック株式会社 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
KR20160062066A (ko) 2013-09-26 2016-06-01 아토테크더치랜드게엠베하 기판 표면들의 금속화를 위한 신규한 접착 촉진제들
CN105593410A (zh) 2013-09-26 2016-05-18 德国艾托特克公司 用于衬底表面金属化的新颖粘着促进方法
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
KR20160077076A (ko) * 2013-10-30 2016-07-01 린텍 가부시키가이샤 반도체 접합용 접착 시트 및 반도체 장치의 제조 방법
JP6976057B2 (ja) 2013-11-20 2021-12-01 コーニング インコーポレイテッド 耐スクラッチアルミノホウケイ酸ガラス
US20150166393A1 (en) 2013-12-17 2015-06-18 Corning Incorporated Laser cutting of ion-exchangeable glass substrates
US9850160B2 (en) 2013-12-17 2017-12-26 Corning Incorporated Laser cutting of display glass compositions
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
WO2015106621A1 (en) 2014-01-17 2015-07-23 Harbin Institute Of Technology Method and equipment based on multi-core fiber bragg grating probe for measuring structures of a micro part
WO2015112958A1 (en) 2014-01-27 2015-07-30 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
WO2015113023A1 (en) 2014-01-27 2015-07-30 Corning Incorporated Treatment of a surface modification layer for controlled bonding of thin sheets with carriers
JP6273873B2 (ja) 2014-02-04 2018-02-07 大日本印刷株式会社 ガラスインターポーザー基板の製造方法
US9425125B2 (en) 2014-02-20 2016-08-23 Altera Corporation Silicon-glass hybrid interposer circuitry
US20170160077A1 (en) 2014-02-24 2017-06-08 Renishaw Plc Method of inspecting an object with a vision probe
GB2536171B (en) 2014-03-20 2018-09-05 Harbin Inst Technology Method and apparatus based on detecting the polarization property of a polarization maintaining fiber probe for measuring structures of a micro part
KR102269921B1 (ko) 2014-03-31 2021-06-28 삼성디스플레이 주식회사 유리 강화용 조성물 및 이를 이용한 터치 스크린 글래스의 제조 방법
EP3138120B1 (en) 2014-04-30 2018-04-18 Corning Incorporated Etch back processes of bonding material for the manufacture of through-glass vias
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9472859B2 (en) * 2014-05-20 2016-10-18 International Business Machines Corporation Integration of area efficient antennas for phased array or wafer scale array antenna applications
LT3169477T (lt) 2014-07-14 2020-05-25 Corning Incorporated Skaidrių medžiagų apdorojimo sistema ir būdas, naudojant lazerio pluošto židinio linijas, kurių ilgis ir skersmuo yra reguliuojami
JP5972317B2 (ja) 2014-07-15 2016-08-17 株式会社マテリアル・コンセプト 電子部品およびその製造方法
US9558390B2 (en) 2014-07-25 2017-01-31 Qualcomm Incorporated High-resolution electric field sensor in cover glass
US20160201474A1 (en) 2014-10-17 2016-07-14 United Technologies Corporation Gas turbine engine component with film cooling hole feature
KR102251985B1 (ko) 2014-11-19 2021-05-17 트룸프 레이저-운트 시스템테크닉 게엠베하 비대칭 광학 빔 정형을 위한 시스템
DE102014116958B9 (de) 2014-11-19 2017-10-05 Trumpf Laser- Und Systemtechnik Gmbh Optisches System zur Strahlformung eines Laserstrahls, Laserbearbeitungsanlage, Verfahren zur Materialbearbeitung und Verwenden einer gemeinsamen langgezogenen Fokuszone zur Lasermaterialbearbeitung
US9548273B2 (en) 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
JP6734202B2 (ja) 2015-01-13 2020-08-05 ロフィン−シナール テクノロジーズ エルエルシー 脆性材料をスクライブして化学エッチングする方法およびシステム
WO2016118683A1 (en) 2015-01-23 2016-07-28 Corning Incorporated Coated substrate for use in sensors
US20160219704A1 (en) 2015-01-28 2016-07-28 Rf Micro Devices, Inc. Hermetically sealed through vias (tvs)
US10082383B2 (en) 2015-03-05 2018-09-25 Harbin Institute Of Technology Method and equipment for dimensional measurement of a micro part based on fiber laser with multi-core FBG probe
WO2016154284A1 (en) 2015-03-24 2016-09-29 Corning Incorporated Laser cutting and processing of display glass compositions
US10203476B2 (en) 2015-03-25 2019-02-12 Microsoft Technology Licensing, Llc Lens assembly
US20160312365A1 (en) 2015-04-24 2016-10-27 Kanto Gakuin School Corporation Electroless plating method and electroless plating film
CN107810083A (zh) 2015-04-28 2018-03-16 康宁股份有限公司 使用出口牺牲覆盖层在衬底中激光钻取通孔的工件和方法
CN106298467B (zh) 2015-05-28 2019-10-18 联华电子股份有限公司 半导体元件图案的制作方法
CN104897062B (zh) 2015-06-26 2017-10-27 北方工业大学 一种零件异面平行孔形位偏差的视觉测量方法及装置
US9741561B2 (en) * 2015-07-10 2017-08-22 Uchicago Argonne, Llc Transparent nanocrystalline diamond coatings and devices
US11186060B2 (en) 2015-07-10 2021-11-30 Corning Incorporated Methods of continuous fabrication of holes in flexible substrate sheets and products relating to the same
US9832868B1 (en) 2015-08-26 2017-11-28 Apple Inc. Electronic device display vias
JPWO2017038075A1 (ja) 2015-08-31 2018-06-14 日本板硝子株式会社 微細構造付きガラスの製造方法
US20170103249A1 (en) 2015-10-09 2017-04-13 Corning Incorporated Glass-based substrate with vias and process of forming the same
US9760986B2 (en) 2015-11-11 2017-09-12 General Electric Company Method and system for automated shaped cooling hole measurement
US10475202B2 (en) 2016-02-05 2019-11-12 Mitutoyo Corporation Image measuring device and program
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10522963B2 (en) 2016-08-30 2019-12-31 Corning Incorporated Laser cutting of materials with intensity mapping optical system
US10366904B2 (en) 2016-09-08 2019-07-30 Corning Incorporated Articles having holes with morphology attributes and methods for fabricating the same
WO2018064409A1 (en) 2016-09-30 2018-04-05 Corning Incorporated Apparatuses and methods for laser processing transparent workpieces using non-axisymmetric beam spots
DE102018100299A1 (de) 2017-01-27 2018-08-02 Schott Ag Strukturiertes plattenförmiges Glaselement und Verfahren zu dessen Herstellung
EP3592500B1 (de) 2017-03-06 2023-10-11 LPKF Laser & Electronics SE Verfahren zum einbringen zumindest einer ausnehmung in ein material mittels elektromagnetischer strahlung und anschliessendem ätzprozess
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US20190185373A1 (en) 2017-12-19 2019-06-20 Corning Incorporated Methods for etching vias in glass-based articles employing positive charge organic molecules

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152229A1 (en) * 2002-10-18 2004-08-05 Khalil Najafi Manufacturing methods and vacuum or hermetically packaged micromachined or MEMS devices formed thereby having substantially vertical feedthroughs
US20050142812A1 (en) * 2003-11-18 2005-06-30 Ryuichi Kurosawa Manufacturing method of structural body, droplet discharging head and droplet discharging device
US20120142136A1 (en) * 2010-12-01 2012-06-07 Honeywell International Inc. Wafer level packaging process for mems devices
US20140054618A1 (en) * 2012-08-22 2014-02-27 Syue- Min Li Light-emitting diode devices
KR20160010397A (ko) * 2013-01-15 2016-01-27 코닝 레이저 테크놀로지스 게엠베하 평판 기판의 레이저-기반 기계가공을 위한 방법 및 장치
WO2015157202A1 (en) * 2014-04-09 2015-10-15 Corning Incorporated Device modified substrate article and methods for making
WO2016010991A1 (en) * 2014-07-14 2016-01-21 Corning Incorporated Interface block; system for and method of cutting a substrate being transparent within a range of wavelengths using such interface block

Also Published As

Publication number Publication date
KR102442524B1 (ko) 2022-09-14
EP3479395A1 (en) 2019-05-08
US10756003B2 (en) 2020-08-25
TWI761355B (zh) 2022-04-21
US20190074240A1 (en) 2019-03-07
JP7050012B2 (ja) 2022-04-07
JP2019527927A (ja) 2019-10-03
TW201810430A (zh) 2018-03-16
WO2018005401A1 (en) 2018-01-04
CN109417031A (zh) 2019-03-01
US10134657B2 (en) 2018-11-20
US20180005922A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
KR102442524B1 (ko) 반도체 웨이퍼에 부착된 관통-홀을 가진 무기 웨이퍼
TWI779039B (zh) 具有具軸向可變側壁錐形的穿孔的含二氧化矽基板及其形成方法
JP5537081B2 (ja) 加工対象物切断方法
EP2646194B1 (en) Method of separating surface layer of semiconductor crystal using a laser beam perpendicular to the separating plane
EP2599581B1 (en) Laser processing method
EP2599576B1 (en) Laser processing method
EP2460633B1 (en) Method for cutting processing target
EP2600397B1 (en) Method for manufacturing interposer
JP2018509298A (ja) 脆性材料をスクライブして化学エッチングする方法およびシステム
WO2013095147A1 (en) Method of bonding two substrates and device manufactured thereby
EP2599578B1 (en) Laser processing method for fabricating a through hole
US20180105455A1 (en) Silica test probe and other such devices
EP2600392B1 (en) Laser processing method
JPH11104869A (ja) 炭酸ガスレーザ光を用いた基板の割断方法及びその方法を用いた非金属材料基板部品の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant