CN106298467B - 半导体元件图案的制作方法 - Google Patents

半导体元件图案的制作方法 Download PDF

Info

Publication number
CN106298467B
CN106298467B CN201510282156.8A CN201510282156A CN106298467B CN 106298467 B CN106298467 B CN 106298467B CN 201510282156 A CN201510282156 A CN 201510282156A CN 106298467 B CN106298467 B CN 106298467B
Authority
CN
China
Prior art keywords
pattern
barrier layer
production method
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510282156.8A
Other languages
English (en)
Other versions
CN106298467A (zh
Inventor
傅子豪
郑宏本
朱启东
谢宗殷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201510282156.8A priority Critical patent/CN106298467B/zh
Priority to US14/741,426 priority patent/US9536751B2/en
Priority to US15/356,677 priority patent/US9875927B2/en
Publication of CN106298467A publication Critical patent/CN106298467A/zh
Application granted granted Critical
Publication of CN106298467B publication Critical patent/CN106298467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种半导体元件图案的制作方法，该制作方法首先提供一基底，该基底上形成有一硬掩模层与一牺牲层。随后，在该基底上形成多个间隙壁图案，且该多个间隙壁图案彼此互相平行。在形成该多个间隙壁图案之后，在该牺牲层内形成多个第一阻挡层，随后于该基底上形成多个第二阻挡层，且该多个第二阻挡层暴露出至少部分该牺牲层与至少部分该第一阻挡层。接下来，利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层作为蚀刻掩模蚀刻该牺牲层与该硬掩模层，以于该基底上形成一图案化硬掩模。

Description

半导体元件图案的制作方法
技术领域
本发明涉及一种半导体元件图案的制作方法，尤其是涉及一种采用多重图案化(multiple patterning)技术的半导体元件图案的制作方法。
背景技术
在现今半导体制造中，利用光学光刻技术在半导体芯片上将基底或膜层进行图案化，以形成所需的布局特征。而随着半导体元件尺寸的缩小，各布局特征的图案也日益精细。为了形成这些精密的图案，已经持续开发具有高分辨率的光致抗蚀剂及光刻加工工具等。然而，当布局特征尺寸持续缩小时，仍然有可能超出光学系统的能力，致使制作工艺无法成功地达到布局特征的光刻描绘，进而影响到元件的制作。
由于维持小尺寸半导体元件的效能一直是业界的主要目标，因此如何能在晶片上精确地形成所需的布局特征，一直是半导体制造产业致力的目标。
发明内容
因此，本发明的一目的在于提供一种可精确形成所需特征图案的半导体元件图案的制作方法。
为达上述目的，本发明提供一种半导体元件图案的制作方法，该制作方法首先提供一基底，该基底上形成有一硬掩模层与一牺牲层。随后，在该基底上形成多个间隙壁图案(spacer pattern)，且该多个间隙壁图案彼此互相平行。在形成该多个间隙壁图案之后，在该牺牲层内形成多个第一阻挡层(blocking layer)，随后于该基底上形成多个第二阻挡层，且该多个第二阻挡层暴露出至少部分该牺牲层与至少部分该第一阻挡层。接下来，利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层作为蚀刻掩模蚀刻该牺牲层与该硬掩模层，以于该基底上形成一图案化硬掩模。
根据本发明所提供的半导体元件图案的制作方法，将所欲形成的图案特征拆解至间隙壁图案、该多个第一阻挡层与该多个第二阻挡层，并利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层图案化该硬掩模层，而获得该图案化硬掩模。更重要的是，该图案化硬掩模包含了由该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层组成的图案，也就是目标的特征图案。因此，本发明所提供的半导体元件图案的制作方法，可精确地描绘并形成所需的细微特征图案，确保制作工艺的良率。
附图说明
图1至图7B为本发明所提供的半导体结构的制作方法的一第一优选实施例的示意图；
图2B为图2A中沿A-A’剖线获得的剖面示意图；
图3B至图7B分别为图3A至图7A中沿B-B’剖线获得的剖面示意图；
图8A至图12B为本发明所提供的半导体结构的制作方法的一第二优选实施例的示意图；
图8B至图12B分别为图8A至图12A中沿C-C’剖线获得的剖面示意图。
主要元件符号说明
100、200 基底
100r、200r 凹槽
102、202 硬掩模层
102P、202P 图案化硬掩模
104、204 牺牲层
204r 凹槽
120、220 间隙壁图案
110 轴心图案
112 间隙壁
130、230 图案化光致抗蚀剂
132 显影制作工艺
232 蚀刻制作工艺
140、240 第一阻挡层
142、242 第二阻挡层
150 目标图案
A-A’、B-B’、C-C’ 剖线
D1 第一方向
D2 第二方向
E 圆圈
W1、W2 间距
具体实施方式
请参阅图1至图7B，图1至图7B为本发明所提供的半导体结构的制作方法的一第一优选实施例的示意图，其中图2B为图2A中沿A-A’剖线获得的剖面示意图，而图3B至图7B分别为图3A至图7A中沿B-B’剖线获得的剖面示意图。如图1所示，本优选实施例首先提供一基底100，例如一硅基底。然而，本优选实施例所提供的基底100也可依需要包含硅覆绝缘(silicon-on-insulator，以下简称为SOI)基底或一块硅(bulk silicon)基底，基底100甚至可包含介电层等材料，故不限于此。由此可知，本实施例所提供的基底100是指任何用以承载半导体集成电路组成元件的底材。该基底100上至少包含一硬掩模层102(示于图2B)与一牺牲层104，在本优选实施例中硬掩模层102可为一金属硬掩模层，举例来说硬掩模层102可包含氮化钛(titanium nitride，以下简称为TiN)层，但不限于此。而牺牲层104则可包含一蚀刻率不同于硬掩模层102的材料，举例来说，牺牲层104可包含负型光致抗蚀剂(negative photoresist)材料，但不限于此。接下来，在基底100上形成多个轴心图案(mandrel pattern)110，轴心图案110可包含多晶硅，但不限于此。如图1所示，轴心图案110沿一第一方向D1延伸，并沿一第二方向D2排列，是以轴心图案110于基底100上彼此平行。在形成轴心图案110之后，在基底100上形成一膜层，且该膜层的蚀刻率与轴心图案110不同。举例来说，由于本优选实施例中轴心图案包含多晶硅，故该膜层优选可包含一绝缘层。随后回蚀刻此一绝缘层，而于轴心图案110的二侧壁分别形成一间隙壁112。如图1所示，在形成间隙壁112之后，牺牲层104暴露于基底100的表面。另外，在图1所示的实施例中，轴心图案110两侧的间隙壁112之间的间距W1与牺牲层104两侧的间隙壁112之间的间距W2相同。然而在其他实施例中，间距W1与间距W2可视需要分别调整。
请参阅图2A与图2B。在形成间隙壁112之后，移除轴心图案110，而于基底100上形成多个间隙壁图案120。由于间隙壁112所包含的材料的蚀刻率不同于轴心图案110，因此本优选实施例可在不影响间隙壁112的轮廓的前提下移除轴心图案110，而于基底100上形成如图2A与图2B所示的间隙壁图案120。另外，间隙壁图案120沿第一方向D1延伸，并沿第二方向D2排列，是以间隙壁图案120于基底100上彼此平行。且如图2A与图2B所示，在移除轴心图案110之后，牺牲层104暴露于各间隙壁图案120之间，且间隙壁图案120之间的间距W1/W2彼此相同。由图1至图2B可知，本优选实施例所提供的间隙壁图案120的形成步骤，采用间隙壁影像转移方法(spacer image transfer，SIT)，又称自对准双重图案化方法(self-aligneddouble patterning，以下简称为SADP)，但并不限于此。
请参阅图3A与图3B。接下来，在基底100上形成一图案化光致抗蚀剂130，且图案化光致抗蚀剂130暴露出部分间隙壁图案120与部分牺牲层104。接下来，进行一区隔处理(differentiating treatment)，举例来说，当牺牲层104为前述的负型光致抗蚀剂时，区隔处理可包含显影制作工艺132。而在进行显影制作工艺132时，牺牲层104会因为曝光而硬化。因此，在显影制作工艺132后，可于牺牲层104内形成多个硬化的负型光致抗蚀剂，而该多个硬化的负型光致抗蚀剂可作为第一阻挡层140。换句话说，本优选实施例于牺牲层104内形成多个第一阻挡层140，且第一阻挡层140包含硬化的负型光致抗蚀剂。另外值得注意的是，图案化光致抗蚀剂130如图3A所示，包含有沿第二方向D2延伸的开口图案，因此第一阻挡层140包含由图案化光致抗蚀剂130转移而得的对应于开口图案的第一图案，故本优选实施例中，第一图案可如图3A所示，沿第二方向D2排列。换句话说，本优选实施例中第一阻挡层140所包含的第一图案的排列方向，更详细地说，由第一阻挡层140组成的第一图案的排列方向与间隙壁图案120的延伸方向垂直，但不限于此。在形成第一阻挡层140之后，移除图案化光致抗蚀剂130。
请参阅图4A与图4B。接下来，在基底100上形成多个第二阻挡层142，第二阻挡层142暴露出至少部分牺牲层104与至少部分第一阻挡层140。第二阻挡层142可包含绝缘材料，在本优选实施例中，第二阻挡层142优选可包含光致抗蚀剂材料。另外，第二阻挡层142包含一第二图案，且如图4A所示，第二图案沿第一方向D1延伸，并沿第二方向D2排列。因此，在本优选实施例中，第一阻挡层140所包含的第一图案与第二阻挡层142所包含的第二图案彼此垂直。另外值得注意的是，第一阻挡层140所包含的第一图案对应于图案化光致抗蚀剂130的开口图案，而第二阻挡层142所包含的第二图案则为掩模图案。
请参阅图5A与图5B。接下来，进行一蚀刻制作工艺。值得注意的是，在此一蚀刻制作工艺中，间隙壁图案120、第一阻挡层140与第二阻挡层142作为蚀刻掩模，因此，凡是未被间隙壁图案120、第一阻挡层140与第二阻挡层142覆盖保护之处，都于本蚀刻制作工艺中移除。也就是说，在本优选实施例中，移除未被间隙壁图案120、第一阻挡层140与第二阻挡层142覆盖的牺牲层104与硬掩模层102，而于基底100上形成一图案化硬掩模102P。
请参阅图6A与图6B。在形成图案化硬掩模102P之后，移除第一阻挡层140与第二阻挡层142。接下来，利用图案化硬掩模102P作为蚀刻掩模蚀刻基底100，而于基底100内形成多个凹槽100r。换句话说，本优选实施例是于基底100内形成包含上述凹槽100r的开口图案，且该多个开口图案与间隙壁图案120、第一阻挡层140与第二阻挡层142互补。
请参阅图7A与图7B。在蚀刻基底100形成凹槽100r之后，在基底100上形成一材料层(图未示)，例如一金属层，且导电层填满凹槽100r。随后平坦化基底100，移除多余的导电层与图案化硬掩模102P，而于基底100内形成多个目标图案150。然而，熟悉该项技术的人士应知，材料层并不限于金属层。举例来说，当本优选实施例应用于鳍式场效晶体管(FinFET)的制作工艺时，材料层可包含外延层。而在其他半导体制作工艺中，材料层甚至可包含介电材料。
请重新参阅图6A与图7A。由图6A与图7A可知，导电图案150与间隙壁图案120以及图案化硬掩模102P所构成的图案互补。也就是说，本优选实施例所提供的半导体元件的图案的制作方法，可将微细的图案特征拆解至第一阻挡层140、第二阻挡层142与间隙壁图案120，且第一阻挡层140与第二阻挡层142其中之一所包含或所构成的图案的延伸方向与间隙壁图案120延伸方向垂直，因此图案特征中的转折处(如图6A中圆圈E所示)或连接处都可精确地形成，而可避免显影制作工艺中图案圆角化(corner rounding)导致的问题。所以，本优选实施例所提供的制作方法可将半导体制作工艺中所需微细的图案精确的形成在标的膜层上。另外，虽然本优选实施例所提供的制作方法以自对准双重图案化方法为例，但熟悉该技术的人士应知本优选实施例所提供的半导体元件图案的制作方法也可采用自对准四倍图案化(self-aligned quadruple patterning，SAQP)方法，而不限于此。
请参阅图8A至图12B，图8A至图12B为本发明所提供的半导体结构的制作方法的一第二优选实施例的示意图，其中图8B至图12B分别为图8A至图12A中沿C-C’剖线获得的剖面示意图。如图8A所示，本优选实施例首先提供一基底200，例如一硅基底。然而，本优选实施例所提供的基底200也可依需要包含硅覆绝缘基底或一块硅基底，基底200甚至可包含介电材料，故不限于此。如前所述，本实施例所提供的基底200是指任何用以承载半导体集成电路组成元件的底材。基底200上至少包含一硬掩模层202与一牺牲层204，在本优选实施例中硬掩模层202也可为一金属硬掩模层，举例来说其可包含TiN层，但不限于此。牺牲层204则包含一绝缘材料，在本优选实施例中，牺牲层204可包含氧化硅(silicon oxide，SiO)、氮化硅(silicon nitride，SiN)、碳氧化硅(silicon oxycarbide，SiOC)、氮氧化硅(siliconoxynitride，SiON)、或正型光致抗蚀剂(positive photoresist)，但不限于此。接下来，在基底200上形成多个间隙壁图案220，间隙壁图案220如图8A所示，沿一第一方向D1延伸，并沿一第二方向D2排列，是以间隙壁图案220于基底200上彼此平行。间隙壁图案220的形成步骤可同于第一优选实施例所述，利用SADP方法，在基底200上先形成多个轴心图案(图未示)，随后于轴心图案的侧壁形成间隙壁，并且在移除轴心图案之后即可获得间隙壁图案220。上述步骤以及轴心图案与间隙壁图案220的材料选择可参考第一优选实施例所述，故于此不再赘述。另外，在本优选实施中，间隙壁图案220之间的间距W1/W2彼此相同。然而在其他实施例中，如前所述，间距W1与间距W2可视需要分别调整。
请继续参阅图8A与图8B。接下来，在基底200上形成一图案化光致抗蚀剂230，图案化光致抗蚀剂230暴露出部分间隙壁图案220与部分牺牲层204。接下来，进行一蚀刻制作工艺232，利用图案化光致抗蚀剂230作为蚀刻掩模，蚀刻并移除暴露出来的部分牺牲层204，而于牺牲层204内形成多个凹槽204r。值得注意的是，在蚀刻制作工艺232之后，硬掩模层202暴露于各凹槽204r的底部。
请参阅图9A与图9B。接下来，移除图案化光致抗蚀剂230，随后进行一氧化制作工艺，例如利用一具有含氧气体的等离子体处理进行氧化制作工艺，使得暴露于凹槽204r底部的硬掩模层202氧化，而于各凹槽204r内分别形成一氮氧化钛(titanium oxynitride，TiOXNY)层。值得注意的是，此一硬掩模层的氧化物可作为第一阻挡层240。换句话说，本优选实施例是于牺牲层204内，尤其是凹槽204r内，形成多个第一阻挡层240，且第一阻挡层240包含硬掩模层的氧化物，如氮氧化钛。请同时参阅图8A与图9A，另外值得注意的是，图案化光致抗蚀剂230如图9A所示，包含有沿第二方向D2延伸的开口图案，因此第一阻挡层240包含由图案化光致抗蚀剂230转移而得的对应于开口图案的第一图案，故在本优选实施例中，第一图案可如图8A与图9A所示，沿第二方向D2排列。换句话说，本优选实施例中第一阻挡层240的排列方向，即第一阻挡层240所组成的第一图案的排列方向与间隙壁图案220的延伸方向垂直，但不限于此。在形成第一阻挡层240之后，移除图案化光致抗蚀剂230。
请参阅图10A与图10B。接下来，在基底200上形成一第二阻挡层242，第二阻挡层242暴露出至少部分牺牲层204与至少部分第一阻挡层240。第二阻挡层242可包含绝缘材料，在本优选实施例中，第二阻挡层242优选可包含光致抗蚀剂材料。另外，第二阻挡层242包含一第二图案，且如图10A所示，第二图案沿第一方向D1延伸，并沿第二方向D2排列。因此，在本优选实施例中，第一阻挡层240所包含的第一图案与第二阻挡层242所包含的第二图案彼此垂直。另外值得注意的是，第一阻挡层240所包含的第一图案对应于图案化光致抗蚀剂230的开口图案，而第二阻挡层242所包含的第二图案则为掩模图案。
请参阅图11A与图11B。接下来，进行一蚀刻制作工艺。值得注意的是，在此一蚀刻制作工艺中，间隙壁图案220、第一阻挡层240与第二阻挡层242作为蚀刻掩模，因此，凡是未被间隙壁图案220、第一阻挡层240与第二阻挡层242覆盖保护之处，都于本蚀刻制作工艺中移除。也就是说，在本优选实施例中，移除未被间隙壁图案220、第一阻挡层240与第二阻挡层242覆盖的牺牲层204与硬掩模层202，而于基底200上形成一图案化硬掩模202P。
请参阅图12A与图12B。在形成图案化硬掩模202P之后，移除第一阻挡层240与第二阻挡层242。接下来，利用图案化硬掩模202P作为蚀刻掩模蚀刻基底200，而于基底200内形成多个凹槽200r。换句话说，本优选实施例于基底200内形成包含上述凹槽200r的开口图案，且该多个开口图案与间隙壁图案220、第一阻挡层240与第二阻挡层242互补。在蚀刻基底200形成凹槽200r之后，在基底200上形成一导电层(图未示)，例如一金属层，且导电层填满凹槽200r。随后平坦化基底200，移除多余的导电层与图案化硬掩模202P，而于基底200内形成多个导电图案(图未示)。上述形成导电图案的步骤可参阅第一优选实施例所述，故于此不再赘述。
根据本优选实施例所提供的半导体元件图案的制作方法，可将微细的图案特征拆解至第一阻挡层240、第二阻挡层242与间隙壁图案220，且第一阻挡层240与第二阻挡层242其中之一所包含或所构成的图案的延伸方向与间隙壁图案220延伸方向垂直，因此图案特征中的微小转折处或连接处都可精确地形成，而可避免显影制作工艺中图案圆角化导致的问题。是以，本优选实施例可将微细的半导体制作工艺所需图案精确的形成在所须的膜层上。另外，虽然本优选实施例所提供的方法以自对准双重图案化方法为例，但熟悉该技术的人士应知本优选实施例所提供的半导体元件图案的制作方法也可采用自对准四倍图案化方法，而不限于此。
综上所述，根据本发明所提供的半导体元件图案的制作方法，将所欲形成的图案特征或与所欲形成的图案特征互补的图案拆解至间隙壁图案、该多个第一阻挡层与该多个第二阻挡层，并利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层图案化该硬掩模层，而获得该图案化硬掩模。更重要的是，该图案化硬掩模包含了由该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层组成的图案，也就是目标的特征图案，或与目标特征互补的图案。因此，本发明所提供的半导体元件图案的制作方法，可精确地描绘并形成所需的细微特征图案，确保制作工艺的良率。另外，在本发明所提供的优选实施例中，半导体元件图案包含集成电路所需的导电图案，但熟悉该项技术的人士应知，本发明所提供的半导体元件图案的制作方法可用制作半导体制作工艺中其他的膜层所需的图案。举例来说，本发明所提供的制作方法可用以制作鳍式场效晶体管(FinFET)所需的鳍片结构图案。也就是说，本发明所提供的制作方法可采用多重图案化方法，例如自对准双重图案化(SADP)方法、自对准四倍图案化(SAQP)方法，且可精确地制作半导体制成中任何膜层所需的细微图案，确保半导体元件的图案特征确实地被建构出来，而增进产品良率。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (15)

1.一种半导体元件图案的制作方法，包含有：
提供一基底，该基底上形成有一硬掩模层与一牺牲层；
在该基底上形成多个间隙壁图案，且该多个间隙壁图案彼此互相平行并位于该牺牲层上，其中在该基底上形成多个轴心图案；在该多个轴心图案的侧壁分别形成一间隙壁；以及移除该多个轴心图案，在该基底上形成该多个间隙壁图案；
在该牺牲层内形成多个第一阻挡层；
在该基底上形成多个第二阻挡层，该多个第二阻挡层暴露出至少部分该牺牲层与至少部分该第一阻挡层；以及
利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层作为蚀刻掩模蚀刻该牺牲层与该硬掩模层，以于该基底上形成一图案化硬掩模。
2.如权利要求1所述的半导体元件图案的制作方法，其中该牺牲层包含一负型光致抗蚀剂材料。
3.如权利要求2所述的半导体元件图案的制作方法，其中该多个第一阻挡层包含硬化的负型光致抗蚀剂。
4.如权利要求1所述的半导体元件图案的制作方法，其中该牺牲层包含绝缘材料。
5.如权利要求4所述的半导体元件图案的制作方法，其中该牺牲层包含氧化硅(SiO)、氮化硅(SiN)、碳氧化硅(SiOC)、氮氧化硅(SiON)、或正型光致抗蚀剂。
6.如权利要求4所述的半导体元件图案的制作方法，还包含：
移除部分该牺牲层，以于该牺牲层内形成多个凹槽；以及
在该多个凹槽内分别形成一该第一阻挡层。
7.如权利要求1所述的半导体元件图案的制作方法，其中该硬掩模层包含氮化钛(TiN)。
8.如权利要求7所述的半导体元件图案的制作方法，其中该多个第一阻挡层包含氮氧化钛(TiON)。
9.如权利要求1所述的半导体元件图案的制作方法，其中该多个第二阻挡层包含绝缘材料。
10.如权利要求9所述的半导体元件图案的制作方法，其中该多个第二阻挡层包含光致抗蚀剂材料。
11.如权利要求1所述的半导体元件图案的制作方法，其中该多个第一阻挡层包含第一图案，该多个第二阻挡层包含第二图案。
12.如权利要求11所述的半导体元件图案的制作方法，其中该第一图案与该第二图案彼此垂直。
13.如权利要求1所述的半导体元件图案的制作方法，还包含于形成该图案化硬掩模层之后，移除该多个第一阻挡层与该多个第二阻挡层。
14.如权利要求1所述的半导体元件图案的制作方法，还包含于形成该图案化硬掩模层之后，蚀刻该基底。
15.如权利要求14所述的半导体元件图案的制作方法，还包含于蚀刻该基底后，在该基底内形成多个导电图案。
CN201510282156.8A 2015-05-28 2015-05-28 半导体元件图案的制作方法 Active CN106298467B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510282156.8A CN106298467B (zh) 2015-05-28 2015-05-28 半导体元件图案的制作方法
US14/741,426 US9536751B2 (en) 2015-05-28 2015-06-16 Method for forming patterns for semiconductor device
US15/356,677 US9875927B2 (en) 2015-05-28 2016-11-21 Method for forming patterns for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510282156.8A CN106298467B (zh) 2015-05-28 2015-05-28 半导体元件图案的制作方法

Publications (2)

Publication Number Publication Date
CN106298467A CN106298467A (zh) 2017-01-04
CN106298467B true CN106298467B (zh) 2019-10-18

Family

ID=57397269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510282156.8A Active CN106298467B (zh) 2015-05-28 2015-05-28 半导体元件图案的制作方法

Country Status (2)

Country Link
US (2) US9536751B2 (zh)
CN (1) CN106298467B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410883B2 (en) * 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
CN110707003B (zh) * 2018-08-15 2022-12-06 联华电子股份有限公司 图案化结构的制作方法
US10529570B1 (en) * 2018-11-20 2020-01-07 Nanya Technology Corporation Method for preparing a semiconductor structure
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程
CN111146082B (zh) * 2019-12-30 2023-04-14 上海集成电路研发中心有限公司 头对头图形的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515193A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN104051235A (zh) * 2013-03-13 2014-09-17 格罗方德半导体公司 形成用于图案化底层结构的掩膜层的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8782586B2 (en) * 2009-07-16 2014-07-15 Cadence Design Systems, Inc. Method, system, and program product for routing an integrated circuit to be manufactured by doubled patterning
US8883649B2 (en) * 2011-03-23 2014-11-11 International Business Machines Corporation Sidewall image transfer process
US9087699B2 (en) * 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US8987133B2 (en) * 2013-01-15 2015-03-24 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning
US9240346B2 (en) * 2013-03-14 2016-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Double patterning method
US9064813B2 (en) * 2013-04-19 2015-06-23 International Business Machines Corporation Trench patterning with block first sidewall image transfer
KR102279715B1 (ko) * 2014-05-09 2021-07-22 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515193A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN104051235A (zh) * 2013-03-13 2014-09-17 格罗方德半导体公司 形成用于图案化底层结构的掩膜层的方法

Also Published As

Publication number Publication date
CN106298467A (zh) 2017-01-04
US20170069529A1 (en) 2017-03-09
US9536751B2 (en) 2017-01-03
US20160351410A1 (en) 2016-12-01
US9875927B2 (en) 2018-01-23

Similar Documents

Publication Publication Date Title
CN106298467B (zh) 半导体元件图案的制作方法
KR102628726B1 (ko) 반도체 디바이스의 패터닝 방법 및 그 결과의 구조물
US9673055B2 (en) Method for quadruple frequency FinFETs with single-fin removal
US8338304B2 (en) Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices
US8916441B2 (en) FinFET device and methods of fabrication
US9620380B1 (en) Methods for fabricating integrated circuits using self-aligned quadruple patterning
CN104716032B (zh) 使用间隔件双重图案化印刷多个结构宽度的方法
US9431264B2 (en) Methods of forming integrated circuits and multiple critical dimension self-aligned double patterning processes
KR102545872B1 (ko) 더미 게이트 없이 패터닝하는 방법
US20060068596A1 (en) Formation of Controlled Sublithographic Structures
US9034762B2 (en) Triple patterning method
EP3516696B1 (en) Method relating to layout effect mitigation in finfet
CN109309091A (zh) 图案化方法
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
CN110010684B (zh) 半导体元件及其制作方法
CN105489494B (zh) 半导体元件及其制作方法
TW201711084A (zh) 用作互連之虛擬閘極及其製法
TW201640568A (zh) 積體電路結構及其製作方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
TWI728966B (zh) 半導體元件及其製作方法
JP2007311818A (ja) 半導体装置
CN103367224A (zh) 在基板中形成沟槽的方法
JP2009060143A (ja) 半導体装置
US9349607B1 (en) Method of forming line pattern

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant