KR101655331B1 - 비아 상호접속을 제조하는 방법 - Google Patents

비아 상호접속을 제조하는 방법 Download PDF

Info

Publication number
KR101655331B1
KR101655331B1 KR1020117010931A KR20117010931A KR101655331B1 KR 101655331 B1 KR101655331 B1 KR 101655331B1 KR 1020117010931 A KR1020117010931 A KR 1020117010931A KR 20117010931 A KR20117010931 A KR 20117010931A KR 101655331 B1 KR101655331 B1 KR 101655331B1
Authority
KR
South Korea
Prior art keywords
etching
via hole
substrate
longitudinal portion
hole
Prior art date
Application number
KR1020117010931A
Other languages
English (en)
Other versions
KR20110069877A (ko
Inventor
피터 닐슨
위르겐 라이브
로버트 토르스룬드
Original Assignee
사일렉스 마이크로시스템스 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사일렉스 마이크로시스템스 에이비 filed Critical 사일렉스 마이크로시스템스 에이비
Publication of KR20110069877A publication Critical patent/KR20110069877A/ko
Application granted granted Critical
Publication of KR101655331B1 publication Critical patent/KR101655331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087—Holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0353—Holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 전자 기기에 사용되는 기판(3)의 하면(5)으로부터 기판(3)의 상면(4)을 향해 기판(3)을 적어도 부분적으로 관통하는 비아 홀(9) 또는 비아(7)를 형성하는 방법을 제공한다. 본 방법은, 비아 홀(9)의 제1 길이방향 부분(11)을 에칭하는 단계와, 비아 홀(9)의 제2 길이방향 부분(12)을 에칭하는 단계를 포함하고, 제1 길이방향 부분(11)과 제2 길이방향 부분(12)은 실질적으로 비아 홀(9)을 형성하고, 비아 홀(9) 내에 협착부(23)가 형성된다. 협착부(23)는 비아 홀(9)의 간극(24)을 형성하며, 본 방법은 비아 홀(9)을 에칭에 의해 개방하는 단계를 더 포함하며, 협착부(23)는 에칭 마스크로서 기능한다. 비아 홀을 전도성 재료로 적어도 부분적으로 충전함으로써 비아가 형성된다. 비아를 구비하는 전기 기기용 기판을 제공한다.

Description

비아 상호접속을 제조하는 방법{METHOD FOR MAKING VIA INTERCONNECTION}
본 발명은 기판의 한쪽에서 다른 쪽까지 전기적 비아 상호접속을 포함하는 기판을 제조하는 방법에 관한 것이다.
마이크로전자공학(microelectronics) 및 마이크로전자 기계 시스템(MEMS: microelectromechanical systems: 이하, 간단히 "멤스"라고 함) 분야에서는, 장치를 더 소형화하고 기능성을 향상시키고자 하는 개발이 패키징 및 상호접속 성능에 의해 제한을 받고 있다.
본 발명의 방법에 의해 제조되는 기판은, 전형적으로 단순한 전자 기기뿐만 아니라 마이크로전자 기기, 전자 멤스 기기, 전자 나노테크놀로지 기기에 사용된다. 마이크로전자 기기(microelectronic device)는 기판의 표면에 집적되거나 표면상에 배치된 집적 회로 등의 마이크로전자 부품을 포함할 수 있다. 멤스 소자(MEMS device)는, 예를 들어 반도체 기판의 미세가공(micromachining) 또는 기판상에서의 표면 미세가공에 의해 형성될 수 있다.
이러한 기술 분야에서의 기본적인 구성 단위는, 웨이퍼(wafer)라고도 하는 기판이며, 이러한 기판은 통상 실리콘 또는 그외 다른 반도체 재료로 만들어진다. 이러한 기판의 표면상에, 전자 부품을 형성하거나, 집적하거나, 또는 실장한다. 또한 멤스 부품은, 예를 들어 반도체 기판의 미세가공 또는 기판상에서의 표면 미세가공에 의해 형성할 수 있다. 기판은 균질 재료로 구성하거나, 상이한 및/또는 도핑된 재료가 상이한 층 및/또는 영역을 가져도 된다. 통상적으로, 기판은 상호접속 및 실장(mounting)을 위한 패드(pad) 및 배선(routing)을 포함한다. 장치를 더 소형화하고 기능성을 향상시키고자 하는 개발에 따라, 웨이퍼의 양쪽 면 사이에 전기적 비아 상호접속을 구성하는 것에 대한 관심이 증가하고 있다. 이하, 전기적 비아 상호접속을, 대체해서 사용할 수 있는 용어로서, '비아 상호접속' 또는 간단히 '비아'라고 하기도 한다. 이러한 비아(via)를 사용하면, 종래의 신뢰성이 없고 비용이 많이 드는 와이어 본딩의 사용을 피하고, 부품을 더 조밀하게 패키지화할 수 있다.
비아 공정 및 설계는 많이 제안되어 있다. 이러한 비아를 제조하는 방법은 2개의 범주로 나눌 수 있다. 그 첫 번째로서, 도핑된 반도체 비아 등의 웨이퍼 재료에 의해 형성한다. 두 번째로, 예를 들어, 레이저 어블레이션(laser ablation), 드릴링(drilling), 습식 에칭(wet etching) 또는 건식 에칭을 사용하여 웨이퍼에 비아 홀(via hole)을 형성한다. 이후, 전도성 재료를, 예를 들어 물리적 증착(PVD: physical vapour deposition) 공정을 사용해서, 비아 홀의 적어도 측벽 상에 증착한다. 비아의 단면적을 증가시키기 위해(전기 저항을 감소시키기 위해), 통상 전도성 코팅 상에 금속 또는 금속 합금을 도금(plate)한다. 첫 번째 범주의 비아는, 일반적으로 두 번째 범주의 비아에 비해 상대적으로 높은 저항을 갖는데, 이는 금속 또는 금속 합금의 전도율이 높기 때문이다. 두 번째 범주에 속하는 비아 접속의 설계 및 제조 공정의 한가지 예가, 국제특허출원 WO 2009/005462 A1호에 개시되어 있다. 이러한 설계는 마이크로전자공학, 멤스, 및 나노테크놀로지 분야에서 종래의 처리 기술과 호환가능한 공정을 사용하여, 높은 수율과 신뢰성을 갖는 웨이퍼 관통형 비아(through-wafer via)를 제공하는 구성을 갖는 비아 홀을 포함한다.
상기 언급한 바와 같이, 소형화 추세가 계속되고 있으며, 부품을 더 소형화할수록 비아는 기판에 더 조밀하게 배치되어야 하고, 패드의 사이즈가 작아질수록 비아의 배치 및 측방 사이즈의 정확도가 향상되어야 한다. 이것을 달성하기 위한 수단에는, 높은 어스펙트 비(aspect ratio)를 갖는 비아의 형성이 포함된다. 상기 두 번째 범주의 높은 어스펙트 비를 갖는 비아의 형성은, 적어도 비아 홀의 에칭 공정 및 전도성 재료의 증착 공정에 관련된 문제가 존재한다. 높은 정밀도로 배치하고 좁은 폭과 높은 어스펙트 비를 갖는 비아 홀을 형성할 수 있지만, 이러한 비아 홀에 전도성 재료를 제공하는 것은 용이하지 않다. 따라서, 통상 전도성 재료의 증착을 위한 비아 홀의 측벽을 노출시키기 위해 테이퍼링된 비아 홀을 형성함으로써, 비아 홀의 효과적인 직경, 즉 비아 홀의 폭이 가장 넓은 부분을 증가하여야 한다. 이러한 광폭화(widening)는 기판의 정면(front side)상에 있는 부품과 관련하여 비아를 정확하게 배치하는 것을 제한하게 되는데, 이는 정면에 있는 비아 홀의 개구를 신중하게 조절하여야 하기 때문이다.
상이한 재료로 된 층을 통해 연장하는 비아를 형성하는 것이 바람직한 경우가 많으며, 가능하면 비아가 에칭 중단 층(etch stop layer)에서 중단되도록, 즉 형성된 비아 홀의 한쪽 끝이 막혀 있도록 하는 것이 바람직하다. 예를 들어, 기판의 한쪽부터, 기판의 다른 쪽 상에 실리콘 산화물 및 실리콘 질화물 등의 상이한 재료로 이루어진 하부의 다수의 층상에 배치된 패드까지 연장하는 비아를 포함하는 것이 바람직하다. 종래 기술을 사용해서 비아 홀을 에칭하는 것은, 상이한 에칭 레이트(etching rate) 때문에 하부의 층 또는 상이한 재료로 된 층의 에칭을 조절하기가 어렵거나 충분한 에칭을 얻을 수 없는 것이 일반적이다. 기판을 통해 에칭을 행하고 기판 표면상에 금속 층 등의 상이한 재료로 된 층에서 중단하도록 하는 경우에, 상기와 유사한 문제가 발생한다. 상이한 재료로 된 층에 대한 계면에 있는 비아 홀의 광폭화를 조절할 수 없게 될 수 있다. 특히, 이러한 점들은 높은 어스펙트 비를 갖는 비아 홀의 경우에 문제가 된다.
본 발명의 목적들 중 하나는 비아 홀 및 비아의 형성을 향상시켜서, 더 신뢰성 있고 전기 기기의 패키징을 더 효율적으로 할 수 있는 비아 홀 및 비아 접속을 제공하는 것이다.
본 발명은 전자 기기에 사용되는 기판의 하면(lower side)으로부터 기판의 상면(upper side)을 향해 기판을 적어도 부분적으로 관통하는 비아 홀(via hole)을 형성하는 방법을 제공한다. 본 방법은 비아 홀의 제1 길이방향 부분(lengthwise portion)과 제2 길이방향 부분을 에칭하는 단계를 포함하며, 제1 길이방향 부분과 제2 길이방향 부분에 의해 비아 홀이 이루어지며, 비아 홀 내에 협착부(constriction)가 형성된다. 협착부는 에칭, 바람직하게는 비등방성 에칭에 의해 비아 홀을 개방하는 후속의 단계에서 에칭 마스크로서 작용하는, 비아 홀의 간극(aperture)을 획정한다.
간극은 하면에서 관측한 경우에, 비아 홀의 협폭화(narrowing)를 획정한다. 이러한 협폭화는 여러 가지 형태를 가질 수 있다. 에칭의 단계에 의해 부분적으로 형성되는 비아 홀은, 예를 들어 제1 길이방향 부분의 경사진 벽부와 제2 길이방향 부분의 실질적으로 수직인 측벽에 의해 깔때기 모양(funnel-shaped)으로 될 수 있다. 대체가능하게, 제2 길이방향 부분의 에칭에 의해, 비아 홀이 간극으로부터 광폭화된다. 즉, 비아 홀 내에 목 부분(necking)이 존재한다. 따라서, 간극은 비아 홀의 길이의 일부를 따라 길에 연장될 수 있으며, 또는 개구가 비아 홀 내의 하나의 지점에서 바람직하게 획정될 수 있다.
간극으로부터 광폭화되는 비아 홀은 등방성 에칭에 의해 이루어지는 것이 바람직하지만, 이에 한정되는 것은 아니다.
개구는 비등방성 에칭을 사용하여 수행되는 것이 바람직하며, 이온 밀링을 사용하는 것이 더 바람직하다. 이에 따라, 간극은 개방할 영역을 효율적으로 규정할 수 있으며, 특히 비아 홀이 높은 어스펙트 비를 갖는 경우에 효율적이다.
비아 홀을 광폭화하기 위한 등방성 에칭과 비아 홀을 개방하기 위한 비등방성 에칭을 조합함으로써, 상이한 재료로 이루어진 다층 구조체와, 에칭 제어 및 높은 정밀도를 위해 금속 등의 상이한 재료로 이루어진 에칭 중단 층에서 중단되는 비아 홀을 포함하는 기판을 관통하는 비아 홀을 형성하는 경우에 특히 장점을 가진다.
비아 홀은 공정 중에 기판의 하면까지 개방되고, 공기 중으로, 또는 패드, 에칭 중단 층 또는 기판에 집적되거나 실장되는 임의의 다른 층이나 부품까지 개방될 수 있다.
본 발명은 기판의 하면으로부터 기판의 상면을 향해 기판의 적어도 일부분을 관통하는 비아를 형성하는 방법을 제공한다. 본 방법은 본 발명에 의한 비아 홀을 형성하는 단계와, 비아 홀을 통해 전도성 경로를 제공하기 위해 비아 홀을 전도성 재료로 적어도 부분적으로 충전하는 단계를 포함한다.
본 발명은 기판의 하면으로부터 기판의 상면을 향해 기판의 적어도 일부분을 관통하는 비아 홀을 포함하는 전자 기기용의 기판을 제공한다. 기판은 기판의 상면에 형성된 둘 이상의 상이한 재료로 이루어진 각각의 층을 가진 다층 구조체를 포함한다. 비아 홀은 다층 구조체를 통해 연장되며, 비아 홀을 통해 전도성 경로를 제공하기 위해 전도성 재료로 적어도 부분적으로 충전되며, 이에 의해 비아가 형성된다. 비아 홀 내의 협착부는 비아 홀의 간극을 획정한다. 비아 홀은 간극으로부터 상면을 향해 그리고 다층 구조체 내부로 광폭화되고, 공기 중으로, 또는 간극의 폭에 실질적으로 대응하는 폭을 가진, 패드, 에칭 중단 층 또는 기판에 집적되는 임의의 다른 층이나 부품까지 개방될 수 있다.
또한, 본 발명은 기밀 밀봉된 캐비티를 포함하는 기판과 이러한 기판을 형성하는 방법을 제공한다. 기밀 밀봉된 캐비티는 본 발명에 따른 하나 이상의 비아를 포함하며, 비아는 기밀 밀봉된 캐비티와 기판의 하면 사이에 전기적 접속을 제공한다. 기판은 둘 이상의 웨이퍼를 포함할 수 있으며, 이들 웨이퍼 사이에는 캐비티가 형성되어 있다. 이러한 기밀 밀봉된 캐비티는 패키징에 사용될 수 있다. 비아 홀은 캐비티 안으로 연장하는 전도성 트레이스 또는 비아 내에 배치된 패드까지 개방된다.
본 발명의 일실시예에서, 비아 홀의 길이방향 축에 직각인 비아 홀의 단면은 길게 연장되어 있으며, 바람직하게는 직사각형의 형상을 가지며, 개방을 위한 조건을 추가로 제어할 수 있다.
본 발명에 의하면, 기판의 한쪽 면 상에, 기판의 반대쪽 면으로부터 부품 또는 패드의 정밀하고 신뢰성 있는 접촉이 가능하게 된다.
본 발명의 실시예는 독립 청구항에서 정의하고 있다. 본 발명의 다른 목적, 장점 및 신규한 특징에 대해서는 첨부 도면과 청구범위를 고려하여 이하의 본 발명의 상세한 설명으로부터 명백하게 될 것이다.
본 발명의 바람직한 실시예에 대하여, 첨부 도면을 참조하여 설명한다.
도 1의 (a)-(e)는 본 발명의 실시예에 따른 비아를 형성하는 단계를 개략적으로 나타낸다.
도 2의 (a) 및 (b)는 본 발명의 실시예에 따른 비아 홀을 개략적으로 나타내며, 도 2의 (c)는 본 발명의 실시예에 따른 비아를 개략적으로 나타낸다.
도 3의 (a)-(d)는 본 발명의 실시예에 따라, 패드까지 하부 층을 통해 연장하는 비아를 형성하는 단계를 개략적으로 나타낸다.
도 4의 (a)는 본 발명의 실시예에 따른 간극으로부터 광폭화한 비아 홀의 형성을 개략적으로 나타내며, 도 4의 (b)는 본 발명의 실시예에 따른 기판을 통하는 비아 홀을 개략적으로 나타내고, 도 4의 (c)는 본 발명의 실시예에 따른 다층 구조체를 통하는 비아 홀을 개략적으로 나타낸다.
도 5는 본 발명의 실시예에 따라 상이한 재료로 된 다수의 층을 갖는 기판에 비아 홀을 형성하는 과정을 개략적으로 나타낸다.
도 6은 본 발명의 실시예에 따른 비아를 형성하는 단계를 개략적으로 나타낸다.
도 7은 본 발명의 실시예에 따라 기밀 밀봉된 캐비티를 개략적으로 나타낸다.
도 8은 본 발명의 실시예에 따른 사각형의 비아 홀을 개략적으로 나타낸다.
본 명세서에서, "기판"(substrate)이라는 용어는 전자공학, 마이크로전자공학, 마이크로전자 기계 시스템(MEMS: microelectromechanical systems: 이하, 간단히 "멤스"라고 함)의 분야에서 일반적으로 웨이퍼를 의미하는 것으로 한다. 기판은 결정질 실리콘(crystalline silicon)과 같은 결정질의 반도체 재료를 포함하는 것이 바람직하다. 그러나, 이러한 재료는 SixGe1 -x (x는, 0≤x≤1) 또는 이러한 용도로 일반적으로 사용할 수 있는 임의의 다른 재료를, 제한 없이 사용할 수 있다는 것을 의미한다. 기판은 단결정으로 해도 되고, 서로 적층된 둘 이상의 층을 포함하는 것으로 해도 된다. 이들 층은 모두 반도체 재료로 구성해도 되고, 하나 이상의 층을 절연체 재료, 유전체 재료, 금속 또는 금속 합금으로 구성해도 되며, 증착, 성장, 접합 또는 이들의 조합에 의해 기판에 포함시킬 수 있다. 예를 들어, 기판은 소위 실리콘 온 인슐레이터(SOI: silicon-on-insulator) 기판으로 해도 된다. 하나 또는 둘 이상의 층은, 예를 들어 패드(pad) 또는 배선(routing)을 형성하는 측방 연장(lateral extension)이 제한될 수 있다. 또한, 패드 및/또는 부품이 기판 또는 기판의 표면에 포함될 수 있다.
도 1 내지 도 6을 참조하면, 기판(substrate)(3)의 하면(lower side)(5)으로부터 기판(3)을 적어도 부분적으로 통해 기판(3)의 상면(upper side)(4)을 향하는 비아 홀(via hole)(9)을 형성하는 방법은,
비아 홀(9)의 제1 길이방향 부분(lengthwise portion)(11)을 에칭하는 단계와;
비아 홀(9)의 제2 길이방향 부분(12)을 에칭하는 단계를 포함한다.
제1 길이방향 부분(11)과 제2 길이방향 부분(12)은 함께 비아 홀(9)을 실질적으로 형성한다. 다시 말해서, 비아 홀(9)을 형성하기 위해 에칭하여야 할 기판(3)의 최소 부분(minor part)만이 남을 때까지 에칭을 계속한다. 제1 길이방향 부분(11)과 제2 길이방향 부분(12)의 에칭에 의해, 비아 홀(9)의 간극(aperture)(24)을 형성하는 협착부(constriction)(23)를 형성한다. 이후, 비아 홀(9)을 에칭에 의해 개방하는데, 이 경우 협착부(23)가 에칭 마스크(etch mask)로서 작용한다. 즉, 남아 있는 기판의 최소 부분이 에칭으로 제거된다.
비아 홀을 형성하는 경우, 본 공정을 계속해서, 전도성 재료(25)로 비아 홀(9)을 적어도 부분적으로 충전(fill)함으로써, 비아 접속(이하 간단히, "비아"라고 함)을 형성하여, 비아 홀(9)을 통하는 전도성 경로(conductive path)를 제공할 수 있다.
상기 설명으로부터 알 수 있는 바와 같이, 비아 홀 또는 비아는 기판(3)을 통해, 또는 기판(3)의 일부분만을 통해 연장될 수 있다. 예를 들어, 비아 홀 또는 비아는, 기판(3)의 하면(5)을, 기판(3)의 상면(4)에 있는 패드, 부품 또는 전도성 층과 접속할 수 있다.
충전(filling)은 비아 홀(9)의 측벽 상에 전도성 재료(25)를 증착함으로써 행하는 것이 바람직하다. 이러한 충전은, 비아 홀의 적어도 측벽 상에서, 물리적 기상 증착(PVD) 공정, 화학적 기상 증착(CVD), 또는 원자층 증착(atomic layer deposition) 등을 사용해서 행할 수 있지만, 이들 공정에 한정되지 않는다. 그러나, 이러한 공정에 의해, 전도성 재료의 두께가 제한될 것이다. 전해 도금 및/또는 무전해 도금도 이들만 사용해서 또는 PVD 또는 CVD 등과 함께 사용해도 된다. 도금을 사용하면, 전도성 층의 두께를 강화할 수 있다.
이러한 방법의 단계들 중 적어도 일부의 단계에, 건식 에칭(dry etching), 특히 깊은 반응성 이온 에칭(deep reactive ion etching: DRIE) 등의 비등방성 에칭법을 사용하는 것이 바람직하다. DRIE는 미세 피치의 비아 어레이를 형성할 수 있는 높은 어스펙트 비(aspect ratio)의 비아 홀을 형성하는 데에 적합하다. 건식 에칭 및 습식 에칭을 포함하여, 여러 비등방성 에칭법을 조합하여 사용해도 되고, 비등방성 에칭을 등방성 에칭과 조합하여, 도 1, 도 5 및 도 6에 개략적으로 나타낸 것과 같은, 여러 형태의 비아 홀을 형성할 수 있다. 먼저, KOH 에칭과 같은 비등방성 습식 에칭에 의해, 기판(3)의 하면에, 예를 들어 특정의 형태를 갖는 오목부(recess)를 형성할 수 있다. 이후, 오목부의 에칭을 계속하기 위해 DRIE를 사용하여, 바닥 부분에 유지된 특정 형태의 깊은 오목부가 형성된다.
비등방성 에칭을 사용해서, 비아 홀을 개방하는 것이 바람직하다. 특히, 이러한 공정은 폭이 좁고 어스펙트 비가 높은 비아 홀을 개방할 때에 효과적이다.
도 1은 본 발명의 실시예에 따라 기판(3)을 관통하는 비아(7)의 형성을 개략적으로 나타낸다. 도 1의 (a)에서는, 에칭을 행하기 전의 기판(3)을 나타낸다. 도 1의 (b)에 나타낸 바와 같이, 기판(3)의 하부로부터 제1 길이방향 부분(11)을 에칭하여, 실질적으로 수직 방향의 측벽(16)과 하부의 경사진 측벽(20)을 가진 오목부를 형성할 수 있다. 당업자라면 알 수 있는 바와 같이, 본 공정은 통상 몇 가지 종류의 마스킹, 예를 들어 포토리소그래픽 공정을 포함하여, 비아 홀의 위치를 규정한다. 도 1의 (c)에 나타낸 바와 같이, 비등방성 에칭 등에 의해 제2 길이방향 부분(12)을 형성한다. 제2 길이방향 부분(12)의 측벽과 하부의 경사진 측벽(20)에 의해 협착부(23)가 형성된다. 비아 홀의 간극(24)은 제2 길이방향 부분(12)의 측벽에 의해 형성된다. 도 1의 (d)에 나타낸 바와 같이, 기판(3)의 남은 부분을 에칭하여 비아 홀(9)을 개방하고, 하면(5)과 상면(4) 사이에 접속을 구성한다. 도 1의 (e)에 나타낸 바와 같이, 비아 홀(9)의 측벽 상에 전도성 층(26)을 형성함으로써, 하면(5)으로부터 상면(4)까지의 전도성 경로(conductive path)를 제공하는 비아를 구성한다.
비아 홀(9)을 형성하는 방법은, 비아 홀(9)을 개방하기 전에, 포토리소그래픽 공정을 선택적으로 포함하여, 비아 홀(9)의 측벽 중의 적어도 일부분을 마스킹하는 단계를 더 포함해도 된다. 이러한 마스크 공정에 의해, 비아 홀의 미리 정해진 영역만을 개방하도록 에칭을 행하는 것이 가능하게 된다.
도 2의 (a)는 비아 홀(9)의 측벽 상에 형성된 마스크(26)를 사용하여 개방한 비아 홀(9)을 개략적으로 나타낸다. 예를 들어, 마스크(26)를 부분적으로 형성된 비아 홀의 측벽 전체 위에 증착한 다음, 리소그래픽으로 패턴화하여, 부분적으로 형성된 비아 홀의 바닥 부분에만 비아 홀을 개방시킬 수 있다.
앞서 설명한 바와 같이, 기판은 서로 적층된 하나 또는 둘 이상의 층을 포함하여, 다층 구조체를 형성할 수 있다. 도 2의 (b)에 나타낸 바와 같이, 비아 홀이 기판(3)의 상면(4)의 표면 영역에서 다층 구조체(8)를 관통하도록 형성되어 있다. 비아 홀(9)은 완전히 개방하지 않아도 되며, 비아 홀 또는 비아는 기판(3)의 상면(4) 상에 배치된 패드(22)의, 도 2의 (c)에 개략적으로 나타낸 바와 같이, 부품, 에칭 중단 층 등과 같이, 기판(3)에 일체로 된 구조체에서 중단되도록 해도 된다. 이온 밀링(ion milling)은 에칭해야 할 기판을 이온 또는 다른 하전 입자의 충돌에 노출시키는 공정이다. 이러한 입자는 기판상에 충돌해서 기판을 물리적으로 부식시킨다. 이온 밀링법은 기판 재료, 마스크 재료 등을 에칭하는 데에 사용될 수 있다. 이온 밀링은 방향성, 즉 비등방성이 될 수 있으며, 화학적 성분을 갖지 않는다. 이에 의하면, 비아 홀(9)의 바닥 부분에서 비등방성 에칭을 달성할 수 있는 능력을 향상시킬 수 있으며, 특히 협착부(23)를 에칭 마스크로서 사용할 수 있다. 또한, 이온 밀링을 화학적 에칭과 조합함으로써, 에칭 레이트를 증가시키거나, 에칭 속성을 향상시킬 수 있다. 이 과정은 진공/불활성 기체를 사용하는 대신에, 반응성 기체를 사용하여 행해질 수 있다. 그러나, 이 과정은 여전히 기판을 "에칭"하는 이온 충돌(ion bombardment)이다. 본 발명에 의한 이온 밀링에 의하면, 1:10 이상의 어스펙트 비를 제공할 수 있다. 이온 밀링은 본 발명에 의한 개구의 형성 단계에서 사용되는 것이 바람직하다. 이온의 입사각은 부분적으로 형성된 비아 홀의 여러 부분에서 상이하기 때문에, 측벽이 균일하게 에칭되지 않는다. 충돌하는 이온이 향하는 측벽의 에칭 레이트는 수직의 측벽이나 경사진 측벽의 에칭 레이트보다 훨씬 더 높다. 이러한 에칭은 도 2의 (a)에 나타낸 바와 같이, 부분적으로 형성된 비아 홀(9)의 측벽을 마스킹 처리함으로써, 소정의 영역으로 제한할 수 있다. 이온은 높은 방향성을 가지고 충돌하기 때문에, 비아 홀(9)은 비등방성 에칭에 의해 개방되고, 개구의 크기는 간극(24)에 의해 효과적으로 조절된다. 이처럼 이온의 높은 방향성을 갖는 충돌은, 도 2의 (b)에 나타낸 바와 같이, 상이한 에칭 속성을 갖는 층들을 포함하는 다층 구조체를 통해 비아 홀(9)을 개방하는 경우, 또는 도 2의 (c)에 나타낸 바와 같이, 에칭 중단 층에 해당하는 패드(22)까지 비아 홀(9)을 개방하는 경우 등에 특히 중요하다. 상기와 같은 경우에 반응성 이온 에칭을 사용하게 되면, 바람직하지 않은 측방 에칭(lateral etching)이 생길 수 있다. 이온 밀링에 의하면, 간단한 수단에 의해 조절가능하고 신뢰성 있는 에칭을 달성할 수 있다.
도 3은 본 발명의 일실시예에 따라, 기판(3)의 하면(5)으로부터, 단결정 실리콘 기판(3) 등의 기판(3)의 상면(4) 상에 실리콘 산화물층과 같은 하부 층(underlying layer)(19)을 갖는, 금속 패드 등의 패드(22)까지 비아(7)를 형성하는 단계 (a)-(d)를 개략적으로 나타낸다. 하부 층(19)은 본 공정에서 에칭 중단 층(etch stop layer)으로서 사용되는 것이 바람직하지만, 이에 한정되는 것은 아니다. 도 3의 (a)에서는, 비아 홀(9)의 제1 길이방향 부분(11)과 제2 길이방향 부분(12)을 형성한다. 제1 길이방향 부분(11)은 하부 층(19)까지 완전히 연장되도록 해도 되고, 또는 도시된 바와 같이 제1 길이방향 부분이 하부 층(19)으로부터 미리 정해진 거리만큼 떨어진 위치에서 중단되는 것으로 해도 된다. 제2 길이방향 부분을 에칭함으로써, 비아 홀(9)은 간극(24)으로부터 상면(4)을 향해 의도적으로 광폭화되도록 하고, 이에 의해, 제1 길이방향 부분(11)의 하부의 경사진 벽부(20)와 제2 길이방향 부분의 상부의 경사진 벽부(21)에 의해 이루어지는 협착부(constriction)(23)가 형성되며, 상기 경사진 벽부(20, 21) 사이의 교차 지점에 간극(24)이 존재하게 된다. 도 3의 (b)에서, 하부 층(19)을 에칭하여, 비아 홀(9)을 개방하고, 패드(22)를 노출시키며, 협착부(23)는 에칭 마스크로서 작용한다. 비등방성 에칭을 사용하는 것이 바람직하다. 예를 들어, 반응성 이온 에칭, 또는 바람직하게는 이온 밀링을 사용한다. 비아 홀(9)의 측벽을, 도 3의 (c)에 나타낸 바와 같이, 절연층 등의 박막(27)으로 피복해도 된다. 이러한 박막은 추가의 공정에서 보호 막으로서 임시로 사용해도 되고, 본 실시예와 같이, 박막이 측벽 상에 영구의 절연층을 제공하도록 해도 된다. 본 단계에서, 협착부는 패드(22) 상에 증착된 임의의 과잉의 절연층(미도시)을 제거하는 경우에, 에칭 마스크로서 사용해도 된다. 최종적으로, 도 4의 (d)에 나타낸 바와 같이, 비아 홀(9)의 측벽 상에 전도성 재료를 형성하여, 하면(5)으로부터 패드(22)까지 전도성 경로를 형성할 수 있다. 이것은 비전착성 증착(electroless deposition)에 의해 만들어질 수 있다. 협착부(23)는 패드(22) 상에 증착된 임의의 과잉의 전도성 재료를 제거하기 위해 에칭 마스크로서 사용될 수 있다. 본 실시예에 의한, 비아 홀(9)의 광폭화를 노칭(notching)이라고도 한다.
도 4의 (a)는 간극으로부터 광폭화되는 비아 홀을 개략적으로 나타낸다. 비아 홀의 이러한 부분의 형상은 에칭의 종류와 공정 파라미터에 따라 달라진다. 제2 길이방향 부분(12)을 에칭하는 단계에서의 비아 홀의 노칭은 등방성 에칭에 의해 이루어질 수 있다. 도 4의 (b)는 개방 이전의 비아 홀(9)을 개략적으로 나타내며, (c)는 비아 홀(9)의 개방 이후를 나타낸다. 제1 길이방향 부분(11)을 에칭함으로써, 하부의 경사진 벽부(20)가 형성되고, 제2 길이방향 부분(12)을 에칭하는 단계에서의 등방성 에칭에 의해, 비아 홀(9)은 상면(4)을 향해 광폭화되고, 기판(3)의 상면(4)에 닿는 캐비티를 형성한다. 하부의 경사진 벽부(20)와 등방성으로 에칭된 캐비티의 일부가 협착부(23)를 형성하고, 이에 의해 에칭을 위한 간극(24)이 형성된다. 비아 홀(9)을 비등방성 에칭, 바람직하게는 이온 밀링을 사용하여 개방하고, 협착부(23)는 에칭 마스크로서 작용한다.
도 4의 (c)는 기판(3)의 상면(4)에, 상이한 재료로 이루어진 다수의 층, 즉 다층 구조체(multilayer structure)(8)를 포함하는 기판을 통해 연장하는 비아 홀을 개략적으로 나타낸다. 도 4의 (a)와 관련해서 설명한 공정과 유사하게, 다층 구조체(8)를 통해 적어도 부분적으로 에칭하기 위해, 등방성 에칭을 사용한다. 바람직하게는, 다층 구조체(8)를 보호하기 위해, 비아 홀(9)을 개방하기 전에 부분적으로 형성된 비아 홀의 측벽 상에, 절연체 재료로 이루어진 마스크 층(masking layer)을 형성해도 된다. 이온 밀링과 같은 비등방성 에칭 공정을 사용함으로써, 바람직하게 형성된 개구가 제공될 수 있다. 이 때문에, 여러 층의 상이한 에칭 속성은 문제가 되지 않는다. 다층 구조체(8)는 그 전체의 두께가 5㎛ 이하인 것이 일반적이다. 각각의 층은 0.01-1㎛의 두께를 가질 수 있지만, 일반적으로는 10-300nm이다. 기판의 두께, 즉 비아 홀의 깊이는 50-1000㎛로 할 수 있으며, 통상적으로는 100-700㎛이기 때문에, 최대 직경은 500㎛ 이하이며, 통상적으로는 80-200㎛의 범위를 가지며, 대략 20㎛만큼 작게 할 수 있고, 간극의 폭을 대략 1-50㎛, 바람직하게는 5-30㎛로 할 수 있다. 도 4의 (a)는 실측으로 되어 있지 않으며, 다층 구조체의 두께와 노치 처리된 부분은 과장되어 있다는 것을 알 수 있을 것이다.
바람직한 대안적인 실시예로서 이온 밀링을 설명하였지만, 그외 다른 방향성 에칭을 사용하는 것도 가능하며, 이러한 다른 방향성 에칭만을 사용하거나, 이온 밀링과 조합해서 사용하는 것도 가능하다. 예를 들어, 이온 밀링법을 건식 에칭법과 조합하여 사용할 수 있다.
상기 설명으로부터 알 수 있는 바와 같이, 본 방법은 비아의 제조 공정에서 에칭 마스크로서 사용될 수 있는 협착부(23)를 갖는 비아(7)를 제공한다. 또한, 사용 중에, 협착부(23)는 전도성 재료의 개선된 접착을 제공하며, 전도성 재료에 기구적 지지 수단을 제공하여 비아(7)의 견고성 및 신뢰성을 향상시킬 수 있다. 국제특허출원 공개번호 WO2009/005462호에는 협착부를 갖는 비아 홀을 형성하는 방법과 이러한 비아 홀을 사용하는 장점에 대해 개시되어 있다.
깊은 반응성 이온 에칭(deep reactive ion etching: DRIE) 등의 건식 에칭이 바람직한 경우가 많지만, 습식 에칭(wet etching)을 사용해도 된다. 습식 에칭과 건식 에칭을 조합하여 사용해도 된다. 예를 들어, 부분적으로 형성된 비아 홀의 바닥에 유지되는 v자 형상의 오목부를 형성하기 위해 습식 에칭을 사용하고, 이어서 기판을 건식 에칭 처리해도 된다. 이러한 부분적으로 형성된 비아 홀의 예를 도 5의 (b)에 나타내는데, 이 비아 홀은 실질적으로 수직인 측벽을 가진 비아 홀의 제1 부분과, 습식 에칭 처리된 오목부의 경사진 벽과 동일한 형상의 경사진 벽부를 가진 비아 홀의 제2 부분을 포함한다. 당업자라면, 경사진 벽부는 DRIE에 의해 형성할 수 있다는 것을 알 수 있을 것이다.
본 발명의 일실시예에서, 비아 홀의 제1 길이방향 부분을 에칭하는 과정은,
- 도 5의 (a)에 개략적으로 나타낸 바와 같이, 기판(3)의 하면(5)에 경사진 측벽(18)을 가진 오목부(28)를 형성하는 단계와;
- 도 5의 (b)에 개략적으로 나타낸 바와 같이, 비등방성 에칭에 의해 협착부(23)의 하부의 경사진 벽부(20)를 형성하는 단계를 포함하며, 하부의 경사진 벽부(20)는 오목부(28)의 경사진 벽부(18) 및 제1 길이방향 부분(11)과 동일한 형상을 가짐으로써, 하부의 경사진 벽부(20)와 하면(5) 사이에 실질적으로 수직인 측벽이 형성된다.
경사진 벽부(18)의 에칭은 습식 에칭을 사용해서 형성하는 것이 바람직하지만, 본 공정을 경사진 벽부를 형성하도록 조정하여 DRIE 등의 건식 에칭을 사용해도 된다.
예를 들어, 도 5는 기판(3)의 상면(4)의 표면 영역에 있는 다층 구조체(8)와 다층 구조체(8) 상에 배치된 패드(22)를 구비하는 기판에 비아 홀을 형성하는 것을 개략적으로 나타낸다. 제1 길이방향 부분(11)을 에칭한 후에, 계속해서 제2 길이방향 부분(12)에 대하여 등방성 에칭을 행하여, 협착부(23)를 형성하고, 다층 구조체(8)를 적어도 부분적으로 에칭한다. 비등방성 에칭을 사용하여, 다층 구조체(8)의 남은 부분을 통해 패드(22)까지 비아 홀(9)을 개방하고, 협착부(23)는 에칭 마스크로서 작용한다.
기판의 정면상에 몇 가지 종류의 중단 층(stop layer)을 포함하는 경우, 에칭은 결국 이러한 중단 층에서 중단하게 될 것이며, 에칭이 중단된 층의 에칭 레이트는, 재료를 적절하게 선택한 경우, 기판의 에칭 레이트에 비해 크게 낮게 될 것이다. 예를 들어, 습식 에칭법과 건식 에칭법을 조합해서 사용하는 경우에는, 상면에 소형의 개구와 하면(5)으로부터 연장하는 수직의 측벽을 가진 비아 홀을 형성할 수 있으며, 이에 의해 소형의 개구와 수직의 측벽이 협착부(23)를 부분적으로 형성하는 경사진 측벽에 의해 연결된다.
상기 설명한 바와 같이, 비아 홀의 단부 부분은 포토리소그래피법을 사용해서 마스킹 처리할 수 있다. 이러한 마스킹은 비아 홀의 바닥에 도달하기 위해 포토레지스트와 같은 감광성 마스크 재료를 사용하기에 충분히 폭이 넓은 경우에 가능하며, 비아 홀의 바닥 부분의 경사진 측벽에 의해, 비아 홀 내에 마스크 재료를 높은 수준으로 패터닝할 수 있다. 공정 제어를 더 높이기 위해, 즉 트렌치의 바닥에 도달하기 위한 마스크 재료의 두께, 균일성 및 능력을 높이기 위해, 스프레이법(spray method)을 사용해도 된다. 이 스프레이법은 다른 증착 방법에 비해, 불규칙하고 구조화된 표면 위에 스프레이 처리한 재료를 균일하게 분산할 수 있다는 장점을 가진다. 또한, 도포가 용이하고, 매우 얇은 층을 정확한 두께 제어로 도포할 수 있다.
본 발명의 일실시예에서, 부분적으로 형성된 비아 홀의 바닥부를 형성하는, 기판(3)의 상면(4) 상의 층은 금속(metal)이다. 이온 빔 에칭(IBE: ion beam etching), 집속 이온 빔(FIB: focused ion beam), 반응성 이온 에칭(RIE) 또는 반응성 이온 빔 에칭(RIBE) 등의 이온 밀링법을 사용하여, 본 방법의 방향성에 의해, 부분적으로 형성된 비아 홀의 바닥부에 패턴화된 구조체를 에칭할 수 있다. 본 방법은, 예를 들어 기판의 뒷면 상의 2개의 제1 층을 관통하고, 비아 홀을 관통해서, 그리고 금속에서 중단되도록 에칭하는 것이 가능하다. Ti, TiW, Cu, Al 또는 IC 업계에서 일반적으로 사용되는 전도성 재료 중의 임의의 금속성 재료 등의 전도성 재료로 비아 홀을 충전(fill)하거나, 비아 홀의 측벽을 적어도 덮도록 해서, 기판의 하면으로부터 상면까지 전도성 경로, 즉 비아(7)를 형성할 수 있다. 기판의 상면 상의 금속은 소자 또는 구조체의 일부가 되도록 해도 되며, 이에 따라 구조체의 하면으로부터 비아를 통해 전기적으로 접촉될 수 있다. 소자 또는 구조체는 다수의 단자를 포함하도록 해도 되며, 이 경우 이들 단자 각각 및 모든 단자가 각각의 비아를 통해 구조체의 하면으로부터 접촉된다.
비아(7)를 포함하는 기밀 밀봉된 캐비티(hermetically sealed cavity)(30)를 형성하는 방법을 나타내는 본 발명의 일실시예에서, 기밀 밀봉된 캐비티(30)와 기판(3)의 하면(5) 사이의 전기적 접속을 제공하는 비아(7)를 도 7의 (a)-(d)에 개략적으로 나타낸다. 도시된 바와 같이, 2개의 웨이퍼 사이에 기밀 밀봉된 비아를 형성할 수 있다. 이러한 기밀 밀봉된 캐비티는 패키징을 위해 사용될 수 있다. 도 7의 (a)-(e)는 본 발명에 따른 비아 홀의 여러 형태의 예를 개략적으로 나타낸다. 비아(7)의 전도성 층을 가진 방사상의 구성(radial configuration)에, 전도성 층과 같은 하나 이상의 층을 추가하거나 절연층을 추가할 수 있다(미 도시). 기밀 밀봉된 캐비티(30)는, 예를 들어 웨이퍼들 중 하나의 웨이퍼에 캐비티를 에칭으로 형성하고, 캐비티 안으로 적어도 연장하는 전도성 트레이스(31) 및/또는 패드(22)를 웨이퍼들 중 하나 이상의 웨이퍼 상에 형성하며, 웨이퍼를 접착하거나 웨이퍼를 접합하는 다른 수단에 의해 캐비티를 밀봉함으로써 형성된다. 본 발명에 따른, 비아 홀(7)과 비아(9)를 형성하는 방법을 사용하여, 전기적 접속을 제공한다. 전도성 트레이스와 접촉하는 전도성 재료를 증착하기 전에 전도성 트레이스까지 비아 홀을 개방하고, 하면(5)으로부터 캐비티까지 전기적 접속을 형성한다. 다른 실시예에서는, 캐비티에 직접 배치한 패드까지 비아 홀을 개방한다.
도 7의 (e)를 참조하면, 상기 설명한 바와 같이, 협착부를 에칭 마스크로서 사용하여 비아 홀(9)을 개방한다. 즉, 개방되는 비아 홀의 직경이 간극의 크기에 의해 정해진다. 그러나, 개방된 홀의 직경은 간극의 직경에 따라 다를 수 있다. 도 7의 (e)에 나타낸 바와 같이, 개방된 홀의 직경은 협착부의 상부의 경사진 벽부에 의해 정해진다.
본 발명의 일실시예에서, 본 발명에 따라 기판(3)을 관통하는 비아 홀(9)은, 상면(4) 또는 하면(5)에서 관찰했을 때에, 길게 연장된, 예를 들어 직사각형으로 길게, 즉 측면의 단면이 길게 연장되어 있다. 도 8은 웨이퍼 관통형 비아 홀(9)의 상면과 라인 A-A 및 B-B를 따라 절취한 2개의 단면을 개략적으로 나타낸다. 길이에 대한 폭의 비는 1:1.5인 것이 바람직하며, 1:2 내지 1:10의 범위가 더 바람직하다. 이러한 유형의 웨이퍼 관통형 비아 홀을 사용함으로써, 에칭 레이트가 향상될 수 있으며, 비아 홀의 개구를 더 개선할 수 있다.
본 발명의 방법을 사용함으로써, 최대 직경이 500㎛ 이하인 소형의 비아 홀을 가진 구조체를 에칭할 수 있는데, 이러한 비아 홀의 최대 직경은 통상 80-200㎛이지만, 두꺼운 기판에서 대략 20㎛ 정도로 작게 할 수도 있다. 기판의 두께, 즉 비아 홀의 깊이는, 50-1000㎛로 할 수 있지만, 통상 100-700㎛이다. 또한, 간극의 폭은 대략 1-50㎛, 바람직하게는 5-30㎛이다.
본 명세서에서 상부, 하부, 길이방향, 바닥 등과 같이 언급한 용어는 이해를 쉽게하기 위한 것으로서, 특정의 방향을 제한하는 것으로 해석되어서는 안 된다. 전형적으로, 웨이퍼는 기판으로 사용될 수 있다. 이들 웨이퍼는 2개의 주요 표면을 갖는데, 이들 표면 모두가 부품, 배선, 어셈블리 등에 사용될 수 있다. 길이방향(lengthwise)이라는 용어는 이러한 주요 표면에 직각인 방향에 평행한 방향을 의미한다. 도면에서, 구조체의 치수는 반드시 실측으로 되어 있지는 않다.
본 발명에 대하여 가장 실시가능하고 바람직한 실시예에 의해 설명하였지만, 본 발명은 개시된 실시예에 한정되지 않는다는 것을 이해할 수 있을 것이며, 청구범위의 다양한 변형예 및 등가의 구성도 포함하는 것으로 해석된다.

Claims (16)

  1. 전자 기기에 사용되는 기판(3)의 하면(lower side)(5)으로부터 상기 기판(3)의 상면(upper side)(4)을 향해 상기 기판(3)을 적어도 부분적으로 관통하는 비아 홀(via hole)(9)을 형성하는 방법으로서,
    상기 비아 홀(9)의 제1 길이방향 부분(lengthwise portion)(11)을 에칭하는 단계로서, 상기 제1 길이방향 부분은 상기 비아 홀(9) 내에 협착부(constriction)(23)를 형성하기 위해 좁아지는 테이퍼링된 하부의 경사진 벽부(20)에 이어서 수직인 측벽을 포함하는, 제1 길이방향 부분을 에칭하는 단계;
    상기 비아 홀(9)의 제2 길이방향 부분(12)을 에칭하는 단계로서, 상기 제2 길이방향 부분이 상기 협착부(23)로부터 상기 상면(4)을 향해 수평으로 광폭화(widen)되고 다시 협폭화(narrow)되는 제1 측벽을 포함하도록 상기 협착부로부터 기판의 상면(4)을 향하여 이어지는, 제2 길이방향 부분을 에칭하는 단계; 및
    상기 비아 홀(9)의 제2 길이방향 부분의 에칭에서 에칭 마스크(etch mask)로서 기능하는 협착부(23)로, 상기 제2 길이방향 부분의 에칭에 의해 상기 비아 홀(9)을 개방하는 단계로서, 상기 상면(4)에서의 비아 홀의 크기 및 형상이 상기 협착부(23)의 크기 및 형상에 대응되는, 비아 홀을 개방하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 비아 홀(9)의 제2 길이방향 부분을 에칭하는 단계는, 등방성 에칭(isotropic etching)을 수행하는 단계를 포함하는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 비아 홀(9)을 개방하는 단계는 비등방성 에칭(anisotropic etching)을 수행하는 단계를 포함하는, 방법.
  4. 제3항에 있어서,
    상기 비등방성 에칭은 이온 밀링(ion milling)을 포함하며,
    상기 기판(3)에 입사되는 이온의 일부분 또는 그외 다른 하전 입자가 상기 협착부(23)를 통과하여, 상기 비등방성 에칭에 기여하는, 방법.
  5. 제1항에 있어서,
    상기 기판(3)은 상기 기판(3)의 상면(4)에 형성된 둘 이상의 상이한 재료로 이루어진 개별의 층을 구비하는 다층 구조체(multilayer structure)(8)를 포함하며,
    상기 비아 홀(9)의 제2 길이방향 부분(12)을 에칭하는 단계는, 상기 다층 구조체(8)를 등방성 에칭하는 단계를 포함하는, 방법.
  6. 제5항에 있어서,
    상기 기판(3)은 상기 기판(3)의 상면(4)에 형성된 둘 이상의 상이한 재료로 이루어진 개별의 층을 구비하는 다층 구조체(8)를 포함하며,
    상기 비아 홀(9)을 개방하는 단계는 상기 다층 구조체(8)를 비등방성 에칭하는 단계를 포함하는, 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 기판(3)은 에칭 중단 층(etch stop layer)(10)을 포함하며,
    상기 길이방향 부분(12)의 세로방향(longitudinal direction)으로의 에칭은 상기 에칭 중단 층(10)에 의해 중단되며,
    상기 비아 홀을 개방하는 단계는 상기 에칭 중단 층(10)을 에칭하는 단계를 포함하는, 방법.
  8. 제5항 또는 제6항에 있어서,
    상기 비아 홀(9)을 개방하는 단계 이전에, 상기 비아 홀(9)의 적어도 측벽(sidewall)을 박막(thin film)(27)으로 피복(cover)하는 단계를 더 포함하는 방법.
  9. 제1항에 있어서,
    상기 비아 홀(9)의 제1 길이방향 부분을 에칭하는 단계는,
    상기 기판(3)의 하면(5)에 경사진 측벽(sloping sidewall)(18)을 가진 오목부(recess)(28)를 형성하는 단계; 및
    상기 협착부(23)의 하부의 경사진 벽부(lower sloping wall)(20)를 비등방성 에칭에 의해 형성하는 단계를 포함하며,
    상기 하부의 경사진 벽부(20)는 상기 오목부(28)의 경사진 측벽(18)과 동일한 경사를 가지며, 이에 의해 상기 하부의 경사진 벽부(20)와 상기 하면(5) 사이에 수직인 측벽이 형성되는, 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 비아 홀(9)의 단면 형상은, 상기 상면(4) 또는 상기 하면(5)에서 관측하는 경우, 길게 연장된 직사각형(rectangular)의 형상을 갖는, 방법.
  11. 기판(3)의 하면(5)으로부터 상기 기판(3)의 상면(4)을 향해 상기 기판(3)을 적어도 부분적으로 관통하는 비아(7)를 형성하는 방법으로서,
    제1항 또는 제2항에 따른 비아 홀을 형성하는 단계; 및
    상기 비아 홀(9)을 전도성 재료로 적어도 부분적으로 충전(fill)하여, 상기 비아 홀(9)을 통하는 전도성 경로(conductive path)를 제공하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 따른 비아(7)를 형성하는 방법을 포함하여 기밀 밀봉된 캐비티(hermetically sealed cavity)(30)를 형성하는 방법으로서,
    상기 비아(7)는 상기 기밀 밀봉된 캐비티(30)와 상기 기판(3)의 하면(5) 사이에 전기적 접속을 제공하며, 상기 비아는 상기 캐비티 내에 적어도 부분적으로 배치된 패드 또는 전도성 트레이스(31)까지 개방되고, 상기 하면(5)으로부터 상기 기밀 밀봉된 캐비티(30)까지 전기적 접속이 이루어진 것을 특징으로 하는 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020117010931A 2008-10-15 2009-10-15 비아 상호접속을 제조하는 방법 KR101655331B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE0850036-5 2008-10-15
SE0850036 2008-10-15
PCT/SE2009/051175 WO2010044741A1 (en) 2008-10-15 2009-10-15 Method for making via interconnection

Publications (2)

Publication Number Publication Date
KR20110069877A KR20110069877A (ko) 2011-06-23
KR101655331B1 true KR101655331B1 (ko) 2016-09-07

Family

ID=42106724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117010931A KR101655331B1 (ko) 2008-10-15 2009-10-15 비아 상호접속을 제조하는 방법

Country Status (7)

Country Link
US (1) US8742588B2 (ko)
EP (1) EP2338171B1 (ko)
JP (1) JP5654471B2 (ko)
KR (1) KR101655331B1 (ko)
CN (1) CN102246299B (ko)
HK (1) HK1163935A1 (ko)
WO (1) WO2010044741A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537326B2 (en) 2009-04-16 2017-01-03 Valence Technology, Inc. Batteries, battery systems, battery submodules, battery operational methods, battery system operational methods, battery charging methods, and battery system charging methods
CN102576789B (zh) * 2009-09-20 2016-08-24 维亚甘有限公司 电子器件的晶片级封装
US8513041B2 (en) * 2009-11-30 2013-08-20 Pixart Imaging Corporation MEMS integrated chip and method for making same
US9095072B2 (en) 2010-09-18 2015-07-28 Fairchild Semiconductor Corporation Multi-die MEMS package
WO2012037540A2 (en) 2010-09-18 2012-03-22 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
WO2012037538A2 (en) 2010-09-18 2012-03-22 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
KR101443730B1 (ko) 2010-09-18 2014-09-23 페어차일드 세미컨덕터 코포레이션 미세기계화 다이, 및 직교 오차가 작은 서스펜션을 제조하는 방법
US8813564B2 (en) 2010-09-18 2014-08-26 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope with central suspension and gimbal structure
KR20130052652A (ko) 2010-09-18 2013-05-22 페어차일드 세미컨덕터 코포레이션 미세 전자 기계 시스템을 위한 시일된 패키징
EP2619536B1 (en) 2010-09-20 2016-11-02 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor
JP5733990B2 (ja) * 2011-01-12 2015-06-10 キヤノン株式会社 半導体装置の製造方法
EP2528089B1 (en) * 2011-05-23 2014-03-05 Alchimer Method for forming a vertical electrical connection in a layered semiconductor structure
WO2013145287A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 Memsデバイスおよびその製造方法
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
KR102058489B1 (ko) 2012-04-05 2019-12-23 페어차일드 세미컨덕터 코포레이션 멤스 장치 프론트 엔드 전하 증폭기
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
DE102013014881B4 (de) * 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
JP6300029B2 (ja) 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
US10325853B2 (en) 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US9899248B2 (en) * 2014-12-03 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
KR102117471B1 (ko) * 2015-01-12 2020-06-01 삼성전기주식회사 음향 공진기 및 그 제조 방법
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US10854550B2 (en) * 2017-09-28 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
CN115274616A (zh) 2017-11-14 2022-11-01 台湾积体电路制造股份有限公司 通孔结构及其方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11652036B2 (en) * 2018-04-02 2023-05-16 Santa Clara Via-trace structures
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US20200105646A1 (en) * 2018-10-01 2020-04-02 Nanya Technology Corporation Semiconductor structure having through silicon via structure and method for forming the same
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정
CN113272951B (zh) 2019-03-12 2024-04-16 爱玻索立克公司 封装基板及包括其的半导体装置
WO2020185020A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
KR102537004B1 (ko) * 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 패키징 기판 및 이의 제조방법
KR20220089715A (ko) 2019-08-23 2022-06-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
CN111960376A (zh) * 2020-07-21 2020-11-20 上海集成电路研发中心有限公司 一种mems支撑和电连接孔结构及制备方法
KR20220153175A (ko) 2021-05-10 2022-11-18 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005401A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2007294821A (ja) * 2006-04-27 2007-11-08 Fujikura Ltd 配線基板およびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118523A (en) * 1975-10-22 1978-10-03 International Computers Limited Production of semiconductor devices
JPH03102839A (ja) * 1989-09-18 1991-04-30 Fujitsu Ltd 半導体装置
JPH0482222A (ja) * 1990-07-24 1992-03-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3416468B2 (ja) * 1997-06-20 2003-06-16 キヤノン株式会社 Ｓｉ異方性エッチング方法、インクジェットヘッド、及びその製造方法
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003078127A (ja) * 2001-08-31 2003-03-14 Kyocera Corp 半導体装置およびその製造方法
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
EP1514299A1 (en) * 2002-06-07 2005-03-16 Oticon A/S Feed-through process and amplifier with feed-through
JP4440554B2 (ja) 2002-09-24 2010-03-24 浜松ホトニクス株式会社 半導体装置
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
KR100541087B1 (ko) * 2003-10-01 2006-01-10 삼성전기주식회사 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
JP2005353997A (ja) * 2004-06-14 2005-12-22 Ricoh Co Ltd 半導体装置及びその製造方法
JP4012936B2 (ja) * 2004-08-06 2007-11-28 株式会社アライドマテリアル 集合基板
US7598167B2 (en) 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP2007242693A (ja) 2006-03-06 2007-09-20 Canon Inc 半導体装置およびその製造方法
JP5103854B2 (ja) * 2006-10-02 2012-12-19 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板および電子機器
EP2165362B1 (en) 2007-07-05 2012-02-08 ÅAC Microtec AB Low resistance through-wafer via
JP2009277770A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005401A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2007294821A (ja) * 2006-04-27 2007-11-08 Fujikura Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP5654471B2 (ja) 2015-01-14
US8742588B2 (en) 2014-06-03
WO2010044741A1 (en) 2010-04-22
EP2338171B1 (en) 2015-09-23
CN102246299B (zh) 2014-12-10
EP2338171A1 (en) 2011-06-29
US20110201197A1 (en) 2011-08-18
KR20110069877A (ko) 2011-06-23
HK1163935A1 (en) 2012-09-14
CN102246299A (zh) 2011-11-16
JP2012506144A (ja) 2012-03-08
EP2338171A4 (en) 2012-05-02

Similar Documents

Publication Publication Date Title
KR101655331B1 (ko) 비아 상호접속을 제조하는 방법
JP5550076B2 (ja) 低抵抗のウエハ貫通ビア
EP2183770B1 (en) Method of forming through-substrate vias and corresponding decvice
KR101114202B1 (ko) 도전성 비아 제조 및 충전 방법과 그렇게 형성된 도전성 비아
US9312217B2 (en) Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections
JP5476127B2 (ja) ポスト−シード成層工程
US20030119308A1 (en) Sloped via contacts
US20060042952A1 (en) Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
WO2008038158A2 (en) Formation of through-wafer electrical interconnections and other structures using an etch stop layer
JP4678720B2 (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
EP0926726A1 (en) Fabrication process and electronic device having front-back through contacts for bonding onto boards
US7572660B2 (en) Electrical through-plating of semiconductor chips
US8318544B2 (en) Method for manufacturing a plurality of thin chips and correspondingly manufactured thin chip
US20090001597A1 (en) Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor
US7842613B1 (en) Methods of forming microelectronic packaging substrates having through-substrate vias therein
CN117276186A (zh) 半导体基板中硅通孔的制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 4