KR20190008350A - 복합 산화물 반도체 및 트랜지스터 - Google Patents

복합 산화물 반도체 및 트랜지스터 Download PDF

Info

Publication number
KR20190008350A
KR20190008350A KR1020187036562A KR20187036562A KR20190008350A KR 20190008350 A KR20190008350 A KR 20190008350A KR 1020187036562 A KR1020187036562 A KR 1020187036562A KR 20187036562 A KR20187036562 A KR 20187036562A KR 20190008350 A KR20190008350 A KR 20190008350A
Authority
KR
South Korea
Prior art keywords
film
oxide semiconductor
insulating film
region
transistor
Prior art date
Application number
KR1020187036562A
Other languages
English (en)
Other versions
KR102358829B1 (ko
Inventor
？페이 야마자키
야스하루 호사카
유키노리 시마
준이치 고에즈카
겐이치 오카자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1020227003321A priority Critical patent/KR102492209B1/ko
Publication of KR20190008350A publication Critical patent/KR20190008350A/ko
Application granted granted Critical
Publication of KR102358829B1 publication Critical patent/KR102358829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

신규 재료를 제공한다. 복합 산화물 반도체는 제 1 영역 및 제 2 영역을 포함한다. 제 1 영역은 인듐을 함유한다. 제 2 영역은 원소 M(원소 M은 Ga, Al, Hf, Y, 및 Sn 중 하나 이상임)을 함유한다. 제 1 영역 및 제 2 영역은 모자이크 패턴으로 배열된다. 복합 산화물 반도체는 제 3 영역을 더 포함한다. 원소 M은 갈륨이다. 제 1 영역은 인듐 산화물 또는 인듐 아연 산화물을 함유한다. 제 2 영역은 갈륨 산화물 또는 갈륨 아연 산화물을 함유한다. 제 3 영역은 아연 산화물을 함유한다.

Description

복합 산화물 반도체 및 트랜지스터
본 발명은 물건, 방법, 또는 제작 방법에 관한 것이다. 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 구성물(composition of matter)에 관한 것이다. 본 발명의 일 형태는 특히 산화물 반도체 또는 산화물 반도체의 제작 방법에 관한 것이다. 본 발명의 일 실시형태는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제작 방법에 관한 것이다.
본 명세서 등에서 반도체 장치는 일반적으로, 반도체 특성을 이용함으로써 기능할 수 있는 장치를 의미한다. 트랜지스터 등의 반도체 소자, 반도체 회로, 연산 장치, 및 기억 장치는 각각 반도체 장치의 일 형태이다. 촬상 장치, 표시 장치, 액정 표시 장치, 발광 장치, 전기 광학 장치, 발전 장치(박막 태양 전지 및 유기 박막 태양 전지 등을 포함함), 및 전자 기기는 각각 반도체 장치를 포함할 수 있다.
비특허문헌 1에는 In2O3-Ga2ZnO4-ZnO계의 고용체 범위(solid solution range)가 개시(開示)되어 있다.
또한, In-Ga-Zn계 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술이 개시되어 있다(예를 들어, 특허문헌 1 참조).
비특허문헌 2에서는 인듐 아연 산화물과 IGZO의 2층 적층으로 이루어진 산화물 반도체를 트랜지스터의 활성층으로서 사용하는 구조에 대하여 검토되어 있다.
일본 공개특허공보 제2007-96055호
M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350°C", J. Solid State Chem., 1991, Vol. 93, pp. 298-315. John F. Wager, "Oxide TFTs: A Progress Report", Information Display 1/16, SID 2016, Jan/Feb 2016, Vol. 32, No. 1, pp. 16-21.
비특허문헌 2에서, 채널 보호 보텀 게이트 트랜지스터는 높은 전계 효과 이동도(μ=62cm2V-1s-1)를 달성한다. 트랜지스터의 활성층은 인듐 아연 산화물과 IGZO의 2층 적층이고, 채널이 형성되는 인듐 아연 산화물의 두께는 10nm이다. 그러나, 트랜지스터 특성 중 하나인, S값(subthreshold swing(SS))이 0.41V/decade로 크다. 또한, 트랜지스터 특성 중 또 하나인, 문턱 전압(V th)이 -2.9V이고, 이는 트랜지스터가 노멀리 온 특성을 가지는 것을 의미한다.
상술한 문제의 관점에서, 본 발명의 일 형태의 과제는 신규 산화물 반도체를 제공하는 것이다. 또 다른 과제는 반도체 장치에 양호한 전기 특성을 제공하는 것이다. 본 발명의 또 다른 과제는 신뢰성이 높은 반도체 장치를 제공하는 것이다. 또 다른 과제는 신규 구조를 가진 반도체 장치를 제공하는 것이다. 또 다른 과제는 신규 구성을 가지는 표시 장치를 제공하는 것이다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 형태에서, 이들 과제 모두를 달성할 필요는 없다. 다른 과제는 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이며 추출될 수 있다.
본 발명의 일 형태는 제 1 영역 및 제 2 영역을 포함하는 복합 산화물 반도체이다. 제 1 영역은 인듐을 함유한다. 제 2 영역은 원소 M(원소 M은 Ga, Al, Hf, Y, 및 Sn 중 하나 이상임)을 함유한다. 제 1 영역 및 제 2 영역은 모자이크 패턴으로 배열된다.
상술한 구성을 가지는 복합 산화물 반도체는 제 3 영역을 더 포함한다. 원소 M은 갈륨이다. 제 1 영역은 인듐 산화물 또는 인듐 아연 산화물을 함유한다. 제 2 영역은 갈륨 산화물 또는 갈륨 아연 산화물을 함유한다. 제 3 영역은 아연 산화물을 함유한다.
상술한 구성에서, 제 1 영역, 제 2 영역, 또는 제 3 영역은 주변이 흐릿하고 클라우드상(cloud-like)의 구성을 가진다.
상술한 구성을 가지는 복합 산화물 반도체에서, 제 2 영역의 직경은 0.5nm 이상 10nm 이하 또는 그 근방이다.
상술한 구성을 가지는 복합 산화물 반도체에서, 제 2 영역의 직경은 1nm 이상 2nm 이하 또는 그 근방이다.
상술한 구성을 가지는 복합 산화물 반도체에서, 인듐 대 갈륨 대 아연의 원자수비는 4:2:3 또는 그 근방이다.
상술한 구성을 가지는 복합 산화물 반도체에서, 인듐 대 갈륨 대 아연의 원자수비는 5:1:6 또는 그 근방이다.
상술한 구성을 가지는 복합 산화물 반도체에서, 인듐 대 갈륨 대 아연의 원자수비는 1:1:1 또는 그 근방이다.
본 발명의 또 다른 형태는 상술한 구성을 가지는 복합 산화물 반도체를 포함하는 트랜지스터이다.
본 발명의 일 형태에 따르면, 신규 산화물 반도체를 제공할 수 있다. 본 발명의 일 형태에 따르면, 양호한 전기 특성을 가진 반도체 장치를 제공할 수 있다. 신뢰성이 높은 반도체 장치를 제공할 수 있다. 신규 구조를 가진 반도체 장치를 제공할 수 있다. 신규 구조를 가진 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 위에서 열거한 모든 효과를 반드시 달성할 필요는 없다. 다른 효과는 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이며 추출될 수 있다.
도 1은 산화물 반도체의 구성의 개념도이다.
도 2는 산화물 반도체의 구성의 개념도이다.
도 3의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도이다.
도 4의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도이다.
도 5의 (A) 및 (B)는 반도체 장치를 도시한 단면도이다.
도 6의 (A) 내지 (D)는 반도체 장치의 제작 방법을 도시한 단면도이다.
도 7의 (A) 내지 (C)는 반도체 장치의 제작 방법을 도시한 단면도이다.
도 8의 (A) 내지 (C)는 반도체 장치의 제작 방법을 도시한 단면도이다.
도 9의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도이다.
도 10의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도이다.
도 11의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도이다.
도 12의 (A) 내지 (C)는 반도체 장치를 도시한 상면도 및 단면도이다.
도 13의 (A) 내지 (C)는 각각 본 발명의 산화물 반도체의 원자수비 범위를 도시한 것이다.
도 14는 실시예의 시료의 XRD 스펙트럼의 측정 결과를 나타낸 것이다.
도 15의 (A) 내지 (F)는 실시예의 시료의 단면 TEM 이미지 및 전자 회절 패턴을 나타낸 것이다.
도 16의 (A) 내지 (L)은 실시예의 시료의 평면 TEM 이미지, 단면 TEM 이미지, 및 전자 회절 패턴을 나타낸 것이다.
도 17은 실시예의 시료의 평면 TEM 이미지 및 그 분석을 통하여 얻은 이미지를 나타낸 것이다.
도 18의 (A) 내지 (D)는 육각형의 회전각을 얻는 방법을 도시한 것이다.
도 19의 (A) 내지 (E)는 보로노이 다이어그램의 형성 방법을 도시한 것이다.
도 20은 실시예의 보로노이 영역의 형상의 개수 및 비율을 나타낸 것이다.
도 21의 (A) 내지 (H)는 실시예의 시료의 평면 TEM 이미지, 단면 TEM 이미지, 및 EDX 매핑 이미지를 나타낸 것이다.
도 22의 (A) 내지 (C)는 실시예의 시료의 EDX 매핑 이미지를 나타낸 것이다.
도 23은 실시예의 시료의 I d-V g 곡선을 나타낸 것이다.
도 24는 +GBT 스트레스 시험 후의 실시예의 시료의 I d-V g 특성을 나타낸 것이다.
도 25의 (A) 내지 (F)는 실시예의 시료의 단면 TEM 이미지 및 전자 회절 패턴을 나타낸 것이다.
도 26의 (A) 내지 (F)는 실시예의 시료의 평면 TEM 이미지 및 그 분석을 통하여 얻어진 이미지를 나타낸 것이다.
도 27의 (A) 내지 (C)는 실시예의 보로노이 영역의 형상의 개수 및 비율을 나타낸 것이다.
도 28의 (A) 내지 (H)는 실시예의 시료의 평면 TEM 이미지, 단면 TEM 이미지, 및 EDX 매핑 이미지를 나타낸 것이다.
도 29의 (A) 내지 (C)는 실시예의 시료의 EDX 매핑 이미지를 나타낸 것이다.
도 30은 실시예의 시료의 I d-V g 곡선을 나타낸 것이다.
이하, 실시형태에 대하여 도면을 참조하여 설명한다. 다만, 실시형태는 다양한 형태로 실시될 수 있다. 본 발명의 취지 및 범위에서 벗어남이 없이 형태 및 자세한 사항이 다양하게 변경될 수 있는 것은 통상의 기술자에 의하여 쉽게 이해될 것이다. 따라서, 본 발명은 이하의 실시형태의 기재에 한정하여 해석되지 말아야 한다.
도면에 있어서, 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 그러므로, 크기, 층 두께, 또는 영역은 도시된 스케일에 한정되지 않는다. 또한, 도면은 이상적인 예를 나타낸 모식도이고, 본 발명의 형태들은 도면에 나타낸 형상 또는 값에 한정되지 않는다.
또한, 본 명세서에서 "제 1", "제 2", "제 3" 등의 서수사는, 구성 요소의 혼동을 피하기 위하여 사용된 것이며, 이들 용어는 수적으로 구성 요소를 한정하는 것이 아니다.
또한 본 명세서에서, "위", "상방", "아래", 및 "하방" 등 배치를 설명하는 용어는, 도면을 참조하여 구성 요소들 간의 위치 관계를 설명하기 위하여 편의상 사용된다. 또한, 구성 요소들 간의 위치 관계는 각 구성 요소를 설명하는 방향에 따라 적절히 변화된다. 따라서, 본 명세서에서 사용되는 용어에 대한 한정은 없고, 상황에 따라 적절히 설명할 수 있다.
본 명세서 등에서, 트랜지스터는 게이트, 드레인, 및 소스의 적어도 3개의 단자를 가지는 소자이다. 트랜지스터는 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널 영역을 가지고, 채널 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있다. 또한, 본 명세서 등에 있어서, 채널 영역이란, 전류가 주로 흐르는 영역을 말한다.
또한, 예를 들어, 상이한 극성을 가지는 트랜지스터가 채용되거나 또는 전류의 방향이 회로 동작에서 변화될 때, 소스와 드레인의 기능이 전환될 수 있다. 그러므로, 본 명세서 등에서는, "소스"와 "드레인"의 용어를 서로 바꿀 수 있다.
본 명세서 등에서, 용어 "전기적으로 접속"은 구성 요소가 어떠한 전기적 작용을 가지는 물체를 통하여 접속되어 있는 경우를 포함한다. 그 물체를 통하여 접속되는 구성 요소들 간에서 전기 신호가 송신 및 수신될 수 있기만 하면 "어떤 전기적 기능을 가지는 물체"에 대한 한정은 특별히 없다. "어떠한 전기적 작용을 가지는 물체"의 예에는 전극 및 배선 뿐만 아니라, 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 용량 소자 및 다양한 기능을 가진 소자가 있다.
또한, 본 명세서 등에서 "산화질화 실리콘막"이란 질소보다 높은 비율로 산소를 포함하는 막을 말하고, "질화산화 실리콘막"이란 산소보다 높은 비율로 질소를 포함하는 막을 말한다.
본 명세서 등에서 도면을 참조하여 본 발명의 형태를 설명함에 있어, 상이한 도면의 같은 구성 요소는 같은 부호로 공통적으로 표시하는 경우가 있다.
본 명세서 등에서 "평행"이라는 용어는 두 직선 사이에 형성되는 각도가 -10° 이상 10° 이하임을 나타내기 때문에, 그 각도가 -5° 이상 5° 이하인 경우도 포함한다. 또한 "실질적으로 평행"이라는 용어는 2개의 직선 사이에 형성되는 각도가 -30° 이상 30° 이하임을 나타낸다. 또한, "수직"이라는 용어는 두 직선 사이에 형성되는 각도가 80° 이상 100° 이하임을 나타내기 때문에, 그 각도가 85° 이상 95° 이하인 경우도 포함한다. 또한, "실질적으로 수직"이라는 용어는, 두 직선 사이에 형성되는 각도가 60° 이상 120° 이하임을 나타낸다.
본 명세서 등에서는, 경우에 따라 "막" 및 "층"이라는 용어를 서로 바꿀 수 있다. 예를 들어, "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있는 경우가 있다. 또한, "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있는 경우가 있다.
또한 "반도체"는 예를 들어, 도전성이 충분히 낮을 때, "절연체"의 특성을 포함하는 경우가 있다. 또한, "반도체" 및 "절연체"는 "반도체"와 "절연체"의 경계가 명백하지 않기 때문에, 서로를 엄격히 구별할 수 없는 경우가 있다. 따라서, 본 명세서에서의 "반도체"를 "절연체"라고 부를 수 있는 경우가 있다. 마찬가지로, 본 명세서에서의 "절연체"를 "반도체"라고 부를 수 있는 경우가 있다.
또한, 본 명세서 등에서, "In:Ga:Zn=4:2:3 또는 In:Ga:Zn=4:2:3의 근방"은 총 원자수에 대하여 In이 4, Ga이 1 이상 3 이하(1≤Ga≤3), 그리고 Zn이 2 이상 4 이하(2≤Zn≤4)일 때의 원자수비를 말한다. "In:Ga:Zn=5:1:6 또는 In:Ga:Zn=5:1:6의 근방"은 총 원자수에 대하여 In이 5, Ga이 0.1보다 크고 2 이하(0.1<Ga≤2), 그리고 Zn이 5 이상 7 이하(5≤Zn≤7)일 때의 원자수비를 말한다. "In:Ga:Zn=1:1:1 또는 In:Ga:Zn=1:1:1의 근방"은 총 원자수에 대하여 In이 1, Ga이 0.1보다 크고 2 이하(0.1<Ga≤2), 그리고 Zn이 0.1보다 크고 2 이하(0.1<Zn≤2)일 때의 원자수비를 말한다.
(실시형태 1)
본 실시형태에서, 본 발명의 일 형태의 산화물 반도체 재료에 대하여 설명한다.
또한, 산화물 반도체 재료는 적어도 인듐을 함유하는 것이 바람직하다. 특히, 인듐 및 아연이 함유되는 것이 바람직하다. 또한 갈륨, 알루미늄, 이트륨, 또는 주석 등이 함유되는 것이 바람직하다. 또한, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 하나 이상의 원소가 함유되어도 좋다.
여기서, 산화물 반도체 재료가 인듐, 원소 M, 및 아연을 포함하는 경우에 대하여 생각한다. 원소 M은 갈륨, 알루미늄, 이트륨, 또는 주석 등이다. 원소 M으로서 사용될 수 있는 다른 원소에는 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘이 포함된다. 또한, 상술한 원소 중 2개 이상을 조합하여 원소 M으로서 사용하여도 좋다. 또한 산화물 반도체에서의 인듐, 원소 M, 및 아연의 원자수비의 항을 각각 [In], [M], 및 [Zn]으로 나타낸다.
<산화물 반도체 재료의 구성>
도 1 및 도 2는 본 발명의 산화물 반도체 재료의 개념도이다. 본 명세서에서, 본 발명의 일 형태의 산화물 반도체를 CAC-OS(cloud-aligned composite oxide semiconductor)로 정의한다.
도 1에 도시된 바와 같이, CAC는 예를 들어, 산화물 반도체 재료에 포함되는 원소가 고르지 않게 분포되고, 각 원소를 주로 포함하는 영역(001), 영역(002), 및 영역(003)이 형성되는 구성을 갖는다. 영역(001, 002, 및 003)은 혼합되어 모자이크 패턴을 형성한다. 바꿔 말하면, CAC-OS의 구성에서, 고르지 않게 분포된 원소를 포함하는 재료들은 각각 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하의 크기, 또는 이와 비슷한 크기를 가진다. 또한, 이하에서 설명하는 산화물 반도체에서, 하나 이상의 금속 원소가 고르지 않게 분포되어 있고 이 금속 원소(들)를 포함하는 영역이 혼합되는 상태를 모자이크 패턴 또는 패치상 패턴이라고 한다. 그 영역은 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 이와 비슷한 크기를 가진다.
예를 들어, CAC 구성을 가지는 In-M-Zn 산화물은 인듐 산화물(InO X 1(X1은 0보다 큰 실수(實數))) 또는 인듐 아연 산화물(In X 2Zn Y 2O Z 2(X2, Y2, 및 Z2는 0보다 큰 실수))와, 원소 M의 산화물(MO X 3(X3은 0보다 큰 실수)) 또는 M-Zn 산화물(M X 4Zn Y 4O Z 4(X4, Y4, 및 Z4는 0보다 큰 실수)) 등으로 재료가 분리됨으로써 모자이크 패턴이 형성되는 구성을 가진다. 모자이크 패턴을 형성하는 InO X 1 또는 In X 2Zn Y 2O Z 2가 막 내에 균일하게 분포된다. 이 구성을 클라우드상 구성이라고도 한다.
여기서, 도 1의 개념이 CAC 구성을 가진 In-M-Zn 산화물인 것으로 가정한다. 이 경우, 영역(001)은 MO X 3을 주성분으로서 포함하는 영역이고, 영역(002)은 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역이고, 그리고 영역(003)은 적어도 Zn을 포함하는 영역이라고 말할 수 있다. MO X 3을 주성분으로서 포함하는 영역, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역, 및 적어도 Zn을 포함하는 영역의 주변부는 불분명(흐릿)하므로 경계가 명확하게 관찰되지 않는 경우가 있다.
즉, CAC 구성을 가진 In-M-Zn 산화물은 MO X 3을 주성분으로서 포함하는 영역과 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역을 혼합한 구성을 가진 복합 산화물 반도체이다. 따라서, 산화물 반도체 재료는 복합 산화물 반도체라고 하는 경우가 있다. 또한 본 명세서에서, 예를 들어, 영역(002)의 원소 M에 대한 In의 원자수비가 영역(001)의 원소 M에 대한 In의 원자수비보다 큰 경우, 영역(002)은 영역(001)보다 In 농도가 높다.
또한, CAC 구성에서, 원자수비가 다른 2종류 이상의 막을 포함하는 적층 구조는 포함되지 않는다. 예를 들어, In을 주성분으로서 포함하는 막과 Ga을 주성분으로서 포함하는 막의 2층 구조는 포함되지 않는다.
구체적으로, In-Ga-Zn 산화물(이하 IGZO라고도 함)에서의 CAC-IGZO에 대하여 설명한다. CAC-IGZO는 예를 들어 재료가 InO X 1 또는 In X 2Zn Y 2O Z 2와 갈륨 산화물(GaO X 5, X5는 0보다 큰 실수) 또는 갈륨 아연 산화물(Ga X 6Zn Y 6O Z 6, X6, Y6, 및 Z6은 0보다 큰 실수)로 분리되는 산화물 재료이고, 모자이크 패턴을 형성한다. 모자이크 패턴을 형성하는 InO X 1 또는 In X 2Zn Y 2O Z 2는 클라우드상 산화물 재료이다.
즉, CAC-IGZO는 GaO X 5을 주성분으로서 포함하는 영역과, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역이 혼합되는 구성을 가지는 복합 산화물 반도체이다. GaO X 5을 주성분으로서 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역의 주변부는 불분명(흐릿)하므로 경계가 명확하게 관찰되지 않는 경우가 있다.
또한 영역(001 내지 003)의 크기는 EDX 매핑으로 얻을 수 있다. 예를 들어, 영역(001)의 직경은 단면 사진의 EDX 매핑 이미지에서 0.5nm 이상 10nm 이하, 또는 1nm 이상 2nm 이하인 경우가 있다. 주성분인 원소의 밀도는 영역의 중심부로부터 주변부를 향하여 서서히 낮아진다. 예를 들어, EDX 매핑 이미지에서 셀 수 있는 원소의 원자수(존재량)가 중심부로부터 주변부를 향하여 서서히 변하면, 영역의 주변부는 단면 사진의 EDX 매핑에서 불분명(흐릿)하다. 예를 들어, GaO X 5을 주성분으로서 포함하는 영역의 중심부로부터 주변부를 향하여, Ga 원자수가 서서히 저감되고 Zn의 원자수가 서서히 증가되므로 Ga X 6Zn Y 6O Z 6을 주성분으로 포함하는 영역이 서서히 나타난다. 따라서, GaO X 5을 주성분으로서 포함하는 영역의 주변부는 EDX 매핑 이미지에서 불분명(흐릿)하다.
여기서, IGZO로서 In, Ga, Zn, 및 O를 포함하는 화합물도 알려져 있다. 대표적인 IGZO의 예에는 InGaO3(ZnO) m 1(m1은 자연수)로 나타내어지는 결정성 화합물 및 In(1+ x 0)Ga(1- x 0)O3(ZnO) m 0(-1≤x0≤1, m0은 임의의 수)로 나타내어지는 결정성 화합물이 포함된다.
상술한 결정성 화합물은, 단결정 구조, 다결정 구조, 또는 CAAC(c-axis-aligned crystalline) 구조를 가진다. 또한 CAAC 구조는 복수의 IGZO 나노 결정이 c축 배향을 가지고 a-b면 방향에서는 배향하지 않고 연결된 층상 결정 구조이다.
한편, 이 결정 구조는 CAC-IGZO에서 부차적인 요소이다. 본 명세서에서는, CAC-IGZO를, Ga을 주성분으로서 포함하는 복수의 영역 및 In을 주성분으로서 포함하는 복수의 영역이 각각 랜덤으로 모자이크 패턴으로 분산되는 상태에서 In, Ga, Zn, 및 O를 함유하는 산화물 재료로 정의할 수 있다.
예를 들어, 도 1의 개념도에서, 영역(001) 및 영역(002)은 각각 Ga을 주성분으로서 포함하는 영역 및 In을 주성분으로서 포함하는 영역에 대응한다. 또한, 영역(003)은 Zn을 포함하는 영역에 대응한다. 또한 Ga을 주성분으로서 포함하는 영역 및 In을 주성분으로서 포함하는 영역은 각각 나노 입자라고 하여도 좋다. 나노 입자의 직경은 0.5nm 이상 10nm 이하, 대표적으로는 1nm 이상 2nm 이하이다. 나노 입자의 주변부는 불분명(흐릿)하므로 경계가 관찰되지 않는 경우가 있다.
또한, 도 2는 도 1의 개념도의 변형예이다. 도 2에 나타낸 바와 같이, 영역(001, 002, 및 003)의 형상 및 밀도는 CAC-OS의 형성 조건에 따라 변할 수 있다.
CAC-IGZO의 결정성은 전자 회절로 분석할 수 있다. 예를 들어, 휘도가 높은 고리 형상의 영역이 전자 회절 패턴 이미지에서 관찰된다. 또한, 고리 형상의 영역에서 복수의 스팟이 관찰되는 경우가 있다.
상술한 바와 같이, CAC-IGZO는 금속 원소가 균일하게 분포된 IGZO 화합물과 다른 구조를 가지고, IGZO 화합물과 다른 특성을 가진다. 즉, CAC-IGZO에서, GaO X 5 등을 주성분으로서 포함하는 영역과, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역은 분리되어, 모자이크 패턴이 형성된다. 따라서, CAC-IGZO를 반도체 소자에 사용한 경우, GaO X 5 등에 기인하는 성질과 In X 2Zn Y 2O Z 2 또는 InO X 1에 기인하는 성질이 서로를 보완함으로써, 높은 온 상태 전류(I on), 높은 전계 효과 이동도(μ), 그리고 낮은 오프 상태 전류(I off)를 달성할 수 있다.
또한 높은 온 상태 전류(I on), 높은 전계 효과 이동도(μ), 그리고 낮은 오프 상태 전류(I off)를 달성하는 CAC-IGZO를 포함하는 반도체 소자의 도전 메커니즘이 침투이론(percolation theory)의 랜덤 저항 네트워크 모델에 의하여 추정될 수 있다.
CAC-IGZO를 포함하는 반도체 소자는 신뢰성이 높다. 따라서, CAC-IGZO는 디스플레이로 대표되는 다양한 반도체 장치에 적절히 사용된다.
<산화물 반도체 재료를 포함하는 트랜지스터>
다음으로, 트랜지스터의 산화물 반도체에 산화물 재료가 사용되는 경우에 대하여 설명한다.
트랜지스터에 산화물 재료를 사용함으로써, 트랜지스터는 높은 전계 효과 이동도 및 높은 스위칭 특성을 가질 수 있다. 또한, 트랜지스터는 높은 신뢰성을 가질 수 있다.
트랜지스터에는 캐리어 밀도가 낮은 반도체를 사용하는 것이 바람직하다. 예를 들어, 캐리어 밀도가 8×1011/cm3 미만, 바람직하게는 1×1011/cm3 미만, 더 바람직하게는 1×1010/cm3 미만이고 1×10-9/cm3 이상인 산화물 반도체를 사용한다.
고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 캐리어 발생원이 적으므로 캐리어 밀도를 낮출 수 있다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 결함 준위의 밀도가 낮기 때문에, 포획 준위의 밀도가 낮은 경우가 있다.
산화물 반도체 내에서 포획 준위들에 의하여 포획된 전하들은 방출되는 데 긴 시간이 걸리고, 고정된 전하처럼 거동할 수 있다. 따라서, 포획 준위의 밀도가 높은 산화물 반도체에 채널 영역이 형성되는 트랜지스터는 불안정한 전기 특성을 가지는 경우가 있다.
트랜지스터의 안정적인 전기 특성을 얻기 위해서는, 산화물 반도체 내의 불순물 농도를 저감시키는 것이 효과적이다. 또한, 산화물 반도체 내의 불순물 농도를 저감시키기 위해서는, 산화물 반도체에 인접한 막 내의 불순물 농도를 저감시키는 것이 바람직하다. 불순물의 예에는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 및 실리콘이 포함된다.
여기서, 산화물 반도체에서의 불순물의 영향에 대하여 설명한다.
14족 원소 중 하나인 실리콘 또는 탄소가 산화물 반도체에 함유되면, 결함 준위가 형성된다. 따라서, 산화물 반도체에서의, 그리고 산화물 반도체와의 계면 근방에서의 실리콘 또는 탄소의 농도(SIMS(secondary ion mass spectrometry)에 의하여 측정됨)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
산화물 반도체가 알칼리 금속 또는 알칼리 토금속을 함유하면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 이로써, 알칼리 금속 또는 알칼리 토금속을 함유하는 산화물 반도체를 포함하는 트랜지스터는 노멀리 온이 되기 쉽다. 그러므로, 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다. 구체적으로는, SIMS에 의하여 측정되는 산화물 반도체의 알칼리 금속 또는 알칼리 토금속의 농도는 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하이다.
산화물 반도체가 질소를 함유하면, 캐리어로서 기능하는 전자의 생성 및 캐리어 밀도의 증가에 의하여 산화물 반도체가 n형화되기 쉽다. 이로써, 질소를 함유하는 산화물 반도체를 포함하는 트랜지스터는 노멀리 온이 되기 쉽다. 이러한 이유로, 상기 산화물 반도체의 질소는 가능한 한 저감되어 있는 것이 바람직하고, SIMS에 의하여 측정되는 질소의 농도를 예를 들어, 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
산화물 반도체에 함유되는 수소는 금속 원자와 결합되는 산소와 반응하여 물이 되기 때문에, 산소 결손(oxygen vacancies)(VO)을 발생시키는 경우가 있다. 산소 결손(VO)에 수소가 들어감으로써, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 또한, 수소의 일부가 금속 원자와 결합되는 산소와 결합됨으로써, 캐리어로서 기능하는 전자가 생성되는 경우가 있다. 이로써, 수소를 함유한 산화물 반도체를 포함하는 트랜지스터는 노멀리 온이 되기 쉽다. 따라서, 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, SIMS에 의하여 측정되는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
또한 산소를 산화물 반도체로 도입함으로써 산화물 반도체의 산소 결손(VO)을 저감할 수 있다. 즉, 산소 결손(VO)이 산소로 충족되면 산화물 반도체의 산소 결손(VO)은 소실된다. 따라서, 산화물 반도체에서의 산소의 확산에 의하여 트랜지스터의 산소 결손(VO)을 저감할 수 있고, 트랜지스터의 신뢰성을 향상시킬 수 있다.
산화물 반도체로 산소를 도입하는 방법으로서, 예를 들어, 화학량론적 구성보다 산소 함유량이 많은 산화물을, 산화물 반도체와 접하여 제공한다. 즉, 산화물에서, 화학량론적 구성을 초과하여 산소를 포함하는 영역(이하에서 과잉 산소 영역이라고도 함)이 형성되는 것이 바람직하다. 특히, 트랜지스터에 산화물 반도체를 사용하는 경우, 과잉 산소 영역을 포함하는 산화물을 트랜지스터 근방의 하지막 또는 층간막 등에 제공함으로써, 트랜지스터의 산소 결손을 저감하고, 신뢰성을 향상시킬 수 있다.
불순물 농도가 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용하면, 전기 특성이 안정된 트랜지스터로 할 수 있다.
<산화물 반도체 재료의 형성 방법>
산화물 반도체 재료의 형성 방법의 예에 대하여 이하에 설명한다.
산화물 반도체는 실온 이상 140℃ 미만의 온도에서 퇴적되는 것이 바람직하다. 또한 실온은 온도 제어가 수행되지 않는 경우뿐만 아니라 온도 제어가 수행되는 경우, 예를 들어 기판이 냉각된 경우도 포함한다.
스퍼터링 가스로서는 희가스(대표적으로는 아르곤), 산소, 또는 희가스와 산소의 혼합 가스를 적절히 사용한다. 혼합 가스를 사용할 때, 퇴적 가스 전체에서의 산소 가스의 비율은 5% 이상 30% 이하, 바람직하게는 7% 이상 20% 이하이다.
스퍼터링 가스가 산소를 함유하면, 산화물 반도체의 퇴적과 동시에 산화물 반도체 아래의 막에 산소를 첨가하고, 과잉 산소 영역을 제공할 수 있다. 또한, 스퍼터링 가스의 순도를 높일 필요가 있다. 예를 들어, 스퍼터링 가스, 즉 산소 가스 또는 아르곤 가스로서, -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하, 더욱 바람직하게는 -120℃ 이하의 이슬점을 가지도록 고순도화된 가스를 사용하면, 산화물 반도체에 수분 등이 들어가는 것을 최소화할 수 있다.
산화물 반도체가 스퍼터링법에 의하여 퇴적되는 경우에는, 스퍼터링 장치의 체임버는, 산화물 반도체에 대하여 불순물로서 기능하는 물 등을 가능한 한 제거하기 위하여, 크라이오펌프(cryopump) 등의 흡착 진공 배기 펌프를 사용하여 고진공 상태(약 5×10-7Pa 내지 1×10-4Pa)가 되도록 배기하는 것이 바람직하다. 또는, 터보 분자 펌프 및 콜드 트랩을 조합하여, 배기계에서 체임버 내로 가스, 특히 탄소 또는 수소를 함유하는 가스가 역류하는 것을 방지하는 것이 바람직하다.
타깃으로서, In-Ga-Zn 금속 산화물 타깃을 사용할 수 있다. 예를 들어, 원자수비가 [In]:[Ga]:[Zn]=4:2:4.1, 5:1:7, 또는 그 근방인 금속 산화물 타깃을 사용하는 것이 바람직하다.
스퍼터링 장치에서, 타깃을 회전 또는 이동시켜도 좋다. 예를 들어, 마그넷 유닛을 퇴적 동안 상하 또는/및 좌우로 진동시킴으로써 본 발명의 복합 산화물 반도체를 형성할 수 있다. 예를 들어, 타깃을 0.1Hz 이상 1kHz 이하의 비트(beat)(리듬, 펄스, 주파수, 기간, 또는 사이클 등이라고도 함)로 회전 또는 이동시켜도 좋다. 또는 마그넷 유닛을 0.1Hz 이상 1kHz 이하의 비트로 진동시켜도 좋다.
본 발명의 산화물 반도체는, 예를 들어, 다음과 같은 식으로 형성할 수 있다: 산소의 비율이 약 10%의, 산소와 희가스의 혼합 가스를 사용하고; 기판 온도는 130℃이고; 그리고 원자수비가 [In]:[Ga]:[Zn]=4:2:4.1의 In-Ga-Zn 금속 산화물 타깃을 퇴적 동안 진공시킨다.
본 실시형태에 기재된 구조는 다른 실시형태 또는 실시예에 기재된 구조들 중 임의의 것과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서, 본 발명의 일 형태의 산화물 재료를 각각 포함하는 반도체 장치, 및 그 제작 방법에 대하여 도 3의 (A) 내지 (C), 도 4의 (A) 내지 (C), 도 5의 (A) 및 (B), 도 6의 (A) 내지 (D), 도 7의 (A) 내지 (C), 도 8의 (A) 내지 (C), 도 9의 (A) 내지 (C), 도 10의 (A) 내지 (C), 도 11의 (A) 내지 (C), 및 도 12의 (A) 내지 (C)를 참조하여 설명한다.
<트랜지스터의 구조예 1>
도 3의 (A)는 본 발명의 일 형태의 산화물 재료를 포함하는 반도체 장치인 트랜지스터(100)의 상면도이다. 도 3의 (B)는 도 3의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 3의 (C)는 도 3의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다. 또한 도 3의 (A)에서, 트랜지스터(100)의 일부 구성 요소(예를 들어, 게이트 절연막으로서 기능하는 절연막)는 복잡해지는 것을 피하기 위하여 도시하지 않았다. 일점쇄선 X1-X2 방향을 채널 길이 방향이라고 불러도 좋고, 일점쇄선 Y1-Y2 방향을 채널 폭 방향이라고 불러도 좋다. 도 3의 (A)에서와 같이, 아래에서 설명하는 트랜지스터의 상면도에서는 일부의 구성 요소를 도시하지 않은 경우가 있다.
도 3의 (A) 내지 (C)에 도시된 트랜지스터(100)는 소위 톱 게이트 트랜지스터이다.
트랜지스터(100)는 기판(102) 위의 절연막(104), 절연막(104) 위의 산화물 반도체막(108), 산화물 반도체막(108) 위의 절연막(110), 절연막(110) 위의 도전막(112), 및 절연막(104), 산화물 반도체막(108), 및 도전막(112) 위의 절연막(116)을 포함한다.
도전막(112)과 중첩되는 영역에서, 산화물 반도체막(108)은 절연막(104) 위에 제공된다. 예를 들어, 산화물 반도체막(108)은 In, M(M은 Al, Ga, Y, 또는 Sn), 및 Zn을 함유하는 것이 바람직하다.
산화물 반도체막(108)은, 도전막(112)과 중첩되지 않고 절연막(116)과 접하는 영역(108n)을 포함한다. 영역(108n)은 상술한 산화물 반도체막(108)에서의 n형 영역이다. 영역(108n)은 절연막(116)과 접하고, 절연막(116)은 질소 또는 수소를 함유한다. 절연막(116)의 질소 또는 수소가 영역(108n)에 첨가되어 캐리어 밀도가 증가됨으로써 영역(108n)은 n형이 된다.
산화물 반도체막(108)은 In의 원자 비율이 M의 원자 비율보다 큰 영역을 포함하는 것이 바람직하다. 예를 들어, 산화물 반도체막(108)에서의 In 대 M 대 Zn의 원자수비는 In:M:Zn=4:2:3 또는 그 근방인 것이 바람직하다.
또한 산화물 반도체막(108)의 구성은 상술한 것에 한정되지 않는다. 예를 들어, 산화물 반도체막(108)에서의 In 대 M 대 Zn의 원자수비는 In:M:Zn=5:1:6 또는 그 근방인 것이 바람직하다. "근방"이라는 용어에는, In이 5일 때, M은 0.5 이상 1.5 이하, Zn은 5 이상 7 이하인 것이 포함된다.
산화물 반도체막(108)이, M의 원자 비율보다 In의 원자 비율이 높은 영역을 가지는 경우, 트랜지스터(100)는 높은 전계 효과 이동도를 가질 수 있다. 구체적으로, 트랜지스터(100)의 전계 효과 이동도는 10cm2/Vs를 초과할 수 있고, 바람직하게는 30cm2/Vs를 초과할 수 있다.
예를 들어, 게이트 신호를 생성하는 게이트 드라이버에 전계 효과 이동도가 높은 트랜지스터를 사용함으로써, 표시 장치의 프레임을 좁게 할 수 있다. 전계 효과 이동도가 높은 트랜지스터를, 표시 장치에 포함되고 신호선으로부터 신호를 공급하는 소스 드라이버(특히, 소스 드라이버에 포함되는 시프트 레지스터의 출력 단자에 접속되는 디멀티플렉서)에 사용함으로써, 표시 장치에 접속되는 배선 수를 저감할 수 있다.
산화물 반도체막(108)이 M의 원자 비율보다 In의 원자 비율이 높은 영역을 포함하는 경우에도, 산화물 반도체막(108)이 높은 결정성을 가지면 전계 효과 이동도는 낮아질 가능성이 있다.
또한 산화물 반도체막(108)의 결정성은, 예를 들어 XRD(X-ray diffraction) 또는 TEM(transmission electron microscope)에 의한 분석에 의하여 알아낼 수 있다.
우선, 산화물 반도체막(108)에 형성될 수 있는 산소 결손에 대하여 설명한다.
산화물 반도체막(108)에 형성된 산소 결손은 트랜지스터 특성에 악영향을 미치므로 문제를 일으킨다. 예를 들어, 산화물 반도체막(108)에 형성된 산소 결손에서 수소가 트랩되어 캐리어 공급원으로서 작용한다. 산화물 반도체막(108)에 생기는 캐리어 공급원은 산화물 반도체막(108)을 포함하는 트랜지스터(100)의 전기 특성의 변화, 대표적으로는 문턱 전압에서의 변동을 일으킨다. 그러므로, 산화물 반도체막(108)에서의 산소 결손의 양은 가능한 한 적은 것이 바람직하다.
본 발명의 일 형태에서, 산화물 반도체막(108) 근방의 절연막은 과잉 산소를 함유한다. 구체적으로는 산화물 반도체막(108) 위에 형성되는 절연막(110) 및 산화물 반도체막(108) 아래에 형성되는 절연막(104) 중 한쪽 또는 양쪽은 과잉 산소를 함유한다. 절연막(104) 및/또는 절연막(110)으로부터 산화물 반도체막(108)으로 산소 또는 과잉 산소가 이동함으로써, 산화물 반도체막의 산소 결손이 저감될 수 있다.
산화물 반도체막(108)으로 들어간 수소 및 수분 등의 불순물은 트랜지스터 특성에 악영향을 미치므로 문제를 일으킨다. 따라서, 산화물 반도체막(108)의 수소 및 수분 등의 불순물의 양은 가능한 한 적은 것이 바람직하다.
또한, 산화물 반도체막(108)으로서, 불순물 농도가 낮고 결함 준위의 밀도가 낮은 산화물 반도체막을 사용하면, 트랜지스터는 더 우수한 전기 특성을 가질 수 있어 바람직하다. 여기서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 (산소 결손량이 적은) 상태는 "고순도 진성" 또는 "실질적으로 고순도 진성" 상태라고 한다. 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체막은 캐리어 발생원이 적으므로 캐리어 밀도를 낮출 수 있다. 따라서 이 산화물 반도체막에 채널 영역이 형성되는 트랜지스터는 좀처럼 음의 문턱 전압을 가지지 않는다(좀처럼 노멀리 온이 되지 않는다). 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체막은 결함 준위의 밀도가 낮기 때문에 트랩 준위의 밀도가 낮은 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 오프 상태 전류가 매우 낮기 때문에, 소자의 채널 폭이 1×106μm이고 채널 길이가 10μm이더라도, 소스 전극과 드레인 전극 사이의 전압(드레인 전압)이 1V 내지 10V일 때, 오프 상태 전류가 반도체 파라미터 애널라이저의 측정 한계 이하, 즉 1×10-13A 이하일 수 있다.
도 3의 (A) 내지 (C)에 도시된 바와 같이, 트랜지스터(100)는 절연막(116) 위의 절연막(118), 절연막(116 및 118)에 형성된 개구(141a)를 통하여 영역(108n)에 전기적으로 접속되는 도전막(120a), 및 절연막(116 및 118)에 형성된 개구(141b)를 통하여 영역(108n)에 전기적으로 접속되는 도전막(120b)을 더 포함하여도 좋다.
또한, 본 명세서 등에서 절연막(104)을 제 1 절연막이라고 하고, 절연막(110)을 제 2 절연막이라고 하고, 절연막(116)을 제 3 절연막이라고 하고, 그리고 절연막(118)을 제 4 절연막이라고 하는 경우가 있다. 도전막(112), 도전막(120a) 및 도전막(120b)은 각각 게이트 전극, 소스 전극 및 드레인 전극으로서 기능한다.
절연막(110)은 게이트 절연막으로서 기능한다. 절연막(110)은 과잉-산소 영역을 포함한다. 절연막(110)이 과잉-산소 영역을 포함하기 때문에, 산화물 반도체막(108)에 과잉 산소를 공급할 수 있다. 이 결과, 산화물 반도체막(108)에 형성될 수 있는 산소 결손이 과잉 산소에 의하여 충전될 수 있어, 반도체 장치는 높은 신뢰성을 가질 수 있다.
산화물 반도체막(108)에 과잉 산소를 공급하기 위해서는, 산화물 반도체막(108) 아래에 형성되는 절연막(104)에 과잉 산소를 공급하여도 좋다. 이 경우, 절연막(104)에 함유되는 과잉 산소는 영역(108n)에도 공급될 수 있고, 이는 영역(108n)의 저항이 증가될 수 있기 때문에 바람직하지 않다. 한편, 산화물 반도체막(108) 위에 형성되는 절연막(110)이 과잉 산소를 함유하는 구조에서는, 과잉 산소를 도전막(112)과 중첩되는 영역에만 선택적으로 공급할 수 있다.
<반도체 장치의 구성 요소>
다음으로, 본 실시형태의 반도체 장치의 구성 요소에 대하여 자세히 설명한다.
[기판]
기판(102)의 재료 등에 대해서는, 재료가 적어도 이후에 수행될 가열 처리에 견딜 수 있을 정도로 높은 내열성을 가지는 재료이면, 특별한 제한은 없다. 예를 들어, 유리 기판, 세라믹 기판, 석영 기판, 또는 사파이어 기판 등을 기판(102)으로서 사용하여도 좋다. 또는, 실리콘 또는 탄소화 실리콘으로 만들어진 단결정 반도체 기판 또는 다결정 반도체 기판, 실리콘 저마늄으로 만들어진 화합물 반도체 기판, 또는 SOI 기판 등을 기판(102)으로서 사용할 수 있고, 반도체 소자에 제공된 이들 기판 중 어느 것을 기판(102)으로서 사용하여도 좋다. 기판(102)으로서 유리 기판을 사용하는 경우, 다음 중 어느 크기의 유리 기판을 사용할 수 있다: 6세대(1500mm×1850mm), 7세대(1870mm×2200mm), 8세대(2200mm×2400mm), 9세대(2400mm×2800mm), 및 10세대(2950mm×3400mm)이다. 따라서, 대형 표시 장치를 제작할 수 있다.
또는, 기판(102)으로서 플렉시블 기판을 사용하여도 좋고, 트랜지스터(100)를 플렉시블 기판 위에 직접 제공하여도 좋다. 또는, 기판(102)과 트랜지스터(100) 사이에 분리층을 제공하여도 좋다. 분리층은, 분리층 위에 형성된 반도체 장치의 일부 또는 전체를 기판(102)으로부터 분리하고 다른 기판으로 전치(轉置)할 때에 사용할 수 있다. 이러한 경우, 트랜지스터(100)는 내열성이 낮은 기판 또는 플렉시블 기판에도 전치할 수 있다.
[제 1 절연막]
스퍼터링법, CVD법, 증착법, PLD(pulsed laser deposition)법, 인쇄법, 또는 도포법 등에 의하여 절연막(104)을 적절히 형성할 수 있다. 예를 들어, 산화물 절연막 및/또는 질화물 절연막을 포함하는 단층 구조 또는 적층 구조를 가지도록 절연막(104)을 형성할 수 있다. 산화물 반도체막(108)과의 계면 특성을 향상시키기 위하여, 적어도 산화물 반도체막(108)과 접하는 절연막(104)의 영역은 산화물 절연막을 사용하여 형성되는 것이 바람직하다. 가열에 의하여 산소를 방출하는 산화물 절연막을 사용하여 절연막(104)을 형성하면, 절연막(104)에 함유되는 산소를 가열 처리에 의하여 산화물 반도체막(108)으로 이동시킬 수 있다.
절연막(104)의 두께는 50nm 이상, 100nm 이상 3000nm 이하, 또는 200nm 이상 1000nm 이하로 할 수 있다. 절연막(104)의 두께를 두껍게 함으로써, 절연막(104)으로부터 방출되는 산소의 양을 증가시킬 수 있다. 또한, 절연막(104)과 산화물 반도체막(108) 사이의 계면에서의 계면 준위, 및 산화물 반도체막(108)에 포함되는 산소 결손을 저감시킬 수 있다.
예를 들어, 절연막(104)은 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 갈륨 산화물, 또는 Ga-Zn 산화물 등을 포함하는 단층 구조 또는 적층 구조를 가지도록 형성할 수 있다. 본 실시형태에서는, 절연막(104)은 질화 실리콘막과 산화질화 실리콘막을 포함하는 적층 구조를 가진다. 질화 실리콘막을 하층으로서, 그리고 산화질화 실리콘막을 상층으로서 포함하는 이러한 적층 구조를 가지는 절연막(104)에 의하여, 산화물 반도체막(108)에 산소를 효율적으로 도입할 수 있다.
[도전막]
게이트 전극으로서 기능하는 도전막(112) 및 소스 전극 및 드레인 전극으로서 기능하는 도전막들(120a 및 120b)은 각각 크로뮴(Cr), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 아연(Zn), 몰리브데넘(Mo), 탄탈럼(Ta), 타이타늄(Ti), 텅스텐(W), 망가니즈(Mn), 니켈(Ni), 철(Fe), 및 코발트(Co)로부터 선택되는 금속 원소; 이들 금속 원소 중 어느 것을 성분으로서 포함하는 합금; 또는 이들 원소 중 어느 것의 조합을 포함하는 합금 등을 사용하여 형성될 수 있다.
또한, 인듐과 주석을 포함하는 산화물(In-Sn 산화물), 인듐과 텅스텐을 포함하는 산화물(In-W 산화물), 인듐과 텅스텐과 아연을 포함하는 산화물(In-W-Zn 산화물), 인듐과 타이타늄을 포함하는 산화물(In-Ti 산화물), 인듐과 타이타늄과 주석을 포함하는 산화물(In-Ti-Sn 산화물), 인듐과 아연을 포함하는 산화물(In-Zn 산화물), 인듐과 주석과 실리콘을 포함하는 산화물(In-Sn-Si 산화물), 또는 인듐과 갈륨과 아연을 포함하는 산화물(In-Ga-Zn 산화물) 등의 산화물 도전체 또는 산화물 반도체를 사용하여 도전막(112, 120a, 및 120b)을 형성할 수 있다.
여기서, 산화물 도전체에 대하여 설명한다. 본 명세서 등에서는, 산화물 도전체는 OC(oxide conductor)라고 하여도 좋다. 예를 들어, 산화물 반도체에 산소 결손을 형성한 다음, 산소 결손에 수소를 첨가함으로써, 전도대 근방에 도너 준위가 형성된다. 이로 산화물 반도체의 도전성이 높아지고, 따라서 산화물 반도체는 도전체가 된다. 도전체가 된 산화물 반도체를 산화물 도전체라고 할 수 있다. 산화물 반도체는 에너지 갭이 크기 때문에 일반적으로 가시광을 투과시킨다. 산화물 도전체는 전도대 근방의 도너 준위를 가지는 산화물 반도체이기 때문에, 산화물 도전체에서는 도너 준위에 의한 흡수의 영향이 작고, 산화물 도전체는 산화물 반도체와 비슷한 가시광 투과성을 가진다.
특히, 도전막(112)에 상술한 산화물 도전체를 사용하면, 절연막(110)에 과잉 산소를 첨가할 수 있어 바람직하다.
Cu-X 합금막(X는 Mn, Ni, Cr, Fe, Co, Mo, Ta, 또는 Ti)을 도전막(112, 120a, 및 120b)으로서 사용하여도 좋다. Cu-X 합금막을 사용하면, 웨트 에칭에 의하여 막을 가공할 수 있기 때문에 결과적으로 제작 비용이 삭감된다.
상술한 금속 원소 중에서 타이타늄, 텅스텐, 탄탈럼, 및 몰리브데넘 중에서 선택되는 어느 하나 이상이 도전막(112, 120a, 및 120b)에 포함되는 것이 바람직하다. 특히, 도전막(112, 120a, 및 120b) 각각으로서는 질화 탄탈럼막이 바람직하다. 이 질화 탄탈럼막은 도전성을 가지고, 구리 또는 수소에 대한 배리어성이 높다. 질화 탄탈럼막은 그 자체로부터의 수소의 방출이 적기 때문에, 산화물 반도체막(108)과 접하는 도전막 또는 산화물 반도체막(108) 근방의 도전막으로서 양호하게 사용할 수 있다.
무전해 도금에 의하여 도전막(112, 120a, 및 120b)을 형성할 수 있다. 무전해 도금에 의하여 퇴적될 수 있는 재료로서는, 예를 들어, Cu, Ni, Al, Au, Sn, Co, Ag, 및 Pd 중에서 선택된 하나 이상의 원소를 사용할 수 있다. Cu 또는 Ag를 사용하면 도전막의 저항을 저감시킬 수 있어 더 양호하다.
[제 2 절연막]
트랜지스터(100)의 게이트 절연막으로서 기능하는 절연막(110)으로서, 플라스마 강화 화학 기상 증착(PECVD)법 또는 스퍼터링법 등에 의하여 형성된 다음 막들 중 적어도 하나의 막을 포함하는 절연층을 사용할 수 있다: 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막이다. 또한 절연막(110)은 2층 구조 또는 3층 이상을 포함하는 적층 구조를 가져도 좋다.
트랜지스터(100)의 채널 영역으로서 기능하는 산화물 반도체막(108)과 접하는 절연막(110)은 산화물 절연막인 것이 바람직하고 화학량론적 조성을 초과하여 산소를 포함하는 영역(과잉-산소 영역)을 포함하는 것이 바람직하다. 바꿔 말하면, 절연막(110)은 산소를 방출할 수 있는 절연막이다. 절연막(110)에 과잉-산소 영역을 제공하기 위해서는 예를 들어, 절연막(110)은 산소 분위기에서 형성되거나, 또는 퇴적된 절연막(110)에 대하여 산소 분위기에서 가열 처리가 수행된다.
절연막(110)에 산화 하프늄을 함유하는 적층 구조를 사용하는 경우, 다음 효과가 얻어진다. 산화 하프늄은 산화 실리콘 및 산화질화 실리콘보다 높은 유전율을 가진다. 따라서, 산화 하프늄을 사용함으로써, 산화 실리콘을 사용하는 경우에 비하여 절연막(110)의 두께를 두껍게 할 수 있으므로, 터널 전류로 인한 누설 전류를 낮게 할 수 있다. 즉, 오프 상태 전류가 낮은 트랜지스터를 제공할 수 있다. 또한, 결정 구조를 가지는 산화 하프늄은 비정질 구조를 가지는 산화 하프늄보다 유전율이 높다. 그러므로, 오프 상태 전류가 낮은 트랜지스터를 얻기 위해서는, 결정 구조를 가지는 산화 하프늄을 사용하는 것이 바람직하다. 결정 구조의 예에는 단사정 구조 및 입방정 구조가 포함된다. 또한 본 발명의 일 형태는 상술한 예에 한정되지 않는다.
절연막(110)은 결함이 적고, 대표적으로는 전자 스핀 공명(ESR(electron spin resonance)) 분광법에 의하여 관찰되는 시그널이 가능한 한 적은 것이 바람직하다. 상기 시그널의 예에는 g인자가 2.001에서 관찰되는 E'센터에 기인한 시그널이 포함된다. 또한, E'센터는 실리콘의 댕글링 본드에 기인한다. 절연막(110)으로서는, E'센터에 기인한 시그널의 스핀 밀도가 3×1017spins/cm3 이하이고, 바람직하게는 5×1016spins/cm3 이하인 산화 실리콘막 또는 산화질화 실리콘막을 사용하여도 좋다.
상술한 시그널에 더하여, 이산화질소(NO2)에 기인하는 시그널이 절연막(110)에서 관찰될 수 있다. 상기 시그널은 N의 핵 스핀에 따라, 제 1 시그널, 제 2 시그널, 및 제 3 시그널의 3개의 시그널로 나누어진다. 제 1 시그널은 g인자가 2.037 이상 2.039 이하에서 관찰된다. 제 2 시그널은 g인자가 2.001 이상 2.003 이하에서 관찰된다. 제 3 시그널은 g인자가 1.964 이상 1.966 이하에서 관찰된다.
예를 들어, 절연막(110)으로서는, 이산화질소(NO2)에 기인한 시그널의 스핀 밀도가 1×1017spins/cm3 이상 1×1018spins/cm3 미만인 절연막을 사용하는 것이 적합하다.
또한, 이산화질소(NO2) 등의 질소 산화물(NO x )은 절연막(110)에 준위를 형성한다. 상기 준위는 산화물 반도체막(108)의 에너지 갭 내에 위치한다. 따라서, 질소 산화물(NO x )이 절연막(110)과 산화물 반도체막(108)의 계면으로 확산되면, 절연막(110) 측에서 전자가 상기 준위에 의하여 트랩될 수 있다. 결과적으로, 트랩된 전자가 절연막(110)과 산화물 반도체막(108)의 계면 근방에 잔류하기 때문에, 트랜지스터의 문턱 전압이 양의 방향으로 변동된다. 따라서, 절연막(110)으로서 질소 산화물의 함유량이 적은 막을 사용하면, 트랜지스터의 문턱 전압의 변동을 저감시킬 수 있다.
소량의 질소 산화물(NO x )을 방출하는 절연막으로서는, 예를 들어, 산화질화 실리콘막을 사용할 수 있다. 산화질화 실리콘막은 TDS(thermal desorption spectroscopy) 분석에서, 질소 산화물(NO x )보다 더 많은 암모니아를 방출하며, 대표적으로는, 암모니아의 방출량은 1×1018분자/cm3 이상 5×1019분자/cm3 이하이다. 또한, 상기 암모니아의 방출량은, TDS 분석에 있어서 50℃ 내지 650℃ 또는 50℃ 내지 550℃의 범위에서 가열 처리함으로써 방출되는 암모니아의 전체량이다.
질소 산화물(NO x )은 가열 처리에서 암모니아 및 산소와 반응하기 때문에, 암모니아의 방출량이 큰 절연막을 사용하면 질소 산화물(NO x )이 저감된다.
또한, 절연막(110)을 SIMS에 의하여 분석한 경우, 막 내의 질소 농도가 6×1020atoms/cm3 이하인 것이 바람직하다.
[산화물 반도체막]
산화물 반도체막(108)으로서는, 상술한 재료를 사용할 수 있다.
<원자수비>
본 발명에 따른 산화물 반도체에 함유되는 인듐, 원소 M, 및 아연의 원자수비의 바람직한 범위에 대하여 도 13의 (A) 내지 (C)를 참조하여 설명한다. 또한, 도 13의 (A) 내지 (C)에는 산소 원자의 비율에 대하여 도시하지 않았다. 산화물 반도체에 함유되는 인듐, 원소 M, 및 아연의 원자수비의 항을 각각 [In], [M], 및 [Zn]으로 나타낸다.
도 13의 (A) 내지 (C)에서, 파선은 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):1(α는 -1 이상 1 이하의 실수)인 라인, 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):2인 라인, 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):3인 라인, 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):4인 라인, 그리고 원자수비 [In]:[M]:[Zn]이 (1+α):(1-α):5인 라인을 나타낸다.
일점쇄선은 원자수비 [In]:[M]:[Zn]이 5:1:β(β는 0 이상의 실수)인 라인, 원자수비 [In]:[M]:[Zn]이 2:1:β인 라인, 원자수비 [In]:[M]:[Zn]이 1:1:β를 나타내는 라인, 원자수비 [In]:[M]:[Zn]이 1:2:β인 라인, 원자수비 [In]:[M]:[Zn]이 1:3:β인 라인, 그리고 원자수비 [In]:[M]:[Zn]이 1:4:β인 라인을 나타낸다.
도 13의 (A) 내지 (C)에서의 원자수비 [In]:[M]:[Zn]이 0:2:1 또는 그 근방인 산화물 반도체는 스피넬 결정 구조를 가지는 경향이 있다.
산화물 반도체에는 복수의 상(phase)(예를 들어, 2상 또는 3상)이 존재하는 경우가 있다. 예를 들어, 0:2:1에 가까운 원자수비 [In]:[M]:[Zn]을 가지면, 스피넬 결정 구조 및 층상 결정 구조의 2상이 존재하기 쉽다. 또한, 1:0:0에 가까운 원자수비 [In]:[M]:[Zn]을 가지면, 빅스비아이트(bixbyite) 결정 구조 및 층상 결정 구조의 2상이 존재하기 쉽다. 산화물 반도체에 복수의 상이 존재하는 경우, 상이한 결정 구조들 사이에 결정립계가 형성될 수 있다.
도 13의 (A)에서의 영역 A는, 산화물 반도체에 함유되는 인듐 대 원소 M 대 및 아연의 원자수비의 바람직한 범위의 예를 나타낸 것이다.
또한 더 높은 비율로 인듐을 포함하는 산화물 반도체는 높은 캐리어 이동도(전자 이동도)를 가질 수 있다. 따라서 인듐의 함유량이 높은 산화물 반도체는, 인듐의 함유량이 적은 산화물 반도체보다 높은 캐리어 이동도를 가진다.
한편, 산화물 반도체 내의 인듐의 함유량 및 아연의 함유량이 낮아지면, 캐리어 이동도가 낮아진다. 따라서, 원자수비 [In]:[M]:[Zn]이 0:1:0 및 그 근방(예를 들어, 도 13의 (C)의 영역 C)이면, 절연성이 좋아진다.
따라서, 본 발명의 일 형태에서의 산화물 반도체는 도 13의 (A)의 영역 A로 나타내어지는 원자수비를 가지는 것이 바람직하다. 상기 원자수비를 가지면, 높은 캐리어 이동도가 얻어진다.
영역 A에서, 특히 도 13의 (B)의 영역 B의 원자수비를 가지는 산화물 반도체는 높은 캐리어 이동도 및 높은 신뢰성을 가지며 우수하다.
또한 영역 B는 [In]:[M]:[Zn]이 4:2:3 내지 4:2:4.1 및 그 근방의 원자수비를 포함한다. 근방에는 [In]:[M]:[Zn]이 5:3:4의 원자수비가 포함된다. 또한 영역 B는 [In]:[M]:[Zn]이 5:1:6 및 그 근방의 원자수비, 그리고 [In]:[M]:[Zn]이 5:1:7 및 그 근방의 원자수비를 포함한다.
또한 산화물 반도체의 성질은 원자수비에 의하여 일의적으로 결정되지 않는다. 같은 원자수비이어도, 산화물 반도체의 성질은 형성 조건에 따라 달라질 수 있다. 예를 들어 산화물 반도체를 스퍼터링 장치를 사용하여 퇴적하는 경우, 타깃의 원자수비에서 벗어난 원자수비를 가지는 막이 형성된다. 특히, 퇴적 시의 기판 온도에 따라서는 타깃의 [Zn]보다 막의 [Zn]이 작아질 수 있다. 따라서 도시된 영역은, 산화물 반도체가 특정의 특성을 가지는 경향이 있는 원자수비를 나타내고, 영역 A 내지 영역 C의 경계는 명확하지 않다.
산화물 반도체막(108)을 In-M-Zn 산화물로 형성하는 경우, 스퍼터링 타깃으로서 다결정 In-M-Zn 산화물을 포함하는 타깃을 사용하는 것이 바람직하다. 또한 형성된 산화물 반도체막(108)의 금속 원소의 원자수비는 상술한 스퍼터링 타깃의 금속 원소의 원자수비로부터 ±40% 이내에서 변동된다. 예를 들어, 산화물 반도체막(108)에 사용되는 스퍼터링 타깃이 In:Ga:Zn이 4:2:4.1의 원자수비를 가질 때, 산화물 반도체막(108)의 원자수비는 4:2:3 또는 그 근방이 될 수 있다. 산화물 반도체막(108)에 사용되는 스퍼터링 타깃이 In:Ga:Zn이 5:1:7의 원자수비를 가질 때, 산화물 반도체막(108)의 원자수비는 5:1:6 및 그 근방이 될 수 있다.
산화물 반도체막(108)의 에너지 갭은 2eV 이상, 바람직하게는 2.5eV 이상이다. 이러한 넓은 에너지 갭을 가지는 산화물 반도체를 사용함으로써, 트랜지스터(100)의 오프 상태 전류를 저감할 수 있다.
또한 산화물 반도체막(108)은 비단결정 구조를 가져도 좋다. 비단결정 구조의 예에는 후술하는 CAAC-OS(c-axis-aligned crystalline oxide semiconductor), 다결정 구조, 미결정(microcrystalline) 구조, 또는 비정질 구조가 포함된다. 비단결정 구조 중, 비정질 구조는 결함 준위의 밀도가 가장 높다.
[제 3 절연막]
절연막(116)은 질소 또는 수소를 함유한다. 예를 들어, 질화물 절연막은 절연막(116)으로서 사용할 수 있다. 질화물 절연막은 질화 실리콘, 질화산화 실리콘, 또는 산화질화 실리콘 등을 사용하여 형성할 수 있다. 절연막(116)의 수소 농도는 1×1022atoms/cm3 이상인 것이 바람직하다. 절연막(116)은 산화물 반도체막(108)의 영역(108n)과 접한다. 따라서, 절연막(116)과 접하는 영역(108n) 내의 불순물(질소 또는 수소)의 농도가 높아져, 영역(108n)의 캐리어 밀도가 증가된다.
[제 4 절연막]
절연막(118)으로서는, 산화물 절연막을 사용할 수 있다. 또는, 절연막(118)으로서는 산화물 절연막과 질화물 절연막의 적층막을 사용할 수 있다. 절연막(118)은, 예를 들어, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화 하프늄, 갈륨 산화물, 또는 Ga-Zn 산화물을 사용하여 형성할 수 있다.
또한, 절연막(118)은 외부로부터의 수소 및 물 등에 대한 배리어막으로서 기능하는 것이 바람직하다.
절연막(118)의 두께는 30nm 이상 500nm 이하, 또는 100nm 이상 400nm 이하로 할 수 있다.
<트랜지스터의 구조예 2>
다음으로, 도 3의 (A) 내지 (C)와 상이한 트랜지스터의 구조에 대하여 도 4의 (A) 내지 (C)를 참조하여 설명한다.
도 4의 (A)는 트랜지스터(150)의 상면도이다. 도 4의 (B)는 도 4의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 4의 (C)는 도 4의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
도 4의 (A) 내지 (C)에 도시된 트랜지스터(150)는 기판(102) 위의 도전막(106); 도전막(106) 위의 절연막(104); 절연막(104) 위의 산화물 반도체막(108); 산화물 반도체막(108) 위의 절연막(110); 절연막(110) 위의 도전막(112); 및 절연막(104), 산화물 반도체막(108), 및 도전막(112) 위의 절연막(116)을 포함한다.
또한, 산화물 반도체막(108)은 도 3의 (A) 내지 (C)에 나타낸 트랜지스터(100)와 비슷한 구조를 가진다. 도 4의 (A) 내지 (C)에 나타낸 트랜지스터(150)는 상술한 트랜지스터(100)의 구성에 더하여 도전막(106) 및 개구(143)를 가진다.
개구(143)는 절연막(104 및 110)에 제공된다. 도전막(106)은 개구(143)를 통하여 도전막(112)과 전기적으로 접속된다. 따라서, 도전막(106) 및 도전막(112)에는 같은 전위가 인가된다. 또한, 개구(143)를 제공하지 않고 도전막(106) 및 도전막(112)에 다른 전위를 인가하여도 좋다. 또는, 개구(143)를 제공하지 않고 도전막(106)을 차광막으로서 사용하여도 좋다. 예를 들어, 도전막(106)을 차광성 재료를 사용하여 형성하는 경우, 제 2 영역에 조사하는 아래로부터의 광을 저감시킬 수 있다.
트랜지스터(150)의 구조의 경우, 도전막(106)은 제 1 게이트 전극(보텀 게이트 전극이라고도 함)으로서 기능하고, 도전막(112)은 제 2 게이트 전극(톱 게이트 전극이라고도 함)으로서 기능하고, 절연막(104)은 제 1 게이트 절연막으로서 기능하고, 절연막(110)은 제 2 게이트 절연막으로서 기능한다.
도전막(106)은 상술한 도전막(112, 120a, 및 120b)의 재료와 비슷한 재료를 사용하여 형성할 수 있다. 도전막(106)으로서 구리를 함유하는 재료를 사용함으로써, 저항이 저감될 수 있기 때문에 특히 적합하다. 예를 들어, 도전막(106, 120a, 및 120b) 각각은 구리막이 질화 타이타늄막, 질화 탄탈럼막, 또는 텅스텐막 위에 있는 적층 구조를 가지는 것이 바람직하다. 이 경우, 트랜지스터(150)를 표시 장치의 화소 트랜지스터 및/또는 구동 트랜지스터로서 사용함으로써, 도전막(106 및 120a) 사이, 그리고 도전막(106 및 120b) 사이에 발생되는 기생 용량을 저감시킬 수 있다. 따라서, 도전막(106, 120a, 및 120b)은 트랜지스터(150)의 제 1 게이트 전극, 소스 전극, 및 드레인 전극뿐만 아니라, 표시 장치의 전원 공급 배선, 신호 공급 배선, 또는 접속 배선 등으로서도 사용할 수 있다.
이러한 식으로, 상술한 트랜지스터(100)와 달리, 도 4의 (A) 내지 (C)의 트랜지스터(150)는 산화물 반도체막(108) 상하에 게이트 전극으로서 기능하는 도전막이 제공되어 있는 구조를 가진다. 트랜지스터(150)와 같이, 본 발명의 일 형태의 반도체 장치는 복수의 게이트 전극을 가져도 좋다.
도 4의 (B) 및 (C)에 도시된 바와 같이, 산화물 반도체막(108)은 제 1 게이트 전극으로서 기능하는 도전막(106) 및 제 2 게이트 전극으로서 기능하는 도전막(112)과 대향하고, 게이트 전극으로서 기능하는 2개의 도전막 사이에 위치한다.
또한, 도전막(112)의 채널 폭 방향의 길이는, 산화물 반도체막(108)의 채널 폭 방향의 길이보다 길다. 채널 폭 방향에서, 산화물 반도체막(108)의 전체는 절연막(110)을 개재(介在)하여 도전막(112)으로 덮여 있다. 도전막(112)은 절연막(104 및 110)에 제공되는 개구(143)를 통하여 도전막(106)과 접속되기 때문에, 산화물 반도체막(108)의 채널 폭 방향의 측면은 절연막(110)을 개재하여 도전막(112)과 대향한다.
바꿔 말하면, 도전막(106) 및 도전막(112)은 절연막(104 및 110)에 제공된 개구(143)를 통하여 접속되고, 산화물 반도체막(108)의 단부 외측에 위치된 영역을 각각 포함한다.
이러한 구조에 의하여, 트랜지스터(150)에 포함되는 산화물 반도체막(108)을, 제 1 게이트 전극으로서 기능하는 도전막(106) 및 제 2 게이트 전극으로서 기능하는 도전막(112)의 전계로 전기적으로 둘러쌀 수 있다. 트랜지스터(150)와 같이, 채널 영역이 형성되는 산화물 반도체막(108)을 제 1 게이트 전극 및 제 2 게이트 전극의 전계로 전기적으로 둘러싸는 트랜지스터의 디바이스 구조를 S-channel(surrounded channel) 구조라고 할 수 있다.
트랜지스터(150)는 S-channel 구조를 가지기 때문에, 채널을 유발시키기 위한 전계를 도전막(106) 또는 도전막(112)에 의하여 산화물 반도체막(108)에 효과적으로 인가할 수 있기 때문에, 트랜지스터(150)의 전류 구동 능력을 향상시킬 수 있고, 높은 온 상태 전류 특성을 얻을 수 있다. 온 상태 전류가 높아진 결과, 트랜지스터(150)의 소형화가 가능해진다. 또한 트랜지스터(150)는, 산화물 반도체막(108)이 도전막(106)과 도전막(112)에 의하여 둘러싸인 구조를 가지기 때문에, 트랜지스터(150)의 기계적 강도를 높일 수 있다.
트랜지스터(150)의 채널 폭 방향에서 보았을 때, 개구(143)가 형성되지 않은 산화물 반도체막(108) 측에 개구(143)와 상이한 개구를 형성하여도 좋다.
트랜지스터(150)와 같이, 반도체막이 사이에 위치된 한 쌍의 게이트 전극을 트랜지스터가 가지면, 게이트 전극 중 한쪽에 신호 A가 공급되고, 게이트 전극 중 다른 쪽에 고정 전위 V b가 공급되어도 좋다. 또는, 게이트 전극 중 한쪽에 신호 A가 공급되고, 게이트 전극 중 다른 쪽에 신호 B가 공급되어도 좋다. 또는, 게이트 전극 중 한쪽에 고정 전위 V a가 공급되고, 게이트 전극 중 다른 쪽에 고정 전위 V b가 공급되어도 좋다.
신호 A는 예를 들어, 온/오프 상태를 제어하기 위한 신호이다. 신호 A는 전위 V1 및 전위 V2(V1>V2)의 2종류의 전위를 가지는 디지털 신호이어도 좋다. 예를 들어, 전위 V1을 고전원 전위로 하고, 전위 V2를 저전원 전위로 할 수 있다. 신호 A는 아날로그 신호이어도 좋다.
고정 전위 V b는 예를 들어, 트랜지스터의 문턱 전압 V thA를 제어하기 위한 전위이다. 고정 전위 V b는 전위 V1 또는 전위 V2이어도 좋다. 이 경우, 고정 전위 V b를 생성하기 위한 전위 발생 회로가 필요 없으므로 바람직하다. 고정 전위 V b는 전위 V1 또는 전위 V2와 달라도 좋다. 고정 전위 V b가 낮으면, 문턱 전압 V thA를 높게 할 수 있는 경우가 있다. 이 결과, 게이트-소스 전압 V gs가 0V일 때 흐르는 드레인 전류를 저감시키고, 트랜지스터를 포함하는 회로의 누설 전류를 저감시킬 수 있는 경우가 있다. 고정 전위 V b는 예를 들어, 저전원 전위보다 낮게 하여도 좋다. 한편, 고정 전위 V b를 높게 함으로써 문턱 전압 V thA를 낮게 할 수 있는 경우가 있다. 이 결과, 게이트-소스 전압 V gs가 고전원 전위일 때 흐르는 드레인 전류를 증가시키고, 트랜지스터를 포함하는 회로의 동작 속도를 상승시킬 수 있는 경우가 있다. 예를 들어, 고정 전위 V b를 저전원 전위보다 높게 하여도 좋다.
신호 B는 예를 들어, 온/오프 상태를 제어하기 위한 신호이다. 신호 B는 전위 V3 및 전위 V4(V3>V4)의 2종류의 전위를 가지는 디지털 신호이어도 좋다. 예를 들어, 전위 V3을 고전원 전위로 하고, 전위 V4를 저전원 전위로 할 수 있다. 신호 B는 아날로그 신호이어도 좋다.
신호 A와 신호 B가 둘 다 디지털 신호인 경우, 신호 B는 신호 A와 같은 디지털 값을 가져도 좋다. 이 경우, 트랜지스터의 온 상태 전류 및 트랜지스터를 포함하는 회로의 동작 속도를 높일 수 있는 경우가 있다. 여기서, 신호 A의 전위 V1 및 전위 V2는 신호 B의 전위 V3 및 전위 V4와 달라도 좋다. 예를 들어, 신호 B가 입력되는 게이트를 위한 게이트 절연막이, 신호 A가 입력되는 게이트를 위한 게이트 절연막보다 두꺼운 경우, 신호 B의 전위 진폭(V3-V4)을 신호 A의 전위 진폭(V1-V2)보다 크게 하여도 좋다. 이러한 식으로, 트랜지스터의 온/오프 상태에 대하여 신호 A가 미치는 영향과 신호 B가 미치는 영향을 실질적으로 같게 할 수 있는 경우가 있다.
신호 A와 신호 B가 둘 다 디지털 신호인 경우, 신호 B는 신호 A와 다른 디지털 값을 가져도 좋다. 이 경우, 신호 A 및 신호 B에 의하여 트랜지스터를 따로 제어할 수 있으므로, 더 높은 성능을 실현할 수 있다. 예를 들어, n채널 트랜지스터인 트랜지스터는, 신호 A가 전위 V1을 가지고 신호 B가 전위 V3을 가질 때만 트랜지스터가 온이 되거나, 또는 신호 A가 전위 V2를 가지고 신호 B가 전위 V4를 가질 때만 트랜지스터가 오프가 되는 경우에, 그 트랜지스터 스스로 NAND 회로 또는 NOR 회로 등으로서 기능할 수 있다. 신호 B는 문턱 전압 V thA를 제어하는 신호이어도 좋다. 예를 들어, 트랜지스터를 포함하는 회로가 동작하는 기간의 신호 B의 전위는 이 회로가 동작하지 않는 기간의 신호 B의 전위와 달라도 좋다. 신호 B의 전위는 회로의 동작 모드에 따라 달라져도 좋다. 이 경우, 신호 B의 전위는 신호 A의 전위만큼 자주 변화되지 않는 경우가 있다.
신호 A와 신호 B가 둘 다 아날로그 신호인 경우, 신호 B는 신호 A와 같은 전위를 가지는 아날로그 신호이어도 좋고, 신호 A의 전위를 상수배한 전위의 아날로그 신호이어도 좋고, 또는 신호 A의 전위보다 상수만큼 높거나 낮은 전위의 아날로그 신호 등이어도 좋다. 이 경우, 트랜지스터의 온 상태 전류 및 트랜지스터를 포함하는 회로의 동작 속도를 높일 수 있는 경우가 있다. 신호 B는 신호 A와는 다른 아날로그 신호이어도 좋다. 이 경우, 신호 A 및 신호 B에 의하여 트랜지스터를 따로 제어할 수 있으므로, 더 높은 성능을 실현할 수 있다.
신호 A가 디지털 신호이고 신호 B가 아날로그 신호이어도 좋다. 또는, 신호 A가 아날로그 신호이고 신호 B가 디지털 신호이어도 좋다.
트랜지스터의 양쪽 게이트 전극에 고정 전위를 공급하는 경우, 트랜지스터는 저항 소자와 동등한 소자로서 기능할 수 있는 경우가 있다. 예를 들어, 트랜지스터가 n채널 트랜지스터인 경우, 고정 전위 V a 또는 고정 전위 V b가 높게(낮게) 되면, 트랜지스터의 실효 저항을 낮게(높게) 할 수 있는 경우가 있다. 고정 전위 V a와 고정 전위 V b가 둘 다 높으면(낮으면), 게이트를 하나만 가지는 트랜지스터보다 실효 저항을 낮게(높게) 할 수 있는 경우가 있다.
트랜지스터(150)의 다른 구성 요소는 상술한 트랜지스터(100)의 구성 요소와 비슷하고 비슷한 효과를 가진다.
트랜지스터(150) 위에 절연막을 더 형성하여도 좋다. 도 4의 (A) 내지 (C)에 도시된 트랜지스터(150)는 도전막(120a 및 120b) 및 절연막(118) 위에 절연막(122)을 포함한다.
절연막(122)은 트랜지스터 등에 의하여 생긴 요철 등을 덮는 기능을 가진다. 절연막(122)은 절연성을 가지고, 무기 재료 또는 유기 재료를 사용하여 형성된다. 무기 재료의 예에는 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 및 질화 알루미늄막이 포함된다. 유기 재료의 예에는 아크릴 수지 및 폴리이미드 수지 등의 감광성 수지 재료가 포함된다.
<트랜지스터의 구조예 3>
다음으로 도 4의 (A) 내지 (C)에서의 트랜지스터(150)와 다른 트랜지스터의 구조에 대하여 도 5의 (A) 및 (B)를 참조하여 설명한다.
도 5의 (A) 및 (B)는 트랜지스터(160)의 단면도이다. 트랜지스터(160)의 상면도는 도 4의 (A)의 트랜지스터(150)의 상면도와 비슷하기 때문에 도시하지 않았다.
도 5의 (A) 및 (B)에 도시된 트랜지스터(160)는 도전막(112)의 적층 구조, 도전막(112)의 형상, 및 절연막(110)의 형상이 트랜지스터(150)와 상이하다.
트랜지스터(160)에서의 도전막(112)은, 절연막(110) 위의 도전막(112_1) 및 도전막(112_1) 위의 도전막(112_2)을 포함한다. 예를 들어 도전막(112_1)으로서 산화물 도전막을 사용함으로써, 절연막(110)에 과잉 산소를 첨가할 수 있다. 이 산화물 도전막은 산소 가스를 함유하는 분위기에서 스퍼터링법에 의하여 형성할 수 있다. 이 산화물 도전막으로서는, 예를 들어, 인듐 및 주석을 포함하는 산화물, 텅스텐 및 인듐을 포함하는 산화물, 텅스텐, 인듐, 및 아연을 포함하는 산화물, 타이타늄 및 인듐을 포함하는 산화물, 타이타늄, 인듐, 및 주석을 포함하는 산화물, 인듐 및 아연을 포함하는 산화물, 실리콘, 인듐, 및 주석을 포함하는 산화물, 또는 인듐, 갈륨, 및 아연을 포함하는 산화물 등을 사용할 수 있다.
도 5의 (B)에 도시된 바와 같이, 도전막(112_2)은 개구(143)를 통하여 도전막(106)에 접속된다. 도전막(112_1)이 되는 도전막을 형성한 후에 개구(143)를 형성함으로써, 도 5의 (B)에 도시된 형상을 얻을 수 있다. 산화물 도전막이 도전막(112_1)으로서 사용되는 경우, 도전막(112_2)이 도전막(106)에 접속되는 구조는, 도전막(112)과 도전막(106) 사이의 접속 저항을 저감시킬 수 있다.
트랜지스터(160)의 도전막(112) 및 절연막(110)은 테이퍼 형상을 가진다. 더 구체적으로는, 도전막(112)의 하단부는 도전막(112)의 상단부보다 외측에 위치한다. 절연막(110)의 하단부는 절연막(110)의 상단부보다 외측에 위치한다. 또한, 도전막(112)의 하단부는 절연막(110)의 상단부와 실질적으로 같은 위치에 형성된다.
도전막(112)과 절연막(110)이 직사각형을 가지는 트랜지스터(160)에 비하여, 도전막(112)과 절연막(110)이 테이퍼 형상을 가지는 트랜지스터(160)는, 절연막(116)의 피복성이 더 좋기 때문에 바람직하다.
트랜지스터(160)의 다른 구성 요소는 상술한 트랜지스터(150)의 구성 요소와 비슷하고 비슷한 효과를 가진다.
<반도체 장치의 제작 방법>
다음으로, 도 4의 (A) 내지 (C)에 도시된 트랜지스터(150)의 제작 방법에 대하여 도 6의 (A) 내지 (D), 도 7의 (A) 내지 (C), 및 도 8의 (A) 내지 (C)를 참조하여 설명한다. 또한 도 6의 (A) 내지 (D), 도 7의 (A) 내지 (C), 및 도 8의 (A) 내지 (C)는 트랜지스터(150)의 제작 방법을 도시한 채널 길이 방향 및 채널 폭 방향에서의 단면도이다.
우선, 기판(102) 위에 도전막(106)을 형성한다. 다음으로, 기판(102) 및 도전막(106) 위에 절연막(104)을 형성하고, 절연막(104) 위에 산화물 반도체막을 형성한다. 그 후, 산화물 반도체막을 섬 형상으로 가공함으로써 산화물 반도체막(108a)을 형성한다(도 6의 (A) 참조).
도전막(106)은 상술한 재료들 중에서 선택되는 재료를 사용하여 형성할 수 있다. 본 실시형태에서는, 도전막(106)을 위하여, 스퍼터링 장치를 사용하여 두께 50nm의 텅스텐막 및 두께 400nm의 구리막을 포함하는 적층을 형성한다.
도전막(106)이 되는 도전막을 가공하기 위해서는 웨트 에칭법 및/또는 드라이 에칭법을 사용할 수 있다. 본 실시형태에서는, 도전막을 가공하여 도전막(106)으로 할 때, 구리막을 웨트 에칭법에 의하여 에칭한 다음, 텅스텐막을 드라이 에칭법에 의하여 에칭한다.
스퍼터링법, CVD법, 증착법, PLD(pulsed laser deposition)법, 인쇄법, 또는 도포법 등에 의하여 절연막(104)을 적절히 형성할 수 있다. 본 실시형태에서는, 절연막(104)으로서 두께 400nm의 질화 실리콘막 및 두께 50nm의 산화질화 실리콘막을 PECVD 장치를 사용하여 형성한다.
절연막(104)을 형성한 후에 절연막(104)에 산소를 첨가하여도 좋다. 절연막(104)에 첨가하는 산소로서는 산소 라디칼, 산소 원자, 산소 원자 이온, 또는 산소 분자 이온 등을 사용하여도 좋다. 이온 도핑법, 이온 주입법, 또는 플라스마 처리법 등에 의하여 산소를 첨가할 수 있다. 또는, 절연막(104) 위에 산소 방출을 억제하는 막을 형성한 다음, 이 막을 통하여 절연막(104)에 산소를 첨가하여도 좋다.
산소 방출을 억제하는 막은, 인듐, 아연, 갈륨, 주석, 알루미늄, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 니켈, 철, 코발트, 및 텅스텐 중 하나 이상을 함유하는 도전막 또는 반도체막을 사용하여 형성할 수 있다.
마이크로파에 의하여 산소를 여기시켜 고밀도 산소 플라스마를 발생시키는 플라스마 처리에 의하여 산소를 첨가하는 경우, 절연막(104)에 첨가되는 산소량을 증가시킬 수 있다.
산화물 반도체막(108a)의 형성에서, 불활성 가스(헬륨 가스, 아르곤 가스, 또는 제논 가스 등)를 산소 가스에 혼합하여도 좋다. 또한, 산화물 반도체막(108a)의 형성에 있어서 퇴적 가스 전체에서의 산소 가스의 비율(이하, 산소 유량비라고도 함)은 5% 이상 30% 이하, 바람직하게는 7% 이상 20% 이하이다.
산화물 반도체막(108a)은 실온 이상 180℃ 이하, 바람직하게는 실온 이상 140℃ 이하의 기판 온도로 형성된다. 산화물 반도체막(108a)이 형성될 때의 기판 온도는 예를 들어 실온 이상 140℃ 미만인 것이 생상성이 높아지기 때문에 바람직하다.
산화물 반도체막(108a)의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 60nm 이하이다.
기판(102)으로서 대형 유리 기판(예를 들어, 6세대 내지 10세대)을 사용하고 산화물 반도체막(108a)을 200℃ 이상 300℃ 이하의 기판 온도로 형성하는 경우, 기판(102)이 변형될 수 있다(비틀어지거나 또는 휠 수 있다). 그러므로, 대형 유리 기판을 사용하는 경우에는, 실온 이상 200℃ 미만의 기판 온도에서 산화물 반도체막(108a)을 형성함으로써, 유리 기판의 변형을 억제할 수 있다.
또한, 스퍼터링 가스의 순도를 높일 필요가 있다. 예를 들어, 스퍼터링 가스, 즉 산소 가스 또는 아르곤 가스로서, -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하, 더욱 바람직하게는 -120℃ 이하의 이슬점을 가지도록 고순도화된 가스를 사용하면, 산화물 반도체막에 수분 등이 들어가는 것을 최소화할 수 있다.
산화물 반도체막을 스퍼터링법에 의하여 퇴적시키는 경우, 산화물 반도체막에 있어서 불순물로서 작용하는 물 등을 가능한 한 제거하기 위하여, 크라이오펌프 등의 흡착 진공 배기 펌프로 스퍼터링 장치의 체임버를 고진공 상태가 될 때까지(5×10-7Pa 내지 1×10-4Pa 정도까지) 배기시키는 것이 바람직하다. 특히, 스퍼터링 장치의 대기 모드에서의 체임버 내의 H2O에 상당하는 가스 분자(m/z=18에 상당하는 가스 분자)의 부분 압력은 1×10-4Pa 이하가 바람직하고, 5×10-5Pa 이하가 더 바람직하다.
본 실시형태에서는, 산화물 반도체막(108a)은 이하의 조건으로 형성된다.
산화물 반도체막(108a)은 In-Ga-Zn 금속 산화물 타깃을 사용하여 스퍼터링법에 의하여 형성된다. 산화물 반도체막(108a)의 형성 시의 기판 온도 및 산소 유량은 적절히 설정할 수 있다. 산화물 재료는 이하의 조건하에서 형성된다: 체임버 내의 압력이 0.6Pa; 및 스퍼터링 장치에 제공된 금속 산화물 타깃에 2500W의 AC 전력을 공급한다.
형성된 산화물 재료를 산화물 반도체막(108a)으로 가공하기 위해서는 웨트 에칭법 및/또는 드라이 에칭법을 사용할 수 있다.
산화물 반도체막(108a)이 형성된 후, 산화물 반도체막(108a)이 가열 처리에 의하여 탈수화 또는 탈수소화되어도 좋다. 가열 처리의 온도는 대표적으로는 150℃ 이상 기판의 변형점 미만, 250℃ 이상 450℃ 이하, 또는 300℃ 이상 450℃ 이하이다.
가열 처리는 헬륨, 네온, 아르곤, 제논, 크립톤 등의 희가스, 또는 질소를 함유하는 불활성 가스 분위기에서 수행할 수 있다. 또는, 먼저 불활성 가스 분위기에서 가열 처리한 다음, 산소 분위기에서 가열 처리하여도 좋다. 상기 불활성 가스 분위기 및 상기 산소 분위기는 수소 또는 물 등을 함유하지 않는 것이 바람직하다. 처리 시간은 3분 이상 24시간 이하로 하면 좋다.
전기로 또는 RTA 장치 등은 상기 가열 처리에 사용될 수 있다. RTA 장치를 사용함으로써, 가열 시간이 짧으면 기판의 변형점 이상의 온도로 가열 처리를 수행할 수 있다. 따라서, 가열 처리 시간을 짧게 할 수 있다.
가열하면서 산화물 반도체막을 퇴적시키거나, 산화물 반도체막의 퇴적 후에 가열 처리를 수행함으로써, SIMS에 의하여 측정되는 산화물 반도체막의 수소 농도를 5×1019atoms/cm3 이하, 1×1019atoms/cm3 이하, 5×1018atoms/cm3 이하, 1×1018atoms/cm3 이하, 5×1017atoms/cm3 이하, 또는 1×1016atoms/cm3 이하로 할 수 있다.
다음으로, 절연막(104) 및 산화물 반도체막(108a) 위에 절연막(110_0)을 형성한다(도 6의 (B) 참조).
절연막(110_0)에는, 플라스마 강화 화학 기상 증착 장치(PECVD 장치 또는 단순히 플라스마 CVD 장치라고도 함)를 사용하여 산화 실리콘막 또는 산화질화 실리콘막을 형성할 수 있다. 이 경우, 원료 가스로서 실리콘을 함유하는 퇴적 가스 및 산화성 가스를 사용하는 것이 바람직하다. 실리콘을 함유하는 퇴적 가스의 대표적인 예에는 실레인, 다이실레인, 트라이실레인, 및 플루오린화 실레인이 포함된다. 산화성 가스의 예에는 산소, 오존, 일산화 이질소, 및 이산화질소가 포함된다.
절연막(110_0)으로서, 산화성 가스의 유량을 퇴적 가스의 유량의 20배보다 크고 100배 미만, 또는 40배 이상 80배 이하로 하고, 처리 체임버 내의 압력을 100Pa 미만 또는 50Pa 이하로 하는 조건하에서, 결함이 적은 산화질화 실리콘막을 PECVD 장치로 형성할 수 있다.
절연막(110_0)으로서, PECVD 장치의 진공 배기된 처리 체임버에 배치된 기판을 280℃ 이상 400℃ 이하의 온도에서 유지하고, 원료 가스가 도입된 처리 체임버 내의 압력을 20Pa 이상 250Pa 이하, 바람직하게는 100Pa 이상 250Pa 이하로 하고, 처리 체임버 내에 제공된 전극에 고주파 전력을 공급하는 조건하에서 치밀한 산화 실리콘막 또는 치밀한 산화질화 실리콘막을 형성할 수 있다.
절연막(110_0)은 마이크로파를 사용한 PECVD법에 의하여 형성하여도 좋다. 마이크로파란 300MHz 내지 300GHz의 주파수 범위의 파를 말한다. 마이크로파를 사용하는 경우에는, 전자 온도 및 전자 에너지는 낮다. 또한, 공급된 전력에서, 전자의 가속에 사용되는 전력 비율이 적고, 따라서 보다 많은 전력이 분자의 해리 및 전리에 사용될 수 있다. 따라서, 밀도가 높은 플라스마(고밀도 플라스마)를 여기할 수 있다. 이 방법은 퇴적면 또는 퇴적물에 대한 플라스마 대미지가 적기 때문에, 결함이 적은 절연막(110_0)을 형성할 수 있다.
또는 절연막(110_0)은, 유기 실레인 가스를 사용한 CVD법에 의하여 형성할 수도 있다. 유기 실레인 가스로서는, 테트라에틸오쏘실리케이트(TEOS)(화학식: Si(OC2H5)4), 테트라메틸실레인(TMS)(화학식: Si(CH3)4), 테트라메틸사이클로테트라실록산(TMCTS), 옥타메틸사이클로테트라실록산(OMCTS), 헥사메틸다이실라잔(HMDS), 트라이에톡시실레인(SiH(OC2H5)3), 또는 트리스다이메틸아미노실레인(SiH(N(CH3)2)3) 등의 실리콘을 포함하는 화합물 중 임의의 것을 사용할 수 있다. 피복성이 높은 절연막(110_0)을 유기 실레인 가스를 사용하여 CVD법에 의하여 형성할 수 있다.
본 실시형태에서는 절연막(110_0)으로서 두께 100nm의 산화질화 실리콘막을 PECVD 장치를 사용하여 형성한다.
다음으로, 절연막(110_0) 위의 원하는 위치에 리소그래피로 마스크를 형성하고 나서, 절연막(110_0) 및 절연막(104)을 부분적으로 에칭하여, 도전막(106)에 도달하는 개구(143)를 형성한다(도 6의 (C) 참조).
개구(143)를 형성하기 위해서는 웨트 에칭법 및/또는 드라이 에칭법을 사용할 수 있다. 본 실시형태에서는 드라이 에칭법에 의하여 개구(143)를 형성한다.
다음에, 개구(143)를 덮도록 도전막(106) 및 절연막(110_0) 위에 도전막(112_0)을 형성한다. 도전막(112_0)으로서 예를 들어 금속 산화물막이 사용되는 경우, 도전막(112_0)의 형성 시에 절연막(110_0)에 산소가 첨가될 수 있다(도 6의 (D) 참조).
도 6의 (D)에서는, 절연막(110_0)에 첨가되는 산소를 화살표로 모식적으로 나타내었다. 또한 개구(143)를 덮도록 형성되는 도전막(112_0)은 도전막(106)에 전기적으로 접속된다.
도전막(112_0)으로서 금속 산화물막을 사용하는 경우, 도전막(112_0)은 산소 가스를 함유하는 분위기에서 스퍼터링법에 의하여 형성되는 것이 바람직하다. 산소 가스를 함유하는 분위기에서의 도전막(112_0)의 형성에 의하여, 절연막(110_0)에 산소를 적합하게 첨가할 수 있다. 또한, 도전막(112_0)의 형성 방법은 스퍼터링법에 한정되지 않고, ALD법 등 다른 방법을 사용하여도 좋다.
본 실시형태에서는, 도전막(112_0)으로서, 스퍼터링법에 의하여 In-Ga-Zn 산화물을 포함하는 두께 100nm의 IGZO막(In:Ga:Zn=4:2:4.1(원자수비))을 형성한다. 도전막(112_0)의 형성 전 또는 형성 후에 절연막(110_0)에 산소 첨가 처리를 수행하여도 좋다. 상기 산소 첨가 처리는, 절연막(104)의 형성 후에 수행할 수 있는 산소 첨가 처리와 비슷한 식으로 수행할 수 있다.
다음으로, 도전막(112_0) 위의 원하는 위치에 리소그래피 공정에 의하여 마스크(140)를 형성한다(도 7의 (A) 참조).
다음으로, 마스크(140) 상방으로부터 에칭을 수행하여 도전막(112_0) 및 절연막(110_0)을 가공한다. 도전막(112_0) 및 절연막(110_0)의 가공 후, 마스크(140)를 제거한다. 도전막(112_0) 및 절연막(110_0)의 가공의 결과, 섬 형상의 도전막(112) 및 섬 형상의 절연막(110)이 형성된다(도 7의 (B) 참조).
본 실시형태에서는, 도전막(112_0) 및 절연막(110_0)이 드라이 에칭법에 의하여 가공된다.
도전막(112_0) 및 절연막(110_0)의 가공에서, 도전막(112)과 중첩되지 않는 영역에서의 산화물 반도체막(108a)의 두께는, 얇아지는 경우가 있다. 다른 경우에는, 도전막(112_0) 및 절연막(110_0)의 가공에서, 산화물 반도체막(108a)과 중첩되지 않는 영역의 절연막(104)의 두께는 얇아진다. 도전막(112_0) 및 절연막(110_0)의 가공에서, 에천트(etchant) 또는 에칭 가스(예를 들어, 염소)가 산화물 반도체막(108a)에 첨가되거나, 도전막(112_0) 또는 절연막(110_0)의 구성 원소가 산화물 반도체막(108)에 첨가될 수도 있다.
다음으로, 절연막(104), 산화물 반도체막(108), 및 도전막(112) 위에 절연막(116)을 형성한다. 절연막(116)의 형성에 의하여, 절연막(116)과 접하는 산화물 반도체막(108a)의 일부는 영역(108n)이 된다. 여기서, 도전막(112)과 중첩되는 산화물 반도체막(108a)은 산화물 반도체막(108)이다(도 7의 (C) 참조).
절연막(116)은 상술한 재료들 중에서 선택되는 재료를 사용하여 형성할 수 있다. 본 실시형태에서는 절연막(116)으로서 두께 100nm의 질화산화 실리콘막을 PECVD 장치를 사용하여 형성한다. 이 질화산화 실리콘막의 형성에서는, 2단계, 즉 플라스마 처리 및 퇴적 처리를 220℃의 온도에서 수행한다. 플라스마 처리는, 퇴적 전에 유량비 100sccm의 아르곤 가스 및 유량비 1000sccm의 질소 가스를 체임버 내로 도입하고, 체임버 내의 압력을 40Pa로 설정하고, 1000W의 전력을 RF 전원(27.12MHz)에 공급하는 조건하에서 수행된다. 퇴적 처리는, 체임버 내에 유량비 50sccm의 실레인 가스, 유량비 5000sccm의 질소 가스, 및 유량비 100sccm의 암모니아 가스를 도입하고, 체임버 내의 압력을 100Pa로 설정하고, 1000W의 전력을 RF 전원(27.12MHz)에 공급하는 조건하에서 수행된다.
절연막(116)으로서 질화산화 실리콘막을 사용하면, 질화산화 실리콘막 내의 질소 또는 수소를 절연막(116)과 접하는 영역(108n)에 공급할 수 있다. 또한, 절연막(116)의 형성 온도를 상술한 온도로 하면, 절연막(110)에 함유되는 과잉 산소의 외부로의 방출을 억제할 수 있다.
다음으로, 절연막(118)을 절연막(116) 위에 형성한다(도 8의 (A) 참조).
절연막(118)은 상술한 재료들 중에서 선택되는 재료를 사용하여 형성할 수 있다. 본 실시형태에서는 절연막(118)으로서 두께 300nm의 산화질화 실리콘막을 PECVD 장치를 사용하여 형성한다.
다음으로, 절연막(118) 위의 원하는 위치에 리소그래피 공정으로 마스크를 형성한 후, 절연막(118) 및 절연막(116)을 부분적으로 에칭하여, 영역(108n)에 도달하는 개구(141a) 및 개구(141b)를 형성한다(도 8의 (B) 참조).
절연막(118) 및 절연막(116)을 에칭하기 위해서는, 웨트 에칭법 및/또는 드라이 에칭법을 사용할 수 있다. 본 실시형태에서는 드라이 에칭법에 의하여 절연막(118) 및 절연막(116)을 가공한다.
다음으로, 개구(141a 및 141b)를 덮도록 영역(108n) 및 절연막(118) 위에 도전막을 형성하고, 원하는 형상으로 도전막을 가공함으로써 도전막(120a 및 120b)을 형성한다(도 8의 (C) 참조).
도전막(120a 및 120b)은 상술한 재료들 중에서 선택되는 재료를 사용하여 형성할 수 있다. 본 실시형태에서는 도전막(120a 및 120b)에, 스퍼터링 장치를 사용하여 두께 50nm의 텅스텐막과 두께 400nm의 구리막을 포함하는 적층을 형성한다.
도전막(120a 및 120b)이 되는 도전막을 가공하기 위해서는, 웨트 에칭법 및/또는 드라이 에칭법을 사용할 수 있다. 본 실시형태에서는, 도전막의 도전막(120a 및 120b)으로의 가공에 있어서, 구리막을 웨트 에칭법에 의하여 에칭한 다음, 텅스텐막을 드라이 에칭법에 의하여 에칭한다.
그 후, 도전막(120a 및 120b) 및 절연막(118)을 덮어 절연막(122)을 형성한다.
상기 단계를 거쳐, 도 4의 (A) 내지 (C)의 트랜지스터(150)를 제작할 수 있다.
또한, 트랜지스터(150)에 포함되는 막(절연막, 금속 산화물막, 산화물 반도체막, 및 도전막 등)은 상술한 방법 이외에 스퍼터링법, CVD법, 진공 증착법, PLD법, 또는 ALD법에 의하여 형성할 수 있다. 또는, 도포법 또는 인쇄법을 사용할 수 있다. 스퍼터링법 및 PECVD법이 퇴적 방법의 대표적인 예이지만, 열 CVD법을 사용하여도 좋다. 열 CVD법의 예로서, MOCVD(metal organic chemical vapor deposition)법을 들 수 있다.
열 CVD법에 의한 퇴적은, 체임버 내의 압력을 대기압 또는 감압으로 설정하고, 원료 가스 및 산화제를 동시에 체임버에 공급하고, 기판 근방 또는 기판 위에서 서로 반응시키는 식으로 수행하여도 좋다. 따라서, 퇴적에 있어서 플라스마가 발생되지 않기 때문에 열 CVD법은 플라스마 대미지로 인한 결함이 생기지 않는다는 이점을 가진다.
상술한 도전막, 절연막, 산화물 반도체막, 및 금속 산화물막 등의 막은 MOCVD법 등의 열 CVD법에 의하여 형성할 수 있다.
예를 들어, ALD법을 채용한 퇴적 장치로 산화 하프늄막을 형성하는 경우에는, 2종류의 가스, 즉, 용매와 하프늄 전구체를 함유하는 액체(하프늄알콕사이드 또는 테트라키스(다이메틸아마이드)하프늄(TDMAH, Hf[N(CH3)2]4) 또는 테트라키스(에틸메틸아마이드)하프늄 등의 하프늄아마이드)를 기화시켜 얻은 원료 가스와, 산화제로서 오존(O3)을 사용한다.
ALD법을 채용한 퇴적 장치를 사용하여 산화 알루미늄막을 형성하는 경우에는, 2종류의 가스, 즉, 용매와 알루미늄 전구체가 함유되는 액체(예를 들어, 트라이메틸알루미늄(TMA, Al(CH3)3))를 기화시켜 얻은 원료 가스와, 산화제로서 H2O를 사용한다. 다른 재료의 예에는 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 및 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵테인다이오네이트)가 포함된다.
ALD법을 채용한 퇴적 장치를 사용하여 산화 실리콘막을 형성하는 경우에는, 헥사클로로다이실레인을 막이 형성되는 면에 흡착시키고, 산화성 가스(O2 또는 일산화이질소)의 라디칼을 공급하여 흡착물과 반응시킨다.
ALD법을 채용한 퇴적 장치를 사용하여 텅스텐막을 형성하는 경우에는, WF6 가스와 B2H6 가스를 순차적으로 도입하여 초기 텅스텐막을 형성한 후에, WF6 가스와 H2 가스를 사용하여 텅스텐막을 형성한다. 또한 B2H6 가스 대신에 SiH4 가스를 사용하여도 좋다.
ALD법을 채용한 퇴적 장치를 사용하여 In-Ga-Zn-O막 등의 산화물 반도체막을 형성하는 경우에는, In(CH3)3 가스 및 O3 가스를 사용하여 In-O층을 형성하고, Ga(CH3)3 가스 및 O3 가스를 사용하여 Ga-O층을 형성하고, Zn(CH3)2 가스 및 O3 가스를 사용하여 Zn-O층을 형성한다. 또한 이들 층의 순서는 이 예에 한정되지 않는다. 이들 가스를 사용함으로써 In-Ga-O층, In-Zn-O층, 또는 Ga-Zn-O층 등의 혼합 화합물층을 형성하여도 좋다. 또한, Ar 등의 불활성 가스를 사용하여 물을 버블링함으로써 얻어진 H2O 가스를 O3 가스 대신에 사용하여도 좋지만, H를 함유하지 않는 O3 가스를 사용하는 것이 바람직하다.
<트랜지스터의 구조예 4>
도 9의 (A)는 트랜지스터(300A)의 상면도이다. 도 9의 (B)는 도 9의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 9의 (C)는 도 9의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다. 또한, 도 9의 (A)에서, 트랜지스터(300A)의 일부의 구성 요소(예를 들어, 게이트 절연막으로서 기능하는 절연막)는 복잡화를 피하기 위하여 도시하지 않았다. 일점쇄선 X1-X2의 방향을 채널 길이 방향이라고 하고, 일점쇄선 Y1-Y2의 방향을 채널 폭 방향이라고 하여도 좋다. 도 9의 (A)와 같이, 이하에 설명하는 트랜지스터의 상면도에서는 일부의 구성 요소가 도시되지 않은 경우가 있다.
도 9의 (A) 내지 (C)에 도시된 트랜지스터(300A)는 기판(302) 위의 도전막(304), 기판(302) 및 도전막(304) 위의 절연막(306), 절연막(306) 위의 절연막(307), 절연막(307) 위의 산화물 반도체막(308), 산화물 반도체막(308) 위의 도전막(312a), 및 산화물 반도체막(308) 위의 도전막(312b)을 포함한다. 트랜지스터(300A) 위, 구체적으로는 도전막(312a 및 312b) 및 산화물 반도체막(308) 위에는, 절연막(314), 절연막(316), 및 절연막(318)이 제공된다.
트랜지스터(300A)에서는, 절연막(306 및 307)이 트랜지스터(300A)의 게이트 절연막으로서 기능하고, 절연막(314, 316, 및 318)이 트랜지스터(300A)의 보호 절연막으로서 기능한다. 또한, 트랜지스터(300A)에서는, 도전막(304)이 게이트 전극으로서 기능하고, 도전막(312a)이 소스 전극으로서 기능하고, 도전막(312b)이 드레인 전극으로서 기능한다.
본 명세서 등에서는, 절연막(306 및 307)을 제 1 절연막이라고 하고, 절연막(314 및 316)을 제 2 절연막이라고 하고, 절연막(318)을 제 3 절연막이라고 할 수 있다.
도 9의 (A) 내지 (C)에 도시된 트랜지스터(300A)는 채널 에치(channel-etched) 트랜지스터이다. 본 발명의 일 형태의 산화물 반도체막은 채널 에치 트랜지스터에 적합하다.
<트랜지스터의 구조예 5>
도 10의 (A)는 트랜지스터(300B)의 상면도이다. 도 10의 (B)는 도 10의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 10의 (C)는 도 10의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
도 10의 (A) 내지 (C)에 도시된 트랜지스터(300B)는 기판(302) 위의 도전막(304), 기판(302) 및 도전막(304) 위의 절연막(306), 절연막(306) 위의 절연막(307), 절연막(307) 위의 산화물 반도체막(308), 산화물 반도체막(308) 위의 절연막(314), 절연막(314) 위의 절연막(316), 절연막(314 및 316)에 제공된 개구(341a)를 통하여 산화물 반도체막(308)에 전기적으로 접속되는 도전막(312a), 및 절연막(314 및 316)에 제공된 개구(341b)를 통하여 산화물 반도체막(308)에 전기적으로 접속되는 도전막(312b)을 포함한다. 트랜지스터(300B) 위, 구체적으로 도전막(312a 및 312b) 및 절연막(316) 위에는, 절연막(318)이 제공된다.
트랜지스터(300B)에서는, 절연막(306 및 307) 각각이 트랜지스터(300B)의 게이트 절연막으로서 기능하고, 절연막(314 및 316) 각각이 산화물 반도체막(308)의 보호 절연막으로서 기능하고, 절연막(318)이 트랜지스터(300B)의 보호 절연막으로서 기능한다. 또한, 트랜지스터(300B)에서는, 도전막(304)이 게이트 전극으로서 기능하고, 도전막(312a)이 소스 전극으로서 기능하고, 도전막(312b)이 드레인 전극으로서 기능한다.
도 9의 (A) 내지 (C)에 도시된 트랜지스터(300A)가 채널 에치 구조를 가지는 반면, 도 10의 (A) 내지 (C)의 트랜지스터(300B)는 채널 보호 구조를 가진다. 본 발명의 일 형태의 산화물 반도체막은 채널 보호 트랜지스터에도 적합하다.
<트랜지스터의 구조예 6>
도 11의 (A)는 트랜지스터(300C)의 상면도이다. 도 11의 (B)는 도 11의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 11의 (C)는 도 11의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
도 11의 (A) 내지 (C)에 도시된 트랜지스터(300C)는 절연막(314 및 316)의 형상이 도 10의 (A) 내지 (C)의 트랜지스터(300B)와 상이하다. 구체적으로는, 트랜지스터(300C)의 절연막(314 및 316)은 섬 형상을 가지고, 산화물 반도체막(308)의 채널 영역 위에 제공되어 있다. 다른 구성 요소는 트랜지스터(300B)와 비슷하다.
<트랜지스터의 구조예 7>
도 12의 (A)는 트랜지스터(300D)의 상면도이다. 도 12의 (B)는 도 12의 (A)의 일점쇄선 X1-X2를 따라 취한 단면도이다. 도 12의 (C)는 도 12의 (A)의 일점쇄선 Y1-Y2를 따라 취한 단면도이다.
도 12의 (A) 내지 (C)에 도시된 트랜지스터(300D)는 기판(302) 위의 도전막(304), 기판(302) 및 도전막(304) 위의 절연막(306), 절연막(306) 위의 절연막(307), 절연막(307) 위의 산화물 반도체막(308), 산화물 반도체막(308) 위의 도전막(312a), 산화물 반도체막(308) 위의 도전막(312b), 산화물 반도체막(308) 및 도전막(312a 및 312b) 위의 절연막(314), 절연막(314) 위의 절연막(316), 절연막(316) 위의 절연막(318), 및 절연막(318) 위의 도전막(320a 및 320b)을 포함한다.
트랜지스터(300D)에서는, 절연막(306 및 307)이 트랜지스터(300D)의 제 1 게이트 절연막으로서 기능하고, 절연막(314, 316, 및 318)이 트랜지스터(300D)의 제 2 게이트 절연막으로서 기능한다. 또한, 트랜지스터(300D)에서는, 도전막(304)이 제 1 게이트 전극으로서 기능하고, 도전막(320a)이 제 2 게이트 전극으로서 기능하고, 도전막(320b)이 표시 장치에 사용되는 화소 전극으로서 기능한다. 도전막(312a)은 소스 전극으로서 기능하고, 도전막(312b)은 드레인 전극으로서 기능한다.
도 12의 (C)에 도시된 바와 같이, 도전막(320b)은 절연막(306, 307, 314, 316, 및 318)에 제공되는 개구(342b) 및 개구(342c)에서 도전막(304)과 접속된다. 따라서, 도전막(320b) 및 도전막(304)에는 같은 전위가 인가된다.
트랜지스터(300D)의 구조는, 개구(342b 및 342c)를 제공하여 도전막(320b)을 도전막(304)과 접속시키는 상술한 구조에 한정되지 않는다. 예를 들어, 개구(342b 및 342c) 중 하나만을 제공하여 도전막(320b)을 도전막(304)과 접속시키는 구조, 또는 개구(342b 및 342c)을 제공하지 않고 도전막(320b)을 도전막(304)과 접속시키지 않는 구조를 채용하여도 좋다. 또한, 도전막(320b)을 도전막(304)과 접속시키지 않는 경우, 도전막(320b) 및 도전막(304)에 상이한 전위를 인가할 수 있다.
도전막(320b)은 절연막(314, 316, 및 318)에 제공되는 개구(342a)를 통하여 도전막(312b)과 접속된다.
또한, 트랜지스터(300D)는 상술한 S-channel 구조를 가진다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시예 1)
본 실시예에서, 기판 위의 본 발명의 일 형태의 산화물 반도체의 측정 결과에 대하여 설명한다. 측정에는 다양한 방법이 사용되었다. 또한 본 실시예에서는, 시료 1A, 1B, 1C, 1D, 1E, 1F, 1G, 1H, 및 1J가 제작되었다.
<<시료의 구조 및 그 제작 방법>>
본 발명의 일 형태에 관한 시료 1A 내지 1H 그리고 1J에 대하여 이하에 설명한다. 시료 1A 내지 1H 그리고 1J는 각각 기판 및 기판 위의 산화물 반도체를 포함한다.
시료 1A 내지 1H 그리고 1J는 산화물 반도체의 형성 시, 상이한 온도 및 상이한 산소 유량비로 제작된다. 시료 1A 내지 1H 그리고 1J의 산화물 반도체의 형성 시의 온도 및 산소 유량비에 대하여 이하의 표 1에 나타내었다.
Figure pct00001
다음으로, 시료의 제작 방법에 대하여 설명한다.
기판으로서 유리 기판을 사용하였다. 스퍼터링 장치를 사용하여 기판 위에 산화물 반도체로서 두께 100nm의 In-Ga-Zn 산화물을 형성하였다. 형성 조건은 다음과 같다: 체임버 내의 압력이 0.6Pa이고, 금속 산화물 타깃(원자수비 In:Ga:Zn은 4:2:4.1)을 타깃으로서 사용하였다. 스퍼터링 장치 내에 제공된 금속 산화물 타깃에 2500W의 AC 전력을 공급하여 산화물 반도체를 형성하였다.
위의 표에서 나타낸 형성 온도 및 산소 유량비를 산화물 반도체를 형성하는 조건으로서 사용하여, 시료 1A 내지 1H 그리고 1J를 제작하였다.
상기 단계를 거쳐, 본 실시예의 시료 1A 내지 1H 그리고 1J를 제작하였다.
<X선 회절에 의한 분석>
본 항목에서는, 유리 기판 위의 산화물 반도체에 수행된 X선 회절(XRD) 측정의 결과에 대하여 설명한다. XRD 장치로서는 D8 ADVANCE(Bruker AXS사 제조)를 사용하였다. 조건은 다음과 같다: out-of-plane법에 의하여 θ/2θ에서 주사하고, 주사 범위는 15deg. 내지 50deg.이고, 스텝 폭은 0.02deg.이고, 주사 속도는 3.0deg./min이었다.
도 14는 out-of-plane법에 의하여 측정된 시료의 XRD 스펙트럼을 나타낸 것이다.
도 14에 나타낸 XRD 스펙트럼에서, 형성 시의 기판 온도를 높게 하거나, 또는 형성 시의 산소 가스 유량비를 높일수록, 2θ=31° 부근의 피크 강도가 높아진다. 또한, 2θ=31° 부근의 피크는, 결정성 IGZO 화합물의 형성면 또는 상면에 실질적으로 수직인 방향으로 c축이 배향되는 결정성 IGZO 화합물(이런 화합물은 CAAC IGZO라고도 함)에서 유래하는 것을 알았다.
도 14에서의 XRD 스펙트럼에 나타낸 바와 같이, 형성 시의 기판 온도가 낮을수록, 또는 형성 시의 산소 가스 유량비가 낮을수록 명확한 피크가 나타나지 않는다. 따라서, 더 낮은 기판 온도에서 또는 더 낮은 산소 가스 유량비에서 형성되는 시료의 측정 영역의 a-b면 방향 및 c축 방향의 배향은 없는 것을 알았다.
<TEM 이미지 및 전자 회절>
본 항목에서는 시료 1A, 1D, 및 1J의, HAADF-STEM(high-angle annular dark-field scanning transmission electron microscope)에 의하여 관찰 및 분석한 결과에 대하여 설명한다. HAADF-STEM에 의하여 얻은 이미지는 TEM 이미지라고도 한다.
본 항목에서는, 시료 1A, 1D, 및 1J에 프로브 직경이 1nm인 전자빔(나노빔이라고도 함)을 조사하여 얻은 전자 회절 패턴에 대하여 설명한다.
평면 TEM 이미지는 구면 수차 보정 기능을 사용하여 관찰하였다. HAADF-STEM 이미지는 원자 분해능 분석 전자 현미경(JEOL Ltd. 제조, JEM-ARM200F)을 사용하여 다음 조건하에서 얻었다: 가속 전압을 200kV로 하고, 직경 약 0.1nmΦ의 전자빔으로 조사를 수행하였다.
또한, 전자 회절 패턴은 전자빔 조사를 35초 동안 일정한 속도로 행하면서 관찰하였다.
도 15의 (A)는 시료 1A의 단면 TEM 이미지를 나타낸 것이고, 도 15의 (B)는 시료 1A의 전자 회절 패턴을 나타낸 것이다. 도 15의 (C)는 시료 1D의 단면 TEM 이미지를 나타낸 것이고, 도 15의 (D)는 시료 1D의 전자 회절 패턴을 나타낸 것이다. 도 15의 (E)는 시료 1J의 단면 TEM 이미지를 나타낸 것이고, 도 15의 (F)는 시료 1J의 전자 회절 패턴을 나타낸 것이다.
예를 들어, 시료면에 평행한 방향에서 300nm의 프로브 직경을 가지는 전자빔이 InGaZnO4 결정을 포함하는 CAAC-OS에 대하여 입사되면, InGaZnO4 결정의 (009)면에서 유래하는 스폿을 포함하는 회절 패턴이 얻어지는 것이 알려져 있다. 즉, CAAC-OS는 c축 배향을 가지고, c축이 CAAC-OS의 형성면 또는 상면에 실질적으로 수직인 방향으로 배향된다. 한편, 같은 시료에 대하여 프로브 직경 300nm의 전자빔을 시료면에 수직인 방향으로 입사시키면, 고리 형상의 회절 패턴이 나타난다. 즉, CAAC-OS는 a축 배향도 b축 배향도 가지지 않는 것을 알았다.
또한, 나노 결정을 포함하는 산화물 반도체(nanocrystalline oxide semiconductor(이하 nc-OS이라고도 함))에 대하여 프로브 직경이 큰(예를 들어, 50nm 이상) 전자빔을 사용한 전자 회절을 행하면, 헤일로 패턴(halo pattern) 같은 회절 패턴이 관찰된다. 한편, 프로브 직경이 작은(예를 들어, 50nm 미만) 전자빔을 사용하여 얻어진 nc-OS의 나노빔 전자 회절 패턴에는 휘점이 나타난다. 또한, nc-OS의 나노빔 전자 회절 패턴에서, 원(고리) 패턴의 휘도가 높은 영역이 나타나는 경우가 있다. 또한, nc-OS의 나노빔 전자 회절 패턴에서는, 고리 형상에 복수의 휘점이 나타나는 경우가 있다.
도 15의 (A)에 나타낸 바와 같이, 단면 TEM에 의하여 나노 결정(이하 nc이라고도 함)이 시료 1A에서 관찰된다. 또한, 도 15의 (B)에 나타낸 바와 같이, 관찰된 시료 1A의 전자 회절 패턴은 원(고리) 패턴의 휘도가 높은 영역을 가진다. 또한, 고리 형상 영역에 복수의 스폿이 나타날 수 있다.
도 15의 (C)에 나타낸 바와 같이, 단면 TEM에 의하여 CAAC 구조 및 나노 결정이 시료 1D에서 관찰된다. 또한, 도 15의 (D)에 나타낸 바와 같이, 관찰된 시료 1D의 전자 회절 패턴은 원(고리) 패턴의 휘도가 높은 영역을 가진다. 또한, 고리 형상 영역에 복수의 스폿이 나타날 수 있다. 회절 패턴에서, (009)면에서 유래하는 스폿이 약간 관찰된다.
한편, 도 15의 (E)에서 나타낸 바와 같이, CAAC 구조의 층상 배열이 단면 TEM에 의하여 시료 1J에서 관찰된다.
단면 TEM 이미지 및 평면 TEM 이미지에서 관찰되는 특징은 산화물 반도체의 구조의 하나의 면이다.
다음으로, 시료 1A에 프로브 직경이 1nm인 전자빔(나노빔이라고도 함)을 조사하여 얻은 전자 회절 패턴을 도 16의 (A) 내지 (L)에 나타낸다.
도 16의 (A)의 시료 1A의 평면 TEM 이미지에서 흑점 a1, 흑점 a2, 흑점 a3, 흑점 a4, 및 흑점 a5로 나타낸 지점의 전자 회절 패턴을 관찰한다. 또한, 전자 회절 패턴은 전자빔 조사를 35초 동안 일정한 속도로 행하면서 관찰한다. 도 16의 (C), (D), (E), (F), 및 (G)는 각각, 흑점 a1, 흑점 a2, 흑점 a3, 흑점 a4, 및 흑점 a5로 나타낸 지점의 결과를 나타낸 것이다.
도 16의 (C) 내지 (G)에서는, 고리 패턴의 휘도가 높은 영역이 나타났다. 또한, 고리 형상 영역에서 복수의 스폿이 나타났다.
도 16의 (B)의 시료 1A의 단면 TEM 이미지에서 흑점 b1, 흑점 b2, 흑점 b3, 흑점 b4, 및 흑점 b5로 나타낸 지점의 전자 회절 패턴을 관찰한다. 도 16의 (H), (I), (J), (K), 및 (L)은 각각, 흑점 b1, 흑점 b2, 흑점 b3, 흑점 b4, 및 흑점 b5로 나타낸 지점의 결과를 나타낸 것이다.
도 16의 (H) 내지 (L)에서는, 고리 패턴의 휘도가 높은 영역이 나타났다. 또한, 고리 형상 영역에서 복수의 스폿이 나타났다.
바꿔 말하면, 시료 1A는 nc 구조를 가지고 비정질 구조를 가지는 산화물 반도체막 및 단결정 구조를 가지는 산화물 반도체막과 명확히 다른 특성을 가지는 것을 알았다.
상술한 설명에 따르면, 시료 1A 및 시료 1D의 전자 회절 패턴 각각은 고리 패턴의 휘도가 높은 영역을 가지고 고리 형상 영역에 복수의 휘점이 나타난다. 따라서, 시료 1A는 nc-OS의 전자 회절 패턴을 나타내고 평면 방향 및 단면 방향으로 배향을 나타내지 않는 것을 알았다. 또한, 시료 1D는 nc 구조 및 CAAC 구조를 가지는 것을 알았다.
시료 1J의 전자 회절 패턴에는, InGaZnO4 결정의 (009)면에서 유래하는 스폿이 포함된다. 따라서, 시료 1J는 c축 배향성을 가지고 c축은 시료 1J의 형성면 또는 상면에 대하여 실질적으로 수직인 방향으로 배향된다.
<TEM 이미지의 분석>
본 항목에서는 HAADF-STEM를 사용한 시료 1A, 1C, 1D, 1F, 1G, 및 1J의 관찰 및 분석 결과에 대하여 설명한다.
평면 TEM 이미지의 화상 분석의 결과에 대하여 설명한다. 평면 TEM 이미지는 구면 수차 보정(spherical aberration corrector) 기능으로 얻었다. 평면 TEM 이미지는 원자 분해능 분석 전자 현미경(JEOL Ltd. 제조, JEM-ARM200F)을 사용하여, 다음 조건에서 얻었다: 가속 전압을 200kV로 하고, 직경 약 0.1nm
Figure pct00002
의 전자빔으로 조사를 수행하였다.
도 17에서, 시료 1A, 1C, 1D, 1F, 1G, 및 1J의 평면 TEM 이미지 및 평면 TEM 이미지의 화상 처리를 거쳐 얻어진 이미지를 나타내었다. 또한 도 17의 표에서, 왼쪽 도면은 평면 TEM 이미지이고, 오른쪽 도면은 왼쪽의 평면 TEM 이미지의 화상 처리를 거쳐 얻어진 이미지이다.
화상 처리 및 화상 분석 방법에 대하여 설명한다. 화상 처리는 다음과 같이 수행하였다. 도 17의 평면 TEM 이미지를 고속 푸리에 변환(FFT)함으로써, FFT 이미지를 얻었다. 다음으로, 얻어진 FFT 이미지에 대하여 2.8nm-1 내지 5.0nm-1의 범위를 제외하고 마스크 처리를 실시하였다. 그 후, 마스크 처리가 실시된 FFT 이미지에 IFFT(inverse fast Fourier transform)를 실시하여 FFT 필터링 이미지를 얻었다.
화상 분석을 수행하기 위해서는, 이하의 방식으로 FFT 필터링 이미지로부터 격자점을 추출하였다. 먼저, FFT 필터링 이미지의 노이즈를 제거하였다. 노이즈를 제거하기 위해서는, 식 1을 사용하여 반경 0.05nm 이내의 영역의 휘도를 평활화시켰다.
[식 1]
Figure pct00003
(1)
또한, S_Int(x, y)는 좌표 (x, y)에서의 평활화된 휘도를 나타내고, r은 좌표 (x, y)와 좌표 (x', y') 사이의 거리를 나타내고, Int(x', y')는 좌표 (x', y')에서의 휘도를 나타낸다. 계산에서, r이 0일 때는 이를 1로 간주한다.
그리고, 격자점을 찾았다. 반경 0.22nm 이내에서 격자점의 후보 중에서 휘도가 가장 높은 좌표를 격자점으로 간주하였다. 이때, 격자점의 후보가 추출되었다. 반경 0.22nm 이내에서는, 노이즈로 인한 격자점의 검출의 오류를 적게 할 수 있다. 또한, TEM 이미지에 있어서 인접한 격자점들은 서로 일정한 거리 떨어져 있기 때문에, 두 개 이상의 격자점이 반경 0.22nm 이내에 관찰될 가능성은 적다.
다음으로, 추출된 격자점의 후보에서 반경 0.22nm 이내에 있어서 휘도가 가장 높은 좌표를 추출하여 격자점의 후보를 다시 결정한다. 격자점의 후보의 추출은 새로운 격자점의 후보가 나타나지 않을 때까지 이러한 식으로 반복되고, 이 시점에서의 좌표를 격자점으로 결정한다. 마찬가지로, 결정된 격자점에서 0.22nm 이상 떨어진 위치에서 다른 격자점의 결정을 수행하여, 격자점이 전체 영역에서 결정된다. 결정된 격자점을 총합적으로 격자점 그룹이라고 부른다.
여기서, 추출된 격자점 그룹으로부터 육각형 격자의 배향을 얻는 방법에 대하여 도 18의 (A) 내지 (C)의 모식도 및 도 18의 (D)의 흐름도를 참조하여 설명한다. 먼저, 기준 격자점을 결정하고, 이 기준 격자점에 가장 가까운 6개의 격자점들을 연결하여 육각형 격자를 형성한다(도 18의 (A), 및 도 18의 (D)의 단계 S101 참조). 그 후, 상기 육각형 격자의 중심점인 기준 격자점과, 꼭짓점인 각 격자점 사이의 평균 거리 R을 산출하였다. 그리고, 기준 격자점을 중심점으로서 및 산출된 거리 R을 중심점으로부터 각 꼭짓점까지의 거리로서 사용하여 정육각형을 형성하였다(도 18의 (D)의 단계 S102 참조). 정육각형의 꼭짓점에서 이들 각각에 가장 가까운 격자점까지의 거리를 거리 d1, 거리 d2, 거리 d3, 거리 d4, 거리 d5, 및 거리 d6으로 간주하였다(도 18의 (B), 및 도 18의 (D)의 단계 S103 참조). 다음으로, 중심점을 중심으로 0.1°씩 60°까지 정육각형을 회전시키고, 육각형 격자와 회전시킨 정육각형 사이의 평균 편차 [D=(d1+d2+d3+d4+d5+d6)/6]를 산출하였다(도 18의 (D)의 단계 S104 참조). 그리고, 평균 편차 D가 최소가 될 때의 정육각형의 회전각 θ를 육각형 격자의 각도로서 산출하였다(도 18의 (C), 및 도 18의 (D)의 단계 S105 참조).
다음으로, 가장 높은 비율로 육각형 격자의 배향이 30°가 되도록 평면 TEM 이미지의 관찰 부분을 조정하였다. 이러한 조건에서, 반경 1nm 이내에서의 육각형 격자의 평균 배향을 산출하였다. 화상 처리를 거쳐 얻어지며, 영역의 육각형 격자의 각도에 따라 색 또는 농담(gradation)이 변화된 평면 TEM 이미지를 나타내었다. 도 17의 평면 TEM 이미지의 화상 처리를 거쳐 얻어진 이미지는 도 17의 평면 TEM 이미지에 상술한 방법에 의하여 화상 분석을 행하고 육각형 격자의 각도에 따라 색을 적용하여 얻어진 이미지이다. 바꿔 말하면, 평면 TEM 이미지의 화상 처리를 거쳐 얻어진 이미지는 평면 TEM 이미지의 FFT 필터링 이미지에서 특정 파수 범위의 색 코딩에 의하여 특정 파수 범위의 격자점의 배향을 추출한 이미지이다.
도 17에 나타낸 바와 같이, nc가 관찰되는 시료 1A 및 시료 1D에서, 육각형은 랜덤으로 배향되고 모자이크 패턴으로 분포된다. 단면 TEM 이미지에서 층상 구조가 관찰되는 시료 1J에서, 육각형이 균일하게 배향된 영역이 수십nm의 넓은 범위에서 존재한다. 시료 1D에서, 랜덤 모자이크 패턴의 nc 영역 및 시료 1J에서와 같이 육각형이 균일하게 배향되는 넓은 영역이 포함되는 것을 알았다.
도 17로부터, 형성 시의 기판 온도가 낮을수록 또는 형성 시의 산소 가스 유량비가 낮을수록, 육각형이 랜덤으로 배향되고 모자이크 패턴으로 분포되는 영역이 존재하기 쉬워지는 것을 알았다.
CAAC-OS의 평면 TEM 이미지의 분석을 통하여, 육각형 격자의 각도가 변화되는 경계 부분을 조사할 수 있다.
다음으로, 시료 1A의 격자점 그룹을 사용하여 보로노이 다이어그램을 형성하였다. 보로노이 다이어그램은 격자점 그룹을 포함하는 영역으로 나누어진 이미지이다. 각 격자점은 다른 격자점보다 상기 격자점을 둘러싸는 영역에 더 가깝다. 도 19의 (A) 내지 (D)의 모식도 및 도 19의 (E)의 흐름도를 사용하여 보로노이 다이어그램의 형성 방법에 대하여 이하에서 자세히 설명한다.
먼저, 도 18의 (A) 내지 (D)를 사용하여 설명한 방법 등에 의하여 격자점 그룹을 추출하였다(도 19의 (A), 및 도 19의 (E)의 단계 S111 참조). 다음으로, 인접한 격자점들을 선분으로 연결하였다(도 19의 (B), 및 도 19의 (E)의 단계 S112 참조). 그리고, 선분의 수직 이등분선을 그었다(도 19의 (C), 및 도 19의 (E)의 단계 S113 참조). 다음으로, 3개의 수직 이등분선이 교차되는 점을 추출하였다(도 19의 (E)의 단계 S114 참조). 이 점들이 보로노이점이라고 불린다. 그 후, 인접한 보로노이점을 선분으로 연결하였다(도 19의 (D), 및 도 19의 (E)의 단계 S115 참조). 선분으로 둘러싸인 다각형 영역을 보로노이 영역이라고 부른다. 상술한 방법으로, 보로노이 다이어그램을 형성하였다.
도 20은 시료 1A, 1C, 1D, 1F, 1G 및 1J에서 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 비율을 나타낸 것이다. 막대 그래프는 시료의 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 개수를 나타낸 것이다. 또한, 표는 시료의 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 비율을 나타낸 것이다.
도 20으로부터, 결정화의 수준이 높은 시료 1J에서 육각형의 비율이 높고, 결정화의 수준이 낮은 시료 1A에서 육각형의 비율이 낮은 경향이 있는 것을 알았다. 시료 1D의 육각형의 비율은 시료 1J와 1A의 사이에 있다. 따라서, 도 20으로부터, 산화물 반도체의 결정 상태는 다른 형성 조건하에서 크게 다르다는 것을 알았다.
도 20으로부터, 형성 시의 기판 온도가 낮을수록 또는 형성 시의 산소 가스 유량비가 낮을수록, 결정화의 수준은 낮아지고 육각형의 비율은 낮아지는 것을 알았다.
<원소 분석>
본 항목에서는 시료 1A에 포함되는 원소의 분석 결과에 대하여 설명한다. 이 분석을 위하여, 에너지 분산형 X선 분광법(EDX: energy dispersive X-ray spectroscopy)에 의하여, EDX 매핑 이미지를 얻는다. EDX 측정에는, 원소 분석 장치로서 에너지 분산형 X선 분석 장치(JEOL Ltd. 제조, AnalysisStation JED-2300T)를 사용한다. 시료로부터 방출된 X선의 검출에는 Si 드리프트 검출기를 사용한다.
EDX 측정에서는, 시료의 검출 대상 영역의 점에 전자빔 조사를 실시하고, 이 조사에 의하여 발생되는 시료의 특성 X선의 에너지와 그 빈도를 측정하는 식으로, 점의 EDX 스펙트럼을 얻는다. 본 실시예에서, 점의 EDX 스펙트럼의 피크는 In 원자의 L껍질로의 전자 전이(electron transition), Ga 원자의 K껍질로의 전자 전이, 및 Zn 원자의 K껍질 및 O 원자의 K껍질로의 전자 전이에 귀속되고, 점에서의 원자의 비율을 산출한다. 시료의 분석 대상 영역에서 이 공정을 통하여, 원자의 비율의 분포를 나타낸 EDX 매핑 이미지를 얻을 수 있다.
도 21의 (A) 내지 (H)는 시료 1A의, 단면 TEM 이미지, 평면 TEM 이미지, 및 EDX 매핑 이미지를 나타낸 것이다. EDX 매핑 이미지에서, 원소의 비율은 계조에 의하여 나타내어진다: 한 영역에 측정 원소가 많이 존재할수록 그 영역은 밝아지고; 한 영역에 측정 원소가 적게 존재할수록 그 영역은 어두워진다. 도 21의 (B) 내지 (D) 및 (F) 내지 (H)에서의 EDX 매핑 이미지의 배율은 720만배이다.
도 21의 (A)는 단면 TEM 이미지를 나타낸 것이고 도 21의 (E)는 평면 TEM 이미지를 나타낸 것이다. 도 21의 (B)는 In 원자의 단면 EDX 매핑 이미지를 나타낸 것이고 도 21의 (F)는 In 원자의 평면 EDX 매핑 이미지를 나타낸 것이다. 도 21의 (B)의 EDX 매핑 이미지에서, 모든 원자에서의 In 원자의 비율은 9.28atomic% 내지 33.74atomic%이다. 도 21의 (F)의 EDX 매핑 이미지에서, 모든 원자에서의 In 원자의 비율은 12.97atomic% 내지 38.01atomic%이다.
도 21의 (C)는 Ga 원자의 단면 EDX 매핑 이미지를 나타낸 것이고 도 21의 (G)는 Ga 원자의 평면 EDX 매핑 이미지를 나타낸 것이다. 도 21의 (C)의 EDX 매핑 이미지에서, 모든 원자에서의 Ga 원자의 비율은 1.18atomic% 내지 18.64atomic%이다. 도 21의 (G)의 EDX 매핑 이미지에서, 모든 원자에서의 Ga 원자의 비율은 1.72atomic% 내지 19.82atomic%이다.
도 21의 (D)는 Zn 원자의 단면 EDX 매핑 이미지를 나타낸 것이고 도 21의 (H)는 Zn 원자의 평면 EDX 매핑 이미지를 나타낸 것이다. 도 21의 (D)의 EDX 매핑 이미지에서, 모든 원자에서의 Zn 원자의 비율은 6.69atomic% 내지 24.99atomic%이다. 도 21의 (H)의 EDX 매핑 이미지에서, 모든 원자에서의 Zn 원자의 비율은 9.29atomic% 내지 28.32atomic%이다.
또한 도 21의 (A) 내지 (D)는 시료 1A의 단면에서의 같은 영역을 나타낸 것이다. 도 21의 (E) 내지 (H)는 시료 1A의 평면에서의 같은 영역을 나타낸 것이다.
도 22의 (A) 내지 (C)는 시료 1A의 확대된 단면 EDX 매핑 이미지를 나타낸 것이다. 도 22의 (A)는 도 21의 (B)의 일부의 확대도이다. 도 22의 (B)는 도 21의 (C)의 일부의 확대도이다. 도 22의 (C)는 도 21의 (D)의 일부의 확대도이다.
도 22의 (A) 내지 (C)의 EDX 매핑 이미지는 명암의 범위의 상대적인 분포를 나타내고, 시료 1A에서 원자가 분포를 가지는 것을 나타낸다. 도 22의 (A) 내지 (C)에서의 실선으로 둘러싸인 범위와 파선으로 둘러싸인 범위를 조사한다.
도 22의 (A)에서 나타낸 바와 같이, 실선으로 둘러싸인 범위에서는 상대적으로 어두운 영역이 큰 범위를 차지하고, 파선으로 둘러싸인 범위에서는 상대적으로 밝은 영역이 큰 범위를 차지한다. 도 22의 (B)에서 나타낸 바와 같이, 실선으로 둘러싸인 범위에서는 상대적으로 밝은 영역이 큰 범위를 차지하고, 파선으로 둘러싸인 범위에서는 상대적으로 어두운 영역이 큰 범위를 차지한다.
즉, 실선으로 둘러싸인 범위는 In 원자수가 상대적으로 많이 포함되는 영역이고, 파선으로 둘러싸인 범위는 In 원자수가 상대적으로 적게 포함되는 영역인 것을 알았다. 도 22의 (C)는 실선으로 둘러싸인 범위의 오른쪽 부분은 상대적으로 밝고, 왼쪽 부분은 상대적으로 어두운 것을 나타낸 것이다. 따라서, 실선으로 둘러싸인 범위는 In X 2Zn Y 2O Z 2 또는 InO X 1 등을 주성분으로서 포함하는 영역인 것을 알았다.
실선으로 둘러싸인 범위는 Ga 원자수가 상대적으로 적게 포함되는 영역이고, 파선으로 둘러싸인 범위는 Ga 원자수가 상대적으로 많이 포함되는 영역인 것을 알았다. 도 22의 (C)는 파선으로 둘러싸인 범위의 왼쪽 위의 부분은 상대적으로 어둡고, 오른쪽 아래의 부분은 상대적으로 밝은 것을 나타낸 것이다. 따라서, 파선으로 둘러싸인 범위는, GaO X 3 또는 Ga X 4Zn Y 4O Z 4 등을 주성분으로서 포함하는 영역인 것을 알았다.
또한, 도 22의 (A) 내지 (C)에 나타낸 바와 같이, In 원자는 Ga 원자보다 상대적으로 균일하게 분포되고, InO X 1을 주성분으로서 포함하는 영역은 In X 2Zn Y 2O Z 2를 주성분으로서 포함하는 영역을 통하여 서로 외견상 연결된다. 따라서, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역은 클라우드상으로 연장되는 것으로 추측될 수 있다.
GaOX3을 주성분으로서 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역이 고르지 않게 분포되고 혼합되는 구성을 가지는 In-Ga-Zn 산화물을 CAC-IGZO라고 부를 수 있다.
도 22의 (A) 내지 (C)에 나타낸 바와 같이, GaO X3 을 주성분으로서 포함하는 영역 및 In X2 Zn Y2 O Z2 또는 InO X1 을 주성분으로서 포함하는 영역 각각은 0.5nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 크기를 가진다.
상술한 바와 같이, CAC-IGZO는 금속 원소가 균일하게 분포된 IGZO 화합물과 다른 구조를 가지고, IGZO 화합물과 다른 특성을 가지는 것이 확인된다. 즉, CAC-IGZO에서, GaO X3 등을 주성분으로서 포함하는 영역 및 In X2 Zn Y2 O Z2 또는 InO X1 을 주성분으로서 포함하는 영역은 분리되어, 모자이크 패턴이 형성되는 것을 확인할 수 있다.
따라서, CAC-IGZO를 반도체 소자에 사용한 경우, GaO X3 등에 기인하는 성질과 In X2 Zn Y2 O Z2 또는 InO X1 에 기인하는 성질이 서로를 보완함으로써, 높은 온 상태 전류(I on), 높은 전계 효과 이동도(μ), 및 낮은 오프 상태 전류(I off)를 달성할 수 있는 것을 기대할 수 있다. CAC-IGZO를 포함하는 반도체 소자는 신뢰성이 높다. 따라서, CAC-IGZO는 디스플레이로 대표되는 다양한 반도체 장치에 적절히 사용된다.
본 실시예의 적어도 일부를, 본 명세서에서 설명하는 일 형태 및 다른 실시예 중 어느 것과 적절히 조합하여 실시할 수 있다.
(실시예 2)
본 실시예에서, 본 발명의 일 형태의 산화물 반도체막(108)을 포함하는 트랜지스터(150)를 제작하고 전기 특성 및 신뢰성을 위한 시험을 실시하였다. 본 실시예에서, 9개의 트랜지스터, 즉, 시료 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 및 2J는 산화물 반도체(108)를 포함하는 트랜지스터(150)로서 제작되었다.
<시료의 구조 및 그 제작 방법>
본 발명의 일 형태에 관한 시료 2A 내지 2H 그리고 2J에 대하여 이하에 설명한다. 시료 2A 내지 2H 그리고 2J로서, 도 3의 (A) 내지 (C)에 도시된 구조를 가지는 트랜지스터(150)를, 도 6의 (A) 내지 (D), 도 7의 (A) 내지 (C), 및 도 8의 (A) 내지 (C)를 참조하여 실시형태 2에서 설명된 제작 방법에 의하여 제작하였다.
시료 2A 내지 2H 그리고 2J는 산화물 반도체(108)의 형성 시, 상이한 온도 및 상이한 산소 유량비로 제작되었다. 시료 2A 내지 2H 그리고 2J의 산화물 반도체의 형성 시의 온도 및 산소 유량비에 대하여 이하의 표 2에 나타내었다.
Figure pct00004
실시형태 2에서 설명한 제작 방법에 의하여 시료들을 제작하였다. 산화물 반도체(108)는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1[원자수비])을 사용하여 형성하였다.
트랜지스터(150)는 2μm의 채널 길이 및 3μm의 채널폭(이하, L/W=2/3μm이라고도 함), 또는 2μm의 채널 길이 및 50μm의 채널 폭(이하, L/W=2/50μm이라고도 함)을 가졌다.
<트랜지스터의 I d-V g 특성>
다음으로, 시료 2A 내지 2H 그리고 2J의 트랜지스터(L/W=2/3μm)의 I d-V g 특성을 측정하였다. 각 트랜지스터의 I d-V g 특성을 측정하기 위한 조건으로서는, 제 1 게이트 전극으로서 기능하는 도전막(112)에 인가되는 전압(이후, 이 전압을 게이트 전압(V g)이라고도 함) 및 제 2 게이트 전극으로서 기능하는 도전막(106)에 인가되는 전압(이후, 이 전압을 백 게이트 전압(V bg)이라고도 함)을 -10V에서 +10V까지 0.25V씩 변화시켰다. 소스 전극으로서 기능하는 도전막(120a)에 인가되는 전압(이 전압을 소스 전압(V s)이라고도 함)은 0V(comm)이었고, 드레인 전극으로서 기능하는 도전막(120b)에 인가되는 전압(이 전압을 드레인 전압(V d)이라고도 함)은 0.1V 및 20V이었다.
도 23에는, 시료 2A 내지 2H 그리고 2J의 I d-V g 특성의 결과 및 전계 효과 이동도를 나타내었다. 실선 및 일점쇄선은 V d=20V일 때의 I d 및 V d=0.1V일 때의 I d를 각각 나타낸 것이다. 파선은 전계 효과 이동도를 나타낸다. 도 23에서, 제 1 세로축이 I d[A]를 나타내고, 제 2 세로축이 전계 효과 이동도(μFE)[cm2/Vs]를 나타내고, 가로축이 V g[V]를 나타낸다. 전계 효과 이동도는 V d=20V에서 측정된 값으로부터 산출되었다.
도 23에 나타낸 바와 같이, 시료 2A 내지 2H 그리고 2J는 상이한 온 상태 전류(I on) 및 상이한 전계 효과 이동도, 특히 포화 영역에서 상이한 전계 효과 이동도를 가지는 것을 알았다. 특히, 최대 포화 이동도 및 0V 부근에서의 전계 효과 이동도의 상승 특성은 명백하게 상이하다.
도 23으로부터, 형성 시의 기판 온도가 낮을수록 또는 형성 시의 산소 유량비가 낮을수록, 온 상태 전류(I on)가 높아지고 전계 효과 이동도가 0V 부근에서 더 가파르게 상승되는 것을 알았다. 특히, 시료 2A는 70cm2/Vs에 가까운 최대 전계 효과 이동도를 가진다.
<게이트 바이어스 온도 스트레스 시험(GBT 시험)>
다음으로, 시료 2A 내지 2H 그리고 2J의 트랜지스터(L/W=2/50μm)의 신뢰성을 평가하였다. 신뢰성 평가로서는 GBT 시험을 사용하였다.
본 실시예의 GBT 시험의 조건은 다음과 같다. 제 1 게이트 전극으로서 기능하는 도전막(112) 및 제 2 게이트 전극으로서 기능하는 도전막(106)에 인가되는 전압(이하 게이트 전압(V g)이라고 함)은 ±30V이고, 소스 전극으로서 기능하는 도전막(120a) 및 드레인 전극으로서 기능하는 도전막(120b)에 인가되는 전압(이하 각각 소스 전압 (V s) 및 드레인 전압 (V d)이라고 함)은 0V(COMMON)이었다. 스트레스 온도는 60℃, 스트레스 인가 시간을 1시간, 그리고 어두운 환경 및 광 환경(백색 LED로부터 약 10000lx의 광 조사)의 2종류의 측정 환경이 채용되었다.
바꿔 말하면, 트랜지스터(150)의 소스 전극으로서 기능하는 도전막(120a) 및 트랜지스터(150)의 드레인 전극으로서 기능하는 도전막(120b)은 동일한 전위로 설정되고, 소스 전극으로서 기능하는 도전막(120a) 및 드레인 전극으로서 기능하는 도전막(120b)과 다른 전위가 제 1 게이트 전극으로서 기능하는 도전막(112) 및 제 2 게이트 전극으로서 기능하는 도전막(106)에 일정 시간(여기서는 1시간) 동안 인가되었다.
제 1 게이트 전극으로서 기능하는 도전막(112) 및 제 2 게이트 전극으로서 기능하는 도전막(106)에 인가되는 전위가, 소스 전극으로서 기능하는 도전막(120a) 및 드레인 전극으로서 기능하는 도전막(120b)에 인가되는 전위보다 높은 경우를 포지티브 스트레스라고 부르고, 제 1 게이트 전극으로서 기능하는 도전막(112) 및 제 2 게이트 전극으로서 기능하는 도전막(106)에 인가되는 전위가, 소스 전극으로서 기능하는 도전막(120a) 및 드레인 전극으로서 기능하는 도전막(120b)에 인가되는 전위보다 낮은 경우를 네거티브 스트레스라고 부른다. 따라서, 신뢰성 평가는 총 4가지 조건, 즉 포지티브 GBT(암), 네거티브 GBT(암), 포지티브 GBT(광 조사), 및 네거티브 GBT(광 조사)하에서 행하였다.
또한, 포지티브 GBT(암)를 PBTS(positive bias temperature stress)라고 할 수 있고, 네거티브 GBT(암)를 NBTS(negative bias temperature stress)라고 할 수 있고, 포지티브 GBT(광 조사)를 PBITS(positive bias illumination temperature stress)라고 할 수 있고, 네거티브 GBT(광 조사)를 NBITS(negative bias illumination temperature stress)라고 할 수 있다.
도 24는 시료 2A 내지 2H 그리고 2J의 GBT 시험 결과를 나타낸 것이다. 도 24에서, 세로축은 트랜지스터의 문턱 전압의 변동량(ΔV th)을 나타낸다.
도 24의 결과는 시료 2A 내지 2H 그리고 2J에 포함되는 각각의 트랜지스터의 문턱 전압의 변동량(ΔV th)이 GBT 시험에서 ±3V 이내에 있는 것을 가리킨다. 따라서, 시료 2A 내지 2H 그리고 2J에 포함되는 트랜지스터는 각각 신뢰성이 높은 것이 확인된다.
따라서, 결정성이 낮은 IGZO막이더라도 결정성이 높은 IGZO막처럼 결함 준위 밀도가 낮다고 추정된다.
본 실시예의 적어도 일부를, 본 명세서에서 설명하는 실시형태 및 다른 실시예 중 어느 것과 적절히 조합하여 실시할 수 있다.
(실시예 3)
본 실시예에서, 기판 위에 형성된 본 발명의 일 형태의 산화물 반도체의 측정 결과에 대하여 설명한다. 측정에는 다양한 방법이 사용되었다. 또한 본 실시예에서는, 시료 3A, 3D, 및 3J가 제작되었다.
<<시료의 구조 및 그 제작 방법>>
본 발명의 일 형태에 관한 시료 3A, 3D, 및 3J에 대하여 이하에 설명한다. 시료 3A, 3D, 및 3J는 각각 기판 및 기판 위의 산화물 반도체를 포함한다.
시료 3A, 3D, 및 3J는 산화물 반도체의 형성 시, 상이한 온도 및 상이한 산소 유량비로 제작되었다. 시료 3A, 3D, 및 3J의 산화물 반도체의 형성 시의 온도 및 산소 유량비에 대하여 이하의 표 3에 나타내었다.
Figure pct00005
다음으로, 시료의 제작 방법에 대하여 설명한다.
기판으로서 유리 기판을 사용하였다. 스퍼터링 장치를 사용하여 기판 위에 산화물 반도체로서 두께 100nm의 In-Ga-Zn 산화물 반도체를 형성하였다. 형성 조건은 다음과 같다: 체임버 내의 압력이 0.6Pa이고, 금속 산화물 타깃(원자수비 In:Ga:Zn은 1:1:1.2)을 타깃으로서 사용하였다. 스퍼터링 장치 내에 제공된 금속 산화물 타깃에 2500W의 AC 전력을 공급하였다.
위의 표에서 나타낸 형성 온도 및 산소 유량비를 산화물 반도체를 형성하는 조건으로서 사용하여, 시료 3A, 3D, 및 3J를 제작하였다.
상기 단계를 거쳐, 본 실시예의 시료 3A, 3D, 및 3J를 제작하였다.
<TEM 이미지 및 전자 회절>
본 항목에서는 시료 3A, 3D, 및 3J의 TEM 관찰 및 분석 결과에 대하여 설명한다.
본 항목에서는, 시료 3A, 3D, 및 3J에 프로브 직경이 1nm인 전자빔(나노빔이라고도 함)을 조사하여 얻은 전자 회절 패턴에 대하여 설명한다.
평면 TEM 이미지는 구면 수차 보정 기능을 사용하여 관찰하였다. HAADF-STEM 이미지는 원자 분해능 분석 전자 현미경(JEOL Ltd. 제조, JEM-ARM200F)을 사용하여 다음 조건하에서 얻었다: 가속 전압을 200kV로 하고, 직경 약 0.1nm
Figure pct00006
의 전자빔으로 조사를 수행하였다.
또한, 전자 회절 패턴은 전자빔 조사를 35초 동안 일정한 속도로 행하면서 관찰하였다.
도 25의 (A)는 시료 3A의 단면 TEM 이미지를 나타낸 것이고, 도 25의 (B)는 시료 3A의 전자 회절 패턴을 나타낸 것이다. 도 25의 (C)는 시료 3D의 단면 TEM 이미지를 나타낸 것이고, 도 25의 (D)는 시료 3D의 전자 회절 패턴을 나타낸 것이다. 도 25의 (E)는 시료 3J의 단면 TEM 이미지를 나타낸 것이고, 도 25의 (F)는 시료 3J의 전자 회절 패턴을 나타낸 것이다.
도 25의 (A)에 나타낸 바와 같이, 나노 결정이 단면 TEM에 의하여 시료 3A에서 관찰된다. 또한, 도 25의 (B)에 나타낸 바와 같이, 관찰된 시료 3A의 전자 회절 패턴은 원(고리) 패턴의 휘도가 높은 영역을 가진다. 또한, 고리 형상 영역에 복수의 스폿이 나타날 수 있다.
도 25의 (C)에 나타낸 바와 같이, 단면 TEM에 의하여 CAAC 구조 및 나노 결정이 시료 3D에서 관찰된다. 또한, 도 25의 (D)에 나타낸 바와 같이, 관찰된 시료 3D의 전자 회절 패턴은 원(고리) 패턴의 휘도가 높은 영역을 가진다. 또한, 고리 형상 영역에 복수의 스폿이 나타날 수 있다. 회절 패턴에서, (009)면에서 유래하는 스폿이 약간 관찰된다.
한편, 도 25의 (E)에 나타낸 바와 같이, CAAC 구조의 층상 배열이 단면 TEM에 의하여 시료 3J에서 관찰된다. 또한, 도 25의 (F)의 시료 3J의 전자 회절 패턴에 (009)면에서 유래하는 스폿이 포함된다.
단면 TEM 이미지 및 평면 TEM 이미지에서 관찰되는 특징은 산화물 반도체의 구조의 하나의 면이다.
상술한 설명에 따르면, 시료 3A 및 시료 3D의 전자 회절 패턴 각각은 고리 패턴의 휘도가 높은 영역을 가지고 고리 형상 영역에 복수의 휘점이 나타난다. 따라서, 시료 3A 및 시료 3D 각각은 nc-OS의 전자 회절 패턴을 나타내고 평면 방향 및 단면 방향으로 배향성을 나타내지 않는다. 시료 3D는 nc 구조와 CAAC 구조의 혼합 재료인 것을 알았다.
시료 3J의 전자 회절 패턴에는, InGaZnO4 결정의 (009)면에서 유래하는 스폿이 포함된다. 따라서, 시료 3J는 c축 배향성을 가지고 c축은 시료 3J의 형성면 또는 상면에 대하여 실질적으로 수직인 방향으로 배향된다.
<TEM 이미지의 분석>
본 항목에서는 HAADF-STEM를 사용한 시료 3A, 3D, 및 3J의 관찰 및 분석 결과에 대하여 설명한다.
평면 TEM 이미지의 화상 분석의 결과에 대하여 설명한다. 평면 TEM 이미지는 구면 수차 보정 기능으로 얻었다. 평면 TEM 이미지는 원자 분해능 분석 전자 현미경(JEOL Ltd. 제조, JEM-ARM200F)을 사용하여, 다음 조건에서 얻었다: 가속 전압을 200kV로 하고, 직경 약 0.1nm
Figure pct00007
의 전자빔으로 조사를 수행하였다.
도 26의 (A)는 시료 3A의 평면 TEM 이미지를 나타낸 것이고, 도 26의 (B)는 시료 3A의 평면 TEM 이미지의 화상 처리를 거쳐 얻어진 이미지를 나타낸 것이다. 도 26의 (C)는 시료 3D의 평면 TEM 이미지를 나타낸 것이고, 도 26의 (D)는 시료 3D의 평면 TEM 이미지의 화상 처리를 거쳐 얻어진 이미지를 나타낸 것이다. 도 26의 (E)는 시료 3J의 평면 TEM 이미지를 나타낸 것이고, 도 26의 (F)는 시료 3J의 평면 TEM 이미지의 화상 처리를 거쳐 얻어진 이미지를 나타낸 것이다.
도 26의 (B), (D), 및 (F)의 평면 TEM 이미지의 화상 처리를 거쳐 얻어진 이미지는 실시예 1에서 설명한 방법에 의하여 도 26의 (A), (C), 및 (E)의 평면 TEM 이미지의 화상 분석을 거쳐 얻어지고 육각형 격자의 각도에 따른 색이 적용되는 이미지이다. 바꿔 말하면, 평면 TEM 이미지의 화상 처리를 거쳐 얻어진 이미지는 각각 평면 TEM 이미지의 FFT 필터링 이미지에서 특정 파수 범위의 색 코딩 및 이 범위에서 농담을 제공함에 의하여 특정 파수 범위의 격자점의 배향을 추출한 이미지이다.
도 26의 (A) 내지 (F)에 나타낸 바와 같이, nc가 관찰되는 시료 3A 및 시료 3D에서, 육각형은 랜덤으로 배향되고 모자이크 패턴으로 분포된다. 단면 TEM 이미지에서 층상 구조가 관찰되는 시료 3J에서, 육각형이 균일하게 배향된 영역이 수십nm의 넓은 범위에서 존재한다. 시료 3D에서, 랜덤 모자이크 패턴의 nc 영역 및 시료 3J에서와 같이 육각형이 균일하게 배향되는 넓은 영역이 포함되는 것을 알았다.
도 26의 (A) 내지 (F)로부터, 형성 시의 기판 온도가 낮을수록 또는 형성 시의 산소 가스 유량비가 낮을수록, 육각형이 랜덤으로 배향되고 모자이크 패턴으로 분포되는 영역이 존재하기 쉬워지는 것을 알았다.
CAAC-OS의 평면 TEM 이미지의 분석을 통하여, 육각형 격자의 각도가 변화되는 경계 부분을 조사할 수 있다.
다음으로, 시료 3A의 격자점 그룹을 사용하여 보로노이 다이어그램을 형성하였다. 보로노이 다이어그램은 실시예 1에서 설명된 방법에 의하여 얻어졌다.
도 27의 (A) 내지 (C)는 시료 3A, 3D, 및 3J에서 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 비율을 각각 나타낸 것이다. 막대 그래프는 시료에서의 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 개수를 나타낸 것이다. 또한, 표는 시료에서 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 비율을 나타낸 것이다.
도 27의 (A) 내지 (C)로부터, 결정화의 수준이 높은 시료 3J에서 육각형의 비율이 높고, 결정화의 수준이 낮은 시료 3A에서 육각형의 비율이 낮은 경향이 있는 것을 알았다. 시료 3D의 육각형의 비율은 시료 3J와 3A의 사이에 있다. 따라서, 도 27의 (A) 내지 (C)로부터, 산화물 반도체의 결정 상태는 다른 형성 조건하에서 크게 다르다는 것을 알았다.
도 27의 (A) 내지 (C)로부터, 형성 시의 기판 온도가 낮을수록 또는 형성 시의 산소 가스 유량비가 낮을수록, 결정화의 수준은 낮아지고 육각형의 비율은 낮아지는 것을 알았다.
<원소 분석>
본 항목에서는 시료 3A에 포함되는 원소의 분석 결과에 대하여 설명한다. 이 분석을 위하여, 에너지 분산형 X선 분광법(EDX)에 의하여, EDX 매핑 이미지를 얻는다. EDX 측정에는, 원소 분석 장치로서 에너지 분산형 X선 분석 장치(JEOL Ltd. 제조, AnalysisStation JED-2300T)를 사용한다. 시료로부터 방출된 X선의 검출에는 Si 드리프트 검출기를 사용한다.
EDX 측정에서는, 시료의 검출 대상 영역의 점에 전자빔 조사를 실시하고, 이 조사에 의하여 발생되는 시료의 특성 X선의 에너지와 그 빈도를 측정하는 식으로, 점의 EDX 스펙트럼을 얻는다. 본 실시예에서, 점의 EDX 스펙트럼의 피크는 In 원자의 L껍질로의 전자 전이, Ga 원자의 K껍질로의 전자 전이, 및 Zn 원자의 K껍질 및 O 원자의 K껍질로의 전자 전이에 귀속되고, 점에서의 원자의 비율을 산출한다. 시료의 분석 대상 영역에서 이 공정을 통하여, 원자의 비율의 분포를 나타낸 EDX 매핑 이미지를 얻을 수 있다.
도 28의 (A) 내지 (H)는 시료 3A의, 단면 TEM 이미지, 평면 TEM 이미지, 및 EDX 매핑 이미지를 나타낸 것이다. EDX 매핑 이미지에서, 원소의 비율은 계조에 의하여 나타내어진다: 한 영역에 측정 원소가 많이 존재할수록 그 영역은 밝아지고; 한 영역에 측정 원소가 적게 존재할수록 그 영역은 어두워진다. 도 28의 (B) 내지 (D) 및 (F) 내지 (H)에서의 EDX 매핑 이미지의 배율은 720만배이다.
도 28의 (A)는 단면 TEM 이미지를 나타낸 것이고 도 28의 (E)는 평면 TEM 이미지를 나타낸 것이다. 도 28의 (B)는 In 원자의 단면 EDX 매핑 이미지를 나타낸 것이고 도 28의 (F)는 In 원자의 평면 EDX 매핑 이미지를 나타낸 것이다. 도 28의 (B)의 EDX 매핑 이미지에서, 모든 원자에서의 In 원자의 비율은 8.64atomic% 내지 34.91atomic%이다. 도 28의 (F)의 EDX 매핑 이미지에서, 모든 원자에서의 In 원자의 비율은 5.76atomic% 내지 34.69atomic%이다.
도 28의 (C)는 Ga 원자의 단면 EDX 매핑 이미지를 나타낸 것이고 도 28의 (G)는 Ga 원자의 평면 EDX 매핑 이미지를 나타낸 것이다. 도 28의 (C)의 EDX 매핑 이미지에서, 모든 원자에서의 Ga 원자의 비율은 2.45atomic% 내지 25.22atomic%이다. 도 28의 (G)의 EDX 매핑 이미지에서, 모든 원자에서의 Ga 원자의 비율은 1.29atomic% 내지 27.64atomic%이다.
도 28의 (D)는 Zn 원자의 단면 EDX 매핑 이미지를 나타낸 것이고 도 28의 (H)는 Zn 원자의 평면 EDX 매핑 이미지를 나타낸 것이다. 도 28의 (D)의 EDX 매핑 이미지에서, 모든 원자에서의 Zn 원자의 비율은 5.05atomic% 내지 23.47atomic%이다. 도 28의 (H)의 EDX 매핑 이미지에서, 모든 원자에서의 Zn 원자의 비율은 3.69atomic% 내지 27.86atomic%이다.
또한 도 28의 (A) 내지 (D)는 시료 3A의 단면에서의 같은 영역을 나타낸 것이다. 도 28의 (E) 내지 (H)는 시료 3A의 평면에서의 같은 영역을 나타낸 것이다.
도 29의 (A) 내지 (C)는 시료 3A의 확대된 단면 EDX 매핑 이미지를 나타낸 것이다. 도 29의 (A)는 도 28의 (B)의 일부의 확대도이다. 도 29의 (B)는 도 28의 (C)의 일부의 확대도이다. 도 29의 (C)는 도 28의 (D)의 일부의 확대도이다.
도 29의 (A) 내지 (C)의 EDX 매핑 이미지는 명암의 범위의 상대적인 분포를 나타내고, 시료 3A에서 원자가 분포를 가지는 것을 나타낸다. 도 29의 (A) 내지 (C)에서의 실선으로 둘러싸인 범위와 파선으로 둘러싸인 범위를 조사한다.
도 29의 (A)에서 나타낸 바와 같이, 실선으로 둘러싸인 범위에서는 상대적으로 어두운 영역이 큰 범위를 차지하고, 파선으로 둘러싸인 범위에서는 상대적으로 밝은 영역이 큰 범위를 차지한다. 도 29의 (B)에서 나타낸 바와 같이, 실선으로 둘러싸인 범위에서는 상대적으로 밝은 영역이 큰 범위를 차지하고, 파선으로 둘러싸인 범위에서는 상대적으로 어두운 영역이 큰 범위를 차지한다.
즉, 실선으로 둘러싸인 범위는 In 원자수가 상대적으로 많이 포함되는 영역이고, 파선으로 둘러싸인 범위는 In 원자수가 상대적으로 적게 포함되는 영역인 것을 알았다. 도 29의 (C)는 실선으로 둘러싸인 범위의 위쪽 부분은 상대적으로 밝고, 아래쪽 부분은 상대적으로 어두운 것을 나타낸 것이다. 따라서, 실선으로 둘러싸인 범위는 In X 2Zn Y 2O Z 2 또는 InO X 1 등을 주성분으로서 포함하는 영역인 것을 알았다.
실선으로 둘러싸인 범위는 Ga 원자수가 상대적으로 적게 포함되는 영역이고, 파선으로 둘러싸인 범위는 Ga 원자수가 상대적으로 많이 포함되는 영역인 것을 알았다. 도 29의 (C)에 나타낸 바와 같이, 상대적으로 밝은 영역이 위쪽 파선으로 둘러싸인 범위의 오른쪽 부분에서 큰 범위를 차지하고, 어두운 영역은 그 왼쪽 부분에서 큰 범위를 차지한다. 도 29의 (C)에 나타낸 바와 같이, 상대적으로 밝은 영역이 아래쪽 파선으로 둘러싸인 범위의 왼쪽 위 부분에서 큰 범위를 차지하고, 어두운 영역은 그 오른쪽 아래 부분에서 큰 범위를 차지한다. 따라서, 파선으로 둘러싸인 범위는, GaO X 3 또는 Ga X 4Zn Y 4O Z 4 등을 주성분으로서 포함하는 영역인 것을 알았다.
또한, 도 29의 (A) 내지 (C)에 나타낸 바와 같이, In 원자는 Ga 원자보다 상대적으로 균일하게 분포되고, InO X 1을 주성분으로서 포함하는 영역은 In X 2Zn Y 2O Z 2를 주성분으로서 포함하는 영역을 통하여 서로 외견상 연결된다. 따라서, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역은 클라우드상으로 연장되는 것으로 추측될 수 있다.
GaOX3을 주성분으로서 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역이 고르지 않게 분포되고 혼합되는 구성을 가지는 In-Ga-Zn 산화물을 CAC-IGZO라고 부를 수 있다.
도 29의 (A) 내지 (C)에 나타낸 바와 같이, GaOX3을 주성분으로서 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역 각각은 0.5nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 크기를 가진다.
상술한 바와 같이, CAC-IGZO는 금속 원소가 균일하게 분포된 IGZO 화합물과 다른 구조를 가지고, IGZO 화합물과 다른 특성을 가지는 것이 확인된다. 즉, CAC-IGZO에서, GaO X 3 등을 주성분으로서 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역은 분리되어, 모자이크 패턴이 형성되는 것을 확인할 수 있다.
따라서, CAC-IGZO를 반도체 소자에 사용한 경우, GaO X3 등에 기인하는 성질과 In X2 Zn Y2 O Z2 또는 InO X1 에 기인하는 성질이 서로를 보완함으로써, 높은 온 상태 전류(I on), 높은 전계 효과 이동도(μ), 및 낮은 오프 상태 전류(I off)를 달성할 수 있는 것을 기대할 수 있다. CAC-IGZO를 포함하는 반도체 소자는 신뢰성이 높다. 따라서, CAC-IGZO는 디스플레이로 대표되는 다양한 반도체 장치에 적절히 사용된다.
본 실시예의 적어도 일부를, 본 명세서에서 설명하는 실시형태 및 다른 실시예 중 어느 것과 적절히 조합하여 실시할 수 있다.
(실시예 4)
본 실시예에서, 본 발명의 일 형태의 산화물 반도체(108)를 포함하는 트랜지스터(150)를 제작하고 전기 특성 및 신뢰성을 위한 시험을 실시하였다. 본 실시예에서, 9개의 트랜지스터, 즉, 시료 4A, 4B, 4C, 4D, 4E, 4F, 4G, 4H, 및 4J는 산화물 반도체(108)를 포함하는 트랜지스터(150)로서 제작되었다.
<<시료의 구조 및 그 제작 방법>>
본 발명의 일 형태에 관한 시료 4A 내지 4H 그리고 4J에 대하여 이하에 설명한다. 시료 4A 내지 4H 그리고 4J로서 도 3의 (A) 내지 (C)에 도시된 구조를 가지는 트랜지스터(150)를, 도 6의 (A) 내지 (D), 도 7의 (A) 내지 (C), 및 도 8의 (A) 내지 (C)를 참조하여 실시형태 2에서 설명된 제작 방법에 의하여 제작하였다.
시료 4A 내지 4H 그리고 4J는 산화물 반도체(108)의 형성 시, 상이한 온도 및 상이한 산소 유량으로 제작되었다. 시료 4A 내지 4H 그리고 4J의 산화물 반도체의 형성 시의 온도 및 산소 유량비에 대하여 이하의 표 4에 나타내었다.
Figure pct00008
실시형태 2에서 설명한 제작 방법에 의하여 시료들을 제작하였다. 산화물 반도체(108)는 금속 산화물 타깃(In:Ga:Zn=1:1:1.2[원자수비])을 사용하여 형성하였다.
트랜지스터(150)는 2μm의 채널 길이 및 3μm의 채널 폭(이하, L/W=2/3μm이라고도 함)을 가졌다.
<트랜지스터의 I d-V g 특성>
다음으로, 시료 4A 내지 4J의 트랜지스터(L/W=2/3μm)의 I d-V g 특성을 측정하였다. 각 트랜지스터의 I d-V g 특성을 측정하기 위한 조건으로서는, 제 1 게이트 전극으로서 기능하는 도전막(112)에 인가되는 전압(이후, 이 전압을 게이트 전압(V g)이라고도 함) 및 제 2 게이트 전극으로서 기능하는 도전막(106)에 인가되는 전압(이후, 이 전압을 백 게이트 전압(V bg)이라고도 함)을 -10V에서 +10V까지 0.25V씩 변화시켰다. 소스 전극으로서 기능하는 도전막(120a)에 인가되는 전압(이 전압을 소스 전압(V s)이라고도 함)은 0V(comm)이었고, 드레인 전극으로서 기능하는 도전막(120b)에 인가되는 전압(이 전압을 드레인 전압(V d)이라고도 함)은 0.1V 및 20V이었다.
도 30에는, 시료 4A 내지 4H 그리고 4J의 I d-V g 특성의 결과 및 전계 효과 이동도를 나타내었다. 실선 및 일점쇄선은 V d=20V일 때의 I d 및 V d=0.1V일 때의 I d를 각각 나타낸 것이다. 파선은 전계 효과 이동도를 나타낸다. 도 30에서, 제 1 세로축이 I d[A]를 나타내고, 제 2 세로축이 전계 효과 이동도(μFE)[cm2/Vs]를 나타내고, 가로축이 V g[V]를 나타낸다. 전계 효과 이동도는 V d=20V에서 측정된 값으로부터 산출된다.
도 30에 나타낸 바와 같이, 시료 4A 내지 4H 그리고 4J의 트랜지스터(150)는 노멀리 오프 특성을 가진다. 도 30에 나타낸 바와 같이, 시료 4A 내지 4H 그리고 4J는 상이한 온 상태 전류(I on) 및 상이한 전계 효과 이동도, 포화 영역에서 특히 상이한 전계 효과 이동도를 가지는 것을 알았다. 특히, 최대 포화 이동도 및 0V 부근에서의 전계 효과 이동도의 상승 특성은 명백하게 상이하다.
도 30으로부터, 형성 시의 기판 온도가 낮을수록 또는 형성 시의 산소 가스 유량비가 낮을수록, 낮은 V g에서의 전계 효과 이동도는 크게 높아지는 것을 알았다. 특히, 시료 4A는 40cm2/Vs에 가까운 최대 전계 효과 이동도를 가진다. 낮은 V g에서 높은 이동도를 가진다는 것은 낮은 전압에서의 고속 구동에 적합하다는 것을 의미하므로, 디스플레이로 대표되는 다양한 반도체 장치로의 적용을 기대할 수 있다.
본 실시예의 적어도 일부를, 본 명세서에서 설명하는 실시형태 및 다른 실시예 중 어느 것과 적절히 조합하여 실시할 수 있다.
001: 영역, 002: 영역, 003: 영역, 100: 트랜지스터, 102: 기판, 104: 절연막, 106: 도전막, 108: 산화물 반도체막, 108a: 산화물 반도체막, 108n: 영역, 110: 절연막, 110_0: 절연막, 112: 도전막, 112_0: 도전막, 112_1: 도전막, 112_2: 도전막, 116: 절연막, 118: 절연막, 120a: 도전막, 120b: 도전막, 122: 절연막, 140: 마스크, 141a: 개구, 141b: 개구, 143: 개구, 150: 트랜지스터, 160: 트랜지스터, 300A: 트랜지스터, 300B: 트랜지스터, 300C: 트랜지스터, 300D: 트랜지스터, 302: 기판, 304: 도전막, 306: 절연막, 307: 절연막, 308: 산화물 반도체막, 312a: 도전막, 312b: 도전막, 314: 절연막, 316: 절연막, 318: 절연막, 320a: 도전막, 320b: 도전막, 341a: 개구, 341b: 개구, 342a: 개구, 342b: 개구, 342c: 개구.
본 출원은 2016년 5월 19일에 일본 특허청에 출원된 일련 번호 2016-100939의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (15)

  1. 복합 산화물 반도체로서,
    인듐을 포함하는 제 1 영역; 및
    원소 M을 포함하는 제 2 영역
    을 포함하고,
    상기 원소 M은 Ga, Al, Hf, Y, 및 Sn 중 하나 이상을 포함하고,
    상기 제 1 영역 및 상기 제 2 영역은 모자이크 패턴으로 배열되는, 복합 산화물 반도체.
  2. 복합 산화물 반도체로서,
    인듐 산화물 또는 인듐 아연 산화물을 포함하는 제 1 영역;
    갈륨 산화물 또는 갈륨 아연 산화물을 포함하는 제 2 영역; 및
    아연 산화물을 포함하는 제 3 영역
    을 포함하고,
    상기 제 1 영역 및 상기 제 2 영역은 모자이크 패턴으로 배열되는, 복합 산화물 반도체.
  3. 제 2 항에 있어서,
    상기 제 1 영역, 상기 제 2 영역, 및 상기 제 3 영역 중 하나는 주변이 흐릿하고 클라우드상(cloud-like)의 구성을 가지는, 복합 산화물 반도체.
  4. 제 1 항에 있어서,
    상기 제 2 영역의 직경은 0.5nm 이상 10nm 이하 또는 그 근방인, 복합 산화물 반도체.
  5. 제 2 항에 있어서,
    상기 제 2 영역의 직경은 0.5nm 이상 10nm 이하 또는 그 근방인, 복합 산화물 반도체.
  6. 제 1 항에 있어서,
    상기 제 2 영역의 직경은 1nm 이상 2nm 이하 또는 그 근방인, 복합 산화물 반도체.
  7. 제 2 항에 있어서,
    상기 제 2 영역의 직경은 1nm 이상 2nm 이하 또는 그 근방인, 복합 산화물 반도체.
  8. 제 1 항에 있어서,
    인듐 대 원소 M 대 아연 간의 원자수비는 4:2:3 또는 그 근방인, 복합 산화물 반도체.
  9. 제 2 항에 있어서,
    인듐 대 갈륨 대 아연 간의 원자수비는 4:2:3 또는 그 근방인, 복합 산화물 반도체.
  10. 제 1 항에 있어서,
    인듐 대 원소 M 대 아연 간의 원자수비는 5:1:6 또는 그 근방인, 복합 산화물 반도체.
  11. 제 2 항에 있어서,
    인듐 대 갈륨 대 아연 간의 원자수비는 5:1:6 또는 그 근방인, 복합 산화물 반도체.
  12. 제 1 항에 있어서,
    인듐 대 원소 M 대 아연 간의 원자수비는 1:1:1 또는 그 근방인, 복합 산화물 반도체.
  13. 제 2 항에 있어서,
    인듐 대 갈륨 대 아연 간의 원자수비는 1:1:1 또는 그 근방인, 복합 산화물 반도체.
  14. 제 1 항에 따른 복합 산화물 반도체를 포함하는, 트랜지스터.
  15. 제 2 항에 따른 복합 산화물 반도체를 포함하는, 트랜지스터.
KR1020187036562A 2016-05-19 2017-05-10 복합 산화물 반도체 및 트랜지스터 KR102358829B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227003321A KR102492209B1 (ko) 2016-05-19 2017-05-10 복합 산화물 반도체 및 트랜지스터

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016100939 2016-05-19
JPJP-P-2016-100939 2016-05-19
PCT/IB2017/052714 WO2017199130A1 (en) 2016-05-19 2017-05-10 Composite oxide semiconductor and transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227003321A Division KR102492209B1 (ko) 2016-05-19 2017-05-10 복합 산화물 반도체 및 트랜지스터

Publications (2)

Publication Number Publication Date
KR20190008350A true KR20190008350A (ko) 2019-01-23
KR102358829B1 KR102358829B1 (ko) 2022-02-07

Family

ID=60324925

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020187036562A KR102358829B1 (ko) 2016-05-19 2017-05-10 복합 산화물 반도체 및 트랜지스터
KR1020227003321A KR102492209B1 (ko) 2016-05-19 2017-05-10 복합 산화물 반도체 및 트랜지스터
KR1020237002416A KR20230019215A (ko) 2016-05-19 2017-05-10 복합 산화물 반도체 및 트랜지스터

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020227003321A KR102492209B1 (ko) 2016-05-19 2017-05-10 복합 산화물 반도체 및 트랜지스터
KR1020237002416A KR20230019215A (ko) 2016-05-19 2017-05-10 복합 산화물 반도체 및 트랜지스터

Country Status (4)

Country Link
US (4) US10879360B2 (ko)
JP (5) JP6797749B2 (ko)
KR (3) KR102358829B1 (ko)
WO (1) WO2017199130A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220031253A (ko) * 2020-09-04 2022-03-11 한양대학교 산학협력단 반도체 산화물막 및 그 제조 방법, 그리고 이를 포함하는 트랜지스터
US11706954B2 (en) 2019-11-07 2023-07-18 Samsung Display Co., Ltd. Display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
CN109643735B (zh) 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
WO2018167593A1 (ja) * 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 複合酸化物、およびトランジスタ
JP2021088727A (ja) * 2018-03-20 2021-06-10 日新電機株式会社 成膜方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2014112376A1 (ja) * 2013-01-16 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP2014175446A (ja) * 2013-03-08 2014-09-22 Semiconductor Energy Lab Co Ltd 金属酸化物膜、及び半導体装置
JP2015144259A (ja) * 2013-12-25 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2016021562A (ja) * 2014-06-18 2016-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100589509B1 (ko) 2001-08-09 2006-06-14 다이켄카가쿠 코교 가부시키가이샤 마이크로파 유전체 복합조성물
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5328414B2 (ja) 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5946624B2 (ja) 2011-10-07 2016-07-06 株式会社半導体エネルギー研究所 酸化物半導体膜及び半導体装置
US8940647B2 (en) * 2011-12-28 2015-01-27 Boe Technology Group Co., Ltd. Method for surface treatment on a metal oxide and method for preparing a thin film transistor
KR102108248B1 (ko) 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
EP2867387A4 (en) 2012-06-29 2016-03-09 Semiconductor Energy Lab METHOD OF USING CATHODIC SPUTTER TARGET AND METHOD OF MANUFACTURING OXIDE FILM
TWI527230B (zh) 2012-10-19 2016-03-21 元太科技工業股份有限公司 薄膜電晶體結構及其製作方法
KR102211596B1 (ko) * 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI643969B (zh) 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
US20150255029A1 (en) 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
JP6166207B2 (ja) * 2014-03-28 2017-07-19 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
US10043913B2 (en) * 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP6486712B2 (ja) 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
US20150318171A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
KR20150126272A (ko) 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
KR20170101233A (ko) * 2014-12-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃의 제작 방법
CN107207252B (zh) 2015-02-02 2021-04-30 株式会社半导体能源研究所 氧化物及其制造方法
WO2016132240A1 (en) 2015-02-20 2016-08-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide film and sputtering apparatus
CN108028281B (zh) * 2015-09-25 2022-04-15 英特尔公司 具有带偏移半导体源极/漏极衬垫的高迁移率场效应晶体管

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2014112376A1 (ja) * 2013-01-16 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP2014175446A (ja) * 2013-03-08 2014-09-22 Semiconductor Energy Lab Co Ltd 金属酸化物膜、及び半導体装置
JP2015144259A (ja) * 2013-12-25 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2016021562A (ja) * 2014-06-18 2016-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
John F. Wager, "Oxide TFTs: A Progress Report", Information Display 1/16, SID 2016, Jan/Feb 2016, Vol. 32, No. 1, pp. 16-21.
M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350°C", J. Solid State Chem., 1991, Vol. 93, pp. 298-315.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11706954B2 (en) 2019-11-07 2023-07-18 Samsung Display Co., Ltd. Display device
KR20220031253A (ko) * 2020-09-04 2022-03-11 한양대학교 산학협력단 반도체 산화물막 및 그 제조 방법, 그리고 이를 포함하는 트랜지스터

Also Published As

Publication number Publication date
US20220246731A1 (en) 2022-08-04
JP7008778B2 (ja) 2022-01-25
JP2018182338A (ja) 2018-11-15
US11728392B2 (en) 2023-08-15
US20230387217A1 (en) 2023-11-30
JP7361140B2 (ja) 2023-10-13
JP2022048194A (ja) 2022-03-25
JP6833767B2 (ja) 2021-02-24
US20170338315A1 (en) 2017-11-23
WO2017199130A1 (en) 2017-11-23
JP2023181182A (ja) 2023-12-21
US10879360B2 (en) 2020-12-29
KR102358829B1 (ko) 2022-02-07
US11316016B2 (en) 2022-04-26
JP2017212440A (ja) 2017-11-30
KR102492209B1 (ko) 2023-01-27
KR20230019215A (ko) 2023-02-07
JP2021052188A (ja) 2021-04-01
KR20220019847A (ko) 2022-02-17
US20200343347A1 (en) 2020-10-29
JP6797749B2 (ja) 2020-12-09

Similar Documents

Publication Publication Date Title
US11316016B2 (en) Composite oxide semiconductor and transistor
KR102006585B1 (ko) 금속 산화물 막 및 금속 산화물 막의 형성 방법
KR102296809B1 (ko) 금속 산화물 및 전계 효과 트랜지스터
KR102381596B1 (ko) 복합 산화물 반도체 및 트랜지스터
JP2023015255A (ja) 複合酸化物
JP6800092B2 (ja) トランジスタ及び表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant