KR20170054875A - 전자부품 패키지 및 이를 포함하는 전자기기 - Google Patents

전자부품 패키지 및 이를 포함하는 전자기기 Download PDF

Info

Publication number
KR20170054875A
KR20170054875A KR1020150157563A KR20150157563A KR20170054875A KR 20170054875 A KR20170054875 A KR 20170054875A KR 1020150157563 A KR1020150157563 A KR 1020150157563A KR 20150157563 A KR20150157563 A KR 20150157563A KR 20170054875 A KR20170054875 A KR 20170054875A
Authority
KR
South Korea
Prior art keywords
region
electronic component
pad
disposed
package
Prior art date
Application number
KR1020150157563A
Other languages
English (en)
Other versions
KR101933408B1 (ko
Inventor
김선호
김지훈
안하영
서상훈
국승엽
정승원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150157563A priority Critical patent/KR101933408B1/ko
Priority to TW107117568A priority patent/TWI662668B/zh
Priority to TW105133792A priority patent/TWI643295B/zh
Priority to US15/336,288 priority patent/US10128179B2/en
Priority to JP2016210831A priority patent/JP6455992B2/ja
Publication of KR20170054875A publication Critical patent/KR20170054875A/ko
Priority to US16/038,956 priority patent/US10446481B2/en
Application granted granted Critical
Publication of KR101933408B1 publication Critical patent/KR101933408B1/ko
Priority to US16/598,046 priority patent/US10679933B2/en
Priority to US16/884,316 priority patent/US10861784B2/en
Priority to US17/113,284 priority patent/US11626364B2/en
Priority to US18/186,618 priority patent/US20230268266A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 개시는 제 1 절연층, 상기 제 1 절연층의 양측에 각각 배치된 제 1 패드와 제 2 패드, 및 상기 제 1 패드와 제 2 패드를 연결하는 제 1 비아를 포함하는 재배선층; 상기 재배선층 상에 배치된 전자부품; 및 상기 전자부품을 봉합하는 봉합재; 를 포함하며, 상기 제 1 비아의 중심은 상기 제 1 패드의 중심 및 상기 제 2 패드의 중심 중 적어도 하나와 상이한 전자부품 패키지 및 이를 포함하는 전자기기에 관한 것이다.

Description

전자부품 패키지 및 이를 포함하는 전자기기{ELECTRONIC COMPONENT PACKAGE AND ELECTRONIC DEVICE COMPRISING THE SAME}
본 개시는 전자부품 패키지 및 이를 포함하는 전자기기에 관한 것이다.
전자부품 패키지란 전자부품을 회로기판(Printed Circuit Board: PCB), 예를 들면, 전자기기의 메인보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미하며, 이는 회로기판, 예를 들면 인터포저 기판 내에 단순히 전자부품을 내장하는 기술과는 구별된다. 한편, 최근 전자부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자부품의 전극패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 이중 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
한편, 전자부품 패키지를 전자기기의 메인보드 등에 실장하는 경우, 일반적으로 전자부품과 메인보드의 열팽창계수(Coefficient of Thermal Expansion: CTE)는 차이가 상당하기 때문에 패키지의 유효 열팽창계수와 메인보드의 유효 열팽창계수의 차이가 심해지고, 그 결과 가혹한 환경에 노출되는 경우 패키지와 메인보드를 연결하는 접속단자, 예를 들면, 솔더 볼에 크랙이 발생할 수 있다.
본 개시의 여러 목적 중 하나는 이러한 문제점을 해결하는 것으로, 보드 레벨 신뢰성이 개선된 새로운 구조의 전자부품 패키지 및 이를 포함하는 전자기기를 제공하고자 한다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 패키지와 메인보드를 연결하는 접속단자의 크랙을 유발하는 응력을 용이하게 흡수할 수 있도록 재배선층의 비아 및 패드를 중심이 엇갈리게 배치하는 것이다.
본 개시의 여러 효과 중 일 효과로서 보드 레벨 신뢰성이 개선된 전자부품 패키지 및 이를 포함하는 전자기기를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 사시도다.
도 4는 도 3의 전자부품 패키지의 개략적인 X-X' 면 절단 단면도다.
도 5는 Q 또는 Q' 영역의 일례를 개략적으로 나타내는 확대도다.
도 6은 Q 또는 Q' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 7은 제 1 패드의 배열의 일례를 나타내는 평면도다.
도 8은 M 영역의 일례를 개략적으로 나타내는 확대도다.
도 9는 M 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 10은 제 1 패드의 배열의 다른 일례를 나타내는 평면도다.
도 11은 N 영역의 일례를 개략적으로 나타내는 확대도다.
도 12는 N 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 13은 비아 및 패드의 다양한 배치 형태를 개략적으로 도시한다.
도 14는 전자부품 패키지의 변형예를 개략적으로 나타내는 단면도다.
도 15는 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도 16은 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도 17은 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도 18은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 사시도다.
도 19는 도 18의 전자부품 패키지의 개략적인 Y-Y' 면 절단 단면도다.
도 20은 R 또는 R' 영역의 일례를 개략적으로 나타내는 확대도다.
도 21은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 22는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 23은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 24는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 25는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 26은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 27은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 28은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 29는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 30은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 31은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 32는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 33은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 34는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 35는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 36은 제 1 패드의 배열의 일례를 나타내는 평면도다.
도 37은 제 1 패드의 배열의 다른 일례를 나타내는 평면도다.
도 38은 비아 및 패드의 다양한 배치 형태를 개략적으로 도시한다.
도 39는 비아 및 패드의 다른 다양한 배치 형태를 개략적으로 도시한다.
도 40은 전자부품 패키지의 변형예를 개략적으로 나타내는 단면도다.
도 41은 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도 42는 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도 43은 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도 44는 전자부품 패키지를 보드에 실장한 경우에 있어서 접속단자에 크랙이 발생하는 경우를 개략적으로 나타내는 단면도다.
도 45는 전자부품 패키지를 보드에 실장한 경우에 있어서 접속단자에 크랙이 발생하지 않는 경우를 개략적으로 나타내는 단면도다.
도 46은 패드와 배선을 설명하기 위하여 재배선층의 일례를 개략적으로 나타내는 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자 기기
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자 기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자 기기(1000)의 종류에 따라, 전자 기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자 기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자 기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자 기기일 수 있음은 물론이다.
도 2는 전자 기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
전자부품 패키지는 상술한 바와 같은 다양한 전자 기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자부품 패키지
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 사시도다.
도 4는 도 3의 전자부품 패키지의 개략적인 X-X' 면 절단 단면도다.
도 5는 Q 또는 Q' 영역의 일례를 개략적으로 나타내는 확대도다.
도 6은 Q 또는 Q' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 재배선층(130), 상기 재배선층 상에 배치된 전자부품(120), 및 상기 전자부품(120)을 봉합하는 봉합재(110, encapsulant)를 포함한다. 이때, 재배선층(130)의 적어도 Q 영역 및/또는 Q' 영역의 제 1 비아(133a)는 그 중심이 제 1 절연층(131a)의 양측에 각각 배치된 제 1 및 제 2 패드(132a, 132b)의 중심에서 임의의 방향으로 소정 거리 이동 되도록 배치되어 있다. 즉, 제 1 비아(133a)의 중심은 제 1 및 제 2 패드(132a, 132b)의 중심과 불일치한다.
일반적으로, 전자부품 패키지를 전자기기의 메인보드 등에 실장하는 경우, 전자부품과 메인보드의 열팽창계수(CTE)는 차이가 상당하기 때문에 이들이 가혹한 환경에 노출되는 경우 패키지와 보드를 연결하는 접속단자, 예컨대 솔더 볼에 크랙이 발생할 수 있다. 보다 구체적으로, 전자부품과 메인보드의 열팽창계수(CTE) 차이에 의하여 패키지 및 보드에 휨이 발생할 수 있는데, 이때 패키지에 발생하는 휨과 보드에 발생하는 휨의 방향이 반대로 작용하여 패키지와 보드를 연결하는 접속단자, 예컨대 솔더 볼에 응력이 집중될 수 있으며, 그 결과 크랙이 발생할 수 있다. 이러한 크랙은 특히 패키지의 모서리 부분에서 문제가 되는데, 이는 패키지의 모서리 부분에서 위와 같은 응력이 특히 집중되기 때문이다.
반면, 일례에 따른 전자부품 패키지(100A)와 같이 재배선층(130)의 적어도 응력이 많이 집중되는 Q 영역 및/또는 Q' 영역의 제 1 비아(133a)의 중심이 제 1 절연층(131a)의 양측에 배치된 제 1 및 제 2 패드(132a, 132b)의 중심을 기준으로 임의의 방향으로 소정 거리 이동 되도록 배치하는 경우, 제 1 비아(133a) 및 제 1 및 제 2 패드(132a, 132b)가 일종의 스프링(spring) 역할을 수행할 수 있는바, 접속단자, 예컨대 솔더 볼에 집중되는 응력을 완화시켜줄 수 있다. 따라서, 패키지의 보드 레벨 신뢰성을 개선할 수 있다. 이와 같은 배치 형태는 Q 영역 및/또는 Q' 영역에만 적용될 수 있는 것은 아니며, 재배선층(130)의 그 외의 다른 영역에도 적용될 수 있음은 물론이다.
이하, 일례에 따른 전자부품 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
봉합재(110)는 전자부품(120)을 보호하기 위한 구성이다. 전자부품(120)을 봉합하는 형태는 특별히 제한되지 않으며, 예를 들면, 전자부품(120)의 적어도 일부를 감싸는 형태이면 무방하다. 봉합재(110)의 구체적인 물질은 특별히 한정되는 것은 아니다. 예를 들면, 그 물질로 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지, PID(Photo Imagable Dielectric) 수지 등이 사용될 수 있다. 또한, EMC(Epoxy Molding Compound) 등의 공지의 몰딩 물질을 사용할 수 있음은 물론이다. 봉합재(110)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
봉합재(110)는 공지의 방법으로 형성될 수 있다. 예를 들면, 봉합재(110) 전구체를 전자부품(120)을 캡슐화하도록 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 전자부품(120)을 캡슐화하도록 봉합재(110)를 점착 필름 등에 도포한 후 경화하여 형성할 수도 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다.
전자부품(120)은 다양한 능동부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지된 전자부품일 수도 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 전자부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자부품이 집적회로인 경우에는 100㎛ 내지 480㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)은 재배선층(130)과 전기적으로 연결되는 전극패드(120P)를 가진다. 전극패드(120P)는 전자부품(120)을 외부와 전기적으로 연결시키기 위한 구성으로, 형성 물질로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 도전성 물질로는, 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극패드(120P)는 재배선층(130)에 의하여 재배선 된다. 전극패드(120P)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다.
전자부품(120)이 집적회로인 경우에는 바디(부호 미도시), 패시베이션층(부호 미도시), 및 전극패드(120P)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션층은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극패드(120P)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 전극패드(120P)가 형성된 면은 액티브 면(active layer)이 된다.
재배선층(130)은 전자부품(120)의 전극패드(120P)를 재배선하기 위한 구성이다. 재배선층(130)을 통하여 다양한 기능을 가지는 수십 수백의 전극패드(120P)가 재배선 될 수 있으며, 제 1 접속단자(145)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재배선층(130)은 제 1 및 제 2 절연층(131a, 131b), 제 1 및 제 2 절연층(131a, 131b)에 배치된 제 1 및 제 2 배선(134a, 134b), 제 1 및 제 2 절연층(131a, 131b)에 배치되며 제 1 및 제 2 배선(134a, 134b)과 연결된 제 1 및 제 2 패드(132a, 132b), 및 제 1 및 제 2 패드(132a, 132b)를 연결시키는 제 1 비아(133a)를 포함한다. 또한, 전자부품(120)의 전극패드(120P)와 연결되는 제 1 비아(133a)를 포함한다. 여기서, 제 1 및 제 2 배선(134a, 134b) 및 제 1 및 제 2 패드(132a, 132b)는 구별되는 용어이다. 예를 들면, 도 46은 재배선층의 패턴 설계의 일례를 개략적으로 나타낸다. 여기서, 서로 다른 층에 형성된 제 1 및 제 2 비아(133a, 133b) 등을 연결하기 위한 일종의 스토퍼(stopper) 용도로 사용되는 것을 "패드(132a, 132b, 132c)"라 하고, "패드(132a, 132b, 132c)"와 연결되어 소정의 경로(path)를 가지는 것을 "배선(134a, 134b, 134c)" 이라 한다. 단순히 단면만을 참조할 때는 이들의 구분이 쉽지 않으나, 이들은 명확히 구분되는 구성요소이다.
제 1 및 제 2 절연층(131a, 131b)은 제 1 및 제 2 배선(134a, 134b), 제 1 및 제 2 패드(132a 132b), 제 1 및 제 2 비아(133a, 133b) 등을 보호하며, 필요에 따라 이들을 절연시키기 역할을 수행하며, 형성 물질로는 절연 물질이 사용된다. 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. PID(Photo Imagable Dielectric) 수지와 같은 감광성 절연 물질을 사용하는 경우 제 1 및 제 2 절연층(131a, 131b)을 보다 얇게 형성할 수 있고, 이에 따라 파인 피치를 갖는 제 1 및 제 2 비아(133a, 133b)를 보다 용이하게 구현할 수 있다. 제 1 및 제 2 절연층(131a, 131b)은 도시된 형태와 같이 두 개의 층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라서는 단층일 수도 있고, 또는 두 개의 층보다 많은 복수의 층일 수도 있다. 제 1 및 제 2 절연층(131a, 131b)의 형성 물질은 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 제 1 및 제 2 절연층(131a, 131b)의 두께는 특별히 한정되지 않으며, 예를 들면, 각각 제 1 및 제 2 배선(134a, 134b)이나 제 1 패드(132a)를 제외한 두께가 5㎛ 내지 20㎛ 정도, 제 1 및 제 2 배선(134a, 134b)이나 제 1 패드(132a)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
제 1 및 제 2 절연층(131a, 131b)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
제 1 및 제 2 배선(134a, 134b)은 재배선의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 1 및 제 2 배선(134a, 134b)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 제 1 및 제 2 배선(134a, 134b)은 같은 층에 배치된 제 1 및 제 2 패드(132a, 132b)와 연결될 수 있으며, 제 1 및 제 2 패드(132a, 132b)는 비아(132a, 132b) 등을 통하여 연결되어 있는바, 다른 층에 배치된 제 1 및 제 2 배선(134a, 134b), 또는 전자부품(120)의 전극패드(120P) 등과 전기적으로 연결될 수 있다. 제 1 및 제 2 배선(134a, 134b)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
제 1 패드(132a)는 제 1 접속단자(145)의 패드 역할을 수행한다. 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 1 패드(132a)의 평면에서 바라보았을 때의 모양은 특별히 한정되지 않으며, 예를 들면, 도면에서와 같이 원형일 수 있고, 이와 달리 타원형일 수도 있으며, 또는 직사각형일 수도 있다. 제 1 패드(132a)의 평면에서 바라보았을 때의 크기는 제 2 패드(132b) 보다 크다. 제 1 패드(132a)의 두께는 특별한 수치 범위로 한정될 필요는 없으며, 예를 들면, 10㎛ 내지 50㎛ 정도일 수 있다. 제 1 패드(132a)에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
제 2 패드(132b)는 제 1 및 제 2 비아(133a, 133b)의 패드 역할을 수행한다. 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 2 패드(132b)의 평면에서 바라보았을 때의 모양은 특별히 한정되지 않으며, 예를 들면, 도면에서와 같이 원형일 수 있고, 이와 달리 타원형일 수도 있으며, 또는 직사각형일 수도 있다. 제 2 패드(132b)의 평면에서 바라보았을 때의 크기는 제 1 패드(132a) 보다 작다. 제 2 패드(132b)의 두께는 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
제 1 및 제 2 배선(134a, 134b) 및 제 1 및 제 2 패드(132a, 132b)를 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
제 1 비아(133a)는 서로 다른 층에 형성된 제 1 및 제 2 배선(134a, 134b), 제 1 및 제 2 패드(132a, 132b) 등을 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 제 1 비아(133a)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 1 비아(133a)는 도 5(a)에서와 같이 도전성 물질로 완전히 충전될 수 있으며, 또는 도 5 (b)에서와 같이 도전성 물질이 비아 홀의 벽을 따라 형성된 것일 수도 있다. 또한, 제 1 비아(133a)의 형상으로는 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제 2 비아(133b)는 전자부품(120)의 전극패드(120P)와 제 2 배선(134b), 제 2 패드(132b) 등을 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 제 2 비아(133b)의 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제 2 비아(133b) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아 홀의 벽을 따라 형성된 것일 수도 있다. 또한, 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제 1 비아(133a)의 중심은 제 1 패드(132a) 및/또는 제 2 패드(132b)의 중심과 불일치한다. 이 경우 제 1 패드(132a) 및/또는 제 2 패드(132b)의 중심과 일치하도록 배치된 경우 대비 일종의 스프링(spring) 작용에 의하여 응력 완화 효과를 가질 수 있다. 따라서, 패키지(100A)의 보드레벨 신뢰성을 개선할 수 있다. 이와 같은 배치 형태는 Q 영역 및/또는 Q' 영역에만 적용될 수 있는 것은 아니며, 재배선층(130)의 그 외의 다른 영역에도 적용될 수 있음은 물론이다. 또한, 이와 같은 배치 형태는 제 2 비아(133b) 에도 적용될 수 있음은 물론이다.
제 1 및 제 2 비아(133a, 133b)를 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 또는 제 1 및 제 2 절연층(131a, 131b)이 감광성 재료를 포함하는 경우에는, 포토리소그래피 공법으로 비아 홀을 형성한 후, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
일례에 따른 전자부품 패키지(100A)는 제 1 절연층(131a)의 제 1 패드(132a)가 배치된 측에 배치되며, 제 1 패드(131a)의 적어도 일부를 오픈시키는 제 1 개구부(143)를 갖는 패시베이션층(140); 을 더 포함할 수 있다. 패시베이션층(140)은 제 1 및 제 2 절연층(131a, 131b), 제 1 및 제 2 배선(134a, 134b), 제 1 및 제 2 패드(132a, 132b), 제 1 및 제 2 비아(133a, 133b) 등을 보호하며, 필요에 따라 이들을 외부와 절연시키기 역할을 수행한다. 패시베이션층(140)의 형성 물질로는 절연 물질이 사용된다. 절연 물질로는 공지의 솔더 레지스트를 사용할 수 있다. 그 외에도 제 1 및 제 2 절연층(131a, 131b)과 동일한 물질, 예를 들면 동일한 PID 수지를 사용할 수도 있다. 패시베이션층(140)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다. 패시베이션층(140)의 두께는 특별히 한정되지 않으며, 예를 들면, 제 1 배선(134a)이나 제 1 패드(132a)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 제 1 배선(134a)이나 제 1 패드(132a)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
패시베이션층(140)의 제 1 개구부(143)의 중심은 제 1 비아(133a)의 중심과 불일치한다. 이 경우 제 1 비아(133a)에 의한 스프링(spring) 작용에 의하여 제 1 개구부(143)에 배치되는 제 1 접속단자(145)에 가해지는 응력을 완화시킬 수 있다. 따라서, 패키지(100A)의 보드레벨 신뢰성을 개선할 수 있다. 이와 같은 배치 형태는 Q 영역 및/또는 Q' 영역에만 적용될 수 있는 것은 아니며, 재배선층(130)의 그 외의 다른 영역에도 적용될 수 있음은 물론이다.
일례에 따른 전자부품 패키지(100A)는 패시베이션층(140)의 제 1 개구부(143)에 배치되는 제 1 접속단자(145); 를 더 포함할 수 있다. 제 1 접속단자(145)는 전자부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100A)는 제 제 1 접속단자(145)를 통하여 전자기기의 메인보드에 실장 될 수 있다. 제 1 접속단자(145)는 패시베이션층(140)의 제 1 개구부(143)에 배치되며, 제 1 개구부(143)를 통하여 오픈된 제 1 패드(132a)와 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다.
제 1 접속단자(145)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제 1 접속단자(145)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 다만, 볼(ball), 예를 들면, 솔더 볼인 것이 일반적이다. 제 1 접속단자(145)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
제 1 접속단자(145)는 팬-인(fan-in) 영역 및/또는 팬-아웃(fan-out) 영역에 배치된다. 팬-인(fan-out) 영역이란 전자부품이 배치된 영역을 의미하며, 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지(100A)는 팬-인(fan-in) 패키지일 수도 있고, 또는 팬-아웃(fan-out) 패키지일 수도 있다. 제 1 접속단자(145)의 구체적인 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 제 1 접속단자(145)의 수는 전자부품(120)의 전극패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으나, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
제 1 접속단자(145)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 제 1 접속단자(145)의 일부는 패시베이션층(140)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 제 1 개구부(143)는 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 포토리소그래피 공법으로도 형성할 수 있다. 경우에 따라서는, 제 1 개구부(143) 만을 형성할 수도 있으며, 제 1 접속단자(145)는 별도의 공정으로 필요에 따라 형성할 수 있다.
제 1 접속단자(145)의 중심은 제 1 비아(133a)의 중심과 불일치한다. 이 경우 제 1 비아(133a)에 의한 스프링(spring) 작용에 의하여 제 1 접속단자(145)에 가해지는 응력을 완화시킬 수 있다. 따라서, 패키지(100A)의 보드레벨 신뢰성을 개선할 수 있다. 이와 같은 배치 형태는 Q 영역 및/또는 Q' 영역에만 적용될 수 있는 것은 아니며, 재배선층(130)의 그 외의 다른 영역에도 적용될 수 있음은 물론이다.
도 7은 일례에 따른 전자부품 패키지의 제 1 패드의 배열의 일례를 나타내는 평면도다.
도면을 참조하면, 재배선층(130)은, 아래에서 바라보았을 때, 전자부품(120)이 배치되는 영역에 대응되는 제 1 영역(X)과, 제 1 영역(X)을 둘러싸는 제 2 영역(Y)을 포함한다. 이때 제 2 영역(Y)의 코너 부분(A)은 상술한 Q 및 Q' 영역에 대응되는 영역으로, 상술한 바와 같이 패키지(100A)를 보드에 실장하는 경우 제 1 접속단자(145)에 응력이 집중되는 영역이다. 따라서, 적어도 제 2 영역(Y)의 코너 부분(A)에 응력 완화가 가능하도록 상술한 바와 같이 제 1 비아(133a)의 중심을 제 1 및 제 2 패드(132a, 132b)의 중심과 불일치하도록 배치하는 경우, 패키지(100A)의 보드 레벨 신뢰성을 개선할 수 있다. 다만, 이에 한정되는 것은 아니며, 제 2 영역(Y)의 외측 부분(B)에도 상당한 응력이 집중될 수 있으며, 따라서 적어도 이 부분에 상술한 바와 같이 제 1 비아(133a)의 중심을 제 1 및 제 2 패드(132a, 132b)의 중심과 불일치하도록 배치할 수도 있으며, 이 경우 보드 레벨 신뢰성을 보다 개선할 수 있다.
도 8은 M 영역의 일례를 개략적으로 나타내는 확대도다.
도 9는 M 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도면을 참조하면, 적어도 제 2 영역(Y)의 코너 부분(A)에 배치된 제 1 비아(133a)는 제 1 패드(132a)의 중심을 기준으로 패키지(100A)의 외곽 방향으로 소정 거리 이동 되어 있다. 이 경우 스프링(spring) 작용이 패키지(100A)의 외곽 방향으로 발현될 수 있으므로, 내부 방향으로 소정 거리 이동 되는 경우 대비 응력 완화 효과가 보다 우수할 수 있다. 이때, 외곽 방향으로의 배치된다는 것은, 예컨대 도 8 또는 도 9에서와 같이, 제 1 패드(132a)의 그 중심을 교차하는 임의의 두 직선에 의하여 나눠지는 네 영역 중 패키지 내부를 향하는 영역을 제외한 나머지 세 영역에 배치되는 것을 의미한다. 한편, 도면에는 도시하지 않았으나, 제 2 영역(Y)의 외측 부분(B)에도 상술한 바와 같은 배치 형태가 적용될 수 있음은 물론이다.
도 10은 일례에 따른 전자부품 패키지의 제 1 패드의 배열의 다른 일례를 나타내는 평면도다.
도면을 참조하면, 제 2 영역(Y)의 코너 부분(A1)뿐만 아니라, 봉합재(110), 전자부품(120), 및 제 1 접속단자(145) 등의 이종재료가 만나는 제 1 영역(X)의 코너 부분 및 제 2 영역(Y)의 제 1 영역(X)의 코너 부분을 감싸는 부분(A2)에도 패키지(100A)를 보드에 실장 하는 경우 제 1 접속단자(145)에 응력이 집중될 수 있다. 따라서, 적어도 제 1 영역(X)의 코너 부분 및 제 2 영역(Y)의 제 1 영역(X)의 코너 부분을 감싸는 부분(A2)에도 응력 완화가 가능하도록 상술한 바와 같이 제 1 비아(133a)를 제 1 및 제 2 패드(132a, 132b)의 중심을 기준으로 임의의 방향으로 소정 거리 이동 되도록 배치하는 경우, 패키지(100A)의 보드 레벨 신뢰성을 더욱 개선할 수 있다. 다만, 이에 한정되는 것은 아니며, 제 1 영역(X)의 외측 부분(B2)에도 제 2 영역(Y)의 외측 부분(B1)과 마찬가지로 상당한 응력이 집중될 수 있으며, 따라서 적어도 제 1 영역(X)의 외측 부분(B2) 및/또는 제 2 영역(Y)의 외측 부분(B1)에 상술한 바와 같이 제 1 비아(133a)의 중심을 제 1 및 제 2 패드(132a, 132b)의 중심과 불일치하도록 배치할 수 있으며, 이 경우 보드 레벨 신뢰성을 보다 개선할 수 있다.
도 11은 N 영역의 일례를 개략적으로 나타내는 확대도다.
도 12는 N 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도면을 참조하면, 적어도 제 2 영역(Y)의 코너 부분(A1)뿐만 아니라, 나아가 제 1 영역(X)의 코너 부분 및 제 2 영역(Y)의 제 1 영역(X)의 코너 부분을 감싸는 부분(A2)에 배치된 제 1 비아(133a) 역시도 제 1 패드(132a)의 중심을 기준으로 패키지(100A)의 외곽 방향으로 소정 거리 이동 되도록 배치되어 있다. 이 경우 마찬가지로 스프링(spring) 작용이 외곽 방향으로 발현될 수 있으므로, 내부 방향으로 소정 거리 이동 되는 경우 대비 응력 완화 효과가 보다 우수할 수 있다. 이때, 외곽 방향으로의 배치된다는 것은, 마찬가지로, 예컨대 도 11 또는 도 12에서와 같이, 제 1 패드(132a)의 그 중심을 교차하는 임의의 두 직선에 의하여 나눠지는 네 영역 중 패키지 내부를 향하는 영역을 제외한 나머지 세 영역에 배치되는 것을 의미한다. 한편, 도면에는 도시하지 않았으나, 제 1 영역(X)의 외측 부분(B2) 및/또는 제 2 영역(Y)의 외측 부분(B1)에도 상술한 바와 같은 배치 형태가 적용될 수 있음은 물론이다.
도 13은 일례에 따른 전자부품 패키지의 비아 및 패드의 다양한 배치 형태를 개략적으로 도시한다.
도 13 (a)는 제 1 비아(133a)의 중심과 제 1 및 제 2 패드(132a, 132b)의 중심이 모두 일치하는 경우를 도시한다. 이는 재배선층(130)에 있어서, 패키지(100A)를 보드에 실장 할 때 상대적으로 제 1 접속단자(145)의 응력이 집중되지 않는 영역의 제 1 비아(133a) 및 제 1 및 제 2 패드(132a, 132b)의 배치 형태일 수 있다. 이 경우 제 1 및 제 2 패드(132a, 132b)는 같은 층에 배치되는 제 1 및 제 2 배선(134a, 134b) 등의 설계 면적을 최대한 확보할 수 있도록 작게 형성(직경: d1)할 수 있는바, 설계 자유도가 향상될 수 있다.
도 13 (b)는 제 1 비아(133a)의 중심이 제 1 및 제 2 패드(132a, 132b)의 중심과 불일치하는 경우를 도시한다. 이 경우 제 1 비아(133a)는 제 1 및 제 2 패드(132a, 132b) 중심을 기준으로 설계자에 의하여 의도된 제 1 간격(L1)을 가진다. 이는 재배선층(130)에 있어서, 패키지(100A)를 보드에 실장 할 때 상술한 바와 같이 상대적으로 제 1 접속단자(145)의 응력이 집중되는 영역(A1 및/또는 A2)의 제 1 비아(133a) 및 제 1 및 제 2 패드(132a, 132b)의 배치 형태일 수 있다. 이 경우 도면에서와 같이 제 2 패드(132b)는, 제 1 간격(L1)을 보다 크게 하여 보다 우수한 응력 완화 효과를 가지기 위한 목적으로, 필요에 따라 다른 영역의 제 2 패드(132b) 보다는 크게 형성(직경: d2)할 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 13 (c)는 제 1 비아(133a)의 중심이 제 1 및 제 2 패드(132a, 132b)의 중심과 일치하도록 설계 하였으나, 공정상의 한계에 의하여 소정 거리 불일치하는 경우를 도시한다. 즉, 도 13 (a)의 배치 형태를 의도하였으나, 공정상의 한계에 의하여 의도하지 않게 제 1 비아(133a)와 제 1 및 제 2 패드(132a, 132b)의 중심이 불일치하는 경우이다. 이 경우 제 1 비아(133a)는 제 1 및 제 2 패드(132a, 132b) 중심을 기준으로 설계자가 의도하지 않은 제 2 간격(L2)을 가진다. 다만, 제 2 패드(132b)는 같은 층에 배치되는 제 1 및 제 2 배선(134a, 134b)의 설계 면적을 최대한 확보할 수 있도록 작게 형성(직경: d3)하며, 제 2 간격(L2)는 의도하지 않았던 것이므로, 평균적으로 설계자가 의도한 제 1 간격(L1) 대비 작다. 즉, 재배선층(130)에 있어서, 경우에 따라서는 하나하나 개별적으로 비교했을 때는 임의의 어느 제 2 간격(L2)이 제 1 간격(L1) 보다 큰 경우가 있을 수는 있겠으나, 제 2 간격(L2)의 평균은 제 1 간격(L1)의 평균보다 작다. 따라서, 설계자가 의도한 제 1 간격(L1) 대비 충분한 보드레벨 신뢰성 개선 효과를 가질 수 없다.
도 14는 일례에 따른 전자부품 패키지의 변형예를 개략적으로 나타내는 단면도다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 일례에 따른 전자부품 패키지(100A)는 봉합재(110)를 관통하는 관통배선(113); 을 더 포함할 수 있다. 더불어, 관통배선(113)과 연결되는 제 2 접속단자(150); 를 더 포함할 수 있다. 나머지 구성은 상술한 바와 같다.
관통배선(113)은 패키지(100A) 상에 다른 패키지 서로 다른 패키지나 표면 실장형(SMT) 부품 등이 배치될 때, 이들을 전자부품(110)과 전기적으로 연결시키기는 역할을 수행한다. 관통배선(113)의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 관통배선(113)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능한바, 자세한 내용은 생략한다. 관통배선(113)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 또는 봉합재(110)이 감광성 재료를 포함하는 경우에는, 포토리소그래피 공법으로 관통배선용 홀을 형성한 후, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다.
제 2 접속단자(150)은 패키지 상에 다른 패키지 등이 배치될 때, 패키지(100A)를 이들과 연결하기 위한 접속 수단으로의 역할을 수행한다. 접속단자(150)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속단자(150)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 다만, 볼(ball), 예를 들면, 솔더 볼인 것이 일반적이다. 제 2 접속단자(150)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 접속단자(150)는 당 기술 분야에서 공지된 공정을 이용하여 형성될 수 있으며, 리플로우(reflow)에 의하여 고정될 수 있다.
도 15는 일례에 따른 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입일 수 있다. 즉, 일례에 따른 전자부품 패키지(100A)는 재배선층(130) 상에 배치되며 관통 홀을 갖는 프레임(115); 을 더 포함할 수 있다. 이때, 전자부품(120)은 프레임(115)의 관통 홀에 배치될 수 있다. 프레임(115)의 관통 홀 내면, 프레임(115)의 상면, 및/또는 프레임(115)의 하면에는 필요에 따라서 금속층(116, 117, 118)이 배치될 수 있다. 나머지 구성은 상술한 바와 같다.
프레임(115)은 패키지(100A)를 지지하기 위한 구성으로, 이를 통하여 강성유지 및 두께 균일성의 확보가 가능하다. 프레임(115)는 상면 및 상기 상면과 마주보는 하면을 가지며, 이때 관통 홀이 상면과 하면 사이를 관통하도록 형성된다. 관통 홀에는 전자부품(120)이 프레임(115)과 이격 되도록 배치되며, 그 결과 전자부품(120)의 측면 주위는 프레임(115)에 의하여 둘러싸인다. 프레임(115)의 재료는 패키지를 지지할 수 있는 것이면 특별히 한정되는 않는다. 예를 들면, 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등이 사용될 수 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 몰딩 재료, 층간 절연 재료 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다. 프레임(115)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 단면에서의 두께에 맞춰 설계할 수 있다. 예를 들면, 전자부품(120)의 종류에 따라, 예컨대 100㎛ 내지 500㎛ 정도일 수 있다. 패키지(100A)가 프레임(115)을 갖는 경우에는, 관통 홀을 갖는 프레임(115)을 먼저 준비한 후, 점착 필름 등을 이용하여 전자부품(120)을 관통 홀에 배치하고, 봉합재(110)을 형성한 후, 후속 공정으로 재배선층(130)을 형성하는 방법으로 패키지(100A)를 제조할 수 있다. 프레임(115)은 패키지(100A)의 대량 생산을 위하여 복수의 관통 홀을 갖는 큰 사이즈의 프레임(115)일 수 있으며, 이를 통하여 복수의 패키지(100A)를 제조한 후 소잉(Swaing) 공정을 통하여 개별적인 패키지로 싱귤레이션 하는 방법으로 제조할 수도 있다.
프레임(115)의 관통 홀 내면, 프레임(115)의 상면, 및/또는 프레임(115)의 하면에 필요에 따라 배치되는 금속층(116, 117, 118)은, 방열 특성의 향상 및/또는 전자파 차단을 위한 구성으로, 형성 재료로는, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 열 전도율이 높은 금속을 특별한 제한 없이 사용할 수 있다. 전자부품(120)에서 방출된 열은 금속층(116, 117, 118)을 거쳐 프레임(110)의 상측 또는 하측으로 전도, 복사, 또는 대류에 의하여 분산될 수 있다. 금속층(116, 117, 118)의 형성 방법은 특별히 한정되지 않으며, 공지의 방법으로 형성할 수 있다. 예를 들면, 전해 동도금 또는 무전해 동도금, 보다 구체적으로는, CVD, PVD, 스퍼터링, 서브트랙티브, 애디티브, SAP, MSAP 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 16은 일례에 따른 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입이면서, 동시에 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 일례에 따른 전자부품 패키지(100A)는 프레임(115)을 관통하는 관통배선(113); 을 더 포함할 수 있으며, 이때, 프레임(115)의 상면 및 하면에는 각종 패턴(112a, 112b)이 배치될 수 있고, 관통 홀의 내면에는 필요에 따라서 금속층(116)이 배치될 수 있다. 더불어, 관통배선(113)과 연결되는 제 3 접속단자(170)을 더 포함할 수 있다. 나머지 구성은 상술한 바와 같다.
관통배선(113)은 프레임(115) 만을 관통하는 것일 수 있으며, 구체적인 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 이 경우에도 관통배선(113)은 상술한 바와 같은 공지의 방법으로 형성할 수 있다. 제 3 접속단자(170)는 봉합재(110)의 상면에 형성된 제 2 개구부(부호 미도시)에 배치될 수 있으며, 구체적인 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 이 경우에도 제 2 개구부(부호 미도시) 및 제 3 접속단자(170)는 상술한 공지의 방법으로 형성할 수 있다.
프레임(115)의 상면 및 하면에 배치된 각종 패턴(112a, 112b)은 배선 및/ 또는 패드 패턴일 수 있으며, 이와 같이 프레임(115)의 상면 및 하면에도 배선을 형성할 수 있는바 패키지(100A)에 보다 넓은 라우팅(Routing) 영역을 제공할 수 있으며, 그 결과 재배선층(130)의 설계 자유도를 보다 개선할 수 있다. 각종 패턴(112a, 112b) 역시 상술한 공지의 방법으로 형성할 수 있다. 프레임(115)의 관통 홀 내면에는 필요에 따라 배치되는 금속층(116)은, 방열 특성의 향상 및/또는 전자파 차단을 위한 구성으로, 이와 같이 관통 홀 내면에만 금속층(116)이 배치되는 경우 충분한 방열 효과 및 전자파 차단 효과를 가질 수 있다. 금속층(116) 역시 상술한 공지의 방법으로 형성할 수 있다.
도 17은 일례에 따른 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입이면서, 동시에 다른 형태의 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 프레임(115)의 상면 및/또는 하면에 프레임(115)의 관통 홀과 일체화된 관통 홀을 갖는 내부 절연층(111a, 112b)이 더 배치될 수 있다. 제 1 내부 절연층(111a)에는 봉합재(110)까지 관통하는 제 3 개구부(부호 미도시)가 형성될 수 있으며, 이를 통하여 패턴(112a) 중 일부가 외부로 노출될 수 있다. 노출된 패턴(112a)는 패키지(100E) 상에 배치되는 다른 형태의 전자부품이나 전자부품 패키지의 와이어 본딩의 패드 역할을 수행할 수 있다. 그 외의 다른 구성은 상술한 바와 같다.
제 1 및 제 2 내부 절연층(111a, 111b)은 전자부품(120)의 배치 전에 보다 많은 배선 패턴을 형성하기 위한 것이다. 제 1 및 제 2 내부 절연층(111a, 111b)의 수가 늘어날수록 해당 층 상에 보다 많은 배선 패턴을 형성하여 재배선층(130)의 층 수를 줄일 수 있다. 그 결과 전자부품(120) 배치 후 재배선층(130) 형성 과정에서 발생하는 불량에 따라 전자부품(120)을 사용하지 못하는 확률이 줄어든다. 즉, 전자부품(120) 배치 후의 공정 불량에 따른 수율 저하의 문제를 방지할 수 있다. 제 1 및 제 2 절연층(111a, 111b)에도 이들을 관통하는 관통 홀이 형성될 수 있으며, 이는 프레임(110)을 관통하는 관통 홀과 일체화될 수 있다. 이 경우, 전자부품(120)은 일체화된 관통 홀 내부에 배치될 수 있다. 제 1 및 제 2 내부 절연층(111a, 111b)에도 각종 패턴 및 비아(부호 미표시)가 형성될 수 있다. 형성 방법은 상술한 바와 같다.
제 1 및 제 2 내부 절연층(111a, 111b)의 물질로는 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT 수지 등이 사용될 수 있다. 감광성 절연 수지와 같은 감광성 절연 물질을 사용하는 경우 절연 층(111a, 111b)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 각각의 제 1 및 제 2 내부 절연층(111a, 111b)은 동일하거나 상이한 절연 물질을 포함할 수 있다. 또한, 제 1 및 제 2 내부 절연층(111a, 111b)은 대략 동일하거나 또는 상이한 두께를 가질 수 있다. 제 1 및 제 2 내부 절연층(111a, 111b)의 물질이 동일하고, 두께가 대략 동일하며, 그 층 수가 동일한 경우, 프레임(115)을 기준으로 서로 대칭이 될 수 있는바, 휨 제어에 보다 용이할 수 있다.
도 18은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 사시도다.
도 19는 도 18의 전자부품 패키지의 개략적인 Y-Y' 면 절단 단면도다.
도 20은 R 또는 R' 영역의 일례를 개략적으로 나타내는 확대도다.
도 21은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 22는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 23은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 재배선층(130), 상기 재배선층(130) 상에 배치된 전자부품(120), 및 상기 전자부품(120)을 봉합하는 봉합재(110)를 포함한다. 이때, 재배선층(130)의 적어도 R 영역 및/또는 R' 영역의 제 1 및 제 2 절연층(131a, 131b)에 형성된 제 1 및 제 2 비아(133a, 133b)는 상기 제 1 및 제 2 비아(133a, 133b) 사이에 배치되며 상기 제 1 및 제 2 비아(133a, 133b)와 연결된 제 2 패드(132b)의 중심을 기준으로 서로 다른 방향으로 소정 거리 이동 되도록 배치되어 있다. 즉, 제 1 및 제 2 비아(133a, 133b)와 제 2 패드(132b)의 중심은 불일치한다. 그 결과 제 1 및 제 2 비아(133a, 133b)는 소위 엇갈린(Staggered) 형태로 배치되어 있다.
다른 일례에 따른 전자부품 패키지(100B)와 같이, 재배선층(130)의 적어도 응력이 많이 집중되는 R 영역 및/또는 R' 영역의 서로 다른 내부 제 1 및 제 2 절연층(131a, 131b))에 형성된 제 1 및 제 2 비아(133a, 133b)를 그 사이에 배치된 제 2 패드(132b)의 중심을 기준으로 서로 다른 방향으로 소정 거리 이동 되도록 배치하는 경우에도, 제 1 및 제 2 비아(133a, 133b) 및 제 1 및 제 2 패드(132a, 132b)가 일종의 스프링(spring) 역할을 수행할 수 있는바, 접속단자, 예컨대 솔더 볼에 집중되는 응력을 완화시켜줄 수 있다. 따라서, 패키지의 보드 레벨 신뢰성을 개선할 수 있다. 이와 같은 배치 형태는 R 영역 및/또는 R' 영역에만 적용될 수 있는 것은 아니며, 재배선층(130)의 그 외의 다른 영역에도 적용될 수 있음은 물론이다. 또한, 제 2 절연층(131b)에 형성된 제 2 비아(133b)와 제 3 절연층(131c)에 형성된 제 3 비아(133c)와 그 사이에 배치된 제 3 패드(133c)의 관계에서도 이러한 배치 형태가 적용될 수 있음은 물론이다.
이하, 다른 일례에 따른 전자부품 패키지(100B)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략한다.
제 1 및 제 2 비아(133a, 133b) 각각의 이동 된 거리(a, b)는 동일하거나 또는 상이할 수 있다. 다만, 적어도 다른 방향으로 이동 되어야지만 소위 엇갈린(Staggered) 형태로 배치될 수 있다. 이때, 제 1 및 제 2 비아(133a, 133b)는 도 20 또는 도 21에서와 같이 서로 중첩되지 않도록 충분히 이동 될 수 있으며, 다만 제 2 패드(132b)의 크기나 제 1 및 제 2 비아(133a, 133b)의 크기에 따라서는 도 22 또는 도 23에서와 같이 서로 중첩되도록 이동 될 수도 있다. 또한, 비아는 도 20 또는 도 22에서와 같이 도전성 물질로 완전히 충전될 수 있으며, 다만 경우에 따라서는 도 21 또는 도 23에서와 같이 도전성 물질이 비아 홀의 벽을 따라 형성된 것일 수도 있다. 이러한 다양한 형태에서도 소위 엇갈린(Staggered) 형태로 배치만 될 수 있다면, 응력 완화 효과를 가질 수 있다.
제 2 패드(132b)의 평면에서 바라보았을 때의 모양은 특별히 한정되지 않으며, 예를 들면, 도 20 내지 도 23의 (b)에서와 같이 직사각형일 수 있고, 도 20 내지 도 23의 (c)에서와 같이 원형일 수도 있다. 또는, 도면에서와 달리 타원형 일수도 있다. 제 2 패드(132b)의 크기 역시도 특별히 한정되지 않으나, 재배선층(130)의 다른 영역에 배치된 제 2 패드(132b) 보다는 상대적으로 큰 경우, 제 1 및 제 2 비아(133a, 133b)의 이동 거리를 충분히 확보할 수 있는바, 응력 분산 효과에 보다 유리할 수는 있다.
도 24는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 25는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 26은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 27은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도면을 참조하면, 재배선층(130)은 보다 많은 층인 제 1 내지 제 4 절연층(131a, 131b 131c, 131d)으로 구성될 수 있으며, 이에 맞추어 비아 및 패드 역시 제 1 내지 제 3 비아(133a, 133b, 133c) 및 제 1 내지 제 4 패드(132a, 132b, 132c, 132d)로 구성될 수 있다. 이때, 제 1 및 제 2 비아(133a, 133b)는 제 2 패드(132b)의 중심을 기준으로 서로 다른 방향으로 소정 거리 이동되도록 배치될 수 있다. 또한, 제 2 및 제 3 비아(133b, 133c)는 제 3 패드(132c)의 중심을 기준으로 서로 다른 방향으로 소정 거리 이동되도록 배치될 수 있다. 한편, 제 1 및 제 3 비아(133a, 133c)는 동일 방향으로 소정 거리 이동되도록 배치될 수 있다. 그 결과 제 1 내지 제 3 비아(133a, 133b, 133c)는 소위 엇갈린(Staggered) 형태, 보다 구체적으로는, 소위 지그재그(Zigzag) 형태로 배치될 수 있다.
제 1 내지 제 3 비아(133a, 133b, 133c) 각각의 이동 된 거리(a, b)는 동일하거나 또는 상이할 수 있다. 이때, 제 1 및 제 2 비아(133a, 133b) 및 제 2 비아 및 제 3 비아(133b, 133c)는 도 24 또는 도 25에서와 같이 서로 중첩되지 않도록 충분히 이동 될 수 있으며, 또는 제 2 및 제 3 패드(132b, 132c)의 크기나 제 1 내지 제 3 비아(133a, 133b, 133c)의 크기에 따라서는 도 26 또는 도 27에서와 같이 서로 중첩되도록 이동 될 수도 있다. 또한, 비아는 도 24 또는 도 26에서와 같이 도전성 물질로 완전히 충전될 수 있으며, 다만 경우에 따라서는 도 25 또는 도 27에서와 같이 도전성 물질이 비아 홀의 벽을 따라 형성된 것일 수도 있다. 이러한 다양한 형태에서도 소위 지그재그(Zigzag) 형태로 배치만 될 수 있다면, 응력 완화 효과를 가질 수 있다.
제 2 및 제 3 패드(132b, 132c)의 평면에서 바라보았을 때의 모양은 특별히 한정되지 않으며, 예를 들면, 도 24 내지 도 27의 (b)에서와 같이 직사각형일 수 있고, 도 24 내지 도 27의 (c)에서와 같이 원형일 수도 있다. 또는, 도면에서와 달리 타원형 일수도 있다. 제 2 및 제 3 패드(132b, 132c)의 크기 역시도 특별히 한정되지 않으나, 재배선층(130)의 다른 영역에 배치된 제 2 패드(132b) 보다는 상대적으로 큰 경우, 제 1 내지 제 3 비아(133a, 133b, 133c)의 이동 거리를 충분히 확보할 수 있는바, 응력 분산 효과에 보다 유리할 수는 있다.
도 28은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 29는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 30은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 31은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도면을 참조하면, 재배선층(130)은 유사하게 보다 많은 층인 제 1 내지 제 4 절연층(131a, 131b 131c, 131d)으로 구성될 수 있으며, 이에 맞추어 비아 및 패드 역시 제 1 내지 제 3 비아(133a, 133b, 133c) 및 제 1 내지 제 4 패드(132a, 132b, 132c, 132d)로 구성될 수 있다. 이때, 제 1 내지 제 3 비아(133a, 133b, 133c)는 제 2 및 제 3 패드(132b, 132c)의 중심을 기준으로 모두 서로 다른 방향으로 소정 거리 이동되도록 배치될 수 있다. 그 결과 비아(133a1, 133a2, 132b)는 소위 엇갈린(Staggered) 형태, 구체적으로는 소위 나선형(Spiral) 형태로 배치될 수 있다.
제 1 내지 제 3 비아(133a, 133b, 133c) 각각의 이동 된 거리(a, b, c)는 동일하거나 또는 상이할 수 있다. 다만, 제 1 내지 제 3 비아(133a, 133b, 133c)는 적어도 다른 방향으로 이동 되어야지만 소위 나선형(Spiral) 형태로 배치될 수 있다. 이때, 제 1 내지 제 3 비아(133a, 133b, 133c)는 도 28 또는 도 29에서와 같이 서로 중첩되지 않도록 충분히 이동 될 수 있으며, 다만 제 2 및 제 3 패드(132b, 132c)의 크기나 제 1 내지 제 3 비아(133a, 133b, 133c)의 크기에 따라서는 도 30 또는 도 31에서와 같이 서로 중첩되도록 이동 될 수도 있다. 또한, 비아는 도 28 또는 도 30에서와 같이 도전성 물질로 완전히 충전될 수 있으며, 다만 경우에 따라서는 도 29 또는 도 31에서와 같이 도전성 물질이 비아 홀의 벽을 따라 형성된 것일 수도 있다. 이러한 다양한 형태에서도 소위 나선형(Spiral) 형태로 배치만 될 수 있다면, 응력 완화 효과를 가질 수 있다.
제 2 및 제 3 패드(132b, 132c)의 평면에서 바라보았을 때의 모양은 특별히 한정되지 않으며, 예를 들면, 도 28 내지 도 31의 (b)에서와 같이 직사각형일 수 있고, 도 28 내지 도 31의 (c)에서와 같이 원형일 수도 있다. 또는, 도면에서와 달리 타원형 일수도 있다. 제 2 및 제 3 패드(132b, 132c)의 크기 역시도 특별히 한정되지 않으나, 재배선층(130)의 다른 영역에 배치된 제 2 및 제 3 패드(132b, 132c) 보다는 상대적으로 큰 경우, 제 1 내지 제 3 비아(133a, 133b, 133c)의 이동 거리를 충분히 확보할 수 있는바, 응력 분산 효과에 보다 유리할 수는 있다.
도 32는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 33은 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 34는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도 35는 R 또는 R' 영역의 다른 일례를 개략적으로 나타내는 확대도다.
도면을 참조하면, 재배선층(130)은 유사하게 보다 많은 층인 제 1 내지 제 5 절연층(131a, 131b 131c, 131d, 131e)으로 구성될 수 있으며, 이에 맞추어 비아 및 패드 역시 제 1 내지 제 4 비아(133a, 133b, 133c, 133d) 및 제 1 내지 제 5 패드(132a, 132b, 132c, 132d, 132e)로 구성될 수 있다. 이때, 제 1 내지 제 4 비아(133a, 133b, 133c, 133d)는 제 2 내지 제 4 패드(132b, 132c, 132d)의 중심을 기준으로 모두 서로 다른 방향으로 소정 거리 이동되도록 배치될 수 있다. 그 결과 제 1 내지 제 4 비아(133a1, 133a2, 133a3, 132b)는 소위 엇갈린(Staggered) 형태, 구체적으로는 소위 나선형(Spiral) 형태로 배치될 수 있다.
제 1 내지 제 4 비아(133a, 133b, 133c, 133d) 각각의 이동 된 거리(a, b, c, d)는 동일하거나 또는 상이할 수 있다. 다만, 제 1 내지 제 4 비아(133a, 133b, 133c, 133d)는 적어도 다른 방향으로 이동 되어야지만 소위 나선형(Spiral) 형태로 배치될 수 있다. 이때, 제 1 내지 제 4 비아(133a, 133b, 133c, 133d)는 도 32 또는 도 33에서와 같이 서로 중첩되지 않도록 충분히 이동 될 수 있으며, 다만 제 2 내지 제 4 패드(132b, 132c, 132d)의 크기나 제 1 내지 제 4 비아(133a, 133b, 133c, 133d)의 크기에 따라서는 도 34 또는 도 35에서와 같이 서로 중첩되도록 이동 될 수도 있다. 또한, 비아는 도 32 또는 도 34에서와 같이 도전성 물질로 완전히 충전될 수 있으며, 다만 경우에 따라서는 도 33 또는 도 35에서와 같이 도전성 물질이 비아 홀의 벽을 따라 형성된 것일 수도 있다. 이러한 다양한 형태에서도 소위 나선형(Spiral) 형태로 배치만 될 수 있다면, 응력 완화 효과를 가질 수 있다.
제 2 내지 제 4 패드(132b, 132c, 132d)의 평면에서 바라보았을 때의 모양은 특별히 한정되지 않으며, 예를 들면, 도 32 내지 도 35의 (b)에서와 같이 직사각형일 수 있고, 도 32 내지 도 35의 (c)에서와 같이 원형일 수도 있다. 또는, 도면에서와 달리 타원형 일수도 있다. 제 2 내지 제 4 패드(132b, 132c, 132d)의 크기 역시도 특별히 한정되지 않으나, 재배선층(130)의 다른 영역에 배치된 제 2 내지 제 4 패드(132b, 132c, 132d) 보다는 상대적으로 큰 경우, 제 1 내지 제 4 비아(133a, 133b, 133c, 133d)의 이동 거리를 충분히 확보할 수 있는바, 응력 분산 효과에 보다 유리할 수는 있다.
도 36은 다른 일례에 따른 전자부품 패키지의 제 1 패드의 배열의 일례를 나타내는 평면도다.
도면을 참조하면, 재배선층(140)은, 아래에서 바라보았을 때, 전자부품(120)이 배치된 영역에 대응되는 제 1 영역(X)과, 제 1 영역(X)을 둘러싸는 제 2 영역(Y)을 포함한다. 이때 제 2 영역(Y)의 코너 부분(A)은 상술한 R 및 R' 영역에 대응되는 영역으로, 상술한 바와 같이 패키지(100B)를 보드에 실장하는 경우 제 1 접속단자(145)에 응력이 집중되는 영역이다. 따라서, 적어도 제 2 영역(Y)의 코너 부분(A)에 응력 완화가 가능하도록 상술한 바와 같이 제 1 및 제 2 비아(133a, 133b)를 그 사이에 배치되어 이들과 연결되는 제 2 패드(132b)의 중심을 기준으로 서로 다른 방향으로 소정 거리 이동 되도록 배치하는 경우, 패키지(100B)의 보드 레벨 신뢰성을 개선할 수 있다. 다만, 이에 한정되는 것은 아니며, 제 2 영역(Y)의 외측 부분(B) 에도 상당한 응력이 집중될 수 있으며, 따라서 적어도 이 부분에 상술한 바와 같이 제 1 및 제 2 비아(133a, 133b)를 그 사이에 배치되어 이들과 연결되는 제 2 패드(132b)의 중심을 기준으로 서로 다른 방향으로 소정 거리 이동 되도록 배치할 수 있으며, 이 경우 보드 레벨 신뢰성을 보다 개선할 수 있다.
도 37은 다른 일례에 따른 전자부품 패키지의 제 1 패드의 배열의 다른 일례를 나타내는 평면도다.
도면을 참조하면, 제 2 영역(Y)의 코너 부분(A1)뿐만 아니라, 봉합재(110), 전자부품(120), 및 제 1 접속단자(145)의 세 가지 이종재료가 만나는 제 1 영역(X)의 코너 부분 및 제 2 영역(Y)의 제 1 영역(X)의 코너 부분을 감싸는 부분(A2)에도 패키지(100B)를 보드에 실장하는 경우 제 1 접속단자(145)에 응력이 집중될 수 있다. 따라서, 적어도 제 2 영역(Y)의 코너 부분(A1)뿐만 아니라, 나아가 제 1 영역(X)의 코너 부분 및 제 2 영역(Y)의 제 1 영역(X)의 코너 부분을 감싸는 부분(A2)에도 응력 완화가 가능하도록 상술한 바와 같이 제 1 및 제 2 비아(133a, 133b)를 그 사이에 배치되어 이들과 연결되는 제 2 패드(132b)의 중심을 기준으로 서로 다른 방향으로 소정 거리 이동 되도록 배치하는 경우, 패키지(100B)의 보드 레벨 신뢰성을 더욱 개선할 수 있다. 다만, 이에 한정되는 것은 아니며, 제 2 영역(Y)의 외측 부분(B1) 및/또는 제 1 영역(X)의 외측 부분(B1)에도 상당한 응력이 집중될 수 있으며, 따라서 적어도 이 부분에 상술한 바와 같이 제 1 및 제 2 비아(133a, 133b)를 그 사이에 배치되어 이들과 연결되는 제 2 패드(132b)의 중심을 기준으로 서로 다른 방향으로 소정 거리 이동 되도록 배치할 수 있으며, 이 경우 보드 레벨 신뢰성을 보다 개선할 수 있다
도 38은 다른 일례에 따른 전자부품 패키지의 비아 및 패드의 다양한 배치 형태를 개략적으로 도시한다.
도 38 (a)는 제 1 및 제 2 비아(133a, 133b)가 제 2 패드(132b)의 중심에서 이동 되지 않도록 배치된 경우를 도시한다. 즉, 이들의 중심이 일치하는 경우를 도시한다. 이는 재배선층(130)에 있어서, 패키지(100B)를 보드에 실장 할 때 상대적으로 제 1 접속단자(145)의 응력이 집중되지 않는 영역의 제 1 및 제 2 비아(133a, 133b) 및 제 1 내지 제 3 패드(132a, 132b, 132c)의 배치 형태일 수 있다. 이 경우 제 2 패드(132b) 등은 같은 층에 배치되는 제 2 배선(134b) 등의 설계 면적을 최대한 확보할 수 있도록 작게 형성(직경: D1)할 수 있는바, 설계 자유도가 향상될 수 있다.
도 38 (b)는 제 1 및 제 2 비아(133a, 133b)가 제 2 패드(132b)의 중심에서 서로 다른 방향으로 이동 되도록 배치된 경우를 도시한다. 즉, 이들의 중심이 일치하지 않는 경우를 도시한다. 이 경우 각각의 제 1 및 제 2 비아(133a, 133b)의 중심은 설계자에 의하여 의도된 제 1 오프셋 간격(O1)을 가진다. 이는 재배선층(130)에 있어서, 패키지(100B)를 보드에 실장 할 때 상술한 바와 같이 상대적으로 제 1 접속단자(145)의 응력이 집중되는 영역(A1 및/또는 A2)의 제 1 및 제 2 비아(133a, 133b) 및 제 1 내지 제 3 패드(132a, 132b, 132c)의 배치 형태일 수 있다. 이 경우 도면에서와 같이 제 2 패드(132b) 등은, 제 1 오프셋(O1)을 보다 크게 하여 보다 우수한 응력 완화 효과를 가지기 위한 목적으로, 필요에 따라 다른 영역의 제 2 패드(132b) 등 보다는 크게 형성(직경: D2)할 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 38 (c)는 제 1 및 제 2 비아(133a, 133b)가 제 2 패드(132b)의 중심에서 이동 되지 않도록 설계 하였으나, 공정상의 한계에 의하여 서로 다른 방향으로 이동 되도록 배치된 경우를 도시한다. 즉, 도 38 (a)의 배치 형태를 의도하였으나, 공정상의 한계에 의하여 의도하지 않게 제 1 및 제 2 비아(133a, 133b)가 제 2 패드(132b)의 중심에서 서로 다른 방향으로 이동 된 경우이다. 이 경우 각각의 제 1 및 제 2 비아(133a, 133b)의 중심은 설계자가 의도하지 않은 제 2 오프셋(O2)을 가진다. 다만, 제 2 패드(132b) 등은 같은 층에 배치되는 제 2 배선(134b) 등의 설계 면적을 최대한 확보할 수 있도록 작게 형성(직경: D3)하며, 제 2 오프셋(O2)는 의도하지 않았던 것이므로, 평균적으로 설계자가 의도한 제 1 오프셋(O1) 대비 작다. 즉, 재배선층(130)에 있어서, 경우에 따라서는 하나하나 개별적으로 비교했을 때는 임의의 어느 제 2 오프셋(O2)이 제 1 오프셋(O1) 보다 큰 경우가 있을 수는 있겠으나, 제 2 오프셋(O2)의 평균은 제 1 오프셋(O1)의 평균보다 작다. 따라서, 설계자가 의도한 제 1 오프셋(O1) 대비 충분한 보드레벨 신뢰성 개선 효과를 가질 수 없다.
도 38 (d)는 의도적으로 엇갈린(Staggered) 형태를 구현하기 위하여, 제 1 및 제 2 비아(133a, 133b)가 서로 다른 제 2 패드(132b1, 132b2)에 연결된 경우이다. 이 경우 제 1 및 제 2 비아(133a, 133b)가 엇갈린 형태를 가질 수 있는 것은 사실이나, 제 2 패드(132b1, 132b2)를 더 많이 형성해야 하는바 공정이 복잡하고, 제 2 패드(132b1, 132b2)가 차지하는 면적(직경: D4)이 지나치게 커져, 제 2 배선(134b)의 설계 면적이 작아지는 문제점이 있다. 이는 최근 가장 중요하게 요구되고 있는 박형화 및 소형화에 부합하지 못한다.
도 39는 다른 일례에 따른 전자부품 패키지의 비아 및 패드의 다른 다양한 배치 형태를 개략적으로 도시한다.
도 39 (a) 내지 (d)는 도 38 (a) 내지 (d)에 있어서 재배선층(130)의 절연층이 보다 많은 층으로 구성되어, 이에 맞추어 비아 및 패드 역시도 더 많은 절연층에 배치된 경우이다.
도 39 (a)는 제 2 및 제 3 비아(133b, 133c)가 제 3 패드(132c)의 중심에서 이동 되지 않도록 배치된 경우를 도시한다. 이는 재배선층(130)에 있어서, 패키지(100B)를 보드에 실장 할 때 상대적으로 제 1 접속단자(145)의 응력이 집중되지 않는 영역의 제 2 및 제 3 비아(133b, 133c) 및 제 2 내지 제 4 패드(132b, 132c, 132d)의 배치 형태일 수 있다. 이 경우 제 2 패드 내지 제 4 패드(132b, 132c, 132d) 등은 같은 층에 배치되는 제 2 내지 제 4 배선(134b, 134c, 134d) 등의 설계 면적을 최대한 확보할 수 있도록 작게 형성(직경: D'1)할 수 있는바, 설계 자유도가 향상될 수 있다.
도 39 (b)는 제 2 및 제 3 비아(133b, 133c)가 제 3 패드(132c)의 중심에서 서로 다른 방향으로 이동 되도록 배치된 경우를 도시한다. 이 경우 제 2 및 제 3 비아(133b, 133c) 각각의 중심은 설계자에 의하여 의도된 제 1 오프셋 간격(O'1)을 가진다. 이는 재배선층(130)에 있어서, 패키지(100B)를 보드에 실장 할 때 상술한 바와 같이 상대적으로 제 1 접속단자(145)의 응력이 집중되는 영역(A1 및/또는 A2)의 제 2 및 제 3 비아(133b, 133c) 및 제 2 내지 제 4 패드(132b, 132c, 132d)의 배치 형태일 수 있다. 이 경우 제 2 패드 내지 제 4 패드(132b, 132c, 132d) 등, 제 1 오프셋(O'1)을 보다 크게 하여 보다 우수한 응력 완화 효과를 가지기 위한 목적으로, 필요에 따라 다른 영역의 제 2 패드 내지 제 4 패드(132b, 132c, 132d) 등 보다는 크게 형성(직경: D'2)할 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 39 (c)는 제 2 및 제 3 비아(133b, 133c)가 제 3 패드(132c)의 중심에서 이동 되지 않도록 설계 하였으나, 공정상의 한계에 의하여 서로 다른 방향으로 이동 되도록 배치된 경우를 도시한다. 즉, 도 39 (a)의 배치 형태를 의도하였으나, 공정상의 한계에 의하여 의도하지 않게 제 2 및 제 3 비아(133b, 133c)가 제 3 패드(132c)의 중심에서 서로 다른 방향으로 이동 된 경우이다. 이 경우 제 2 및 제 3 비아(133b, 133c) 각각의 중심은 설계자가 의도하지 않은 제 2 오프셋(O'2)을 가진다. 다만, 제 2 패드 내지 제 4 패드(132b, 132c, 132d) 등은 같은 층에 배치되는 제 2 내지 제 4 배선(134b, 134c, 134d) 등의 설계 면적을 최대한 확보할 수 있도록 작게 형성(직경: D'3)하며, 제 2 오프셋(O'2)는 의도하지 않았던 것이므로, 평균적으로 설계자가 의도한 제 1 오프셋(O'1) 대비 작다. 즉, 재배선층(130)에 있어서, 경우에 따라서는 하나하나 개별적으로 비교했을 때는 임의의 어느 제 2 오프셋(O'2)이 제 1 오프셋(O'1) 보다 큰 경우가 있을 수는 있겠으나, 제 2 오프셋(O'2)의 평균은 제 1 오프셋(O'1)의 평균보다 작다. 따라서, 설계자가 의도한 제 1 오프셋(O'1) 대비 충분한 보드레벨 신뢰성 개선 효과를 가질 수 없다.
도 39 (d)는 의도적으로 엇갈린(Staggered) 형태를 구현하기 위하여, 제 2 및 제 3 비아(133b, 133c) 각각이 서로 다른 제 3 패드(132c1, 132c2)에 배치된 경우이다. 이 경우 제 2 및 제 3 비아(133b, 133c)가 엇갈린(Staggered) 형태를 가질 수 있는 것은 사실이나, 제 3 패드(132c1, 132c2)를 더 많이 형성해야 하는바 공정이 복잡하고, 제 3 패드(132c1, 132x2)가 차지하는 면적(직경: D'4)이 지나치게 커져, 제 3 배선(134c)의 설계 면적이 작아지는 문제점이 있다. 이는 최근 가장 중요하게 요구되고 있는 박형화 및 소형화에 부합하지 못한다.
도 40은 다른 일례에 따른 전자부품 패키지의 전자부품 패키지의 변형예를 개략적으로 나타내는 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 다른 일례에 따른 전자부품 패키지(100B)는 봉합재(110)를 관통하는 관통배선(113); 을 더 포함할 수 있다. 더불어, 관통배선(113)과 연결되는 제 2 접속단자(150); 를 더 포함할 수 있다. 각각의 구성에 대한 내용은 상술한 바와 같다.
도 41은 다른 일례에 따른 전자부품 패키지의 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입일 수 있다. 즉, 다른 일례에 따른 전자부품 패키지(100B)는 재배선층(130) 상에 배치되며 관통 홀을 갖는 프레임(115); 을 더 포함할 수 있다. 이때, 전자부품(120)은 프레임(115)의 관통 홀에 배치될 수 있다. 프레임(115)의 관통 홀 내면, 프레임(115)의 상면, 및/또는 프레임(115)의 하면에는 필요에 따라서 금속층(116, 117, 118)이 배치될 수 있다. 각각의 구성에 대한 내용은 상술한 바와 같다.
도 42는 다른 일례에 따른 전자부품 패키지의 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입이면서, 동시에 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 다른 일례에 따른 전자부품 패키지(100B)는 프레임(115)을 관통하는 관통배선(113); 을 더 포함할 수 있으며, 이때, 프레임(115)의 상면 및 하면에는 각종 패턴(112a, 112b)이 배치될 수 있고, 관통 홀의 내면에는 필요에 따라서 금속층(116)이 배치될 수 있다. 더불어, 관통배선(113)과 연결되는 제 3 접속단자(170); 를 더 포함할 수 있다. 각각의 구성에 대한 내용은 상술한 바와 같다.
도 43은 다른 일례에 따른 전자부품 패키지의 전자부품 패키지의 다른 변형예를 개략적으로 나타내는 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 소위 판넬 레벨 패키지(Panel Level Package: PLP) 타입이면서, 동시에 다른 형태의 소위 패키지 온 패키지(Package on Package: PoP) 타입일 수 있다. 즉, 프레임(115)의 상면 및/또는 하면에 프레임(115)의 관통 홀과 일체화된 관통 홀을 갖는 내부 절연층(111a, 112b); 이 더 배치될 수 있다. 제 1 내부 절연층(111a)에는 봉합재(110)까지 관통하는 제 3 개구부(부호 미도시)가 형성될 수 있으며, 이를 통하여 패턴(112a) 중 일부가 외부로 노출될 수 있다. 노출된 패턴(112a)는 패키지(100E) 상에 배치되는 다른 형태의 전자부품이나 전자부품 패키지의 와이어 본딩의 패드 역할을 수행할 수 있다. 그 외의 다른 구성은 상술한 바와 같다.
도 44는 전자부품 패키지를 보드에 실장한 경우에 있어서 접속단자에 크랙이 발생하는 경우를 개략적으로 나타내는 단면도다.
도면을 참조하면, 보드(200')는 전자부품 패키지가 실장 되는 실장패드(201')를 갖는다. 이때, 전자부품 패키지는 상술한 전자부품 패키지와 유사하게 봉합재(110'), 전자부품(120'), 재배선층(130'), 패시베이션층(140'), 접속단자(145') 등을 포함할 수 있다. 전자부품 패키지는 접속단자(145')가 보드(200')의 실장패드(201')에 연결되는 형태로 보드(200')에 실장된다. 이때, 전자부품 패키지의 재배선층(130')은 응력(F)이 집중되는 코너 영역에도 비아(133a', 133b')가 비아 패드(132a')의 중심에서 이동 되지 않도록 배치되어 있다. 따라서, 해당 영역의 접속단자(145')에 발생하는 응력(F)이 그대로 접속단자(145')에 가해져 크랙이 쉽게 발생할 수 있음을 알 수 있다.
도 45는 전자부품 패키지 실장 보드의 접속단자에 크랙이 발생하지 않는 경우를 개략적으로 나타내는 단면도다.
도면을 참조하면, 보드(200)는 전자부품 패키지가 실장 되는 실장패드(201)를 갖는다. 전자부품 패키지는 상술한 전자부품 패키지일 수 있다. 일 측면에서 보면, 전자부품 패키지의 재배선층(130)은 응력(F)이 집중되는 코너 영역에 비아(133a)가 패드(132a, 132b)의 중심을 기준으로 임의의 방향으로 서정 거리 이동 되도록 배치되어 있다. 다른 측면에서 보면, 전자부품 패키지(100)의 재배선층(130)은 응력(F)이 집중되는 코너 영역에 비아(133a, 133b)가 그 사이에 배치된 패드(132b)의 중심을 기준으로 서로 다른 방향으로 이동 되도록 배치되어 있다. 이러한 배치 형태는 스프링(Spring) 작용을 통하여 접속단자(145)에 걸리는 응력(F)를 완화시킬 수 있는바, 해당 영역의 접속단자(145)에 크랙이 쉽게 발생하지 않음을 알 수 있다.
본 개시에서 하측은 편의상 도면의 단면을 기준으로 전자부품 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측은 하측의 반대 방향으로 사용하였다. 더불어, 하측 또는 상측에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제 1, 제 2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제 1 구성요소는 제 2 구성요소로 명명될 수도 있고, 유사하게 제 2 구성요소는 제 1 구성요소로 명명될 수도 있다.
본 개시에서 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자기기 1010: 메인보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 메인보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100: 전자부품 패키지
110: 봉합재 120: 전자부품
120P: 전극패드 130: 재배선층
131: 절연층 132: 패드
133: 비아 134: 패턴
140: 패시베이션층 145, 150, 170: 접속단자
111: 내부 절연층 112: 패턴
113: 관통배선 115: 프레임
200: 보드 201: 실장패드

Claims (19)

  1. 제 1 절연층, 상기 제 1 절연층의 양측에 각각 배치된 제 1 패드와 제 2 패드, 및 상기 제 1 패드와 제 2 패드를 연결하는 제 1 비아를 포함하는 재배선층;
    상기 재배선층 상에 배치된 전자부품; 및
    상기 전자부품을 봉합하는 봉합재; 를 포함하며,
    상기 제 1 비아의 중심은 상기 제 1 패드의 중심 및 상기 제 2 패드의 중심 중 적어도 하나와 상이한 전자부품 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 절연층의 상기 제 1 패드가 배치된 측에 배치되며, 상기 제 1 패드의 적어도 일부를 오픈시키는 개구부를 갖는 패시베이션층; 을 더 포함하며,
    상기 제 1 비아의 중심은 상기 개구부의 중심과 상이한 전자부품 패키지.
  3. 제 2 항에 있어서,
    상기 패시베이션층의 개구부에 배치되며, 상기 제 1 패드와 연결된 접속단자; 를 더 포함하며,
    상기 제 1 비아의 중심은 상기 접속단자의 중심과 상이한 전자부품 패키지.
  4. 제 3 항에 있어서,
    상기 패시베이션층은 솔더레지스트층이고, 상기 접속단자는 솔더볼인 전자부품 패키지.
  5. 제 1 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 1 패드, 상기 제 2 패드, 및 상기 제 1 비아는 상기 제 2 영역의 코너 부분에 배치된 전자부품 패키지.
  6. 제 1 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 1 패드, 상기 제 2 패드, 및 상기 제 1 비아는 상기 제 1 영역의 코너 부분 및 상기 제 2 영역의 상기 제 1 영역의 코너 부분을 감싸는 부분에 배치된 전자부품 패키지.
  7. 제 1 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 1 패드, 상기 제 2 패드, 및 상기 제 1 비아는 상기 제 2 영역의 외측 부분에 배치된 전자부품 패키지.
  8. 제 1 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 1 패드, 상기 제 2 패드, 및 상기 제 1 비아는 상기 제 1 영역의 외측 부분에 배치된 전자부품 패키지.
  9. 제 1 항에 있어서,
    상기 제 1 비아의 중심은 상기 제 1 패드의 중심을 기준으로 상기 전자부품 패키지의 외곽 방향으로 이동된 전자부품 패키지.
  10. 제 1 항에 있어서,
    상기 재배선층 상에 배치되며 관통 홀을 갖는 프레임; 을 더 포함하며,
    상기 전자부품은 상기 프레임의 관통 홀에 배치된 전자부품 패키지.
  11. 제 10 항에 있어서,
    상기 프레임을 관통하는 관통배선; 및
    상기 프레임의 양면에 배치된 배선패턴; 을 더 포함하며,
    상기 관통배선 및 배선패턴은 상기 전자부품과 전기적으로 연결된 전자부품 패키지.
  12. 제 1 항에 있어서,
    상기 재배선층은, 상기 제 1 절연층 상에 배치된 제 2 절연층, 및 상기 제 2 절연층에 형성된 제 2 비아를 더 포함하며,
    상기 제 2 패드는 상기 제 1 비아와 상기 제 2 비아를 연결하고,
    상기 제 1 비아의 중심, 상기 제 2 비아의 중심, 및 상기 제 2 패드의 중심은 서로 상이한 전자부품 패키지.
  13. 제 12 항에 있어서,
    상기 제 2 패드는 상기 재배선층의 다른 영역에 배치된 비아 패드 보다 평면적이 넓은 전자부품 패키지.
  14. 제 12 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 1 비아, 상기 제 2 비아, 및 상기 제 2 패드는 상기 제 2 영역의 코너 부분에 배치된 전자부품 패키지.
  15. 제 12 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 1 비아, 상기 제 2 비아, 및 상기 제 2 패드는 상기 제 1 영역의 코너 부분 및 상기 제 2 영역의 상기 제 1 영역의 코너 부분을 감싸는 부분에 배치된 전자부품 패키지.
  16. 제 12 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 1 비아, 상기 제 2 비아, 및 상기 제 2 패드는 상기 제 2 영역의 외측 부분에 배치된 전자부품 패키지.
  17. 제 12 항에 있어서,
    상기 재배선층은, 상기 전자부품이 배치된 영역과 대응되는 제 1 영역과, 상기 제 1 영역을 둘러싸는 제 2 영역을 포함하며,
    상기 제 1 비아, 상기 제 2 비아, 및 상기 제 2 패드는 상기 제 1 영역의 외측 부분에 배치된 전자부품 패키지.
  18. 제 12 항에 있어서,
    상기 제 1 비아 및 상기 제 2 비아는 엇갈린(Staggered) 형태, 지그재그(Zigzag) 형태, 또는 나선형(Spiral) 형태로 배치된 전자부품 패키지.
  19. 보드; 및
    상기 보드 상에 실장 되는 전자부품 패키지; 를 포함하며,
    상기 전자부품 패키지는 제 1 항 내지 제 18 항 중 어느 한 항의 전자부품 패키지인 전자기기.
KR1020150157563A 2015-11-10 2015-11-10 전자부품 패키지 및 이를 포함하는 전자기기 KR101933408B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020150157563A KR101933408B1 (ko) 2015-11-10 2015-11-10 전자부품 패키지 및 이를 포함하는 전자기기
TW105133792A TWI643295B (zh) 2015-11-10 2016-10-20 扇出型半導體封裝以及包含該封裝的電子裝置
TW107117568A TWI662668B (zh) 2015-11-10 2016-10-20 扇出型半導體封裝以及包含該封裝的電子裝置
JP2016210831A JP6455992B2 (ja) 2015-11-10 2016-10-27 ファンアウト半導体パッケージ及びそれを含む電子機器
US15/336,288 US10128179B2 (en) 2015-11-10 2016-10-27 Fan-out semiconductor package and electronic device including the same
US16/038,956 US10446481B2 (en) 2015-11-10 2018-07-18 Fan-out semiconductor package and electronic device including the same
US16/598,046 US10679933B2 (en) 2015-11-10 2019-10-10 Fan-out semiconductor package and electronic device including the same
US16/884,316 US10861784B2 (en) 2015-11-10 2020-05-27 Fan-out semiconductor package and electronic device including the same
US17/113,284 US11626364B2 (en) 2015-11-10 2020-12-07 Fan-out semiconductor package and electronic device including the same
US18/186,618 US20230268266A1 (en) 2015-11-10 2023-03-20 Fan-out semiconductor package and electronic device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150157563A KR101933408B1 (ko) 2015-11-10 2015-11-10 전자부품 패키지 및 이를 포함하는 전자기기

Publications (2)

Publication Number Publication Date
KR20170054875A true KR20170054875A (ko) 2017-05-18
KR101933408B1 KR101933408B1 (ko) 2018-12-28

Family

ID=58663702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150157563A KR101933408B1 (ko) 2015-11-10 2015-11-10 전자부품 패키지 및 이를 포함하는 전자기기

Country Status (4)

Country Link
US (6) US10128179B2 (ko)
JP (1) JP6455992B2 (ko)
KR (1) KR101933408B1 (ko)
TW (2) TWI662668B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073973A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 반도체 패키지
CN110581119A (zh) * 2018-06-08 2019-12-17 三星电子株式会社 半导体封装、堆叠封装器件及其制造方法
US10699996B2 (en) 2017-12-20 2020-06-30 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR20200131066A (ko) * 2019-05-13 2020-11-23 삼성전자주식회사 반도체 패키지
KR20200133549A (ko) * 2019-05-20 2020-11-30 삼성전자주식회사 반도체 패키지
KR102309827B1 (ko) * 2020-05-15 2021-10-12 주식회사 디에이피 다층 인쇄회로기판 제조 방법 및 이에 의해 제조된 다층 인쇄회로기판

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10283467B2 (en) * 2016-08-29 2019-05-07 Chengwei Wu Semiconductor package
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
GB2574160B (en) * 2017-03-13 2022-04-27 Mitsubishi Electric Corp Microwave device and antenna
US10290584B2 (en) 2017-05-31 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in semiconductor packages and methods of forming same
KR20190013051A (ko) 2017-07-31 2019-02-11 삼성전기주식회사 팬-아웃 반도체 패키지
KR101982054B1 (ko) * 2017-08-10 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102380821B1 (ko) 2017-09-15 2022-03-31 삼성전자주식회사 팬-아웃 반도체 패키지
WO2019111873A1 (ja) 2017-12-05 2019-06-13 株式会社村田製作所 モジュール
US10446414B2 (en) * 2017-12-22 2019-10-15 Texas Instruments Incorporated Semiconductor package with filler particles in a mold compound
JP7002321B2 (ja) * 2017-12-22 2022-01-20 京セラ株式会社 配線基板
KR102029101B1 (ko) * 2017-12-28 2019-10-07 삼성전자주식회사 반도체 패키지
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR102063470B1 (ko) * 2018-05-03 2020-01-09 삼성전자주식회사 반도체 패키지
US10916519B2 (en) * 2018-06-08 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor package with connection structures including via groups
KR102111302B1 (ko) * 2018-07-27 2020-05-15 삼성전자주식회사 팬-아웃 반도체 패키지
KR102145204B1 (ko) * 2018-08-30 2020-08-18 삼성전자주식회사 반도체 패키지
US10658348B2 (en) 2018-09-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having a plurality of first and second conductive strips
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
US10861841B2 (en) 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
KR102554016B1 (ko) * 2018-10-02 2023-07-11 삼성전자주식회사 반도체 패키지
KR102538182B1 (ko) * 2018-11-01 2023-05-31 삼성전자주식회사 반도체 패키지
CN109390127B (zh) * 2018-11-12 2024-01-30 矽力杰半导体技术(杭州)有限公司 可支撑式封装器件和封装组件
WO2020116040A1 (ja) * 2018-12-04 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
US20200211949A1 (en) * 2018-12-26 2020-07-02 Intel Corporation Microelectronic assemblies with via-trace-via structures
US20200211980A1 (en) * 2018-12-27 2020-07-02 Powertech Technology Inc. Fan-out package with warpage reduction and manufacturing method thereof
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
TWI698941B (zh) * 2019-03-21 2020-07-11 力成科技股份有限公司 雙面堆疊式晶片封裝結構及其製法
JP7302318B2 (ja) * 2019-06-13 2023-07-04 セイコーエプソン株式会社 配線基板、配線基板の製造方法、インクジェットヘッド、ｍｅｍｓデバイスおよび発振器
KR20210120532A (ko) 2020-03-27 2021-10-07 삼성전자주식회사 반도체 패키지
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
KR20220000273A (ko) * 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지
US11670601B2 (en) 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US12094828B2 (en) 2020-07-17 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Eccentric via structures for stress reduction
US20220037243A1 (en) * 2020-07-31 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method
US11183446B1 (en) 2020-08-17 2021-11-23 Qualcomm Incorporated X.5 layer substrate
KR20220026435A (ko) 2020-08-25 2022-03-04 삼성전자주식회사 반도체 패키지
US11664321B2 (en) * 2021-02-02 2023-05-30 Deca Technologies Usa, Inc. Multi-step high aspect ratio vertical interconnect and method of making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070056766A1 (en) * 2005-09-13 2007-03-15 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274734A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子回路装置およびその製造方法
US6534872B1 (en) * 1998-10-13 2003-03-18 Sun Microsystems, Inc. Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
US6680530B1 (en) * 2002-08-12 2004-01-20 International Business Machines Corporation Multi-step transmission line for multilayer packaging
US6911738B2 (en) * 2003-10-27 2005-06-28 Agilent Technologies, Inc. Method and apparatus for improving defective solder joint detection using x-ray inspection of printed assemblies
US20060284310A1 (en) * 2005-06-15 2006-12-21 Hall Jeffrey A Offset via on pad
US7365435B2 (en) * 2005-08-10 2008-04-29 Alcatel Alternating micro-vias and throughboard vias to create PCB routing channels in BGA interconnect grid
JP4167684B2 (ja) * 2005-11-07 2008-10-15 株式会社東芝 半導体集積回路装置とその製造方法及びそのテスト方法
JP4567647B2 (ja) 2006-10-04 2010-10-20 日本特殊陶業株式会社 多層樹脂配線基板
JP2008141036A (ja) 2006-12-04 2008-06-19 Nec Corp プリント基板およびその製造方法
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
JP4957638B2 (ja) * 2008-04-24 2012-06-20 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP5176995B2 (ja) 2008-05-14 2013-04-03 凸版印刷株式会社 半導体パッケージ用多層基板の製造方法
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TW201023308A (en) * 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
US8710639B2 (en) 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
JP2013093405A (ja) * 2011-10-25 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US8772943B2 (en) * 2011-12-07 2014-07-08 Stmicroelectronics Pte Ltd. Offset of contact opening for copper pillars in flip chip packages
JP5692419B2 (ja) * 2012-01-27 2015-04-01 株式会社村田製作所 多層配線基板
US20140057394A1 (en) * 2012-08-24 2014-02-27 Stmicroelectronics Pte Ltd. Method for making a double-sided fanout semiconductor package with embedded surface mount devices, and product made
JP2014090147A (ja) * 2012-10-31 2014-05-15 Kyocer Slc Technologies Corp 配線基板およびこれを用いた実装構造体
JP2014167987A (ja) 2013-02-28 2014-09-11 Murata Mfg Co Ltd 半導体装置
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9646941B2 (en) * 2013-11-11 2017-05-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging device including via-in pad (VIP) and manufacturing method thereof
US9418928B2 (en) * 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9040316B1 (en) * 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
US9595482B2 (en) * 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
JP2017050391A (ja) * 2015-09-01 2017-03-09 株式会社デンソー 多層基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070056766A1 (en) * 2005-09-13 2007-03-15 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073973A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 반도체 패키지
US10734342B2 (en) 2017-12-19 2020-08-04 Samsung Electronics Co., Ltd. Semiconductor package for reducing stress to redistribution via
US11742308B2 (en) 2017-12-19 2023-08-29 Samsung Electronics Co., Ltd. Semiconductor package for reducing stress to redistribution via
US10699996B2 (en) 2017-12-20 2020-06-30 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN110581119A (zh) * 2018-06-08 2019-12-17 三星电子株式会社 半导体封装、堆叠封装器件及其制造方法
KR20190139490A (ko) * 2018-06-08 2019-12-18 삼성전자주식회사 반도체 패키지, 패키지 온 패키지 장치 및 이의 제조 방법
KR20200131066A (ko) * 2019-05-13 2020-11-23 삼성전자주식회사 반도체 패키지
KR20200133549A (ko) * 2019-05-20 2020-11-30 삼성전자주식회사 반도체 패키지
KR102309827B1 (ko) * 2020-05-15 2021-10-12 주식회사 디에이피 다층 인쇄회로기판 제조 방법 및 이에 의해 제조된 다층 인쇄회로기판

Also Published As

Publication number Publication date
JP2017092463A (ja) 2017-05-25
TWI662668B (zh) 2019-06-11
TWI643295B (zh) 2018-12-01
US20200294904A1 (en) 2020-09-17
KR101933408B1 (ko) 2018-12-28
TW201727849A (zh) 2017-08-01
US20200043842A1 (en) 2020-02-06
US11626364B2 (en) 2023-04-11
JP6455992B2 (ja) 2019-01-23
US20180342452A1 (en) 2018-11-29
US10128179B2 (en) 2018-11-13
US10861784B2 (en) 2020-12-08
US20170133309A1 (en) 2017-05-11
US20230268266A1 (en) 2023-08-24
TW201830612A (zh) 2018-08-16
US20210118791A1 (en) 2021-04-22
US10446481B2 (en) 2019-10-15
US10679933B2 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
KR101933408B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR101892869B1 (ko) 팬-아웃 반도체 패키지
KR101982044B1 (ko) 팬-아웃 반도체 패키지
KR101963292B1 (ko) 팬-아웃 반도체 패키지
KR101973427B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
TWI702662B (zh) 電子構件封裝以及包含該封裝的電子裝置
US20200091054A1 (en) Fan-out semiconductor package
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR101912290B1 (ko) 팬-아웃 반도체 패키지
KR101942742B1 (ko) 팬-아웃 반도체 패키지
KR102059815B1 (ko) 안테나 기판 및 이를 포함하는 안테나 모듈
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR101942727B1 (ko) 팬-아웃 반도체 패키지
KR20200023808A (ko) 팬-아웃 반도체 패키지
KR102026132B1 (ko) 팬-아웃 반도체 패키지 모듈
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
TWI712114B (zh) 半導體封裝
KR102008344B1 (ko) 반도체 패키지
KR20190013051A (ko) 팬-아웃 반도체 패키지
KR20200035600A (ko) 팬-아웃 반도체 패키지
KR20200114084A (ko) 반도체 패키지
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR20180090666A (ko) 팬-아웃 반도체 패키지
KR20190088699A (ko) 반도체 패키지
KR20190075647A (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)