KR20140031161A - 고주파 회로 기판 - Google Patents

고주파 회로 기판 Download PDF

Info

Publication number
KR20140031161A
KR20140031161A KR1020137008398A KR20137008398A KR20140031161A KR 20140031161 A KR20140031161 A KR 20140031161A KR 1020137008398 A KR1020137008398 A KR 1020137008398A KR 20137008398 A KR20137008398 A KR 20137008398A KR 20140031161 A KR20140031161 A KR 20140031161A
Authority
KR
South Korea
Prior art keywords
circuit board
frequency circuit
high frequency
dielectric layer
less
Prior art date
Application number
KR1020137008398A
Other languages
English (en)
Other versions
KR101883677B1 (ko
Inventor
마코토 나카바야시
카즈아키 이케다
Original Assignee
스미토모덴코파인폴리머 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴코파인폴리머 가부시키가이샤 filed Critical 스미토모덴코파인폴리머 가부시키가이샤
Publication of KR20140031161A publication Critical patent/KR20140031161A/ko
Application granted granted Critical
Publication of KR101883677B1 publication Critical patent/KR101883677B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/034—Organic insulating material consisting of one material containing halogen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

종래의 고주파 회로 기판에 비해, 더욱 전송 지연 및 전송 손실이 충분히 작은 고주파 회로 기판을 제공한다. 표면이 조면화 처리 및 프라이머 처리되어 있지 않은 배선용의 금속 도체와, 불소 수지제의 유전체층이 직접 밀착되어 있고, 주파수 1㎓에 있어서 전송 손실이 －3dB/m 이하인 고주파 회로 기판이다. 또한, 합성 비유전율이 2.6 이하, 합성 유전 정접이 0.0007 이하인 고주파 회로 기판이다.

Description

고주파 회로 기판{HIGH-FREQUENCY CIRCUIT SUBSTRATE}
본 발명은, 고주파 통신 장치에 사용되는 고주파 회로 기판에 관한 것이다.
최근, 정보 통신량은 증대하는 일변도로, 이에 부응하기 위해, 예를 들면 IC 카드, 휴대 전화 등의 기기에 있어서는 마이크로파, 밀리파와 같은, 보다 주파수가 높은 영역에서의 통신이 왕성해지고 있다. 이 때문에, 고주파 영역에서의 사용이 가능하고, 전송 지연 및 전송 손실이 보다 작은 고주파 회로 기판이 요구되고 있다.
전송 지연에 관계하는 전송 속도 V와, 전송 손실 αd는, 기판 재료의 비유전율 εr 및 유전 정접(dielectric loss tangent) tanδ를 이용하여, 하기 (식 1), (식 2)와 같이 나타낼 수 있다.
V ∝ 1/√εr ·········· (식 1)
αd ∝ f×√εr×tanδ ····· (식 2)
단, f: 주파수
(식 1)로부터 , 전송 지연을 작게, 즉, 전송 속도 V를 크게 하기 위해서는, 비유전율 εr이 작은(저비유전율) 재료가 이용되는 것이 바람직한 것을 알 수 있다. 또한, (식 2)로부터 , 전송 손실 αd를 작게 하기 위해서는, 비유전율 εr 및 유전 정접 tanδ가 작은 것이 바람직한 것을 알 수 있다.
이러한 저비유전율, 저유전 정접의 재료로서, 폴리테트라플루오로에틸렌(PTFE), 테트라플루오로에틸렌·퍼플루오로알킬비닐에테르 공중합체(PFA), 테트라플루오로에틸렌·헥사플루오로프로필렌 공중합체(FEP), 에틸렌·테트라플루오로에틸렌 공중합체(ETFE), 폴리 불화 비닐리덴(PVdF) 등의 불소 수지가 있고, 금속 기재(metal base material; 도체) 상에 불소 수지로 이루어지는 유전체층이 형성되어 있는 고주파 회로 기판이 개발되고 있다(예를 들면, 특허문헌 1, 2).
일본공개특허공보 2001-7466호 일본특허 제4296250호 공보
그러나, 종래의 불소 수지를 이용한 고주파 회로 기판은, 주파수 1㎓에 있어서, 합성 비유전율이 2.6, 합성 유전 정접이 0.0007, 전송 손실이 －4dB/m 정도(단, 도 4 기재의 스트립 라인 구성에서, 길이 1m, 임피던스 50Ω, 구리박 두께 35미크론, 그라운드(ground) 간 거리 0.28㎜로 측정했을 때의 전송 특성으로 환산한 전송 손실로 함; 이하 동일)의 고주파 회로 기판이 제공되는 것에 머물고 있으며, 상기한 최근의 요청에 대하여, 전송 지연 및 전송 손실이 충분히 저감되고 있다고는 할 수 없었다.
그래서, 본 발명은, 종래의 고주파 회로 기판에 비해, 더욱 전송 지연 및 전송 손실이 충분히 작은 고주파 회로 기판을 제공하는 것을 과제로 한다.
본 발명자는, 상기 과제를 해결함에 있어서, 우선, 종래의 불소 수지를 이용한 고주파 회로 기판에 있어서의 문제점에 대해 검토를 행했다.
상기한 바와 같이, 폴리테트라플루오로에틸렌(PTFE) 등의 불소 수지는, 저비유전율, 저유전 정접의 재료이고, 고주파 회로 기판의 유전체층으로서 바람직하다.
그러나, 이 불소 수지는, 표면 에너지가 현저하게 낮고, 비점착성(non-adhesive)이기 때문에, 금속 도체(금속 기재)와의 밀착을 충분히 확보하지 못하여, 충분한 박리 강도(필 강도)를 얻을 수 없다. 박리 강도가 부족하면, 금속 기재를 에칭하여 회로를 형성할 때에, 금속 기재와 유전체층이 박리되어, 그 극간에 에칭액이 들어갈 우려가 있다. 또한, 특히, FPC(플렉시블 회로 기판)의 경우에는, 사용 중에 벗겨져 버리는 경우가 있다. 이 결과, 전송 지연 및 전송 손실이 충분히 작은 고주파 회로 기판을 제공할 수 없었다고 생각할 수 있다.
그래서, 박리 강도를 높이는 수단으로서, 프라이머(primer)나 접착제를 개재하여, 금속 도체(금속 기재)와 유전체층을 접착하는 방법을 생각할 수 있다. 불소 수지를 금속 기재에 접착시키기 위한 프라이머로서는, PES, PEEK, PAI 및 이들 수지에 불소 수지를 혼합한 것이 사용된다. 그러나, 프라이머나 접착제는, 일반적으로, 유전체층에 비해 비유전율이 높기 때문에, 전송 속도가 작아져, 전송 지연 및 전송 손실을 충분히 저감할 수 없을 우려가 있다.
또한, 다른 수단으로서, 금속 기재의 표면을, 에칭 등에 의해 미리 조면화해두고(coarsened), 이 조면에 있어서의 앵커 효과를 이용하여 박리 강도를 높이는 것을 생각할 수 있다.
그러나, 금속 기재는, 높은 고주파에서는, 표피 효과에 의해 전류가 도체의 표면 부분을 흐르기 때문에, 조면화한 경우, 전파 거리가 길어져, 전송 지연이 발생한다. 또한, 저항 감쇠나 누설 감쇠도 크고, 전송 손실이 커질 우려가 있다.
그래서, 본 발명자는, 금속 도체(금속 기재)를 조면화하는 일 없이 표면이 평활한 채로, 불소 수지를 직접 강고하게 밀착시켰다. 그 결과, 전송 지연 및 전송 손실이 충분히 저감된 고주파 회로 기판을 얻을 수 있었다.
구체적으로는, 불소 수지에 전자선 등의 전리성 방사선을 조사하여 금속 기재에 강고하게 밀착시켰다. 그 결과, 합성 비유전율이 2.6 이하, 합성 유전 정접이 0.0007 이하의 고주파 회로 기판을 제작할 수 있고, 주파수 1㎓에 있어서, 전송 손실이 －3dB/m 이하, 나아가서는 －2.5dB/m 이하라는 종래의 고주파 회로 기판에 비해, 전송 지연 및 전송 손실이 충분히 작은 고주파 회로 기판을 얻을 수 있었다. 청구항 1 및 청구항 2에 기재된 발명은, 상기의 지견에 기초하는 발명이다.
청구항 1에 기재된 발명은,
표면이 조면화 처리 및 프라이머 처리되어 있지 않은 배선용의 금속 도체와, 불소 수지제의 유전체층이 직접 밀착되어 있고,
주파수 1㎓에 있어서 전송 손실이 －3dB/m 이하인 것을 특징으로 하는 고주파 회로 기판이다. 여기에서, 전송 손실은, 도 4에 기재된 스트립 라인 구성에서, 길이 1m, 임피던스 50Ω, 구리박 두께 35미크론, 그라운드 간 거리 0.28㎜로 측정했을 때의 전송 특성으로 환산한 전송 손실로 한다.
청구항 2에 기재된 발명은,
주파수 1㎓에 있어서 합성 비유전율이 2.6 이하, 합성 유전 정접이 0.0007 이하인 것을 특징으로 하는 청구항 1에 기재된 고주파 회로 기판이다.
상기의 발명에 있어서는, 프라이머나 접착제를 이용하는 일 없이, 조면화 처리되어 있지 않은 평활한 표면을 갖는 금속 도체(금속 기재)에 유전체층이 직접 밀착되어 있기 때문에, 전송 지연 및 전송 손실을 충분히 저감할 수 있다. 또한, 저항 감쇠나 누설 감쇠가 작기 때문에, 전송 손실이 커질 우려가 없다. 또한 '프라이머 처리가 시행되어 있지 않은'이란, 금속 도체의 표면에 두께 1㎛를 초과하는 수지층이 형성되어 있지 않은 것을 말한다. 예를 들면 금속 도체의 표면에, 금속 산화물 등으로 이루어지는 두께 1㎛ 이하의 방청 처리제(rust-preventive layer)층이 형성된 것은, 본 발명의 금속 도체로서 사용 가능하다.
이들 효과와, 저비유전율, 저유전 정접의 재료인 불소 수지를 이용한 효과가 서로 작용하여, 주파수 1㎓에 있어서 전송 손실이 －3dB/m 이하라는 종래의 고주파 회로 기판에 비해, 전송 지연 및 전송 손실이 충분히 작은 고주파 회로 기판을 실현했다.
또한, 주파수 1㎓에 있어서, 전송 손실이 －3dB/m 이하, 합성 비유전율이 2.6 이하, 합성 유전 정접이 0.0007 이하의 고주파 회로 기판을 제공할 수 있다.
불소 수지로서는, 폴리테트라플루오로에틸렌(PTFE), 테트라플루오로에틸렌-퍼플루오로알킬비닐에테르 공중합체(PFA), 테트라플루오로에틸렌-헥사플루오로프로필렌 공중합체(FEP), 테트라플루오로에틸렌-에틸렌 공중합체(ETFE)의 1종 또는 2종 이상 등을 들 수 있지만, 이들 중에서도, PTFE는 비유전율, 유전 정접의 쌍방이 가장 낮기 때문에 가장 바람직하고, PFA, FEP의 순으로 바람직하다.
그리고, 이들 불소 수지는, 내열성이 우수한 점에 있어서도 바람직하고, 또한, 투습도가 작기 때문에, 회로 기판의 임피던스가 습도의 영향을 받기 어려워 안정되는 점에 있어서도 바람직하다.
청구항 3에 기재된 발명은,
상기 금속 도체가, 구리박 또는 알루미늄박인 것을 특징으로 하는 청구항 1또는 청구항 2에 기재된 고주파 회로 기판이다.
금속 도체(금속 기재)로서는, 구리, 알루미늄, 철, 니켈이나, SUS 강(鋼), 알루미늄 합금 등의 합금이나 이들 복합체를 이용할 수 있지만, 이들 중에서도, 구리나 알루미늄은 도전율이 특히 높기 때문에, 이들 박을 금속 도체(금속 기재)로서 이용함으로써, 전송 손실이 보다 작은 고주파 회로 기판을 제공할 수 있다. 이들 중에서도, 도전성, 화학적 안정성, 비용의 관점에서, 구리박이 바람직하다.
청구항 4에 기재된 발명은,
상기 금속 도체의 표면 조도 Rz(JIS B 0601-1994)가, 2.0㎛ 이하인 것을 특징으로 하는 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 고주파 회로 기판이다.
표피의 깊이는, 주파수가 높아짐에 따라 얕아진다. 예를 들면, 구리의 경우의 표피의 깊이 d는, d＝6.60×10－2/√f가 되고, 주파수의 평방근에 반비례한다. ㎓대(帶) 이상의 주파수에 대해서는, 표면 조도 Rz(10점 평균 조도: JIS B 0601-1994)를 2.0㎛ 이하로 제어함으로써, 전송 지연이나 전송 손실을 충분히 작게 할 수 있다.
청구항 5에 기재된 발명은,
상기 불소 수지가, 전리성 방사선의 조사에 의해 가교되어 있는 것을 특징으로 하는 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 고주파 회로 기판이다.
상기한 바와 같이, 불소 수지는, 표면 에너지가 현저하게 낮고, 비점착성이기 때문에, 금속 기재와의 밀착을 충분히 확보하지 못하여, 높은 박리 강도를 얻을 수 없다. 또한, 내마모성도 충분하다고는 할 수 없다. 본 청구항의 발명에 있어서는, 이러한 불소 수지에 전리성 방사선을 조사하여, 가교함으로써, 불소 수지의 탄소 원자와 금속 기재의 금속 원자와의 사이에도 화학적인 결합을 형성시키고 있기 때문에, 금속 기재를 조면화하는 일 없이, 불소 수지와 금속 기재를 충분히 밀착시킬 수 있어, 높은 박리 강도를 얻을 수 있다. 또한, 가교함으로써, 충분한 내마모성을 얻을 수 있다.
이와 같이, 불소 수지를 금속 기재와 강고하게 밀착시키는 방법으로서는, 전자선 등의 전리성 방사선을 조사하는 방법이 바람직하다. 전리성 방사선의 조사선량으로서는, 전리성 방사선이 금속 기재에 도달할 수 있는 조사선량, 구체적으로는, 0.01kGy∼500kGy가 바람직하다. 또한, 전리성 방사선 조사는 필수는 아니고, 불소 수지와 금속 기재를 적층하여 적당한 온도, 압력으로 프레스함으로써 밀착시킬 수도 있다.
청구항 6에 기재된 발명은,
상기 금속 도체와 상기 불소 수지가, JIS K 5400(1998년도판)에 준거한 크로스컷 시험(crosscut test, lattice pattern cutting test)에 있어서, 100회 반복하여 벗김을 행한 후도 박리되지 않는 것을 특징으로 하는 청구항 1 내지 5 중 어느 한 항에 기재된 고주파 회로 기판이다.
박리 강도로서는, 크로스컷 시험에 있어서 100회 반복하여 벗김을 행한 후도 박리되지 않는 강도가 바람직하고, 예를 들면, 불소 수지에 전자선을 조사하는 경우의 조사 조건을 제어함으로써, 박리 강도를 조정할 수 있다.
또한, 여기에서 말하는 「박리되지 않음」이란, 상기 크로스컷 시험에 있어서의 평점이 98점(100개의 크로스컷수에 대하여 박리되지 않은 수가 98개) 이상인 것을 가리킨다.
청구항 7에 기재된 발명은,
상기 유전체층이, 상기 불소 수지에 필러(filler) 또는 클로스(cloth)의 1종 또는 2종이 첨가된 유전체층인 것을 특징으로 하는 청구항 1 내지 청구항 6 중 어느 한 항에 기재된 고주파 회로 기판이다.
필러나 클로스를 첨가함으로써, 선 팽창률의 저하나 강도의 향상 등의 특성의 향상이나 비용의 저감을 도모할 수 있다.
구체적인 필러로서는, 세라믹스, 아라미드(aramid), 글라스(glass), 무기 필러 등이 바람직하고, 또한, 클로스로서는, 액정 폴리머(LCP), 아라미드, 글라스 클로스 등이 바람직하다.
청구항 8에 기재된 발명은,
상기 유전체층의 두께가, 0.5∼300㎛인 것을 특징으로 하는 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 고주파 회로 기판이다.
유전체층의 두께가 지나치게 얇은 경우, 유전체로서의 기능을 충분히 발휘할 수 없다. 한편, 지나치게 두꺼운 경우에는, 특성 임피던스가 커진다. 0.5∼300㎛이면 이들 문제가 발생하지 않아 바람직하다.
청구항 9에 기재된 발명은,
상기 금속 도체의 두께가, 1∼2000㎛인 것을 특징으로 하는 청구항 1 내지 청구항 8 중 어느 한 항에 기재된 고주파 회로 기판이다.
금속 도체(금속 기재)의 두께가 지나치게 얇은 경우, 기재로서의 강도를 확보할 수 없다. 한편, 표피 효과를 이용할 수 있으면 좋기 때문에, 필요 이상으로 두껍게 할 필요는 없다. 보다 바람직한 두께는, 10∼300㎛이다.
본 발명에 의하면, 종래의 고주파 회로 기판에 비해, 전송 지연 및 전송 손실이 충분히 작은 고주파 회로 기판을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 3층 타입의 고주파 회로 기판의 단면 구조를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 일 실시 형태에 따른 다층 타입의 고주파 회로 기판의 단면 구조를 개략적으로 나타내는 도면이다.
도 3은 본 발명의 일 실시 형태에 따른 고주파 회로 기판의 제조에 있어서의 유전체층의 형성 방법을 설명하는 도면이다.
도 4는 전기적 특성의 평가를 행하기 위한 시험체의 구성을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명을 실시 형태에 기초하여, 도면을 참조하면서 설명한다.
1. 고주파 회로 기판의 구성
처음에, 본 발명의 고주파 회로 기판의 구성에 대해서 설명한다.
(1) 3층 타입
도 1은, 본 발명의 일 실시 형태에 따른 3층 타입의 고주파 회로 기판의 단면 구조를 개략적으로 나타내는 도면이다. 도 1에 있어서, 11은 고주파 회로 기판이고, 12는 유전체층이고, 13은 금속 기재를 예를 들면 에칭함으로써 형성된 도체이고, 14는 베이스판이다. 베이스판(14)에는 일반적으로는 Cu가 바람직하게 이용되고, 플렉시블 회로 기판의 경우는 폴리이미드 (PI), LCP, 바람직하게는 투습도가 작은 PTFE가 이용된다. 베이스판(14)으로 금속(도체)을 사용하지 않는 경우(세라믹스, 플라스틱)에는, 그라운드층(도체)을 설치한다. 선로폭(W)이나 피치 등은 고주파 회로 기판의 사양에 따라서 적절하게 설정된다.
(2) 다층 타입
도 2는, 본 발명의 다른 실시 형태에 따른 다층 타입의 고주파 회로 기판의 단면 구조를 개략적으로 나타내는 도면이다. 도 2에 있어서, 21은 고주파 회로 기판, 22는 유전체층이고, 23은 금속 기재의 에칭이나 절삭 혹은 인쇄 등의 수법에 의해 형성된 도체이다. 또한, 33은 그라운드(도체)(Cu)이다. 이러한 다층 구조의 고주파 회로 기판(21)은, 예를 들면, 표면에 배선(23)이 형성된 유전체층(22)을 소정수 적층하여, 전체를 전자선 조사함으로써, 효율 좋게 제조할 수 있다.
도체(13 및 23)의 두께 t1은, 바람직하게는 1∼2000㎛로 설정되고, 보다 바람직하게는 10∼300㎛로 설정된다. 이에 따라, 상기한 바와 같이, 기재로서의 강도를 확보할 수 있음과 함께, 적절한 두께로 표피 효과를 이용할 수 있다.
또한, 유전체층(12 및 22)의 두께 t2는, 바람직하게는 0.5∼300㎛로 설정되고, 보다 바람직하게는 0.5∼50㎛, 더욱 바람직하게는 5∼30㎛로 설정된다. 이에 따라, 상기한 바와 같이, 유전체로서의 기능을 충분히 발휘할 수 있음과 함께, 적절한 특성 임피던스로 억제할 수 있다.
2. 유전체층의 형성 방법
다음으로, 유전체층의 형성 방법에 대해서 설명한다. 도 3은 본 발명의 일 실시 형태에 따른 고주파 회로 기판의 제조에 있어서의 유전체층의 형성 방법을 설명하는 도면이다. 도 3에 있어서, 1은 금속 기재(금속 도체), 2는 불소 수지이다.
불소 수지(2)는 디스퍼젼으로서 공급되고, 우선, 금속 기재(1) 상에 불소 수지(2)를 적하한다(도 3(a)). 그 후, 스핀 코팅법이나 캐스팅(casting)법 등을 이용하여 금속 기재(1) 상에 균일하게 도포하고, 건조시켜, 불소 수지(2)의 도막(coating film)을 형성시킨다(도 3(b)). 그 후, 금속 기재(1) 상에 형성된 불소 수지(2)의 도막에 대하여, 질소 분위기 등 소정의 저산소 분위기하에서, 전자선을 조사함으로써, 불소 수지(2)를 가교시킨다(도 3(c)). 다른 실시형태로서는, 열가소성 불소 수지 필름 등의 유전체층과 금속 기재를 적층하여, 유전체층을 구성하는 열가소성 불소 수지의 융점보다도 0∼100℃ 높은 온도에서 가열, 가압하여 유전체층과 금속 기재를 밀착시킨다.
(실시예 1)
이하의 실시예는, 접착력의 평가를 행한 실시예이다.
1. 시험체의 제작
후쿠다 금속박분 공업사 제조 전해 구리박 CF-LB9(두께: 20㎛, 표면 조도: Rz＝1.0㎛)를 묽은 황산에 침지하여, 산화 방지를 위한 코팅이 제거된 구리박을 얻었다.
다음으로, 구리박 상에, 다이킨 공업사 제조 PTFE 디스퍼젼(EK-3700)을 캐스팅에 의해 도포, 건조했다. 그 후, 질소 분위기(산화 방지를 위해)하, 360℃에서 소성하여, 15㎛의 PTFE막을 구리박 상에 제작했다.
다음으로, PTFE막이 제작된 구리박을, 닛신 전기사 제조 전자선 조사 장치(가속 전압: 1.13MeV)를 이용하여, 조사시 온도 340℃, 산소 농도 5PPM의 분위기하에서, 300kGy의 전자선 조사를 행하고, PTFE를 가교시킴과 동시에, 구리박과 PTFE를 접착시켜, 실시예 1의 시험체를 얻었다.
또한, 비교예 1로서, 전자선 조사를 행하지 않는 외에는, 실시예 1과 동일하게 하여, 비교예 1의 시험체를 얻었다.
또한, 본 실시예에 있어서는, 표면 조도 Rz＝1.0㎛의 구리박을 사용했지만, 전자선 조사로 PTFE와 구리박을 접착시키는 기술을 이용함으로써, 임의의 표면 조도의 구리박을 PTFE와 접착시킬 수 있다.
2. 접착력의 평가
실시예 1 및 비교예 1의 각 시험체를 이용하여, JIS K 5400(1998년판)에 준거하는 크로스컷 시험을 실시했다(테이프 박리 횟수 100회). 결과를 표 1에 나타낸다.
시험체 전자선 조사 잔수(殘數)/크로스컷수
실시예 1 있음 100/100
비교예 1 없음 0/100
표 1에 나타내는 바와 같이, 전자선 조사를 시행하지 않는 비교예 1의 시험체에서는 1회째의 테이프 박리로 전부 간단하게 박리되었지만, 전자선 조사를 시행한 실시예 1의 시험체에서는 100회의 크로스컷 시험에서도 완전히 박리되는 경우가 없고, 전자선 조사에 의해 충분한 박리 강도가 얻어짐을 알 수 있다.
이하의 실시예는, IPC TM650 2.5.5.5.에 준하는 방법으로 전기적 특성의 평가를 행한 실시예이다.
(실시예 2)
시험체로서, 도 4에 나타내는 스트립 라인 구성(길이: 1m, 임피던스: 50Ω)의 3층 프린트 배선판을 제작했다. 도면 중, 31 및 32는 각각, 표 2에 나타내는 표면 조도 Rz의 구리박(두께 35㎛) 및 유전체층이다. 또한, 비교예 2는 일반적으로 이용되는 유전체인 에폭시를 이용한 예이고, 비교예 3은 PTFE층과의 접착성 유지를 위해 종래 일반적으로 이용되고 있던 거친 표면 조도 Rz의 구리박에 PTFE층의 유전체층을 형성한 예이다.
(실시예 3)
실시예 1에서 이용한 것과 동일한 구리박 2매에 FEP 필름(두께 35㎛, 융점 270℃, 네오플레온(Neo fleon) FEP NE-2: 다이킨사 제조)을 협지하여 겹친 것을 320℃로 가열시킨 롤 사이에 0.5m/분의 속도로 통하게 하여 구리박과 FEP 필름을 밀착시킨 후, 실시예 1과 동일하게 0.1kGy의 전자선 조사를 행했다. 이 시험체를 실시예 2와 동일하게 도 4에 나타내는 스트립 라인 구성의 3층 프린트 배선판으로서 평가했다.
각 시험체에 있어서의 주파수 1㎓에서의 합성 비유전율 εr 및 합성 유전 정접 tanδ를 구하고, 추가로 주파수 1㎓ 및 10㎓에 있어서의 전송 손실(감쇠 정수)을 평가했다. 결과를 표 2에 나타낸다.
시험체 유전체층 εr tanδ 전송 손실(dB/m) Rz(㎛)
1㎓ 10㎓
비교예 2 에폭시 4.2 0.017 －7 －60 －
비교예 3 PTFE 2.6 0.007 －4 －12 5
실시예 2 PTFE 2.2 0.0007 －2.5 －4 0.1
실시예 3 FEP 2 0.0005 －2.3 －3 0.1
표 2에 나타내는 바와 같이, PTFE, FEP를 이용하여 유전체층을 형성함으로써, 전송 손실을 저감할 수 있는 것을 알 수 있다. 또한, 동일한 PTFE를 이용한 경우, 표면 조도 Rz가 작은, 평활한 기재 쪽이 전송 손실을 저감할 수 있는 것을 알 수 있다.
그리고, 실시예 2에 있어서 표피 깊이는, 주파수 1㎓에 있어서 4㎛, 10㎓에 있어서 0.7㎛이고, 충분히 얕은 것이 계산되었다.
이상, 본 발명을 실시 형태에 기초하여 설명했지만, 본 발명은 상기의 실시 형태에 한정되는 것이 아니다. 본 발명과 동일 및 균등의 범위 내에 있어서, 상기 실시 형태에 대하여 여러 가지의 변경을 더할 수 있다.
1 : 금속 기재(금속 도체)
2 : 불소 수지
11 : 3층 타입의 고주파 회로 기판
12, 22, 32 : 유전체층
13, 23 : 도체
14 : 베이스판
21 : 다층 타입의 고주파 회로 기판
31 : 구리박
32 : 유전체층
33 : 그라운드(도체)
t1 : 도체의 두께
t2 : 유전체층의 두께
W : 선로폭

Claims (9)

  1. 표면이 조면화 처리 및 프라이머 처리되어 있지 않은 배선용의 금속 도체와, 불소 수지제의 유전체층이 직접 밀착되어 있고,
    주파수 1㎓에 있어서 전송 손실이 －3dB/m 이하인 것을 특징으로 하는 고주파 회로 기판.
  2. 제1항에 있어서,
    주파수 1㎓에 있어서 합성 비유전율이 2.6 이하, 합성 유전 정접이 0.0007 이하인 것을 특징으로 하는 고주파 회로 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 금속 도체가, 구리박 또는 알루미늄박인 것을 특징으로 하는 고주파 회로 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 금속 도체의 표면 조도 Rz(JIS B 0601-1994)가, 2.0㎛ 이하인 것을 특징으로 하는 고주파 회로 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 불소 수지가, 전리성 방사선의 조사에 의해 가교되어 있는 것을 특징으로 하는 고주파 회로 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 금속 도체와 상기 불소 수지가, JIS K 5400(1998년도판)에 준거한 크로스컷 시험에 있어서, 100회 반복하여 벗김을 행한 후도 박리되지 않는 것을 특징으로 하는 고주파 회로 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 유전체층이, 상기 불소 수지에 필러(filler) 또는 클로스(cloth)의 1종 또는 2종이 첨가된 유전체층인 것을 특징으로 하는 고주파 회로 기판.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 유전체층의 두께가, 0.5∼300㎛인 것을 특징으로 하는 고주파 회로 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 금속 도체의 두께가, 1∼2000㎛인 것을 특징으로 하는 고주파 회로 기판.
KR1020137008398A 2011-05-23 2012-05-21 고주파 회로 기판 KR101883677B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011114882 2011-05-23
JPJP-P-2011-114882 2011-05-23
PCT/JP2012/062937 WO2012161162A1 (ja) 2011-05-23 2012-05-21 高周波回路基板

Publications (2)

Publication Number Publication Date
KR20140031161A true KR20140031161A (ko) 2014-03-12
KR101883677B1 KR101883677B1 (ko) 2018-07-31

Family

ID=47217239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137008398A KR101883677B1 (ko) 2011-05-23 2012-05-21 고주파 회로 기판

Country Status (5)

Country Link
US (1) US9497852B2 (ko)
JP (1) JPWO2012161162A1 (ko)
KR (1) KR101883677B1 (ko)
CN (1) CN103181247A (ko)
WO (1) WO2012161162A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102125905B1 (ko) * 2013-04-25 2020-06-24 삼성디스플레이 주식회사 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법
JP2015012197A (ja) * 2013-06-28 2015-01-19 住友電気工業株式会社 フレキシブルプリント配線板
US10383215B2 (en) 2013-05-31 2019-08-13 Sumitomo Electric Industries, Ltd. Radio-frequency printed circuit board and wiring material
JP6483947B2 (ja) * 2013-05-31 2019-03-13 住友電気工業株式会社 高周波用フレキシブルプリント配線板
JP6420569B2 (ja) * 2013-05-31 2018-11-07 住友電気工業株式会社 高周波用プリント配線板
JP6214273B2 (ja) * 2013-08-08 2017-10-18 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
JP6207064B2 (ja) * 2013-09-05 2017-10-04 住友電工プリントサーキット株式会社 アンテナ基板の製造方法
TW201538532A (zh) * 2014-04-10 2015-10-16 Rogers Corp 交聯的氟聚合物電路材料、電路層板及其製造方法
WO2016182571A1 (en) * 2015-05-13 2016-11-17 Intel Corporation Package with bi-layered dielectric structure
JP6537172B2 (ja) * 2015-06-01 2019-07-03 住友電工プリントサーキット株式会社 プリント配線板
US11552356B2 (en) * 2017-06-02 2023-01-10 Sumitomo Electric Fine Polymer, Inc. Electricity storage device member, method of manufacturing the same, and electricity storage device
EP3668283A4 (en) 2017-08-08 2021-04-21 Sumitomo Electric Industries, Ltd. BASE MATERIAL FOR HIGH FREQUENCY CIRCUIT BOARD
KR102187434B1 (ko) 2018-08-06 2020-12-07 동우 화인켐 주식회사 고주파용 필름 전송 선로, 이를 포함하는 안테나 및 안테나가 결합된 화상 표시 장치
JP7196208B2 (ja) 2020-01-08 2022-12-26 ダイキン工業株式会社 絶縁膜又は誘電膜

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007466A (ja) 1999-06-21 2001-01-12 Sumitomo Electric Ind Ltd 高周波回路基板及びその製造方法
JP2002225204A (ja) * 2001-01-30 2002-08-14 Reitekku:Kk 改質フッ素樹脂被覆材およびその製造方法
JP2003211616A (ja) * 2002-01-22 2003-07-29 Risho Kogyo Co Ltd Ｐｔｆｅ樹脂積層板の製造方法及びｐｔｆｅ樹脂積層板
JP2003249733A (ja) * 2002-02-25 2003-09-05 Purintekku:Kk プリント配線板
JP2004083704A (ja) * 2002-08-26 2004-03-18 Risho Kogyo Co Ltd Ｐｔｆｅ樹脂積層板の製造方法及びｐｔｆｅ樹脂積層板
WO2006062138A1 (ja) * 2004-12-09 2006-06-15 Asahi Glass Company, Limited プリント配線板用積層体
JP2008186680A (ja) * 2007-01-29 2008-08-14 Ntn Corp 樹脂系誘電体の製造方法、および、樹脂系誘電体
JP2009007551A (ja) * 2007-05-30 2009-01-15 Hitachi Chem Co Ltd 樹脂ワニス、接着層付き金属箔、金属張積層板、印刷配線板及び多層配線板
JP2009119855A (ja) * 2007-10-22 2009-06-04 Hitachi Chem Co Ltd 接着層付き導体箔、導体張積層板、印刷配線板及び多層配線板
JP4296250B2 (ja) 2005-06-14 2009-07-15 古河電気工業株式会社 高周波回路用銅箔およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214941A (ja) * 1984-04-10 1985-10-28 株式会社　潤工社 プリント基板
US4680220A (en) * 1985-02-26 1987-07-14 W. L. Gore & Associates, Inc. Dielectric materials
JPS6344968A (ja) * 1986-03-19 1988-02-25 Sumitomo Electric Ind Ltd 弗素系樹脂被覆アルミニウム材
US4886699A (en) * 1987-10-26 1989-12-12 Rogers Corporation Glass fiber reinforced fluoropolymeric circuit laminate
US4895752A (en) * 1987-12-18 1990-01-23 E. I. Du Pont De Nemours And Company Low dielectric constant laminate of fluoropolymer and polyaramid
JP2861172B2 (ja) 1989-12-31 1999-02-24 住友電気工業株式会社 弗素樹脂被覆法
US5055342A (en) * 1990-02-16 1991-10-08 International Business Machines Corporation Fluorinated polymeric composition, fabrication thereof and use thereof
JPH0569442A (ja) * 1991-09-12 1993-03-23 Nitto Denko Corp プリプレグおよびその用途
JP3317452B2 (ja) * 1992-10-05 2002-08-26 株式会社レイテック 改質ポリテトラフルオロエチレンとその製造方法
JPH06126907A (ja) 1992-10-20 1994-05-10 Unitika Ltd フッ素樹脂積層板
JPH0818403B2 (ja) * 1993-06-03 1996-02-28 日本ピラー工業株式会社 積層板および積層板用未焼結複合フィルム
US5552210A (en) * 1994-11-07 1996-09-03 Rogers Corporation Ceramic filled composite polymeric electrical substrate material exhibiting high dielectric constant and low thermal coefficient of dielectric constant
JP3608406B2 (ja) * 1998-11-25 2005-01-12 日立電線株式会社 改質ふっ素樹脂成形体の製造方法
JP2000326441A (ja) 1999-05-19 2000-11-28 Daikin Ind Ltd 耐久性に優れた防汚性および耐食性被覆物品
JP2001224928A (ja) 1999-06-03 2001-08-21 Fuji Photo Film Co Ltd 精密ろ過フィルターカートリッジ
WO2001003478A1 (fr) * 1999-07-05 2001-01-11 Nippon Pillar Packing Co., Ltd. Circuit imprimé et son pré-imprégné
JP4617538B2 (ja) 2000-06-15 2011-01-26 ダイキン工業株式会社 高周波信号伝送用製品の絶縁用ポリテトラフルオロエチレン混合粉末およびそれを用いた高周波信号伝送用製品
JP2004243605A (ja) 2003-02-13 2004-09-02 Tomoegawa Paper Co Ltd フッ素樹脂繊維シート、それを用いたプリント配線板用金属張基板およびその製造方法
DE602005027743D1 (de) * 2004-12-20 2011-06-09 Asahi Glass Co Ltd Laminat für flexible leiterplatten
JP4827460B2 (ja) * 2005-08-24 2011-11-30 三井・デュポンフロロケミカル株式会社 含フッ素樹脂積層体
JP4957079B2 (ja) * 2006-05-29 2012-06-20 旭硝子株式会社 プリント回路基板およびその製造方法
JP4848490B2 (ja) * 2006-10-25 2011-12-28 日本電気株式会社 伝送線路及びこれを有する配線基板並びに半導体装置
JP2009193732A (ja) 2008-02-12 2009-08-27 Nitto Denko Corp 高周波信号伝送製品用ポリテトラフルオロエチレン絶縁体の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007466A (ja) 1999-06-21 2001-01-12 Sumitomo Electric Ind Ltd 高周波回路基板及びその製造方法
JP2002225204A (ja) * 2001-01-30 2002-08-14 Reitekku:Kk 改質フッ素樹脂被覆材およびその製造方法
JP2003211616A (ja) * 2002-01-22 2003-07-29 Risho Kogyo Co Ltd Ｐｔｆｅ樹脂積層板の製造方法及びｐｔｆｅ樹脂積層板
JP2003249733A (ja) * 2002-02-25 2003-09-05 Purintekku:Kk プリント配線板
JP2004083704A (ja) * 2002-08-26 2004-03-18 Risho Kogyo Co Ltd Ｐｔｆｅ樹脂積層板の製造方法及びｐｔｆｅ樹脂積層板
WO2006062138A1 (ja) * 2004-12-09 2006-06-15 Asahi Glass Company, Limited プリント配線板用積層体
JP4296250B2 (ja) 2005-06-14 2009-07-15 古河電気工業株式会社 高周波回路用銅箔およびその製造方法
JP2008186680A (ja) * 2007-01-29 2008-08-14 Ntn Corp 樹脂系誘電体の製造方法、および、樹脂系誘電体
JP2009007551A (ja) * 2007-05-30 2009-01-15 Hitachi Chem Co Ltd 樹脂ワニス、接着層付き金属箔、金属張積層板、印刷配線板及び多層配線板
JP2009119855A (ja) * 2007-10-22 2009-06-04 Hitachi Chem Co Ltd 接着層付き導体箔、導体張積層板、印刷配線板及び多層配線板

Also Published As

Publication number Publication date
US9497852B2 (en) 2016-11-15
JPWO2012161162A1 (ja) 2014-07-31
US20130199828A1 (en) 2013-08-08
KR101883677B1 (ko) 2018-07-31
CN103181247A (zh) 2013-06-26
WO2012161162A1 (ja) 2012-11-29

Similar Documents

Publication Publication Date Title
KR101883677B1 (ko) 고주파 회로 기판
JP4377867B2 (ja) 銅張積層板、プリント配線板及び多層プリント配線板並びにこれらの製造方法
WO2014192322A1 (ja) 高周波用プリント配線板及び配線材料
JP6423494B1 (ja) 積層体の製造方法
JP2016046433A (ja) プリント配線板及びプリント配線板用基板
JP2004006668A (ja) プリント基板用金属被覆積層体の製造方法
JP6420569B2 (ja) 高周波用プリント配線板
JP2013222899A (ja) フッ素樹脂基板およびその製造方法
JP2018014387A (ja) 基板、フレキシブルプリント配線板用基材、フレキシブルプリント配線板及び基板の製造方法
JP4129627B2 (ja) ビルドアップ配線板用積層フィルム及びビルドアップ配線板
JP2012244056A (ja) フッ素樹脂基板の製造方法
JP6483947B2 (ja) 高周波用フレキシブルプリント配線板
KR102566108B1 (ko) 접착층용 필름, 다층 배선 기판, 및 반도체 장치
JP2021048180A (ja) フッ素含有コア基材の製造方法、フレキシブルプリント配線板用基板の製造方法、フッ素含有コア基材およびフレキシブルプリント配線板用基板
JP2005324511A (ja) 積層体及びその製造方法
JP6569936B2 (ja) プリント配線板用基板
JP2015012197A (ja) フレキシブルプリント配線板
JP2020199707A (ja) 積層体及びその製造方法
JP7482104B2 (ja) 積層体及び積層体の製造方法
JP2007036098A (ja) プリント配線板およびその製造方法
WO2022065251A1 (ja) 金属張積層板及びその製造方法
WO2022065250A1 (ja) 金属張積層板及びその製造方法
JPWO2017130945A1 (ja) 多層プリント配線板及び多層金属張積層板
JP2013256053A (ja) 金属樹脂積層体及びその製造方法
JP2023033008A (ja) 電気的接続構造、並びに絶縁電線及びプリント配線板の接続体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant