KR20120116509A - Ｍｅｍ 커패시터 디바이스, 전계 효과 트랜지스터 디바이스, 비휘발성 메모리 어레이, 및 프로그래밍 방법 - Google Patents

Ｍｅｍ 커패시터 디바이스, 전계 효과 트랜지스터 디바이스, 비휘발성 메모리 어레이, 및 프로그래밍 방법 Download PDF

Info

Publication number
KR20120116509A
KR20120116509A KR1020127023945A KR20127023945A KR20120116509A KR 20120116509 A KR20120116509 A KR 20120116509A KR 1020127023945 A KR1020127023945 A KR 1020127023945A KR 20127023945 A KR20127023945 A KR 20127023945A KR 20120116509 A KR20120116509 A KR 20120116509A
Authority
KR
South Korea
Prior art keywords
dielectric material
barrier dielectric
impurity
semiconductor
mobile
Prior art date
Application number
KR1020127023945A
Other languages
English (en)
Other versions
KR101474088B1 (ko
Inventor
로이 이. 미어드
거테지 에스. 샌더
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20120116509A publication Critical patent/KR20120116509A/ko
Application granted granted Critical
Publication of KR101474088B1 publication Critical patent/KR101474088B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

MEM 커패시터 디바이스는 한 쌍의 대향하는 전도성 전극을 포함한다. 유전체 내에 이동성 불순물을 포함하는 반도체 물질과 이동성 불순물 장벽 유전체 물질이 한 쌍의 대향하는 전도성 전극 사이에 수용된다. 반도체 물질과 장벽 유전체 물질은 적어도 하나의 상이한 원소를 적어도 특징으로 하는 서로에 대하여 상이한 조성으로 이루어진다. 반도체 물질과 장벽 유전체 물질 중 한쪽의 물질은 반도체 물질과 장벽 유전체 물질 중 다른 쪽의 물질보다 한 쌍의 전극 중 한쪽의 전극에 더 가깝다. 반도체 물질과 장벽 유전체 물질 중 다른 쪽의 물질은 반도체 물질과 장벽 유전체 물질 중 한쪽의 물질보다 한 쌍의 전극 중 다른 쪽의 전극에 가깝다. 전계 효과 트랜지스터, 메모리 어레이 및 방법을 포함하는 다른 구현예들이 개시된다.

Description

ＭＥＭ 커패시터 디바이스, 전계 효과 트랜지스터 디바이스, 비휘발성 메모리 어레이, 및 프로그래밍 방법{MEMCAPACITOR DEVICES, FIELD EFFECT TRANSISTOR DEVICES, NON-VOLATILE MEMORY ARRAYS, AND METHODS OF PROGRAMMING}
본 발명에 개시된 실시예는 MEM 커패시터 디바이스, 전계 효과 트랜지스터 디바이스, 비휘발성 메모리 어레이 및 프로그래밍 방법에 관한 것이다.
커패시터와 전계 효과 트랜지스터는 집적 회로, 예를 들어 논리 회로와 메모리 회로에 사용되는 두 유형의 전자 부품이다. 커패시터의 하나의 특성은 사이즈, 구성 및 제조 물질과 같은 다수의 변수에 의해 영향을 받는 커패시턴스이다. 전계 효과 트랜지스터의 하나의 특성은 임계 전압이다. 이것은 채널 영역을 통해 한 쌍의 소스/드레인 영역 사이에 전류가 흐르는데 필요한 최소 게이트 전압의 척도이다. 임계 전압에 영향을 미치는 인자들은 사이즈, 구성 및 제조 물질을 더 포함한다.
커패시터와 트랜지스터는 제조시 일반적으로 가변적이거나 조절가능하거나 프로그래밍가능한 커패시턴스 및 임계 전압과는 대조적으로 각각 고정된 커패시터와 고정된 임계 전압을 가지고 있다.
도 1은 본 발명의 일 실시예에 따라 하나의 프로그래밍된 상태에 있는 MEM 커패시터 디바이스의 개략 단면도;
도 2는 본 발명의 일 실시예에 따라 다른 프로그래밍된 상태에 있는 도 1의 MEM 커패시터 디바이스를 도시하는 도면;
도 3은 본 발명의 일 실시예에 따라 하나의 프로그래밍된 상태에 있는 전계 효과 트랜지스터 디바이스의 개략 단면도;
도 4는 본 발명의 일 실시예에 따라 다른 프로그래밍된 상태에 있는 도 3의 전계 효과 트랜지스터 디바이스를 도시하는 도면;
도 5는 본 발명의 일 실시예에 따라 비휘발성 메모리 어레이를 도시하는 개략 평면도;
도 6은 본 발명의 일 실시예에 따라 하나의 프로그래밍된 상태에 있는 도 5의 메모리 어레이에 연관된 도 3의 전계 효과 트랜지스터 디바이스를 도시하는 개략 단면도;
도 7은 본 발명의 일 실시예에 따라 다른 프로그래밍된 상태에 있는 도 6의 전계 효과 트랜지스터 디바이스를 도시하는 도면.
본 발명의 일 실시예에 따라 예시적인 MEM 커패시터 디바이스(10)는 도 1 및 도 2에 도시된다. 이것은 2개의 상이한 프로그래밍된 상태에서 MEM 커패시터 디바이스(10)를 도시한다. 대안적인 및/또는 추가적인 프로그래밍된 상태들이 도시될 수 있다.
도 1을 참조하면, MEM 커패시터 디바이스(10)는 한 쌍의 대향하는 전도성 전극(12, 14)을 포함한다. 이것은 임의의 적절한 전도성 물질, 예를 들어 원소 금속, 원소 금속의 합금, 전도성 금속 화합물 및/또는 전도성으로 도핑된 반도체 물질로 구성될 수 있다. 전극(12, 14)은 동일하거나 상이한 두께일 수 있다. 예시적인 두께 범위는 3나노미터 내지 100나노미터이다. 또, 전도성 전극(12, 14)은 서로에 대해 동일하거나 상이한 조성으로 이루어질 수 있고 그럼에도 불구하고 균질하거나 균질하지 않을 수 있다. 하나의 예에서, 이것은 본질적으로 원소 백금으로 이루어질 수 있다.
적어도 2개의 물질(16, 18)은 대향하는 전도성 전극(12, 14) 사이에 수용된다. 물질(16)은 유전체 내에 수용된 이동성 불순물을 포함하는 정적으로 프로그래밍가능한 반도체 물질이다. 이것은 상이한 커패시턴스 값을 특징으로 하는 적어도 2개의 상이한 상태들 사이에 정적으로 프로그래밍가능하다. 이 상태들 중 적어도 하나의 상태는 유전체 영역이 물질(16) 내에 형성되도록 이동성 불순물을 국부화하거나 수집하는 것을 포함한다. 2개를 초과하는 프로그래밍가능한 상태들이 사용될 수 있다.
이 문헌의 문맥에서 "이동성 불순물(mobile dopant)"은 한 쌍의 전극에 전압 차를 인가하는 것에 의해 적어도 2개의 상이한 정적 상태들 사이에서 디바이스를 반복적으로 프로그래밍하는 정상 디바이스 동작 동안 상기 유전체 내 상이한 위치로 이동가능한 반도체 물질의 성분(자유 전자가 아닌)이다. 예로는 화학양론적인 물질에서의 원자 결핍(stom vacancy)과 원자 간극(atom interstitial)을 포함한다. 특정 예시적인 이동성 불순물은 비정질 또는 결정질 산화물이나 다른 산소 포함 물질에서 산소 원자 결핍, 비정질 또는 결정질 질화물 또는 다른 질소 포함 물질에서 질소 원자 결핍, 비정질 또는 결정질 불소 또는 다른 불소 포함 물질에서 불소 원자 결핍 및 비정질 또는 결정질 산화물에서 간극 금속 원자를 포함한다. 물질(16)의 이동성 불순물은 개략적으로 도면에서 도트/점으로 도시된다. 도면에서 주어진 영역/볼륨에서 도트/점의 밀도는 이동성 불순물 밀도의 정도를 나타내며, 더 많은 도트/점은 더 높은 이동성 불순물 밀도를 나타내며, 더 적은 도트/점은 더 낮은 이동성 불순물 밀도를 나타낸다. 하나를 초과하는 유형의 이동성 불순물은 물질(16)의 일부로 사용될 수 있다.
물질(16)에서 이동성 불순물을 수용하는 예시적인 유전체는 충분히 높은 품질과 농도의 이동성 불순물에 기초한 국부화된 전기 전도성을 가질 수 있는 적절한 산화물, 질화물 및/또는 불화물을 포함한다. 이동성 불순물을 수용하는 유전체는 이동성 불순물의 고려와 상관없이 균질하거나 균질하지 않을 수 있다. 특정 예시적인 유전체는 TiO2, AlN 및/또는 MgF2를 포함한다.
일 실시예에서, 이동성 불순물로 산소 결핍을 포함하는 물질(16)은 산소 결핍의 위치에 따라 그리고 산소 결핍이 수용되는 위치에 산소 결핍의 양에 따라 적어도 하나의 프로그래밍된 상태에서 TiO2 및 TiO2 -x의 조합을 포함할 수 있다. 일 실시예에서, 이동성 불순물로 질소 결핍을 포함하는 물질(16)은 질소 결핍의 위치에 따라 그리고 질소 결핍이 수용되는 위치에서 질소 결핍의 양에 따라 적어도 하나의 프로그래밍된 상태에서 AlN 및 AlN1 -x의 조합을 포함할 수 있다. 일 실시예에서, 이동성 불순물로 불소 결핍을 포함하는 물질(16)은 불소 결핍의 위치에 따라 그리고 불소 결핍이 수용되는 위치에서 불소 결핍의 양에 따라 적어도 하나의 프로그래밍된 상태에서 MgF2 및 MgF2 -x의 조합을 포함할 수 있다. 일 실시예에서, 이동성 불순물은 질소를 포함하는 물질에 알루미늄 원자 간극을 포함한다.
물질(16)은 유전체의 조성, 이동성 불순물의 조성 및/또는 물질(16) 내 이동성 불순물의 양에 따라 달라질 수 있는 임의의 적절한 두께일 수 있다. 예시적인 두께는 4나노미터 내지 50나노미터를 포함하고, 일 실시예에서는 120나노미터 이하의 두께를 포함한다.
물질(18)은 이동성 불순물 장벽 유전체 물질이다. 이것은 균질하거나 비균질할 수 있다. 이동성 불순물 장벽 유전체 물질(18)은 물질(18) 내로 이동성 불순물이 이동하지 못하게 하고 내부에 내재하는 임의의 불순물이 위치 변화 이동하지 못하게 하는 것을 특징으로 하며 물질(16) 내 유전체와는 구별된다. 반도체 물질(16)과 장벽 유전체 물질(18)은 적어도 하나의 상이한 원소를 적어도 특징으로 하는 서로에 대하여 상이한 조성으로 이루어질 수 있다. 하나의 실시예에서, 이동성 불순물 장벽 유전체 물질(18)은 금속 산화물을 포함하며, 물질(16)에 이동성 불순물을 수용하는 유전체는 다른 금속 산화물을 포함하며, 물질(18)의 금속 원소는 물질(16)의 유전체의 금속 원소와는 다르다. 그럼에도 불구하고, 예시적인 이동성 불순물 장벽 유전체 물질은 ZrO2, SiO, Si3N4, GeN 및 SrTiO3 중 적어도 하나를 포함한다. 일 실시예에서, 장벽 유전체 물질은 본질적으로 화학량론적인 금속 산화물, 예를 들어 ZrO2 및 SrTiO3의 조합으로 이루어진다.
물질(16)과 이동성 불순물 장벽 유전체 물질(18)은 서로에 대해 동일하거나 상이한 두께일 수 있다. 일 실시예에서, 이동성 불순물 장벽 유전체 물질(18)은 물질(16)보다 더 두껍지 않으며, 일 실시예에서 도시된 바와 같이 물질(16)보다 더 얇다. 일 실시예에서, 이동성 불순물 장벽 유전체 물질(18)은 1나노미터 내지 7나노미터의 균등한 산화물 두께를 가지며, 일 실시예에서 10나노미터 이하의 균등한 산화물 두께를 가진다. 본 문헌의 문맥에서, "균등한 산화물 두께(equivalent oxide thickness)" 란 사용되는 이동성 불순물 장벽 유전체 물질과 동일한 유전체 효과를 생성하는데 필요한 도핑되지 않은 실리콘 이산화물의 선형 두께 크기이다. 사용되는 이동성 불순물 장벽 유전체 물질이 도핑되지 않은 실리콘 이산화물 또는 도핑되지 않은 실리콘 이산화물과 동일한 유전율을 가지는 물질인 경우, 사용되는 이동성 불순물 장벽 유전체 물질의 두께와 "균등한 산화물 두께"는 동일할 수 있다.
반도체 물질(16)과 장벽 유전체 물질(18) 중 한쪽의 물질은 반도체 물질(16)과 장벽 유전체 물질(18) 중 다른 쪽의 물질보다 한 쌍의 전극(12, 14) 중 한쪽의 전극에 더 가깝다. 이에 대응하여, 반도체 물질(16)과 장벽 유전체 물질(18) 중 다른 쪽의 물질은 한 쌍의 전극(12, 14) 중 다른 쪽의 전극에 더 가깝다. 도시된 실시예에서, 물질(16)과 이동성 불순물 장벽 유전체 물질(18)은 서로 물리적으로 접촉하고 있다. 또, 도시된 실시예에서, 한 쌍의 대향하는 전도성 전극(12, 14) 사이에는 물질(16)과 이동성 불순물 장벽 유전체 물질(18) 외 다른 물질이 수용되지 않는다.
도 1 및 도 2는 2개의 상이한 정적 프로그래밍된 상태의 MEM 커패시터 디바이스(10)를 도시한다. 도 2는 예시적인 가장 높은 커패시턴스 상태를 개략적으로 도시하며, 도 1은 예시적인 가장 낮은 커패시턴스 상태를 도시한다. 예를 들어, 그리고 단지 예시를 위하여, 도 1은 이동성 불순물의 각각의 상이한 평균 농도를 특징으로 하는 영역(20, 22)을 포함하는 것으로 물질(16)을 도시한다. 영역(22)은 영역(22)이 효과적으로 유전체이도록 내부에 상당히 적은 양의 이동성 불순물을 개략적으로 도시한다. 제로(0)를 초과하는 이동성 불순물의 일부 양은 영역(22)이 유전체 용량으로 기능할 수 있는 한, 영역(22) 내에 있을 수 있다. 그럼에도 불구하고, 영역(20)은 영역(22) 내 이동성 불순물의 농도보다 적절히 더 높은 이동성 불순물의 평균 농도를 구비한다. 영역(20)이나 영역(22) 내에 수용된 임의의 이동성 불순물은 각 영역(20 또는 22) 내에 균질하게 분포되거나 균질하게 분포되지 않을 수 있다. 그럼에도 불구하고, 영역(20)은 전기적으로 전도성이 있어 물질(12)과 영역(20)의 조합에 의해 더 두꺼운 전도성 커패시터 전극을 효과적으로 제공한다. 한편, 영역(22)은 유전체이어서 이동성 불순물 장벽 유전체 물질(18)의 효과적인 유전체 두께에 추가한다.
도 2를 참조하면, 이동성 불순물은 전체 두께가 본질적으로 전기적으로 전도성이도록 물질(16) 전체에 걸쳐 충분히 수용되는 것으로 도시된다. 따라서, 전도성 커패시터 전극 중 한쪽의 전극은 효과적으로 물질(12, 16)의 조합을 구성한다. 또, 이 상태에서, 이동성 불순물 장벽 유전체 물질(18)만이 전도성 커패시터 전극(12, 14) 사이에 유전체 두께 전부를 구성한다. 이에 의해 도 2의 프로그래밍된 상태는 도 1에 도시된 것보다 더 높은 커패시턴스를 구비한다. 더 고려하거나 다시 말하면, 도 1에서 프로그래밍된 상태의 커패시턴스는 임의의 주어진 시각에서 MEM 커패시터 디바이스(10)에서 실제로 유지되는 전하의 양에 상관없이 도 2에서 프로그래밍된 상태에서의 커패시턴스보다 더 낮다. MEM 커패시터 디바이스(10)가 충전되지 않았는지, 부분적으로 충전되었는지 또는 완전히 충전되었는지 여부는 MEM 커패시터 디바이스(10)의 충전 상태를 결정하지만 MEM 커패시터 디바이스(10)의 커패시턴스에 영향을 미치지 않는다. 따라서, 본 명세서에 사용된 바와 같은 충전 상태는 주어진 시각에서 커패시터에 의해 실제로 유지되는 전하의 양을 나타낸다. 본 명세서에 사용된 바와 같은 커패시턴스는 커패시터의 충전 상태에 상관없이 커패시터가 유지할 수 있는 전압당 쿨롱의 수를 나타낸다.
이동성 불순물은 도 2의 높은 커패시턴스 상태에서 물질(16) 전체에 걸쳐 균질하게 분포되거나 균질하게 분포되지 않을 수 있다. 또, 그럼에도 불구하고, 가장 높은 커패시턴스 상태와 가장 낮은 커패시턴스 상태를 넘어 또는 이에 추가하여 상이한 선택가능한 프로그래밍된 커패시턴스가 달성될 수 있다. 그럼에도 불구하고, MEM 커패시터 디바이스(10)는 프로그래밍된 상태를 제공한 동작이 제거된 후에 프로그래밍된 커패시턴스 상태를 유지하는 것을 적어도 부분적으로 특징으로 한다.
특정 예시적인 커패시터 디바이스(10)로서, 전도성 커패시터 전극(12, 14) 각각은 5나노미터의 두께를 가지는 본질적으로 원소 백금으로 이루어진다. 이동성 불순물 장벽 유전체 물질(18)은 3나노미터의 두께를 가지는 ZrO2이다. 반도체 물질(16)은 TiO2 및 TiO2 -x의 조합이며, 4나노미터의 전체 두께를 가진다. 도 1에서, 영역(22)은 2나노미터의 두께를 가지며, 영역(22)을 비전도성으로 만드는 5×1018 산소 결핍/㎤보다 충분히 더 작은 TiO2이다. 영역(20)은 2나노미터의 두께를 가지며, 영역(20)을 전도성으로 만드는 5×1018 결핍/㎤보다 충분히 더 큰 전체 평균 산소 결핍 밀도를 가진다. 도 2에서 영역(16)은 영역(16) 전체를 전도성으로 만드는데 충분한 5×1018 결핍/㎤보다 충분히 더 큰 전체 평균 산소 결핍 밀도를 가지는 TiO2-x로 고려될 수 있다. 도 1에 있는 영역(20)에서의 전체 평균 산소 결핍 밀도는 도 2에 있는 영역(16)에서의 밀도보다 더 크다.
도 1 및 도 2의 모델과 연계하여 각 커패시턴스는 다음 식을 특징으로 할 수 있다:
Figure pct00001
여기서,
C는 디바이스 커패시턴스이다.
A는 물질(18)에 노출된 전극(14)의 면적이다.
ε1은 영역(22)을 특징으로 하는 물질(16)의 유전율이다.
ε2는 물질(18)의 유전율이다.
t1은 영역(22)의 두께이다.
t2는 물질(18)의 두께이다.
상이한 프로그래밍된 상태는 문헌(Strukov et al, " The missing memristor found", Nature Publishing Group, 1 May 2008, Vol. 453, pp. 80-83)에 기술된 바와 같이 전도성 커패시터 전극(12, 14)에 대해 각 적절한 상이한 전압을 인가하는 것에 의해 달성될 수 있다. 예를 들어, 이동성 불순물의 충전에 따라, 적절한 양 및/또는 음의 전압이 전도성 전극(12, 14)에 인가되어 이동성 불순물이 전도성 전극(12, 14) 중 한쪽의 전극으로 끌리거나 이로부터 반발하게 되어 도 1 및 도 2의 도시된 예시적인 프로그래밍 상태들이 프로그래밍 전압 차가 제거된 후에 유지될 수 있다.
도 1의 MEM 커패시터 디바이스(10)는 병렬 연결된 커패시터(C1)와 저항(R1)으로 개략적으로 모델링될 수 있다. 장벽 유전체 물질(18)이 전극(12, 14)들 사이에 전류가 흐르는 것을 효과적으로 방지할 수 있으나, 장벽 유전체 물질(18)은 매우 작고 사소한 양의 누설 전류를 전달할 수 있다. 저항(R1)은 이 누설 전류를 나타낸다. 커패시터(C1)는 도 1에서 프로그래밍된 상태의 MEM 커패시터 디바이스(10)의 커패시턴스를 나타내며 물질(16)과 장벽 유전체 물질(18)의 조합된 커패시턴스를 나타낸다. 도 2의 MEM 커패시턴스 디바이스(10)는 병렬 연결된 커패시터(C2)와 저항(R2)으로서 개략적으로 더 모델링될 수 있다. 저항(R2)은 도 1의 R1보다 더 높거나 더 낮을 수 있는, 도 2에 있는 프로그래밍된 상태의 MEM 커패시터 디바이스(10)의 사소한 누설 전류를 나타낸다. 커패시터(C2)는 도 1의 C1보다 더 높고 도 2의 프로그래밍된 상태에 있는 MEM 커패시터 디바이스(10)의 커패시턴스를 나타낸다. C2는 물질(16)과 장벽 유전체 물질(18)의 조합된 커패시턴스를 나타낸다.
그럼에도 불구하고, 일 실시예에서, MEM 커패시터 디바이스는 한 쌍의 대향하는 전도성 전극, 예를 들어 전도성 전극(12, 14)을 포함한다. 적어도 2개의 물질이 대향하는 전도성 전극들 사이에 수용된다. 물질들 중 한쪽의 물질은 전체적으로 화학양론적으로 양이온이 결핍되어 공간 격자에 이동성 양이온 결핍을 형성하는 결정질 반도체 금속을 포함하는 덩어리(mass)를 포함한다. 일 실시예에서, 결정질 반도체 금속을 포함하는 덩어리는 결정질 반도체 금속 산화물 덩어리이다. 다른 물질은 결정질 반도체 금속을 포함하는 덩어리와 물리적으로 접촉하고 상기 덩어리로부터 장벽 유전체 물질로 이동성 양이온 결핍이 이동하지 못하게 하는 장벽 유전체 물질이다. 반도체 덩어리와 장벽 유전체 물질은 적어도 하나의 상이한 원소를 적어도 특징으로 하는 서로에 대하여 상이한 조성으로 이루어진다. 반도체 덩어리와 장벽 유전체 물질 중 한쪽의 물질은 반도체 덩어리와 장벽 유전체 물질 중 다른 쪽의 물질보다 한 쌍의 전극 중 한쪽의 전극에 더 가깝다. 반도체 덩어리와 장벽 유전체 물질 중 다른 쪽의 물질은 반도체 덩어리와 장벽 유전체 물질 중 한쪽의 물질보다 한 쌍의 전극 중 다른 쪽의 전극에 더 가깝다. 이 실시예에서 결정질 반도체 금속을 포함하는 덩어리를 위한 예시적인 물질은 물질(16)에 대해 전술된 것을 포함한다. 이 실시예에서 장벽 유전체 물질을 위한 예시적인 물질은 장벽 유전체 물질(18)에 대해 전술된 것을 포함한다. 이 실시예에서 다른 속성은 도 1 및 도 2에 대하여 기술된 예시적인 실시예에 대하여 전술된 것 중 임의의 하나 또는 이들의 조합을 포함할 수 있다.
본 발명의 일 실시예는 상이한 커패시턴스를 특징으로 하는 상이한 정적 프로그래밍가능한 상태들 사이에 커패시터를 프로그래밍하는 방법을 포함한다. 이것은 전술된 바와 같은 커패시터를 사용하거나 다른 커패시터를 사용하는 것을 포함할 수 있다. 그럼에도 불구하고, 이러한 방법의 일 실시예는 이동성 불순물이 2개의 전도성 커패시터 전극들 사이에 수용된 반도체 덩어리로부터 2개의 전도성 커패시터 전극들 사이에 수용된 이동성 불순물 장벽 유전체 물질 쪽으로 이동하여 더 낮은 커패시턴스 상태로부터 더 높은 커패시턴스 상태로 커패시터의 커패시턴스를 증가시키기 위하여 2개의 전도성 커패시터 전극들 사이에 전압 차를 인가하는 단계를 포함한다. 반도체 덩어리와 이동성 불순물 장벽 유전체 물질은 적어도 하나의 상이한 원소를 적어도 특징으로 하는 서로에 대하여 상이한 조성으로 이루어진다. 이동성 불순물 장벽 유전체 물질은 이동성 불순물이 전압의 인가에 의하여 이동성 불순물 장벽 유전체 물질 안으로 이동하는 것을 고유하게 차단한다. 예시적인 이동성 불순물, 반도체 덩어리/물질 및 이동성 불순물 유전체 물질은 전술된 바와 같을 수 있다. 도 1 및 도 2는 도 1의 상태로부터 도 2의 상태로 갈 때 이 프로그래밍의 일례를 도시한다. 이것은 적절한 양 및/또는 음의 전압을 커패시터 전극(12, 14)에 인가하여 이동성 불순물이 전극(14) 쪽으로 이동하거나 전극(12)으로부터 멀어지게 이동하게 하여 프로그래밍된 도 1의 상태를 도 2의 상태로 변환하게 하는 것에 의해 달성될 수 있다.
일 실시예에서, 상이한 전압 차가 이후 2개의 전도성 커패시터 전극들 사이에 인가되어 이동성 불순물이 이동성 불순물 장벽 유전체 물질로부터 멀어지게 이동하게 하고 커패시터의 커패시턴스를 감소시키거나 이에 의해 커패시터를 상이한 정적 프로그래밍가능한 상태들 중 하나로 프로그래밍하게 할 수 있다. 이것은 상태 감소된 커패시턴스 효과를 달성하기 위하여 예를 들어 도 1로부터 도 2를 생성한 것과는 극성 반전에 의하여 또는 일부 다른 적절한 차이 전압을 인가하는 것에 의하여 도 2 상태를 다시 도 1로 프로그래밍하는 것에 의해 달성된다. 또한, 이러한 이후 인가된 전압 차는 바로 이전의 커패시턴스 상태로 커패시터를 다시 프로그래밍하거나 프로그래밍하지 않을 수 있다. 따라서, 2개를 초과하는 커패시턴스 상태를 프로그래밍하는 것이 선택적으로 발생할 수 있다.
본 발명의 일 실시예는 적어도 2개의 상이한 정적 임계 전압 상태로 반복적으로 프로그래밍될 수 있는 전계 효과 트랜지스터 디바이스를 포함한다. 이것은 전계 효과 트랜지스터 디바이스(30)에 대하여 도 3 및 도 4에서만 예를 들어 도시된다. 도 3은 예시적으로 가장 높은 정적 임계 전압 상태를 개략적으로 도시하고 도 4는 예시적으로 가장 낮은 정적 임계 전압 상태를 개략적으로 도시한다.
트랜지스터 디바이스(30)는 한 쌍의 소스/드레인 영역(32, 34)과, 이 한 쌍의 소스/드레인 영역(32, 34) 사이에 수용된 채널 영역(36)과, 이 채널 영역(36)에 동작가능하게 인접한 게이트 구성(38)을 포함한다. 소스/드레인 영역(32, 34)과 채널 영역(36)은 적절한 반도체 물질(38), 예를 들어 단결정 실리콘 내에 형성된 것으로 도시된다. 물질(38)은 게이트에 전압을 인가하는 것에 의하여 전류 경로가 소스/드레인 영역(32, 34) 사이에 선택적으로 생성될 수 있도록 적어도 제1 또는 제2 전도성 유형의 불순물로 적어도 채널(36)의 영역에 적절히 배경 도핑될 수 있다. 소스/드레인 영역(32, 34)은 채널 영역(36)의 것과 대향하는 전도성 유형의 적어도 전도성 향상 불순물로 적절히 도핑된 전도성 확산 영역으로 도시된다. 할로(Halo), LDD 또는 다른 영역은 종래 것이거나 아직 개발되지 않은 것이든 상관없이 영역(32, 36, 34)과 및/또는 그 일부로서 사용될 수 있다. 트랜지스터 디바이스(30)는 평면 또는 수평 트랜지스터인 것으로 개략적으로 도시된다. 임의의 다른 구성이 종래 것이거나 아직 개발되지 않은 것이든 상관없이 예를 들어, 수직, 리세스 형성된 및 FinFet(벌크 제조된 것이든, 절연체 상의 반도체 또는 다른 기판, 종래의 것이거나 아직 개발되지 않은 것이든 상관없이 고려된다.
게이트 구성(38)은 전도성 게이트 전극(40)을 포함한다. 게이트 구성(38)은 유전체 내에 수용된 이동성 불순물을 구비하는 반도체 물질(42)과 이동성 불순물 장벽 유전체 물질(44)을 더 포함하며, 이들 각각은 전도체 게이트 전극(40)과 채널 영역(36) 사이에 수용된다. 이동성 불순물 장벽 유전체 물질(44)은 전도성 게이트 전극(40)보다 채널 영역(36)에 가깝다. 반도체 물질(42)은 채널 영역(36)보다 전도성 게이트 전극(40)에 더 가깝다. 반도체 물질(42)과 장벽 유전체 물질(44)은 적어도 하나의 상이한 원소를 적어도 특징으로 하거나 특징으로 하지 않을 수 있는 서로에 대하여 상이한 조성으로 이루어진다.
전도성 게이트 전극(40)을 위한 예시적인 물질은 전극(12, 14)에 대해 전술된 바와 같다. 특성과 속성을 포함하는 예시적인 반도체 물질(42)은 MEM 커패시터 디바이스(10)의 반도체 물질(16)에 대해 전술된 바와 같을 수 있다. 특성과 속성을 포함하는 예시적인 이동성 불순물 장벽 유전체 물질(44)은 MEM 커패시터 디바이스(10)의 이동성 불순물 장벽 유전체 물질(18)에 대해 전술된 바와 같다.
각 두께에 대해 반도체 물질(42)과 이동성 불순물 장벽 유전체 물질(44)은 동일하거나 상이한 두께일 수 있다. 일 실시예에서, 이동성 불순물 장벽 유전체 물질(44)은 물질(42)보다 더 두껍지 않다. 일 실시예에서 도시된 바와 같이 물질(42)은 이동성 불순물 장벽 유전체 물질(44)보다 더 두껍다. 일 실시예에서, 물질(42)은 4나노미터 내지 100나노미터의 두께를 가지며, 일 실시예에서 20나노미터 이하의 두께를 가진다. 일 실시예에서, 이동성 불순물 장벽 유전체 물질(44)은 1나노미터 내지 12나노미터의 균등한 산화물 두께를 가지고, 일 실시예에서 7나노미터 이하의 두께를 가진다.
특정 예시적인 트랜지스터 디바이스(30)로서, 전도성 게이트 전극(40)은 본질적으로 5나노미터의 두께를 가지는 원소 백금으로 이루어진다. 이동성 불순물 장벽 유전체 물질(44)은 3나노미터의 두께를 가지는 ZrO2이다. 반도체 물질(42)은 TiO2 및 TiO2 - x 의 조합이며, 4나노미터의 전체 두께로 가진다. 도 3에서, 영역(48)은 2나노미터의 두께를 가지며, 영역(48)을 비전도성으로 만드는 5×1018 산소 결핍/㎤ 보다 충분히 작은 TiO2이다. 영역(46)은 2나노미터의 두께를 가지고, 영역(46)을 전도성으로 만드는 5×1018 결핍/㎤보다 충분히 큰 전체 평균 산소 결핍 밀도를 가진다. 도 4에서 영역(42)은 영역(42) 전체를 전도성으로 만드는데 충분한 5×1018 결핍/㎤ 보다 충분히 큰 전체 평균 산소 결핍 밀도를 가지는 TiO2 -x으로 고려될 수 있다. 도 3에서 영역(46)에서 전체 평균 산소 결핍 밀도는 영역(42) 전체를 전도성으로 만드는데 충분한 3×1014 결핍/㎤의 도 2에 있는 영역(42)에서의 것보다 더 크다.
도 3 및 도 4의 모델과 연계하여 모델 각각의 임계 전압은 다음 수식을 특징으로 할 수 있다:
Figure pct00002
C는 F/㎡로 게이트 면적이며
여기서,
VT는 디바이스 임계 전압이고,
VFB는 평평한 대역 전압이고,
Figure pct00003
는 채널 페르미 레벨과 진성 페르미 레벨의 전위 차를 기본 전하로 나눈 것이고,
q는 기본 전하이고,
εs는 실리콘의 유전율이고,
Na는 채널 수용체 농도이고,
C는 F/㎡로 단위 면적당 게이트 커패시턴스이고,
F는 패럿(farad)이고,
㎡는 제곱 미터이다.
전계 효과 트랜지스터 디바이스(30)는 도 1 및 도 2에 있는 커패시터 디바이스(10)의 커패시턴스 상태에 대한 프로그래밍과 각각 유사한 도 3 및 도 4에 도시된 바와 같이 2개의 상이한 정적 임계 전압 상태들 중 적어도 하나로 프로그래밍될 수 있다. 예를 들어, 도 3에서 반도체 물질(42)의 영역(46)은 도 1에 있는 영역(20)과 유사하고, 반도체 물질(42)의 영역(48)은 도 1에 있는 영역(22)과 유사하다. 마찬가지로, 도 4에 있는 전계 효과 트랜지스터 디바이스(30)를 위해 도시된 프로그래밍 상태는 도 2에 있는 커패시터 디바이스(10)의 프로그래밍 상태와 유사하고 이는 예를 들어 후술하는 바와 같이 달성될 수 있다.
본 발명의 일 실시예는 전계 효과 트랜지스터 디바이스, 예를 들어 디바이스(30) 또는 일부 다른 전계 효과 트랜지스터 디바이스를 프로그래밍하는 방법을 포함한다. 그럼에도 불구하고, 이 방법은 게이트 전극과 채널 영역 사이에 수용된 물질 내 이동성 불순물이 게이트 전극이나 채널 영역 중 하나 쪽으로 이동하게 하여 상기 인가된 전압 차가 제거된 후에 유지되는 전계 효과 트랜지스터 디바이스의 정적 임계 전압을 변화시키기 위해 채널 영역과 게이트 전극 사이에 전압 차를 인가하는 단계를 포함한다. 일 실시예에서, 전압 차를 인가하는 것은 게이트 전극 쪽으로 이동성 불순물을 이동시키고 트랜지스터 디바이스의 임계 전압을 증가시킨다. 이것은 도 3의 상태를 달성하기 위해 예를 들어 도 4의 전계 효과 트랜지스터 디바이스를 프로그래밍할 때 도시되거나 고려될 수 있다. 일 실시예에서, 전압 차를 인가하는 것은 이동성 불순물을 채널 영역 쪽으로 이동시키고 전계 효과 트랜지스터의 임계 전압을 감소시킨다. 예를 들어, 디바이스(30)에 대해 이것은 도 3의 디바이스 상태로부터 도 4의 것으로 프로그래밍하는 것에 의해 예시된다.
도 3 및 도 4의 상태들 중 하나로 전계 효과 트랜지스터 디바이스(30)를 프로그래밍하는 것은 커패시터 디바이스(10)에 대해 도 1 및 도 2에 대해 달성된 것과 유사한 방식으로 수행될 수 있다. 예를 들어, 트랜지스터 디바이스(30)를 프로그래밍할 때 전도성 게이트 전극(40)은 도 1 및 도 2에 있는 커패시터 디바이스(10)에 전도성 전극(12)을 사용하는 것과 유사하게 사용될 수 있다. 또, 채널 영역(36)은 도 1 및 도 2에 있는 커패시터 디바이스(10)에 전도성 전극(14)을 사용하는 것과 유사하게 기능하도록 동작할 수 있다. 예를 들어, 채널 영역(36)은 소스/드레인 영역(32, 34) 사이에 적절한 선택된 전류 흐름의 결과를 적절한 전압 전위에 제공되거나 또는 영역(36) 외 물질(38)에 적절한 전압 인가에 의하여 소스/드레인 영역(36)에 전압을 직접 인가하는 것에 의하여 제공될 수 있다. 또한, 2개를 넘는 다수의 프로그래밍된 임계 전압 상태가 사용될 수 있다.
본 발명의 실시예는 비휘발성 메모리 어레이를 더 포함한다. 도 5를 참조하면, 예시적인 비휘발성 메모리 어레이는 일반적으로 참조 부호 50로 표시된다. 이것은 복수의 워드 라인(WL)과 복수의 비트 라인(BL)을 구비한다. 이것은 서로에 대해 수직으로 교차하는 직선 라인인 것으로 도시된다. 종래의 것이든 아직 개발되지 않은 것이든 상관없이 다른 형상과 각도의 교차가 사용될 수 있다. 비트 라인(BL)과 워드 라인(WL)은 이것이 교차하는 곳에 서로 접촉하는 것으로 도 5에 개략적으로 도시되어 있으나, 이것은 도시된 교차에 대하여 옴 방식으로 연결되지 않을 수 있다.
도 5에 구체적으로 표시되지 않은 복수의 메모리 셀은 도 50의 비휘발성 메모리 어레이에 포함될 수 있다. 개별 메모리 셀은 비트 라인(BL)과 워드 라인(WL)의 각 교차와 연관될 수 있다. 대안적으로 예를 들어, 단일 비트 라인은 다수의 메모리 셀과 연관될 수 있으며 각 셀은 예를 들어 디자인으로 NAND 플래쉬에 대응하는 연관된 워드 라인을 가지고 있다. 그럼에도 불구하고, 비휘발성 메모리 어레이의 개별 메모리 셀은 적어도 2개의 상이한 정적 임계 전압 상태로 가역적으로 프로그래밍될 수 있는 전계 효과 트랜지스터 디바이스를 포함할 수 있다. 이러한 전계 효과 트랜지스터 디바이스는 도 3 및 도 4와 연계하여 전술된 디바이스를 포함할 수 있다.
구체적으로 예로써, 도 6 및 도 7은 도 5의 것과 같은 비휘발성 메모리 어레이에 전계 효과 트랜지스터 디바이스(30)의 포함을 도시하고 도 3 및 도 4의 프로그래밍 상태에 각각 대응한다. 디바이스(30)로 구성된 개별 메모리 셀에서 전도성 게이트 전극(40)은 도 5로부터 워드 라인(WL) 중 하나와 연결될 수 있다. 한 쌍의 소스/드레인 영역(32 또는 34) 중 하나는 비트 라인(BL) 중 하나와 연결될 수 있고, 도 6 및 도 7에 있는 소스/드레인 영역(34)은 그렇게 연결된 것으로 도시된다. 전압 전위는 예를 들어 도 6 및 도 7에 도시된 적어도 2개의 각 프로그래밍 상태 중 하나로 개별 메모리 셀을 프로그래밍하기 위해 하나의 비트 라인과 연결되지 않은 대향하는 소스/드레인 영역(즉, 영역 32)에 인가될 수 있다. 적절한 회로가 각 메모리 셀의 전계 효과 트랜지스터 디바이스의 프로그래밍된 정적 임계 전압 상태를 센싱하는 것에 의해 각 메모리 셀의 프로그래밍된 상태를 판독하기 위해 제공될 수 있다.
일 실시예에서, 도 6 및 도 7에 도시된 바와 같이, 한 쌍의 소스/드레인 영역(32, 34), 채널 영역(36) 및 전압이 워드 라인(WL) 중 하나에 인가될 때 소스/드레인 영역(34)이 연결되는 비트 라인(BL) 중 하나를 통해 전류를 흐르게 하도록 구성된 회로가 제공될 수 있다. 일 실시예에서 소스/드레인 영역(34)이 다른 메모리 셀 중 하나 이상을 통해 하나의 예시적인 비트 라인과 간접으로 연결할 수 있다. 이것은 도 6 및 도 7에 도시된 하나의 메모리 셀에 추가하여 하나 이상의 메모리 셀과 연관된 점선으로 도시된 블록(75)에 대하여 도 6 및 도 7에 개략적으로 도시된다. 예를 들어, 비트 라인에 간접적인 연결은 예를 들어 US 특허 번호 7,476,588호에 도시된 바와 같이 메모리 셀의 NAND 어레이에서 비휘발성 전하 저장 트랜지스터의 스트링에 연결된 단일 비트 라인과 유사하게 발생할 수 있다.
그럼에도 불구하고, 일례에서, 비휘발성 메모리 어레이는 본 명세서에 기술된 전계 효과 트랜지스터 디바이스를 사용하여 구성될 수 있으며 여기서 게이트는 본질적으로 플래쉬 트랜지스터를 포함하는 메모리 셀의 플래쉬 트랜지스터와 다소 유사하게 프로그래밍가능하다. 예를 들어, 플로우팅 바디 플래쉬 셀은 전하 저장을 통해 임계 전압을 이동시키는 것에 의해 가역적으로 그리고 정적으로 데이터를 유지하며, 여기서 본 명세서에 기술된 트랜지스터를 포함하는 메모리 셀은 게이트의 커패시턴스를 변경시켜 가역적으로 정적으로 데이터를 저장할 수 있으며, 게이트는 커패시터의 하나의 전극을 구성하고 채널 영역은 커패시터의 다른 전극을 구성한다. 전통적인 플래쉬 트랜지스터는 자유 전자의 형태로 저장된 전하가 하나의 프로그래밍된 상태에서 저장된 플로우팅 게이트로부터 전하가 용이하게 배출될 수 있는 교란 문제를 가지고 있다. 본 명세서에 기술된 전계 효과 트랜지스터 디바이스와 이 디바이스를 포함하는 비휘발성 메모리 어레이는 자유 전자가 플래쉬에서 그렇게 배출할 수 있을 만큼 용이하게 이동성 불순물이 트랜지스터로부터 용이하게 배출되지 않을 때 임의의 교란 문제에 크게 면역성이 있을 수 있다. 또한, 이에 따라 응력으로 유도된 누설 전류는 본 명세서에 기술된 바와 같이 메모리 셀에 데이터를 유지하기 위해 상당한 우려로 되지 않으므로, 예시적인 유전체 물질(44)은 대응하는 터널 유전체가 플래쉬로 제조된 것보다 훨씬 더 얇게 제조될 수 있다.

Claims (50)

  1. MEM 커패시터 디바이스로서,
    한 쌍의 대향하는 전도성 전극; 및
    상기 한 쌍의 대향하는 전도성 전극들 사이에 수용되는 유전체 내에 이동성 불순물을 구비하는 반도체 물질과 이동성 불순물 장벽 유전체 물질을 포함하되,
    상기 반도체 물질과 상기 장벽 유전체 물질은 적어도 하나의 상이한 원소를 적어도 특징으로 하는 서로에 대해 상이한 조성으로 이루어지며, 상기 반도체 물질과 상기 장벽 유전체 물질 중 한쪽의 물질은 상기 반도체 물질과 상기 장벽 유전체 물질 중 다른 쪽의 물질보다 상기 한 쌍의 전극들 중 한쪽의 전극에 더 가깝고, 상기 반도체 물질과 상기 장벽 유전체 물질 중 다른 쪽의 물질은 상기 반도체 물질과 상기 장벽 유전체 물질 중 상기 한쪽의 물질보다 상기 한 쌍의 전극 중 다른 쪽의 전극에 더 가까운 것인 MEM 커패시터 디바이스.
  2. 청구항 1에 있어서, 상기 이동성 불순물은 산소를 포함하는 물질에 산소 원자의 결핍을 포함하는 것인 MEM 커패시터 디바이스.
  3. 청구항 1에 있어서, 상기 이동성 불순물은 질소를 포함하는 물질에 질소 원자의 결핍을 포함하는 것인 MEM 커패시터 디바이스.
  4. 청구항 1에 있어서, 상기 이동성 불순물은 불소를 포함하는 물질에 불소 원자의 결핍을 포함하는 것인 MEM 커패시터 디바이스.
  5. 청구항 1에 있어서, 상기 이동성 불순물은 질소를 포함하는 물질에 알루미늄 원자 간극을 포함하는 것인 MEM 커패시터 디바이스.
  6. 청구항 1에 있어서, 상기 이동성 불순물을 수용하는 유전체는 산화물을 포함하는 것인 MEM 커패시터 디바이스.
  7. 청구항 6에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 적어도 하나의 프로그래밍된 상태에서 TiO2 및 TiO2 -x의 조합을 포함하는 것인 MEM 커패시터 디바이스.
  8. 청구항 1에 있어서, 상기 이동성 불순물 장벽 유전체 물질은 금속 산화물을 포함하고, 상기 이동성 불순물을 수용하는 유전체는 금속 산화물을 포함하며, 상기 이동성 불순물 장벽 유전체 물질의 금속 산화물의 금속은 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질의 금속 산화물의 금속과는 다른 것인 MEM 커패시터 디바이스.
  9. 청구항 1에 있어서, 상기 이동성 불순물을 수용하는 유전체는 질화물을 포함하는 것인 MEM 커패시터 디바이스.
  10. 청구항 9에 있어서, 상기 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 적어도 하나의 프로그래밍된 상태에서 AlN 및 AlN1 -x의 조합을 포함하는 것인 MEM 커패시터 디바이스.
  11. 청구항 1에 있어서, 상기 이동성 불순물을 수용하는 유전체는 불소를 포함하는 것인 MEM 커패시터 디바이스.
  12. 청구항 11에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 적어도 하나의 프로그래밍된 상태에서 MgF2 및 MgF2 -x의 조합을 포함하는 것인 MEM 커패시터 디바이스.
  13. 청구항 1에 있어서, 상기 이동성 불순물 장벽 유전체 물질은 균질한 것인 MEM 커패시터 디바이스.
  14. 청구항 1에 있어서, 상기 이동성 불순물 장벽 유전체 물질은 ZrO2, SiO2, Si3N4, GeN 및 SrTiO3 중 적어도 하나를 포함하는 것인 MEM 커패시터 디바이스.
  15. 청구항 1에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질과 상기 이동성 불순물 장벽 유전체 물질은 서로 물리적으로 접촉하는 것인 MEM 커패시터 디바이스.
  16. 청구항 15에 있어서, 상기 한 쌍의 대향하는 전도성 전극들 사이에는 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질과 상기 이동성 불순물 장벽 유전체 물질 외 다른 물질이 수용되지 않는 것인 MEM 커패시터 디바이스.
  17. 청구항 1에 있어서, 상기 이동성 불순물 장벽 유전체 물질은 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질보다 더 두껍지 않은 것인 MEM 커패시터 디바이스.
  18. 청구항 17에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 상기 이동성 불순물 장벽 유전체 물질보다 더 두꺼운 것인 MEM 커패시터 디바이스.
  19. 청구항 1에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 120나노미터보다 크지 않은 두께를 가지는 것인 MEM 커패시터 디바이스.
  20. 청구항 1에 있어서, 상기 이동성 불순물 장벽 유전체 물질은 10나노미터보다 크지 않은 균등한 산화물 두께를 가지는 것인 MEM 커패시터 디바이스.
  21. 청구항 1에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 4나노미터 내지 50나노미터의 두께를 가지며, 상기 이동성 불순물 장벽 유전체 물질은 1나노미터 내지 7나노미터의 균등한 산화물 두께를 가지며, 상기 이동성 불순물 장벽 유전체 물질은 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질보다 더 두껍지 않은 것인 MEM 커패시터 디바이스.
  22. 청구항 1에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 상기 이동성 불순물 장벽 유전체 물질보다 더 두꺼우며, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 120나노미터 보다 크지 않은 균등한 산화물 두께를 가지며, 상기 이동성 불순물 장벽 유전체 물질은 10나노미터보다 크지 않은 두께를 가지는 것인 MEM 커패시터 디바이스.
  23. MEM 커패시터 디바이스로서,
    한 쌍의 대향하는 전도성 전극;
    상기 한 쌍의 대향하는 전도성 전극들 사이에 수용되고, 전체적으로 화학양론적으로 양이온이 결핍되어 공간 격자에서 이동성 양이온 결핍을 형성하는 결정질 반도체 금속을 포함하는 덩어리(mass); 및
    상기 결정질 반도체 금속을 포함하는 덩어리와 물리적으로 접촉하며 상기 한쌍의 대향하는 전도성 전극들 사이에 수용되고, 상기 덩어리로부터 상기 장벽 유전체 물질로 상기 이동성 양이온의 결핍이 이동하는 것을 방지하는 장벽 유전체 물질을 포함하되,
    상기 반도체 덩어리와 상기 장벽 유전체 물질은 적어도 하나의 상이한 원소를 적어도 특징으로 하는 서로에 대해 상이한 조성으로 이루어지며, 상기 반도체 덩어리와 상기 장벽 유전체 물질 중 한쪽의 물질은 상기 반도체 물질과 상기 장벽 유전체 물질 중 다른 쪽의 물질보다 상기 한 쌍의 전극 중 한쪽의 전극에 더 가깝고, 상기 반도체 덩어리와 상기 장벽 유전체 물질 중 다른 쪽의 물질은 상기 반도체 덩어리와 상기 장벽 유전체 물질 중 한쪽의 물질보다 상기 한 쌍의 전극 중 다른 쪽의 전극에 더 가까운 것인 MEM 커패시터 디바이스.
  24. MEM 커패시터 디바이스로서,
    한 쌍의 대향하는 전도성 전극;
    상기 한 쌍의 대향하는 전도성 전극들 사이에 수용되고, 전체적으로 화학양론적으로 산소 원자가 결핍되어 공간 격자에 이동성 산소 결핍을 형성하는 결정질 반도체 금속 산화물 덩어리; 및
    상기 결정질 반도체 금속 산화물 덩어리와 물리적으로 접촉하며 상기 한 쌍의 대향하는 전도성 전극들 사이에 수용되고, 상기 덩어리로부터 상기 장벽 유전체 물질로 상기 이동성 산소 결핍이 이동하는 것을 방지하는 장벽 유전체 물질을 포함하되,
    상기 반도체 덩어리와 상기 장벽 유전체 물질은 적어도 하나의 상이한 원소를 적어도 특징으로 하는 서로에 대하여 상이한 조성으로 이루어지며, 상기 반도체 덩어리와 상기 장벽 유전체 물질 중 한쪽의 물질은 상기 반도체 덩어리와 상기 장벽 유전체 물질 중 다른 쪽의 물질보다 상기 한 쌍의 전극 중 한쪽의 전극에 더 가깝고, 상기 반도체 덩어리와 상기 장벽 유전체 물질 중 다른 쪽의 물질은 상기 반도체 덩어리와 상기 장벽 유전체 물질 중 상기 한쪽의 물질보다 상기 한 쌍의 전극 중 다른 쪽의 전극에 더 가까운 것인 MEM 커패시터 디바이스.
  25. 청구항 24에 있어서, 상기 장벽 유전체 물질은 금속 산화물을 포함하는 것인 MEM 커패시터 디바이스.
  26. 청구항 25에 있어서, 상기 장벽 유전체 물질의 상기 금속 산화물의 금속은 상기 금속 산화물 덩어리의 금속과는 상이한 것인 MEM 커패시터 디바이스.
  27. 청구항 26에 있어서, 상기 장벽 유전체 물질은 ZrO2를 포함하고, 상기 결정질 반도체 금속 산화물 덩어리는 TiO2 및 TiO2 -x의 조합을 포함하는 것인 MEM 커패시터 디바이스.
  28. 청구항 24에 있어서, 상기 장벽 유전체 물질은 본질적으로 화학양론적인 금속 산화물로 이루어지는 것인 MEM 커패시터 디바이스.
  29. 청구항 28에 있어서, 상기 화학양론적인 금속 산화물의 금속은 상기 금속 산화물 덩어리의 금속과는 상이한 것인 MEM 커패시터 디바이스.
  30. 청구항 29에 있어서, 상기 화학양론적인 금속 산화물은 ZrO2를 포함하고, 상기 결정질 반도체 금속 산화물 덩어리는 적어도 하나의 프로그래밍된 상태에서 TiO2 및 TiO2 -x의 조합을 포함하는 것인 MEM 커패시터 디바이스.
  31. 청구항 30에 있어서, 상기 화학양론적인 금속 산화물은 본질적으로 ZrO2로 이루어지는 것인 MEM 커패시터 디바이스.
  32. 상이한 커패시턴스를 특징으로 하는 상이한 정적 프로그래밍가능한 상태들 사이에 커패시터를 프로그래밍하는 방법으로서,
    이동성 불순물이 2개의 전도성 커패시터 전극들 사이에 수용된 반도체 덩어리로부터 상기 2개의 전도성 커패시터 전극들 사이에 수용된 이동성 불순물 장벽 유전체 물질 쪽으로 이동하게 하여 더 낮은 커패시턴스 상태로부터 더 높은 커패시턴스 상태로 상기 커패시터의 커패시턴스를 증가시키기 위하여 2개의 전도성 커패시터 전극들 사이에 전압 차를 인가하는 단계를 포함하되, 상기 반도체 덩어리와 상기 이동성 불순물 장벽 유전체 물질은 적어도 하나의 상이한 원소를 적어도 특징으로 하는 서로에 대하여 상이한 조성으로 이루어지며, 상기 이동성 불순물 장벽 유전체 물질은 전압을 인가하는 것에 의해 이동성 불순물이 상기 이동성 불순물 장벽 유전체 물질로 이동하는 것을 본질적으로 차단하는 것인 커패시터를 프로그래밍하는 방법.
  33. 청구항 32에 있어서, 상기 이동성 불순물이 상기 이동성 불순물 장벽 유전체 물질로부터 멀어지게 이동하게 하여 상기 커패시터의 커패시턴스를 감소시키고 이에 의해 상기 커패시터를 상기 상이한 정적 프로그래밍가능한 상태들 중 하나로 프로그래밍하기 위해 상기 2개의 전도성 커패시터 전극들 사이에 상이한 전압 차를 인가하는 단계를 후속적으로 포함하는 커패시터를 프로그래밍하는 방법.
  34. 청구항 33에 있어서, 상기 하나의 프로그래밍가능한 상태는 상기 더 높은 커패시턴스 상태인 것인 커패시터를 프로그래밍하는 방법.
  35. 청구항 33에 있어서, 상기 하나의 프로그래밍가능한 상태는 상기 더 높은 커패시턴스 상태보다 다른 것인 커패시터를 프로그래밍하는 방법.
  36. 적어도 2개의 상이한 정적 임계 전압 상태로 반복적으로 프로그래밍될 수 있는 전계 효과 트랜지스터 디바이스로서,
    한 쌍의 소스/드레인 영역, 상기 한 쌍의 소스/드레인 영역 사이에 채널 영역, 및 상기 채널 영역에 동작가능하게 인접한 게이트 구성을 포함하되,
    상기 게이트 구성은 전도성 게이트 전극을 포함하며, 유전체 내에 이동성 불순물을 포함하는 반도체 물질을 포함하고 상기 전도성 게이트 전극과 상기 채널 영역 사이에 수용된 이동성 불순물 장벽 유전체 물질을 포함하며, 상기 이동성 불순물 장벽 유전체 물질은 상기 전도성 게이트 전극보다 상기 채널 영역에 더 가깝고, 상기 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 상기 채널 영역보다 상기 전도성 게이트 전극에 더 가까운 것인 전계 효과 트랜지스터 디바이스.
  37. 청구항 36에 있어서, 상기 반도체 물질 및 상기 장벽 유전체 물질은 적어도 하나의 상이한 원소를 적어도 특징으로 하는 서로에 대하여 상이한 조성으로 이루어지는 것인 전계 효과 트랜지스터 디바이스.
  38. 청구항 36에 있어서, 상기 이동성 불순물 장벽 유전체 물질은 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질보다 더 두껍지 않은 것인 전계 효과 트랜지스터 디바이스.
  39. 청구항 38에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 상기 이동성 불순물 장벽 유전체 물질보다 더 두꺼운 것인 전계 효과 트랜지스터 디바이스.
  40. 청구항 36에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 4나노미터 내지 100나노미터의 두께를 가지는 것인 전계 효과 트랜지스터 디바이스.
  41. 청구항 40에 있어서, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 20나노미터보다 크지 않는 두께를 가지는 것인 전계 효과 트랜지스터 디바이스.
  42. 청구항 36에 있어서, 상기 이동성 불순물 장벽 유전체 물질은 1나노미터 내지 12나노미터의 균등한 산화물 두께를 가지는 것인 전계 효과 트랜지스터 디바이스.
  43. 청구항 42에 있어서, 상기 이동성 불순물 장벽 유전체 물질은 7나노미터보다 크지 않는 균등한 산화물 두께를 가지는 것인 전계 효과 트랜지스터 디바이스.
  44. 전계 효과 트랜지스터 디바이스를 프로그래밍하는 방법으로서,
    게이트 전극과 채널 영역 사이에 수용된 물질 내의 이동성 불순물이 상기 게이트 전극이나 상기 채널 영역 중 하나 쪽으로 이동하게 하여 인가된 전압 차가 제거된 후에 유지되는 전계 효과 트랜지스터 디바이스의 정적 임계 전압을 변화시키기 위해 상기 채널 영역과 게이트 전극 사이에 전압 차를 인가하는 단계를 포함하는 전계 효과 트랜지스터 디바이스를 프로그래밍하는 방법.
  45. 청구항 44에 있어서, 상기 인가하는 단계는 상기 게이트 전극 쪽으로 상기 이동성 불순물을 이동시키고 상기 전계 효과 트랜지스터의 임계 전압을 증가시키는 것인 전계 효과 트랜지스터 디바이스를 프로그래밍하는 방법.
  46. 청구항 44에 있어서, 상기 인가하는 단계는 상기 채널 영역 쪽으로 상기 이동성 불순물을 이동시키고 상기 전계 효과 트랜지스터의 임계 전압을 감소시키는 것인 전계 효과 트랜지스터 디바이스를 프로그래밍하는 방법.
  47. 비휘발성 메모리 어레이로서,
    복수의 워드 라인;
    복수의 비트 라인;
    복수의 메모리 셀을 포함하되,
    상기 메모리 셀 각각은 적어도 2개의 상이한 정적 임계 전압 상태로 반복적으로 프로그래밍될 수 있는 전계 효과 트랜지스터 디바이스를 포함하며,
    상기 전계 효과 트랜지스터 디바이스는,
    한 쌍의 소스/드레인 영역, 상기 한 쌍의 소스/드레인 영역 사이에 채널 영역 및 상기 채널 영역에 동작가능하게 인접한 게이트 구성을 포함하며,
    상기 게이트 구성은 전도성 게이트 전극을 포함하며, 유전체 내에 이동성 불순물을 구비하는 반도체 물질을 포함하고, 상기 전도성 게이트 전극과 상기 채널 영역 사이에 수용된 이동성 불순물 장벽 유전체 물질을 포함하며, 상기 이동성 불순물 장벽 유전체 물질은 상기 전도성 게이트 전극보다 상기 채널 영역에 더 가깝고, 유전체 내에 이동성 불순물을 포함하는 상기 반도체 물질은 상기 채널 영역보다 상기 전도성 게이트 전극에 더 가까우며,
    상기 전도성 게이트 전극은 상기 워드 전극 중 하나에 연결되고,
    상기 한 쌍의 소스/드레인 영역 중 하나는 상기 비트 라인 중 하나와 연결되는 것인 비휘발성 메모리 어레이.
  48. 청구항 47에 있어서, 상기 한 쌍의 소스/드레인 영역 중 하나는 상기 다른 메모리 셀 중 하나 이상의 메모리 셀을 통해 상기 비트 라인 중 하나의 비트 라인과 간접적으로 연결되는 것인 비휘발성 메모리 어레이.
  49. 청구항 47에 있어서, 상기 워드 라인 중 하나에 전압이 인가될 때 상기 한 쌍의 소스/드레인 영역, 상기 채널 영역, 및 상기 비트 라인 중 하나의 비트 라인을 통해 전류가 흐르도록 구성된 회로를 더 포함하는 비휘발성 메모리 어레이.
  50. 청구항 49에 있어서, 상기 한 쌍의 소스/드레인 영역 중 하나는 상기 다른 메모리 셀 중 하나 이상의 메모리 셀을 통해 상기 비트 라인 중 하나의 비트 라인과 간접적으로 연결되는 것인 비휘발성 메모리 어레이.
KR1020127023945A 2010-02-15 2011-01-25 Ｍｅｍ 커패시터 디바이스, 전계 효과 트랜지스터 디바이스, 비휘발성 메모리 어레이, 및 프로그래밍 방법 KR101474088B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/705,928 US8437174B2 (en) 2010-02-15 2010-02-15 Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US12/705,928 2010-02-15
PCT/US2011/022390 WO2011100108A2 (en) 2010-02-15 2011-01-25 Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming

Publications (2)

Publication Number Publication Date
KR20120116509A true KR20120116509A (ko) 2012-10-22
KR101474088B1 KR101474088B1 (ko) 2014-12-17

Family

ID=44368374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127023945A KR101474088B1 (ko) 2010-02-15 2011-01-25 Ｍｅｍ 커패시터 디바이스, 전계 효과 트랜지스터 디바이스, 비휘발성 메모리 어레이, 및 프로그래밍 방법

Country Status (8)

Country Link
US (3) US8437174B2 (ko)
EP (1) EP2537184B1 (ko)
JP (1) JP5750456B2 (ko)
KR (1) KR101474088B1 (ko)
CN (1) CN102763219B (ko)
SG (2) SG183193A1 (ko)
TW (2) TWI416670B (ko)
WO (1) WO2011100108A2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010144092A1 (en) * 2009-06-12 2010-12-16 Hewlett-Packard Development Company, L.P. Capacitive crossbar arrays
US8750024B2 (en) * 2009-06-18 2014-06-10 Hewlett-Packard Development Company, L.P. Memcapacitor
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) * 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
US8586959B2 (en) * 2010-04-28 2013-11-19 Hewlett-Packard Development Company, L.P. Memristive switch device
WO2012009010A2 (en) * 2010-07-13 2012-01-19 The Board Of Trustees Of The Leland Stanford Junior University Energy storage device with large charge separation
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8409915B2 (en) 2010-09-20 2013-04-02 Micron Technology, Inc. Methods of forming memory cells
US20130052790A1 (en) * 2011-08-29 2013-02-28 Elpida Memory, Inc. Doping approach of titanium dioxide for dram capacitors
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
DE102012209336A1 (de) * 2012-06-01 2013-12-05 Christian-Albrechts-Universität Zu Kiel EEPROM-Speicherzelle als memristives Bauelement
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
CN103559328B (zh) * 2013-07-02 2017-06-06 华南理工大学 一种忆容器的实现电路及其实现方法
KR102074942B1 (ko) * 2013-07-29 2020-02-10 삼성전자 주식회사 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
CN105119586A (zh) * 2015-08-27 2015-12-02 华南理工大学 一种基于忆容器的串联谐振电路
WO2017044127A1 (en) * 2015-09-11 2017-03-16 Intel Corporation Transistor with dynamic threshold voltage for low-leakage standby and high speed active mode
KR102461082B1 (ko) * 2015-09-22 2022-11-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP6602279B2 (ja) * 2016-09-20 2019-11-06 株式会社東芝 メムキャパシタ、ニューロ素子およびニューラルネットワーク装置
US10636552B2 (en) 2017-03-20 2020-04-28 Gwangju Institute Of Science And Technology Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
KR102013858B1 (ko) 2017-03-20 2019-08-23 광주과학기술원 멤리스터 및 멤커패시터 다기능 전자소자 및 그 제조방법
EP3680906B1 (en) * 2018-11-05 2022-08-31 Shenzhen Goodix Technology Co., Ltd. Memcapacitor and programming method for same and capacitive memory
CN110957377B (zh) * 2019-12-16 2021-05-28 南京大学 一种基于mos管的忆容器及其制备方法
US11647684B2 (en) 2021-03-30 2023-05-09 International Business Machines Corporation Nonvolatile tunable capacitive processing unit
TWI773596B (zh) * 2021-11-24 2022-08-01 國立清華大學 無鉛金屬鹵化物憶阻器及其用途
CN116600632B (zh) * 2023-07-14 2023-09-12 山东科技大学 一种稳定性忆容器件及其制备方法

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4094008A (en) * 1976-06-18 1978-06-06 Ncr Corporation Alterable capacitor memory array
US4242736A (en) 1976-10-29 1980-12-30 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
DE2855079A1 (de) * 1978-12-20 1980-07-17 Siemens Ag Halbleiter-speicherschaltung
JPS60146916U (ja) 1984-03-09 1985-09-30 シャープ株式会社 磁気ヘツドの取付装置
JPS6410493A (en) 1987-07-02 1989-01-13 Mitsubishi Electric Corp Charge transfer type sense amplifier
US5161121A (en) 1988-06-27 1992-11-03 Oki Electric Industry Co., Ltd. Random access memory including word line clamping circuits
JPH03104285A (ja) * 1989-09-19 1991-05-01 Casio Comput Co Ltd 不揮発性半導体メモリ
JPH03104285U (ko) 1990-02-15 1991-10-29
US5736420A (en) * 1993-08-20 1998-04-07 National Semiconductor Corporation Process for fabricating read only memories, with programming step performed midway through the fabrication process
US6320782B1 (en) * 1996-06-10 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
EP0941552B1 (en) 1997-07-08 2009-11-25 Nxp B.V. Semiconductor device with memory capacitor and method of manufacturing such a device
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US5917744A (en) 1997-12-18 1999-06-29 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line architecture with interleaved master bitlines
US6380056B1 (en) * 1998-10-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
DE19851866C1 (de) * 1998-11-10 2000-03-23 Siemens Ag Speicherzellenanordnung
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6317375B1 (en) 2000-08-31 2001-11-13 Hewlett-Packard Company Method and apparatus for reading memory cells of a resistive cross point array
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
JP3709132B2 (ja) 2000-09-20 2005-10-19 シャープ株式会社 不揮発性半導体記憶装置
JP2002353419A (ja) 2000-12-27 2002-12-06 Seiko Epson Corp 強誘電体メモリ装置
WO2003017282A1 (fr) 2001-08-13 2003-02-27 Advanced Micro Devices, Inc. Cellule de memoire
US6864529B2 (en) 2001-08-23 2005-03-08 Hewlett-Packard Development Company, L.P. Thin film transistor memory device
DE10149737A1 (de) 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US6887792B2 (en) 2002-09-17 2005-05-03 Hewlett-Packard Development Company, L.P. Embossed mask lithography
US6762481B2 (en) 2002-10-08 2004-07-13 The University Of Houston System Electrically programmable nonvolatile variable capacitor
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2005101512A (ja) 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子、液体噴射ヘッド、プリンタ及び強誘電体膜の製造方法
JP2004311924A (ja) 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP2004303293A (ja) * 2003-03-28 2004-10-28 Seiko Epson Corp 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置
US7177135B2 (en) * 2003-09-23 2007-02-13 Samsung Electronics Co., Ltd. On-chip bypass capacitor and method of manufacturing the same
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP4322645B2 (ja) 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7102914B2 (en) * 2004-02-27 2006-09-05 International Business Machines Corporation Gate controlled floating well vertical MOSFET
US6999854B2 (en) 2004-05-28 2006-02-14 International Business Machines Corporation Medical infusion pump capable of learning bolus time patterns and providing bolus alerts
US7110281B1 (en) * 2004-06-08 2006-09-19 Xilinx, Inc. Memory cells utilizing metal-to-metal capacitors to reduce susceptibility to single event upsets
KR100594716B1 (ko) 2004-07-27 2006-06-30 삼성전자주식회사 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US7443710B2 (en) 2004-09-28 2008-10-28 Spansion, Llc Control of memory devices possessing variable resistance characteristics
JP2006133217A (ja) * 2004-10-05 2006-05-25 Seiko Epson Corp 静電容量検出装置及びスマートカード
US8344410B2 (en) 2004-10-14 2013-01-01 Daktronics, Inc. Flexible pixel element and signal distribution means
KR100593750B1 (ko) 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
US7272060B1 (en) 2004-12-01 2007-09-18 Spansion Llc Method, system, and circuit for performing a memory related operation
JP2006176366A (ja) 2004-12-22 2006-07-06 Fujitsu Ltd 強誘電体材料、その製造方法及び強誘電体メモリ
US7482223B2 (en) 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
US7365382B2 (en) 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
JP2006245280A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその動作方法
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7426128B2 (en) 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
JP4231502B2 (ja) 2005-11-02 2009-03-04 シャープ株式会社 クロスポイント構造の半導体記憶装置
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
JP2006093736A (ja) * 2005-11-25 2006-04-06 Nec Corp 電子素子およびこの電子素子を用いた記録方法
US7209384B1 (en) * 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7423906B2 (en) 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell
US20080048186A1 (en) * 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
TWI462099B (zh) 2006-03-31 2014-11-21 Sandisk 3D Llc 非揮發性記憶體單元、整體三維記憶體陣列及用於程式化所述記憶體陣列之方法
US7609086B2 (en) 2006-04-03 2009-10-27 Blaise Laurent Mouttet Crossbar control circuit
US20070231972A1 (en) 2006-04-03 2007-10-04 Mouttet Blaise L Manufacture of programmable crossbar signal processor
US7576565B2 (en) 2006-04-03 2009-08-18 Blaise Laurent Mouttet Crossbar waveform driver circuit
US7302513B2 (en) 2006-04-03 2007-11-27 Blaise Laurent Mouttet Programmable crossbar signal processor
US7564262B2 (en) 2006-04-03 2009-07-21 Blaise Laurent Mouttet Crossbar comparator
US8183554B2 (en) 2006-04-03 2012-05-22 Blaise Laurent Mouttet Symmetrical programmable memresistor crossbar structure
US7902867B2 (en) 2006-04-03 2011-03-08 Blaise Laurent Mouttet Memristor crossbar neural interface
US7755424B2 (en) 2006-04-03 2010-07-13 Blaise Laurent Mouttet Operational amplifier with resistance switch crossbar feedback
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7569459B2 (en) 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US7435648B2 (en) 2006-07-26 2008-10-14 Macronix International Co., Ltd. Methods of trench and contact formation in memory cells
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7703505B2 (en) * 2006-11-24 2010-04-27 Dana Canada Corporation Multifluid two-dimensional heat exchanger
US7723771B2 (en) 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
JP5422552B2 (ja) 2007-05-09 2014-02-19 インターモレキュラー， インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
US7777215B2 (en) * 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
JP5634002B2 (ja) 2007-07-25 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 相変化型不揮発性メモリ及び半導体装置
US8294219B2 (en) 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
KR101358752B1 (ko) 2007-08-06 2014-02-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
US7626878B1 (en) 2007-08-14 2009-12-01 Nvidia Corporation Active bit line charge keeper
CN101568971B (zh) 2007-09-28 2012-11-07 松下电器产业株式会社 非易失性存储元件和半导体存储装置及其读写方法
JP5172269B2 (ja) 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
US8405124B2 (en) 2008-01-09 2013-03-26 International Business Machines Corporation Logic element, and integrated circuit or field programmable gate array
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US8183553B2 (en) 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
JP4719233B2 (ja) 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US8134865B2 (en) 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US7977722B2 (en) * 2008-05-20 2011-07-12 Seagate Technology Llc Non-volatile memory with programmable capacitance
US8094485B2 (en) 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect
WO2010000020A1 (en) 2008-06-30 2010-01-07 Cathrx Ltd A catheter
US20100034010A1 (en) 2008-08-06 2010-02-11 Seagate Technology Llc Memory devices with concentrated electrical fields
US7969771B2 (en) 2008-09-30 2011-06-28 Seagate Technology Llc Semiconductor device with thermally coupled phase change layers
CN102272899B (zh) 2008-10-29 2014-06-04 惠普开发有限公司 电致动器件和控制电致动器件中的掺杂剂的形成的方法
US8547727B2 (en) 2008-12-12 2013-10-01 Hewlett-Packard Development Company, L.P. Memristive device
WO2010082928A1 (en) 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
WO2010144092A1 (en) 2009-06-12 2010-12-16 Hewlett-Packard Development Company, L.P. Capacitive crossbar arrays
US7989902B2 (en) 2009-06-18 2011-08-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
US8750024B2 (en) * 2009-06-18 2014-06-10 Hewlett-Packard Development Company, L.P. Memcapacitor
WO2010151260A1 (en) 2009-06-25 2010-12-29 Hewlett-Packard Development Company, L.P. Switchable junction with intrinsic diodes with different switching thresholds
US7927947B2 (en) * 2009-06-30 2011-04-19 Intermolecular, Inc. Methods for depositing high-K dielectrics
CN102484129B (zh) 2009-07-10 2015-07-15 惠普发展公司，有限责任合伙企业 具有本征整流器的忆阻结
US8575585B2 (en) 2009-07-13 2013-11-05 Hewlett-Packard Development Company, L.P. Memristive device
US8493138B2 (en) * 2009-08-26 2013-07-23 Hewlett-Packard Development Company, L.P. Memcapacitive devices
US8199556B2 (en) 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
US8249838B2 (en) 2009-11-17 2012-08-21 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for modeling memristor devices
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US9184213B2 (en) 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
JP2011204852A (ja) * 2010-03-25 2011-10-13 Elpida Memory Inc キャパシタおよびその製造方法、半導体装置
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8586959B2 (en) 2010-04-28 2013-11-19 Hewlett-Packard Development Company, L.P. Memristive switch device
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8619457B2 (en) 2010-09-13 2013-12-31 Hewlett-Packard Development Company, L.P. Three-device non-volatile memory cell
WO2012036685A1 (en) 2010-09-16 2012-03-22 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US20120104346A1 (en) 2010-10-29 2012-05-03 Wei Yi Semiconductor device for providing heat management
WO2012067661A1 (en) 2010-11-19 2012-05-24 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
US20130082229A1 (en) 2011-09-30 2013-04-04 Industrial Technology Research Institute Mixed ionic-electronic conduction memory cell
US8872246B1 (en) 2012-01-26 2014-10-28 Sandia Corporation Memristor using a transition metal nitride insulator

Also Published As

Publication number Publication date
CN102763219B (zh) 2016-02-10
WO2011100108A2 (en) 2011-08-18
TW201203465A (en) 2012-01-16
US8867261B2 (en) 2014-10-21
SG183193A1 (en) 2012-09-27
US9236473B2 (en) 2016-01-12
CN102763219A (zh) 2012-10-31
EP2537184A2 (en) 2012-12-26
US8437174B2 (en) 2013-05-07
KR101474088B1 (ko) 2014-12-17
SG2014014666A (en) 2014-07-30
TW201403761A (zh) 2014-01-16
US20130221419A1 (en) 2013-08-29
EP2537184A4 (en) 2013-07-24
JP5750456B2 (ja) 2015-07-22
TWI506736B (zh) 2015-11-01
US20110199815A1 (en) 2011-08-18
EP2537184B1 (en) 2018-06-27
TWI416670B (zh) 2013-11-21
WO2011100108A3 (en) 2011-11-24
US20140246671A1 (en) 2014-09-04
JP2013520012A (ja) 2013-05-30

Similar Documents

Publication Publication Date Title
KR101474088B1 (ko) Ｍｅｍ 커패시터 디바이스, 전계 효과 트랜지스터 디바이스, 비휘발성 메모리 어레이, 및 프로그래밍 방법
CN111602227B (zh) 采用薄半导体材料或二维电荷载流子气体的电导率调制的铁电存储器装置及其操作方法
US7898022B2 (en) Scalable multi-functional and multi-level nano-crystal non-volatile memory device
KR101283539B1 (ko) 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법
US9520445B2 (en) Integrated non-volatile memory elements, design and use
US11956969B2 (en) Semiconductor storage device using two insulative storage elements and neural network device using the same
KR20100089857A (ko) 메모리 셀
US12075625B2 (en) Memory cell, capacitive memory structure, and methods thereof
CN114388510A (zh) 存储器单元及其方法
US20170365605A1 (en) Non-volatile schottky barrier field effect transistor
RU148262U1 (ru) Элемент памяти на основе мемристорных наноструктур
KR102310470B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
WO2023238691A1 (ja) 不揮発性記憶装置
JPS5931231B2 (ja) 浮遊ゲ−ト形不揮発性半導体メモリ
JP3614231B2 (ja) 半導体記憶素子および半導体記憶装置
KR101042519B1 (ko) 멀티 비트 저장 가능한 메모리 장치
CN118540953A (zh) 具有多级位单元的铁电存储器器件
KR790000937B1 (ko) 다층 절연 접촉 반도체로된 반도체 메모리 소자
US20170250337A1 (en) Non-volatile memory device including ferroelectrics and method of manufacturing the same
Saura et al. Exploring the field-effect control of breakdown paths in lateral W/HfO 2/W structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 6