JP5750456B2 - メムキャパシタ・デバイス、電解効果トランジスタ・デバイス、不揮発性メモリ・アレイ、および、プログラミング方法 - Google Patents

メムキャパシタ・デバイス、電解効果トランジスタ・デバイス、不揮発性メモリ・アレイ、および、プログラミング方法 Download PDF

Info

Publication number
JP5750456B2
JP5750456B2 JP2012552889A JP2012552889A JP5750456B2 JP 5750456 B2 JP5750456 B2 JP 5750456B2 JP 2012552889 A JP2012552889 A JP 2012552889A JP 2012552889 A JP2012552889 A JP 2012552889A JP 5750456 B2 JP5750456 B2 JP 5750456B2
Authority
JP
Japan
Prior art keywords
mobile dopant
region
mobile
barrier dielectric
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012552889A
Other languages
English (en)
Other versions
JP2013520012A (ja
Inventor
イー． ミード，ロイ
イー． ミード，ロイ
エス． サンデュ，ガーテ
エス． サンデュ，ガーテ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2013520012A publication Critical patent/JP2013520012A/ja
Application granted granted Critical
Publication of JP5750456B2 publication Critical patent/JP5750456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本明細書に開示する実施形態は、メムキャパシタ（memcapacitor）・デバイス、電界効果トランジスタ・デバイス、不揮発性メモリ・アレイ、および、プログラミング方法に関する。
キャパシタおよび電解効果トランジスタは、たとえば論理回路、メモリ回路等の集積回路中に使用される２種類の電子部品である。キャパシタの特性の１つは、サイズ、構造、作製材料等のいくつかの変量に影響される自体のキャパシタンスである。電解効果トランジスタの特性の１つは、自体の閾値電圧である。こうした閾値電圧は、電流がチャネル領域を通ってソース領域／ドレイン領域の対の間を流れるのに必要な最小のゲート電圧の測度である。閾値電圧に影響を与える要素には、サイズ、構造、作製材料も含まれる。
作製の際のキャパシタおよびトランジスタは、可変、調整可能、またはプログラム可能なキャパシタンスおよび閾値電圧とは対照的に、それぞれ、固定されたキャパシタンスおよび固定された閾値電圧を通常は有する。
１つのプログラム状態とした、本発明の一実施形態によるメムキャパシタ・デバイスの断面図である。 本発明の一実施形態による図１のメムキャパシタ・デバイスを他のプログラム状態にした図である。 １つのプログラム状態とした、本発明の一実施形態による電解効果トランジスタ・デバイスの断面図である。 本発明の一実施形態による図３の電解効果トランジスタ・デバイスを他のプログラム状態にした図である。 本発明の一実施形態による不揮発性メモリ・アレイの上面概略図である。 図５のメモリ・アレイに関連付き、１つのプログラム状態とした、本発明の一実施形態による図３の電解効果トランジスタ・デバイスの断面図である。 他のプログラム状態とした、本発明の一実施形態による図６の電解効果トランジスタ・デバイスの図である。
本発明の一実施形態によるメムキャパシタ・デバイス１０の一例を図１および２に示す。これらの図は、異なる２つのプログラム状態のメムキャパシタ・デバイス１０を示す。代替のプログラム状態および／または追加のプログラム状態を使用することもできる。
図１を参照すると、メムキャパシタ・デバイス１０は、１対の相対する導電性電極１２および１４を備える。こうした電極は、たとえば、元素金属、元素金属の合金、導電金属化合物、および／または導電可能にドープされた半導体材料等の任意の適当な導電材料からなることがある。電極１２および１４の厚さは、同一でも異なっていてもよい。厚さ範囲の一例は、３〜１００ナノメートルである。さらに、導電性電極１２および１４の組成は、互いに同一でも異なっていてもよく、均質であってもなくてもよい。一例では、こうした電極が、実質的に元素白金からなることがある。
相対する導電性電極１２と１４との間に、少なくとも２つの材料１６および１８が受け入れられる。材料１６は、誘電体中で受け取られる移動性ドーパントを含む静的プログラムの可能な半導体材料である。材料１６は、異なる容量値に特徴付けられる少なくとも２つの互いに異なる状態間で静的にプログラムすることができる。これら状態のうちの少なくとも１つには、材料１６中に誘電性領域が形成されるように移動性ドーパントが局在化または集結することが含まれる。３つ以上のプログラマブル状態を使用することもできる。
本文書のコンテキストでは、「移動性ドーパント」とは、対になった電極に電圧差を適用することにより少なくとも２つの異なる静的状態間でデバイスを繰返しプログラムする通常のデバイス動作中に、誘電体中で様々な位置に移動可能な（自由電子を除く）半導体材料の成分である。例には、異なる化学量論的材料内の原子空孔、格子間原子が含まれる。移動性ドーパントの具体的な例には、アモルファス酸化物もしくは結晶性酸化物または他の酸素含有材料内の酸素原子空孔、アモルファス窒化物もしくは結晶性窒化物または他の窒素含有材料内の窒素原子空孔、アモルファスフッ化物もしくは結晶性フッ化物または他のフッ素含有材料内のフッ素原子空孔、アモルファス酸化物または結晶性酸化物内の格子間金属原子が含まれる。図面内では、材料１６の移動性ドーパントは、図式的にドット／斑点で示している。図面内の所与のエリア／体積内のドット／斑点の密度は、移動性ドーパントの濃度の程度を示し、ドット／斑点が多いほど、移動性ドーパントの濃度が高くなり、ドット／斑点が少ないほど、移動性ドーパントの濃度が低くなる。２種類以上の移動性ドーパントを、材料１６の一部分として使用することもできる。
材料１６について言うと、移動性ドーパントが自体の中で受け取られる誘電体の例には、十分に多量で十分に濃度の高い移動性ドーパントに基づいて、局在化された導電率をもたらすことの可能な適当な酸化物、窒化物、および／またはフッ化物が含まれる。移動性ドーパントを考慮することに関係なく、自体の中で移動性ドーパントが受け取られる誘電体は、均質であってもなくてもよい。誘電体の具体的な例には、ＴｉＯ２、ＡｌＮ、および／またはＭｇＦ２が含まれる。
一実施形態では、移動性ドーパントとして酸素空孔を含む材料１６が、酸素空孔の位置と、酸素空孔が受け取られる位置での酸素空孔の量とに依存する少なくとも１つのプログラム状態とされたＴｉＯ２とＴｉＯ２-Ｘとの組合せを含むことがある。一実施形態では、移動性ドーパントとして窒素空孔を含む材料１６が、窒素空孔の位置と、窒素空孔が受け取られる位置での窒素空孔の量とに依存する少なくとも１つのプログラム状態とされたＡｌＮとＡｌＮ１-Ｘとの組合せを含むことがある。一実施形態では、移動性ドーパントとしてフッ素空孔を含む材料１６が、フッ素空孔の位置と、フッ素空孔が受け取られる位置でのフッ素空孔の量とに依存する少なくとも１つのプログラム状態とされたＭｇＦ２とＭｇＦ２-Ｘとの組合せを含むことがある。一実施形態では、移動性ドーパントが、窒素含有材料中の格子間アルミニウム原子を含む。
材料１６は、誘電体の組成、移動性ドーパントの組成、および／または、材料１６内での移動性ドーパントの量に依存することのある任意の適当な厚さにすることができる。厚さの例には、４〜５０ナノメートルが含まれ、一実施形態では、１２０ナノメートル以下の厚さである。
材料１８は、移動性ドーパント・バリア誘電材料である。こうした材料は、均質であっても、非均質であってもよい。移動性ドーパント・バリア誘電材料１８は、材料１８内への移動性ドーパントの動きに影響されず、かつ、材料１８中に初めから固有に含まれる任意のドーパントの位置を変える動きに影響されないということで、材料１６中の誘電体とは異なって特徴付けられ、区別される。半導体材料１６およびバリア誘電材料１８は、互いに異なる組成とすることができるが、こうした組成は、少なくとも１つの異なる原子元により少なくとも特徴付けられる。一実施形態では、移動性ドーパント・バリア誘電材料１８は金属酸化物を含み、材料１６中に含まれるとともに、自体の中で移動性ドーパントが受け取られる誘電体は、異なる金属酸化物を含むが、材料１８の金属元素は、材料１６の誘電体の金属元素とは異なる。これに関わらず、移動性ドーパント・バリア誘電材料の例には、ＺｒＯ２、ＳｉＯ２、Ｓｉ３Ｎ４、ＧｅＮ、ＳｒＴｉＯ３のうちの少なくとも１つが含まれる。一実施形態では、バリア誘電材料は、たとえば、ＺｒＯ２、ＳｒＴｉＯ３のいずれか、またはこれらの組合せ等の化学量論的金属酸化物から実質的に構成される。
材料１６および移動性ドーパント・バリア誘電材料１８は、同一のまたは互いに異なる厚さにすることができる。一実施形態では、移動性ドーパント・バリア誘電材料１８の厚さは、材料１６の厚さ以下であり、図示の実施形態では、材料１６よりも薄い。一実施形態では、移動性ドーパント・バリア誘電材料１８が、１〜７ナノメートルの酸化物等価厚（equivalent oxide thickness）を有し、一実施形態では、１０ナノメートル以下の酸化物等価厚を有する。本文書のコンテキストでは、「酸化物等価厚」とは、使用されている移動性ドーパント・バリア誘電材料と同一の誘電効果をもたらすのに非ドープの二酸化シリコンの厚さがどのくらいである必要があるかについての長さ寸法である。使用されている移動性ドーパント・バリア誘電材料が、非ドープの二酸化シリコンである場合、または、誘電率が非ドープの二酸化シリコンの誘電率と等しい材料である場合、「酸化物等価厚」と使用されている移動性ドーパント・バリア誘電材料の厚さとは、同一になるはずである。
半導体材料１６およびバリア誘電材料１８のうちの一方は、これらの材料のうちの他方よりも、電極１２、１４の対の一方により近く位置する。それに応じて、半導体材料１６およびバリア誘電材料１８のうちの他方は、電極１２、１４の対の他方により近く位置する。図示の実施形態では、材料１６と移動性ドーパント・バリア誘電材料１８とは、互いに物理的に接触する。さらに、図示の実施形態では、相対する導電性電極１２、１４の対の間で、材料１６および移動性ドーパント・バリア誘電材料１８以外の材料は受け入れられない。
図１と図２とは、異なる２つの静的プログラム状態のメムキャパシタ・デバイス１０を示す。図２は、最も高いキャパシタンス状態の例を図式的に示し、図１は、最も低いキャパシタンス状態の例を示す。たとえば、例としてのみのことだが、図１は、移動性ドーパントの異なる平均濃度でそれぞれ特徴付けられる領域２０および２２を含む材料１６を示している。領域２２は、自体の中の移動性ドーパントの量が大幅に少なくなっている様を図式的に示しているが、これにより、領域２２は、実質的に誘電体になる。領域２２が誘電体キャパシティ内で機能することができる限り、０よりも多いいくらかの量の移動性ドーパントが、領域２２中に存在することができる。これに関わらず、領域２０は、領域２２内よりも高い、適当な移動性ドーパントの平均濃度を有する。領域２０または領域２２中で受け取られる移動性ドーパントは、領域２０または領域２２中で均質に分散しても、均質に分散しなくてもよい。これに関わらず、領域２０は導電性であり、これにより、材料１２と領域２０との組合せで、より厚い導電性キャパシタ電極が実質的に提供される。一方、領域２２は誘電体であり、これにより、移動性ドーパント・バリア誘電材料１８の実質的誘電体厚が増大される。
図２を参照すると、移動性ドーパントが、材料１６全体を通して十分に受け取られるように図示されており、これにより、材料１６の厚さ全体が実質的に導電性になっている。したがって、導電性キャパシタ電極のうちの１つが、実質的に材料１２と材料１６との組合せを構成する。さらに、こうした状態では、移動性ドーパント・バリア誘電材料１８のみが、導電性キャパシタ電極１２、１４間の誘電体厚全体を構成する。したがって、図２のプログラム状態は、図１に示すものよりも高いキャパシタンスを有する。更に検討すると、すなわち、所与の時点でメムキャパシタ・デバイス１０に実際に保持される電荷の量に関わらず、図１のプログラム状態でのキャパシタンスは、図２のプログラム状態でのキャパシタンスよりも低くなる。メムキャパシタ・デバイス１０が完全に荷電されているか、部分的に荷電されているか、または荷電されていないかにより、メムキャパシタ・デバイス１０の荷電状態が決まるが、メムキャパシタ・デバイス１０のキャパシタンスはこれに影響されない。したがって、本明細書で言う荷電状態は、所与の時点でキャパシタに実際に保持される電荷の量を指す。本明細書で言うキャパシタンスは、キャパシタの荷電状態に関係なくキャパシタが保持することの可能な１ボルト当たりのクーロンの数を指す。
図２の高キャパシタンス状態で、移動性ドーパントは、材料１６中で均等に分散しても、均等に分散しなくてもよい。さらに、これに関係なく、最も高いキャパシタンス状態および最も低いキャパシタンス状態以外に、またはこれらの状態に加えて、選択可能な様々なプログラム・キャパシタンス状態を実現することもできる。これに関わらず、メムキャパシタ・デバイス１０は、少なくとも１つには、プログラム・キャパシタンス状態をもたらした挙動が解かれた後にそのプログラム状態を保つことで特徴付けられる。
具体的なキャパシタ・デバイス１０の例としては、導電性キャパシタ電極１２および１４がそれぞれ、厚さ５ナノメートルの元素白金から実質的に構成される。移動性ドーパント・バリア誘電材料１８は、厚さ３ナノメートルのＺｒＯ２である。半導体材料１６は、ＴｉＯ２とＴｉＯ２-Ｘとの組合せであり、全厚が４ナノメートルである。図１では、領域２２は、厚さ２ナノメートルを有し、１ｃｍ３当たり５×１０１８個を十分に下回る酸素空孔を有するＴｉＯ２であり、これにより、領域２２は非導電性になる。領域２０は、厚さ２ナノメートルを有し、１ｃｍ３当たり５×１０１８個の空孔を十分に上回る全体的な平均酸素空孔濃度を有し、これにより、領域２０は導電性になる。図２では、領域１６は、１ｃｍ３当たり５×１０１８個の空孔を十分に上回る全体的な平均酸素空孔濃度を有するＴｉＯ２-Ｘとみなすことができ、これは、領域１６全体を導電性にするのに十分である。図１の領域２０中の全体的な平均酸素空孔濃度は、図２の領域１６中のものよりも高い。
図１および２のモデルに関連するそれぞれのキャパシタンスは、以下の式で特徴付けられる。
ただし、Ｃは、デバイスのキャパシタンスであり、Ａは、電極１４のうちで材料１８に触れる部分の面積であり、ε１は、領域２２より特徴付けられる材料１６の誘電率であり、ε２は、材料１８の誘電率であり、ｔ１は、領域２２の厚さであり、ｔ２は、材料１８の厚さである。
Strukov等の「The missing memristor found」、Nature Publishing Group、２００８年５月１日、Vol. ４５３、ｐｐ．８０〜８３に記載されるように、導電性キャパシタ電極１２および１４に対して適当な差動電圧を印加することにより、様々なプログラム状態を達成することができる。たとえば、移動性ドーパントの電荷に応じて、適当な正電圧および／または負電圧を、導電性電極１２および１４に印加して、移動性ドーパントが導電性電極１２および１４のうちの１つに引き付けられるようにすること、またはそこからはね返されるようにすることができるが、図１および図２のプログラミング状態の例は、プログラミング電圧差を解消した後にも維持される。
図１のメムキャパシタ・デバイス１０は、キャパシタＣ１と抵抗Ｒ１とが並列に接続されたものとして概略的にモデル化することができる。バリア誘電材料１８は、電極１２、１４間に電流が流れるのを実質的に阻止するが、非常に小さく、微量の漏れ電流を導通させることがある。抵抗Ｒ１は、この漏れ電流を表す。キャパシタＣ１は、図１のプログラム状態のメムキャパシタ・デバイス１０のキャパシタンスを表し、かつ、材料１６のキャパシタンスとバリア誘電材料１８のキャパシタンスとの組合せを表す。図２のメムキャパシタ・デバイス１０も、キャパシタＣ２と抵抗Ｒ２とが並列に接続されたものとして概略的にモデル化することができる。抵抗Ｒ２は、図２のプログラム状態のメムキャパシタ・デバイス１０のわずかな漏れ電流を表し、この漏れ電流は、図１のＲ１よりも高いこと、または低いことがある。キャパシタＣ２は、図２のプログラム状態のメムキャパシタ・デバイス１０のキャパシタンスを表し、このキャパシタンスは、図１のＣ１よりも大きい。Ｃ２は、材料１６のキャパシタンスとバリア誘電材料１８のキャパシタンスとの組合せを表す。
これに関わらず、一実施形態では、メムキャパシタ・デバイスは、相対する一対の導電性電極、たとえば、導電性電極１２および１４を備える。これら相対する導電性電極間で、少なくとも２つの材料が受け入れられる。これら材料のうちの１つは、空間格子内に移動性陽イオン空孔を形成するように、化学量論的に陽イオンを全体的に欠いた結晶性半導体金属含有マス（mass）を含む。一実施形態では、この結晶性半導体金属含有マスは、結晶性半導体金属酸化物マスである。他方の材料は、結晶性半導体金属含有マスに物理的に接触し、上記のマスから自体の中への移動性陽イオン空孔の動きに影響されないバリア誘電材料である。この半導体マスとバリア誘電材料とは、互いに異なる組成であり、こうした組成は、少なくとも１つの異なる原子元により少なくとも特徴付けられる。半導体マスおよびバリア誘電材料のうちの一方は他方よりも、電極の対の一方のより近くに位置する。半導体マスおよびバリア誘電材料のうちの他方は一方よりも、電極の対の他方のより近くに位置する。本実施形態の結晶性半導体金属含有マスの材料例には、先に材料１６について説明した材料が含まれる。本実施形態のバリア誘電材料の材料例には、先にバリア誘電材料１８について説明した材料が含まれる。本実施形態における他の属性には、図１および２を参照して説明した実施形態の例に関連して先に説明した属性のうちの１つまたはこれらの属性の組合せが含まれることがある。
本発明の一実施形態は、異なるキャパシタンスにより特徴付けられるプログラム可能な複数の異なる静的状態間でキャパシタをプログラムする方法を含む。こうした実施形態は、先に説明したキャパシタを使用すること、または、他のキャパシタを使用することを含むことがある。これに関わらず、こうした方法の一実施形態は、移動性ドーパントが２つの導電性キャパシタ電極間に受け入れられた半導体マスから、２つの導電性キャパシタ電極間に受け入れられた移動性ドーパント・バリア誘電材料に向けて移動して、キャパシタのキャパシタンスを低キャパシタンス状態から高キャパシタンス状態に増大させるように、２つの導電性キャパシタ電極間に電圧差を適用することを含む。半導体マスおよび移動性ドーパント・バリア誘電材料は、互いに異なる組成であるが、こうした組成は、少なくとも１つの異なる原子元により少なくとも特徴付けられる。移動性ドーパント・バリア誘電材料は、その性質として、電圧の印加により移動性ドーパントが移動性ドーパント・バリア誘電材料内に移動することを阻止する。移動性ドーパント、半導体マス／材料および移動性ドーパント誘電材料の例は、先に説明した通りにすることができる。図１および２は、図１の状態から図２の状態に移る際のこうしたプログラミングの例を示す。こうしたプログラミングは、キャパシタ電極１２および１４に適当な正電圧および／または負電圧を印加することにより実現されるが、こうした正電圧、負電圧により、移動性ドーパントが、電極１４に向けてまたは電極１２から離れるように移動し、これにより、図１のプログラム状態が、図２のプログラム状態に変換される。
一実施形態では、２つの導電性キャパシタ電極間に異なる電圧差を引き続いて適用して、移動性ドーパントを移動性ドーパント・バリア誘電材料から離れるように移動させて、キャパシタのキャパシタンスを低減させ、これにより、キャパシタを上記のプログラム可能な複数の異なる静的状態のうちの１つにプログラムする。これは、たとえば、図１から図２をもたらした極性からの極性逆転により図２の状態を図１に戻すようにプログラムすることにより、または、他の適当な差動電圧を印加して、上述の低減されたキャパシタンス効果を実現することにより引き起こされることがある。さらに、こうした引き続いて適用される電圧差で、キャパシタを直前のキャパシタンス状態に戻すようにプログラムすることも、そのようにプログラムしないようにすることもできる。したがって、３つ以上のキャパシタンス状態へのプログラミングも、選択的に行うことができる。
本発明の一実施形態は、少なくとも２つの異なる静的閾値電圧状態に繰返しプログラムすることの可能な電解効果トランジスタ・デバイスを含む。こうしたデバイスを、例としてのみ、電解効果トランジスタ・デバイス３０に関連して図３および４に示す。図３は、最も高い静的閾値電圧状態の例を図式的に示し、図４は、最も低い静的閾値電圧状態の例を図式的に示す。
トランジスタ・デバイス３０は、一対のソース／ドレイン領域３２、３４と、ソース／ドレイン領域３２、３４の対の間に受け入れられるチャネル領域３６と、チャネル領域３６の近傍に動作可能に位置するゲート構造物３８とを備える。ソース／ドレイン領域３２、３４およびチャネル領域３６は、たとえば単結晶シリコンである適当な半導体材料３８内に形成されるように図示している。材料３８は、少なくともチャネル３６の領域において、少なくとも第１または第２の導電型のドーパントを用いて適宜バックグラウンド・ドープ（background dope）され、これにより、ゲートに印加される電圧で、ソース／ドレイン領域３２、３４間に電流路を選択的に発生させることができる。ソース／ドレイン領域３２、３４は、チャネル領域３６の導電型とは反対の導電型の導電性増進ドーパントを少なくとも用いて適宜ドープした導電性拡散領域として図示している。Ｈａｌｏ、ＬＤＤ、または、既存のものであっても、未開発のものであっても他の領域を、領域３２、３６、３４とともに、かつ／または、領域３２、３６、３４の一部分として使用することができる。トランジスタ・デバイス３０は、プレーナ・トランジスタ、すなわち水平トランジスタとして図式的に図示している。既存のまたは未開発の他の任意の構成が企図され、たとえば、これには、バルク型に製造された、半導体-オン-インシュレータ内に製造された、または、既存のもしくは未開発の他の基板内に製造された縦型トランジスタ、リセス型（recessed）トランジスタ、ＦｉｎＦｅｔがある。
ゲート構造物３８は、導電性ゲート電極４０を備える。また、ゲート構造物３８は、誘電体内で受け取られる移動性ドーパントを含む半導体材料４２と、移動性ドーパント・バリア誘電材料４４との両方を備え、半導体材料４２および移動性ドーパント・バリア誘電材料４４はそれぞれ、導電性ゲート電極４０とチャネル領域３６との間に受け入れられる。移動性ドーパント・バリア誘電材料４４には、導電性ゲート電極４０よりも、チャネル領域３６の方が近くに位置する。半導体材料４２には、チャネル領域３６よりも、導電性ゲート電極４０の方が近くに位置する。半導体材料４２およびバリア誘電材料４４は、少なくとも１つの異なる原子元により少なくとも特徴付けられること、または特徴付けられないことがある互いに異なる組成である。
導電性ゲート電極４０の材料の例は、電極１２および１４について説明したものと同一である。半導体材料４２の例は、特性および属性を含めて、メムキャパシタ・デバイス１０の半導体材料１６について説明したものと同一とすることができる。移動性ドーパント・バリア誘電材料４４の例は、特性および属性を含めて、メムキャパシタ・デバイス１０の移動性ドーパント・バリア誘電材料１８について説明したものと同一とすることができる。
厚さについては、半導体材料４２と移動性ドーパント・バリア誘電材料４４とは、同一の厚さであっても、異なる厚さであってもよい。一実施形態では、移動性ドーパント・バリア誘電材料４４は、材料４２と同一の厚さである。一実施形態では図示のように、材料４２は、移動性ドーパント・バリア誘電材料４４よりも厚い。一例では、材料４２の厚さは、４〜１００ナノメートルであり、一実施形態では、２０ナノメートル以下である。一実施形態では、移動性ドーパント・バリア誘電材料４４は、１〜１２ナノメートルの酸化物等価厚を有し、一実施形態では、７ナノメートル以下の酸化物等価厚を有する。
トランジスタ・デバイス３０の具体的な例としては、半導体ゲート電極４０が、厚さ５ナノメートルの元素白金から実質的に構成される。移動性ドーパント・バリア誘電材料４４は、厚さ３ナノメートルのＺｒＯ２である。半導体材料４２は、ＴｉＯ２とＴｉＯ２-Ｘとの組合せであり、全厚４ナノメートルを有する。図３では、領域４８は、厚さ２ナノメートルを有し、１ｃｍ３当たり５×１０１８個の酸素空孔を十分に下回るＴｉＯ２であり、これにより、領域４８は非導電性になる。領域４６は、厚さ２ナノメートルを有し、１ｃｍ３当たり５×１０１８個を十分に上回る全体的な平均酸素空孔濃度を有し、これにより、領域４６は導電性になる。図４では、領域４２を、１ｃｍ３当たり５×１０１８個を十分に上回る全体的な平均酸素空孔濃度を有するＴｉＯ２-ｘとみなすことができ、この濃度は、領域４２全体を導電性にするのに十分なものである。図３の領域４６中の全体的な平均酸素空孔濃度は、図２の領域４２のものよりも高い。
図３および４のモデルに関連するそれぞれの閾値電圧のモデルを以下のように特徴付けることができる。
（Ｃは、Ｆ／ｍ２としてのゲート面積）
ただし、ＶＴはデバイス閾値電圧、ＶＦＢはフラットバンド電圧、φＢはチャネル・フェルミ・レベルと本来備わった固有のフェルミ・レベルとの電位差を電気素量で割ったもの、ｑは電気素量、εＳはシリコンの誘電率、Ｎａはチャネル受容体濃度、Ｃは単位面積当たりのゲート・キャパシタンスをＦ／ｍ２で表したもの、Ｆはファラド、ｍ２は平方メートルである。
電解効果トランジスタ・デバイス３０は、図１および２のキャパシタ・デバイス１０のキャパシタンス状態についてのプログラミングと同様にそれぞれ図３および４に示すように、異なる２つの静的閾値電圧状態のうちの少なくとも１つにプログラムすることができる。たとえば図３では、半導体材料４２の領域４６が、図１の領域２０に類似し、半導体材料４２の領域４８が、図１の領域２２に類似する。同様に、図４の電解効果トランジスタ・デバイス３０について図示したプログラミング状態は、図２のキャパシタ・デバイス１０のプログラミング状態に類似し、この状態は、たとえば後で説明するようにして実現することができる。
本発明の一実施形態は、電解効果トランジスタ・デバイス、たとえばデバイス３０または他の何らかの電解効果トランジスタ・デバイスをプログラムする方法を含む。これに関わらず、こうした方法は、チャネル領域とゲート電極との間に電圧差を適用して、これらゲート電極とチャネル領域との間に受け入れられる材料内の移動性ドーパントをゲート電極またはチャネル領域の一方に向けて移動させて、上記の適用された電圧差の除去の後に維持される電解効果トランジスタ・デバイスの静的閾値電圧を変更することを含む。一実施形態では、電圧差を適用することにより、移動性ドーパントがゲート電極に向けて移動し、トランジスタ・デバイスの閾値電圧が上昇する。こうした状況は、たとえば、図３の状態を実現するように図４の電解効果トランジスタ・デバイスをプログラムする際に見られるか、または考えることができる。一実施形態では、電圧差を適用することにより、移動性ドーパントがチャネル領域に向けて移動し、電解効果トランジスタの閾値電圧が低下する。たとえば、デバイス３０については、こうした状況は、図３のデバイス状態から図４の状態にプログラムすることにより例示される。
電解効果トランジスタ・デバイス３０の図３または図４の状態へのプログラムは、キャパシタ・デバイス１０についての図１および図２に関して実現されるものと同じように行うことができる。たとえば、トランジスタ・デバイス３０をプログラムする際には、導電性ゲート電極４０を、図１および２のキャパシタ・デバイス１０中の導電性電極１２と同様に使用することができる。さらに、図１および２のキャパシタ・デバイス１０中の導電性電極１２の使用と同様に機能するように、チャネル領域３６を動作させることもできる。たとえば、ソース／ドレイン領域３２、３４間に適切に選択した電流を流すことにより、または、領域３６の外側の材料３８に適切な電圧を印加することでソース／ドレイン領域３６に電圧を直接印加することにより、チャネル領域３６に適切な電位を提供することができる。さらに、２つよりも多くのプログラムされた閾値電圧状態を用いることもできる。
本発明の実施形態は、不揮発性メモリ・アレイも含む。図５を参照すると、不揮発性メモリ・アレイの例を、参照番号５０で全体的に示している。こうしたアレイは、複数のワード線ＷＬおよび複数のビット線ＢＬを備える。こうした線を、互いに直交する直線として図示している。既存のまたは未開発の他の形状および交差角度を使用してもよい。図５では、ビット線ＢＬとワード線ＷＬとは互いに接するように概略的かつ図式的に示しているが、こうした線は、図示の交点に対してオーム性を有するようには接続されない。
図５では具体的に指定していないが、複数のメモリ・セルが、図５０の不揮発性メモリ・アレイに含まれるはずである。個々のメモリ・セルを、ビット線ＢＬとワード線ＷＬとの各交点に関連付けることができる。あるいは、例として示すと、それぞれが関連するワード線を有する複数のメモリ・セルに単一のビット線を関連させることができ、これは、たとえば、設計の点でＮＡＮＤフラッシュに対応する。これに関わらず、不揮発性メモリ・アレイからなる個々のメモリ・セルが、少なくとも２つの異なる静的閾値電圧状態に可逆的にプログラムすることの可能な電解効果トランジスタ・デバイスを備えることとなる。こうした電解効果トランジスタ・デバイスは、図３および４に関連して説明したデバイスを含むこともある。
具体的には、一例として、図６および７は、図５に示すような不揮発性メモリ・アレイ内に電解効果トランジスタ・デバイス３０を取り込んだ様を示し、それぞれ図３および４のプログラミング状態に相当する。デバイス３０からなる個々のメモリ・セルでは、導電性ゲート電極４０が、図５のワード線ＷＬのうちの１つに接続される。ソース／ドレイン領域３２、３４の対のうちの１つが、ビット線ＢＬのうちの１つに接続されるが、図６および７のソース／ドレイン領域３４は、そのように接続されたように図示している。その１つのビット線に接続されていない反対のソース／ドレイン領域（すなわち領域３２）に電位を印加して、そのメモリ・セルを、たとえば、図６および７に示す少なくとも２つのプログラミング状態のいずれかにプログラムすることができる。各メモリ・セルの電解効果トランジスタ・デバイスのプログラムされた静的閾値電圧状態を検知することにより、各メモリ・セルのプログラム状態を読み取るための適当な回路が提供される。
一実施形態では、図６および７に示すように、ワード線ＷＬのうちの１つに電圧が印加されると、ソース／ドレイン領域３２、３４の対と、チャネル領域３６と、ソース／ドレイン領域３４が接続されたビット線ＢＬのうちの１つとに電流が流れることを可能にするように構成された回路を提供することができる。一実施形態では、その他の１つまたは複数のメモリ・セルを介して、上記の例のビット線に間接的にソース／ドレイン領域３４を接続することもできる。こうした状況を、図６および７に示す１つのメモリ・セルに加えて１つまたは複数のメモリ・セルに関連する細線ブロック７５について、図式的に図６および７中に示す。たとえば、ビット線への間接的接続は、たとえば米国特許第７，４７６，５８８号に示される、メモリ・セルからなるＮＡＮＤアレイ内の不揮発性電荷蓄積トランジスタの列に単一のビット線が接続されることと同様に行うことができる。
これに関わらず、一例では、本明細書に記載の電解効果トランジスタ・デバイスを使用することにより、フラッシュ・トランジスタを含むメモリ・セルのフラッシュ・トランジスタと幾分同じようにゲートを実質的にプログラム可能な不揮発性メモリ・アレイを構築することができる。たとえば、フローティング・ボディ・フラッシュ・セルは、電荷蓄積を介して閾値電圧をシフトすることにより可逆的かつ静的にデータを保持するが、本明細書に記載するようにトランジスタを組み入れたメモリ・セルは、ゲートのキャパシタンスを変動させることにより可逆的な静的データを格納することが可能であり、ゲートが、キャパシタの一方の電極を構築し、チャネル領域が、キャパシタの他方の電極を構築する。従来のフラッシュ・トランジスタは、電荷が１つのプログラム状態で蓄積されるフローティング・ゲートから簡単に放出される可能性のある自由電子の形態で電荷が蓄積されることによりディスターブ問題を被る。本明細書に記載する電解効果トランジスタ・デバイスおよびこうしたデバイスを組み入れた不揮発性メモリ・アレイは、移動性ドーパントが仮に放出されるとしても、フラッシュ中の自由電子ほどには簡単にトランジスタから放出されないので、ディスターブ問題の影響を非常に受けにくくすることができる。さらにこれにより、応力により誘発される漏れ電流が、本明細書に記載のメモリ・セル中のデータ保持に対して重要な懸念事項にならないので、例としての誘電材料４４は、対応するトンネル誘電体をフラッシュ内で作製するのよりも、ずっと薄く作製することができる。

Claims (1)

  1. 相対する導電性電極の対と、
    前記相対する導電性電極の対の間で支持される、誘電体中に移動性ドーパントを含む半導体材料および移動性ドーパント・バリア誘電材料と、
    を備えるメムキャパシタ・デバイスであって、
    前記半導体材料と前記バリア誘電材料とが、少なくとも１つの異なる原子元により少なくとも特徴付けられる互いに異なる組成であり、
    前記半導体材料および前記バリア誘電材料のうちの一方が、前記半導体材料および前記バリア誘電材料のうちの他方よりも、前記電極の対の一方のより近くに位置し、
    前記半導体材料および前記バリア誘電材料のうちの前記他方が、前記半導体材料および前記バリア誘電材料のうちの前記一方よりも、前記電極の対の他方のより近くに位置し、
    前記移動性ドーパント・バリア誘電材料が、第１の金属酸化物を含み、
    前記半導体材料の前記誘電体は、前記移動性ドーパントを含む第１の誘電体と、前記第１の誘電体から自体の中に前記移動性ドーパントを受け取る第２の誘電体とを有し、前記自体の中に前記移動性ドーパントを受け取る前記第２の誘電体が、第２の金属酸化物を含み、
    前記移動性ドーパント・バリア誘電材料の前記第１の金属酸化物の金属が、前記誘電体中に移動性ドーパントを含む前記半導体材料の前記第２の金属酸化物の金属とは異なる、メムキャパシタ・デバイス。
JP2012552889A 2010-02-15 2011-01-25 メムキャパシタ・デバイス、電解効果トランジスタ・デバイス、不揮発性メモリ・アレイ、および、プログラミング方法 Active JP5750456B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/705,928 US8437174B2 (en) 2010-02-15 2010-02-15 Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US12/705,928 2010-02-15
PCT/US2011/022390 WO2011100108A2 (en) 2010-02-15 2011-01-25 Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming

Publications (2)

Publication Number Publication Date
JP2013520012A JP2013520012A (ja) 2013-05-30
JP5750456B2 true JP5750456B2 (ja) 2015-07-22

Family

ID=44368374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012552889A Active JP5750456B2 (ja) 2010-02-15 2011-01-25 メムキャパシタ・デバイス、電解効果トランジスタ・デバイス、不揮発性メモリ・アレイ、および、プログラミング方法

Country Status (8)

Country Link
US (3) US8437174B2 (ja)
EP (1) EP2537184B1 (ja)
JP (1) JP5750456B2 (ja)
KR (1) KR101474088B1 (ja)
CN (1) CN102763219B (ja)
SG (2) SG183193A1 (ja)
TW (2) TWI416670B (ja)
WO (1) WO2011100108A2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010144092A1 (en) * 2009-06-12 2010-12-16 Hewlett-Packard Development Company, L.P. Capacitive crossbar arrays
US8750024B2 (en) * 2009-06-18 2014-06-10 Hewlett-Packard Development Company, L.P. Memcapacitor
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) * 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
US8586959B2 (en) * 2010-04-28 2013-11-19 Hewlett-Packard Development Company, L.P. Memristive switch device
WO2012009010A2 (en) * 2010-07-13 2012-01-19 The Board Of Trustees Of The Leland Stanford Junior University Energy storage device with large charge separation
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8409915B2 (en) 2010-09-20 2013-04-02 Micron Technology, Inc. Methods of forming memory cells
US20130052790A1 (en) * 2011-08-29 2013-02-28 Elpida Memory, Inc. Doping approach of titanium dioxide for dram capacitors
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
DE102012209336A1 (de) * 2012-06-01 2013-12-05 Christian-Albrechts-Universität Zu Kiel EEPROM-Speicherzelle als memristives Bauelement
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
CN103559328B (zh) * 2013-07-02 2017-06-06 华南理工大学 一种忆容器的实现电路及其实现方法
KR102074942B1 (ko) * 2013-07-29 2020-02-10 삼성전자 주식회사 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
CN105119586A (zh) * 2015-08-27 2015-12-02 华南理工大学 一种基于忆容器的串联谐振电路
WO2017044127A1 (en) * 2015-09-11 2017-03-16 Intel Corporation Transistor with dynamic threshold voltage for low-leakage standby and high speed active mode
KR102461082B1 (ko) * 2015-09-22 2022-11-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP6602279B2 (ja) * 2016-09-20 2019-11-06 株式会社東芝 メムキャパシタ、ニューロ素子およびニューラルネットワーク装置
US10636552B2 (en) 2017-03-20 2020-04-28 Gwangju Institute Of Science And Technology Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
KR102013858B1 (ko) 2017-03-20 2019-08-23 광주과학기술원 멤리스터 및 멤커패시터 다기능 전자소자 및 그 제조방법
EP3680906B1 (en) * 2018-11-05 2022-08-31 Shenzhen Goodix Technology Co., Ltd. Memcapacitor and programming method for same and capacitive memory
CN110957377B (zh) * 2019-12-16 2021-05-28 南京大学 一种基于mos管的忆容器及其制备方法
US11647684B2 (en) 2021-03-30 2023-05-09 International Business Machines Corporation Nonvolatile tunable capacitive processing unit
TWI773596B (zh) * 2021-11-24 2022-08-01 國立清華大學 無鉛金屬鹵化物憶阻器及其用途
CN116600632B (zh) * 2023-07-14 2023-09-12 山东科技大学 一种稳定性忆容器件及其制备方法

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4094008A (en) * 1976-06-18 1978-06-06 Ncr Corporation Alterable capacitor memory array
US4242736A (en) 1976-10-29 1980-12-30 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
DE2855079A1 (de) * 1978-12-20 1980-07-17 Siemens Ag Halbleiter-speicherschaltung
JPS60146916U (ja) 1984-03-09 1985-09-30 シャープ株式会社 磁気ヘツドの取付装置
JPS6410493A (en) 1987-07-02 1989-01-13 Mitsubishi Electric Corp Charge transfer type sense amplifier
US5161121A (en) 1988-06-27 1992-11-03 Oki Electric Industry Co., Ltd. Random access memory including word line clamping circuits
JPH03104285A (ja) * 1989-09-19 1991-05-01 Casio Comput Co Ltd 不揮発性半導体メモリ
JPH03104285U (ja) 1990-02-15 1991-10-29
US5736420A (en) * 1993-08-20 1998-04-07 National Semiconductor Corporation Process for fabricating read only memories, with programming step performed midway through the fabrication process
US6320782B1 (en) * 1996-06-10 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
EP0941552B1 (en) 1997-07-08 2009-11-25 Nxp B.V. Semiconductor device with memory capacitor and method of manufacturing such a device
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US5917744A (en) 1997-12-18 1999-06-29 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line architecture with interleaved master bitlines
US6380056B1 (en) * 1998-10-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
DE19851866C1 (de) * 1998-11-10 2000-03-23 Siemens Ag Speicherzellenanordnung
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6317375B1 (en) 2000-08-31 2001-11-13 Hewlett-Packard Company Method and apparatus for reading memory cells of a resistive cross point array
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
JP3709132B2 (ja) 2000-09-20 2005-10-19 シャープ株式会社 不揮発性半導体記憶装置
JP2002353419A (ja) 2000-12-27 2002-12-06 Seiko Epson Corp 強誘電体メモリ装置
WO2003017282A1 (fr) 2001-08-13 2003-02-27 Advanced Micro Devices, Inc. Cellule de memoire
US6864529B2 (en) 2001-08-23 2005-03-08 Hewlett-Packard Development Company, L.P. Thin film transistor memory device
DE10149737A1 (de) 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US6887792B2 (en) 2002-09-17 2005-05-03 Hewlett-Packard Development Company, L.P. Embossed mask lithography
US6762481B2 (en) 2002-10-08 2004-07-13 The University Of Houston System Electrically programmable nonvolatile variable capacitor
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2005101512A (ja) 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子、液体噴射ヘッド、プリンタ及び強誘電体膜の製造方法
JP2004311924A (ja) 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP2004303293A (ja) * 2003-03-28 2004-10-28 Seiko Epson Corp 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置
US7177135B2 (en) * 2003-09-23 2007-02-13 Samsung Electronics Co., Ltd. On-chip bypass capacitor and method of manufacturing the same
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP4322645B2 (ja) 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7102914B2 (en) * 2004-02-27 2006-09-05 International Business Machines Corporation Gate controlled floating well vertical MOSFET
US6999854B2 (en) 2004-05-28 2006-02-14 International Business Machines Corporation Medical infusion pump capable of learning bolus time patterns and providing bolus alerts
US7110281B1 (en) * 2004-06-08 2006-09-19 Xilinx, Inc. Memory cells utilizing metal-to-metal capacitors to reduce susceptibility to single event upsets
KR100594716B1 (ko) 2004-07-27 2006-06-30 삼성전자주식회사 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US7443710B2 (en) 2004-09-28 2008-10-28 Spansion, Llc Control of memory devices possessing variable resistance characteristics
JP2006133217A (ja) * 2004-10-05 2006-05-25 Seiko Epson Corp 静電容量検出装置及びスマートカード
US8344410B2 (en) 2004-10-14 2013-01-01 Daktronics, Inc. Flexible pixel element and signal distribution means
KR100593750B1 (ko) 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
US7272060B1 (en) 2004-12-01 2007-09-18 Spansion Llc Method, system, and circuit for performing a memory related operation
JP2006176366A (ja) 2004-12-22 2006-07-06 Fujitsu Ltd 強誘電体材料、その製造方法及び強誘電体メモリ
US7482223B2 (en) 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
US7365382B2 (en) 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
JP2006245280A (ja) * 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその動作方法
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7426128B2 (en) 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
JP4231502B2 (ja) 2005-11-02 2009-03-04 シャープ株式会社 クロスポイント構造の半導体記憶装置
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
JP2006093736A (ja) * 2005-11-25 2006-04-06 Nec Corp 電子素子およびこの電子素子を用いた記録方法
US7209384B1 (en) * 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7423906B2 (en) 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell
US20080048186A1 (en) * 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
TWI462099B (zh) 2006-03-31 2014-11-21 Sandisk 3D Llc 非揮發性記憶體單元、整體三維記憶體陣列及用於程式化所述記憶體陣列之方法
US7609086B2 (en) 2006-04-03 2009-10-27 Blaise Laurent Mouttet Crossbar control circuit
US20070231972A1 (en) 2006-04-03 2007-10-04 Mouttet Blaise L Manufacture of programmable crossbar signal processor
US7576565B2 (en) 2006-04-03 2009-08-18 Blaise Laurent Mouttet Crossbar waveform driver circuit
US7302513B2 (en) 2006-04-03 2007-11-27 Blaise Laurent Mouttet Programmable crossbar signal processor
US7564262B2 (en) 2006-04-03 2009-07-21 Blaise Laurent Mouttet Crossbar comparator
US8183554B2 (en) 2006-04-03 2012-05-22 Blaise Laurent Mouttet Symmetrical programmable memresistor crossbar structure
US7902867B2 (en) 2006-04-03 2011-03-08 Blaise Laurent Mouttet Memristor crossbar neural interface
US7755424B2 (en) 2006-04-03 2010-07-13 Blaise Laurent Mouttet Operational amplifier with resistance switch crossbar feedback
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7569459B2 (en) 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US7435648B2 (en) 2006-07-26 2008-10-14 Macronix International Co., Ltd. Methods of trench and contact formation in memory cells
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7703505B2 (en) * 2006-11-24 2010-04-27 Dana Canada Corporation Multifluid two-dimensional heat exchanger
US7723771B2 (en) 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
JP5422552B2 (ja) 2007-05-09 2014-02-19 インターモレキュラー， インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
US7777215B2 (en) * 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
JP5634002B2 (ja) 2007-07-25 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 相変化型不揮発性メモリ及び半導体装置
US8294219B2 (en) 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
KR101358752B1 (ko) 2007-08-06 2014-02-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
US7626878B1 (en) 2007-08-14 2009-12-01 Nvidia Corporation Active bit line charge keeper
CN101568971B (zh) 2007-09-28 2012-11-07 松下电器产业株式会社 非易失性存储元件和半导体存储装置及其读写方法
JP5172269B2 (ja) 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
US8405124B2 (en) 2008-01-09 2013-03-26 International Business Machines Corporation Logic element, and integrated circuit or field programmable gate array
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US8183553B2 (en) 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
JP4719233B2 (ja) 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US8134865B2 (en) 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US7977722B2 (en) * 2008-05-20 2011-07-12 Seagate Technology Llc Non-volatile memory with programmable capacitance
US8094485B2 (en) 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect
WO2010000020A1 (en) 2008-06-30 2010-01-07 Cathrx Ltd A catheter
US20100034010A1 (en) 2008-08-06 2010-02-11 Seagate Technology Llc Memory devices with concentrated electrical fields
US7969771B2 (en) 2008-09-30 2011-06-28 Seagate Technology Llc Semiconductor device with thermally coupled phase change layers
CN102272899B (zh) 2008-10-29 2014-06-04 惠普开发有限公司 电致动器件和控制电致动器件中的掺杂剂的形成的方法
US8547727B2 (en) 2008-12-12 2013-10-01 Hewlett-Packard Development Company, L.P. Memristive device
WO2010082928A1 (en) 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
WO2010144092A1 (en) 2009-06-12 2010-12-16 Hewlett-Packard Development Company, L.P. Capacitive crossbar arrays
US7989902B2 (en) 2009-06-18 2011-08-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
US8750024B2 (en) * 2009-06-18 2014-06-10 Hewlett-Packard Development Company, L.P. Memcapacitor
WO2010151260A1 (en) 2009-06-25 2010-12-29 Hewlett-Packard Development Company, L.P. Switchable junction with intrinsic diodes with different switching thresholds
US7927947B2 (en) * 2009-06-30 2011-04-19 Intermolecular, Inc. Methods for depositing high-K dielectrics
CN102484129B (zh) 2009-07-10 2015-07-15 惠普发展公司，有限责任合伙企业 具有本征整流器的忆阻结
US8575585B2 (en) 2009-07-13 2013-11-05 Hewlett-Packard Development Company, L.P. Memristive device
US8493138B2 (en) * 2009-08-26 2013-07-23 Hewlett-Packard Development Company, L.P. Memcapacitive devices
US8199556B2 (en) 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
US8249838B2 (en) 2009-11-17 2012-08-21 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for modeling memristor devices
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US9184213B2 (en) 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
JP2011204852A (ja) * 2010-03-25 2011-10-13 Elpida Memory Inc キャパシタおよびその製造方法、半導体装置
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8586959B2 (en) 2010-04-28 2013-11-19 Hewlett-Packard Development Company, L.P. Memristive switch device
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8619457B2 (en) 2010-09-13 2013-12-31 Hewlett-Packard Development Company, L.P. Three-device non-volatile memory cell
WO2012036685A1 (en) 2010-09-16 2012-03-22 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US20120104346A1 (en) 2010-10-29 2012-05-03 Wei Yi Semiconductor device for providing heat management
WO2012067661A1 (en) 2010-11-19 2012-05-24 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
US20130082229A1 (en) 2011-09-30 2013-04-04 Industrial Technology Research Institute Mixed ionic-electronic conduction memory cell
US8872246B1 (en) 2012-01-26 2014-10-28 Sandia Corporation Memristor using a transition metal nitride insulator

Also Published As

Publication number Publication date
KR20120116509A (ko) 2012-10-22
CN102763219B (zh) 2016-02-10
WO2011100108A2 (en) 2011-08-18
TW201203465A (en) 2012-01-16
US8867261B2 (en) 2014-10-21
SG183193A1 (en) 2012-09-27
US9236473B2 (en) 2016-01-12
CN102763219A (zh) 2012-10-31
EP2537184A2 (en) 2012-12-26
US8437174B2 (en) 2013-05-07
KR101474088B1 (ko) 2014-12-17
SG2014014666A (en) 2014-07-30
TW201403761A (zh) 2014-01-16
US20130221419A1 (en) 2013-08-29
EP2537184A4 (en) 2013-07-24
TWI506736B (zh) 2015-11-01
US20110199815A1 (en) 2011-08-18
EP2537184B1 (en) 2018-06-27
TWI416670B (zh) 2013-11-21
WO2011100108A3 (en) 2011-11-24
US20140246671A1 (en) 2014-09-04
JP2013520012A (ja) 2013-05-30

Similar Documents

Publication Publication Date Title
JP5750456B2 (ja) メムキャパシタ・デバイス、電解効果トランジスタ・デバイス、不揮発性メモリ・アレイ、および、プログラミング方法
US10796744B2 (en) Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8295074B2 (en) Memory cell
US7643328B2 (en) Method of writing into semiconductor memory device
US7215567B2 (en) Ferroelectric memory device
US8634224B2 (en) Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US7592659B2 (en) Field effect transistor and an operation method of the field effect transistor
JP2017168661A (ja) 半導体記憶装置
US8675381B2 (en) Transistor having an adjustable gate resistance and semiconductor device comprising the same
US8467223B2 (en) Non-volatile memory device and sensing method for forming the same
US20240324238A1 (en) Storage device
TWI466271B (zh) 具有可調整閘極電阻值之電晶體及具有可調整閘極電阻值之電晶體之半導體元件
TWI443662B (zh) 非揮發性記憶裝置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140401

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150401

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150401

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150518

R150 Certificate of patent or registration of utility model

Ref document number: 5750456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250