KR20120081177A - 발광 다이오드를 제조하기 위한 방법 - Google Patents

발광 다이오드를 제조하기 위한 방법 Download PDF

Info

Publication number
KR20120081177A
KR20120081177A KR1020127011310A KR20127011310A KR20120081177A KR 20120081177 A KR20120081177 A KR 20120081177A KR 1020127011310 A KR1020127011310 A KR 1020127011310A KR 20127011310 A KR20127011310 A KR 20127011310A KR 20120081177 A KR20120081177 A KR 20120081177A
Authority
KR
South Korea
Prior art keywords
layer
gan
emitting diode
light emitting
masking
Prior art date
Application number
KR1020127011310A
Other languages
English (en)
Other versions
KR101808197B1 (ko
Inventor
페터 슈타우스
필리프 드레히젤
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20120081177A publication Critical patent/KR20120081177A/ko
Application granted granted Critical
Publication of KR101808197B1 publication Critical patent/KR101808197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 하기의 단계들을 포함하는 발광 다이오드를 제조하기 위한 방법에 관한 것이다:－ 실리콘-표면(1a)을 갖는 캐리어 기판(1)을 제공하는 단계, －상기 실리콘-표면(1a)상에서 연속층(100)을 성장 방향(R)으로 증착하는 단계, 그리고 － 상기 연속층(100) 상에 발광 다이오드 구조(16)를 증착하는 단계, 이때 － 상기 연속층(100)은 갈륨 질화물에 의해 형성된 GaN-층(5)을 포함하고, － 상기 연속층은 실리콘 질화물에 의해 형성된 마스킹 층(12)을 포함하며, 그리고 － 상기 마스킹 층(12)은 상기 성장 방향(R)으로 적어도 GaN-층(5) 부분 다음에 배치된다.

Description

발광 다이오드를 제조하기 위한 방법 {METHOD FOR PRODUCING A LIGHT-EMITTING DIODE}
본 발명은 발광 다이오드를 제조하기 위한 방법에 관한 것이다.
간행물들 WO 2007/096405호 및 US 6,611,002호는 실리콘 기판상에서 갈륨 질화물-기반 층들의 에픽택셜 증착에 대해 기술하고 있다.
본 발명의 과제는 층 두께가 높고 그리고 재료 퀄리티(quality)가 높은 갈륨 질화물-기반 층들을 실리콘-표면상에 증착할 수 있는 방법을 제공하는 것이다.
발광 다이오드를 제조하기 위한 방법의 적어도 하나의 실시 예에 따르면, 한 방법 단계에서 실리콘-표면을 갖는 캐리어 기판이 제공된다. 이 목적을 위해 상기 캐리어 기판은 예를 들어 실리콘으로 이루어질 수 있다. 또한, 캐리어 기판으로는 SOI-기판(실리콘-온-인슐레이터(Silicon-On-Insulator)-기판)이 사용될 수도 있다. 캐리어 기판의 실리콘-표면으로는 예를 들어 (111)-실리콘-표면이 사용된다.
캐리어 기판은 예를 들어 적어도 130W/(mK)의 자체적으로 갖는 우수한 열 전도성을 특징으로 한다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 한 방법 단계에서 연속층은 실리콘-표면상에서 증착된다. 예를 들어 상기 연속층은 에피택셜 방식으로 실리콘-표면상에 제공된다. 상기 연속층은 성장 방향을 가지며, 이 성장 방향으로 상기 연속층이 실리콘-표면상으로 성장된다. 예를 들어 성장 방향은 실리콘-표면에 대해 수직이거나 또는 상기 실리콘-표면에 대한 수직선과 예를 들어 7°미만의 작은 각을 형성한다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 방법 단계에서 발광 다이오드 구조는 연속층 상에 증착되는데, 다시 말해 예를 들어 성장 방향으로 다음과 같은 순서가 나타난다: 실리콘-표면, 연속층, 발광 다이오드 구조. 상기 발광 다이오드 구조는 예를 들어 갈륨 질화물을 기반으로 한다. 상기 연속층은 예를 들어, 실리콘-표면상에서 적어도 3㎛, 예를 들어 적어도 5㎛의 비교적 높은 층 두께들 및 높은 재료 퀄리티를 갖는 발광 다이오드 구조의 성장을 구현할 목적으로 이용된다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 연속층은 갈륨 질화물에 의해 형성된 GaN-층을 포함한다. 예를 들어 상기 GaN-층은 n-도핑된 갈륨 질화물로 이루어진다.
또한, 상기 실시 예에서 연속층은 실리콘 질화물에 의해 형성되어 있고, 예를 들어, 실리콘 질화물로 이루어진 마스킹 층(masking layer)을 포함한다. 상기 마스킹 층의 성장은 예를 들어, 에피택셜 성장이 이루어지는 성장 챔버 내로, 예컨대 실란(silane) 또는 디실란(disilane)과 같은 실리콘-선구 물질 또는 암모니아 또는 디메틸히드라진과 같은 질소-선구 물질과의 유기 실리콘-화합물을 동시 삽입함으로써 형성될 수 있다. 그런 다음 성장 표면상에서는 실리콘 질화물이 형성되면서 상기 두 가지의 선구 물질이 반응한다.
이 경우 상기 마스킹 층은 간행물 WO 2007/096405호에서 지시된 것과 같이 형성될 수 있고 제조될 수 있다. 간행물 WO 2007/096405호에 기술된 마스킹 층의 형성과 제조와 관련하여, 상기 간행물의 공개 내용은 인용의 방식으로 본 특허 출원서에 명시적으로 수용된다.
이 경우 마스킹 층은 성장 방향으로 적어도 GaN-층 부분 다음에 배치된다. 다시 말해, 본 발명에 따른 방법의 이러한 실시 예에 따르면, 마스킹 층은 성장 방향으로 GaN-층의 제 1 성장 후에 증착된다. 이러한 경우 마스킹 층은 GaN-층에 바로 접할 수 있다. 이 경우 "적어도 GaN-층 부분"이라는 표현은 마스킹 층이 GaN-층 내에도 배치될 수 있다는 것을 의미한다. 즉, GaN-층 부분이 증착되고, 그 다음에는 마스킹 층이 배치되고 그런 다음 이어서 나머지 GaN-층이 배치된다.
이 경우, 후속하는 발광 다이오드 구조의 재료 퀄리티의 향상을 위해 마스킹 층을 빨라야 제 1 GaN-층의 증착 후에 제공하는 것이 매우 바람직한 것으로 판명됨을 알 수 있었다. 그와 반대로 마스킹 층을 제 1 GaN-층의 증착 전에 삽입하는 것은 연속층 내에서의 압축 변형(compressive strain) 형성을 저지하는 것처럼 보이며, 이러한 현상은 발광 다이오드 구조의 재료 퀄리티의 저하를 초래한다.
전체적으로 본 발명에 기술된 방법, 즉 연속층 내 마스킹 층의 추후 삽입은, 후속해서 연속층 상에 제공되고, 비교적 높은 층 두께와 더불어 매우 높은 재료 퀄리티를 갖는 발광 다이오드 구조를 가능하게 한다. 발광 다이오드 구조 내에서 재료 퀄리티의 향상은 예를 들어, 연속층 내에 마스킹 층을 추후 삽입함으로써 연속층 내 압축 변형 형성이 긍적적인 영향을 받음으로써 설명될 수 있다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 마스킹 층은 GaN-층 내에 배치되어 있다. 다른 말로 해서, 상기 마스킹 층은 상기 실시 예에서 성장 방향으로뿐만 아니라, 성장 방향에 반대로도 GaN-층에 바로 접해 있다. 이러한 경우 GaN-층으로는 바람직하게 발광 다이오드 구조의 성장 전에 증착된 성장 방향으로 마지막 GaN-층이 사용된다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 성장 방향으로 적어도 두 개의 GaN-층이 마스킹 층 전에 배치되어 있다. 다시 말해, 상기 마스킹 층은 예를 들어 층 스택의 제 3 GaN-층에 증착된다. 이러한 증착은 바람직한 것으로 입증되는데, 그 이유는 상기 마스킹 층이 이러한 방식으로 층 스택 내에서 비교적 나중에 증착되고, 그러므로 해서 압축 변형 형성에 부정적인 영향을 주지 않을 수 있기 때문이다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 마스킹 층은 완전히 밀폐되지 않은 층이다. 이러한 경우 상기 마스킹 층내에는 창들(window)이 형성되어 있고, 상기 창들 내에서는 마스킹 층이 양측으로 접해 있는 GaN-층이 상기 마스킹 층에 의해 오픈워크(openwork)되어 있지 않다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 연속층은 적어도 두 개의 GaN-층을 포함한다. 각각의 GaN-층 다음에는 AlN-층 및/또는 AlGaN-층이 성장 방향으로 배치된다. 이러한 배치는 특히 성장 방향으로 층 스택에서 마지막에 있는 GaN-층에 대해서도 같은 경우이며, 그 결과 발광 다이오드 구조가 예를 들어 층 스택에서 마지막에 있는 AlN-층 또는 마지막에 있는 AlGaN-층 바로 다음에 배치될 수 있다.
AlGaN-층이 사용되는 경우, 이러한 AlGaN-층은 바람직하게 예를 들어 최소 5% 내지 최대 10%의 미량의 Ga-성분을 갖는다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 연속층은 적어도 두 개의 GaN-층을 포함하고, 상기 적어도 두 개의 GaN-층의 각각의 GaN-층 내에는 마스킹 층이 배치되어 있다. 그런 경우 예를 들어 연속층의 각각의 GaN-층 내에는 마스킹 층이 배치될 수 있다.
마스킹 층으로는 더 앞서 기술한 것과 같은 마스킹 층이 사용된다. GaN-층 내의 마스킹 층은 성장 방향으로 그리고 성장 방향에 반대로도 각각 GaN-(부분)-층에 접해 있다. 마스킹 층을 연속층의 적어도 두 개 또는 각각의 GaN-층에 삽입하는 것은 상기 연속층 내의 압축 변형 형성에 특히 긍적적인 영향을 준다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 연속층은 실리콘-표면과 이 실리콘-표면에서 볼 때, 연속층의 성장 방향으로 후속하는 제 1 마스킹 층 사이에서 AlGaN-층을 갖지 않는다. 다른 말로 해서, 연속층은 적어도 제 1 마스킹 층의 발생 이전의 영역에서 AlGaN-전이층을 포함하지 않는다.
예를 들어 간행물 US 6,617,060 B1호에서의 대표적인 견해와 달리, 층 스택내 AlGaN-전이층은 적어도 국부적으로 생략될 수 있음을 알 수 있었다. AlGaN-층은 특히 상이한 열 팽창 계수들에 의해 캐리어 기판, 특히 실리콘-표면과 성장된 GaN-층들 사이에서 발생하고, 연속층의 냉각시에 형성되는 변형들을 줄이기 위해 제공된다. 하지만, 연속층의 냉각시에 실리콘-표면에 대한 GaN-층들의 효과적인 수축에 의해 다수의 추가 매칭 변위들이 형성된다는 것을 기대할 수 있다. 그러므로 AlGaN-층의 생략은 바람직한 것으로 입증될 수 있다.
본 발명에 따른 적어도 하나의 실시 예에 따르면, 연속층은 전체적으로 AlGaN-층을 갖지 않는다. 다시 말해, 본 실시 예에서 전체 연속층에는 AlGaN- 전이층이 배치되어 있지 않다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 실리콘-표면상에 배치되어 있는 버퍼층 다음에는 성장 방향으로 GaN-층이 바로 배치되어 있고, 이 경우 상기 GaN-층은 특히 가상(pseudomorph) GaN-층이다. 상기 가상 GaN-층은 특히, 이 가상 GaN-층이 가상 GaN-층 아래에 놓인 층들에 대하여 역 변형을 구현한다는 것을 특징으로 한다. 그로 인해 연속층의 냉각 시에 상기 가상 GaN-층은 실리콘-표면에 대하여 가상 GaN-층 위에 놓인 추가의 GaN-층들의 수축을 저지할 수 있다.
이 경우 가상 GaN-층은 특히 실리콘-표면의 결정 구조를 유지하면서 성장된 GaN-층을 말한다. 이 경우에는 특히 실리콘-표면의 격자 상수(lattice constant)가 가상 GaN-층 상으로 전이될 수도 있다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 성장 방향으로 제 1 마스킹 층은 가상 GaN-층과 추가의 GaN-층 사이에 배치되어 있다. 상기 마스킹 층은 예를 들어 상기 두 개의 GaN-층들과 바로 접할 수 있고, 따라서 상기 마스킹 층은 GaN-층 내에도 배치되어 있으며, 이 경우 성장 방향으로 마스킹 층 아래에 놓인 GaN-층의 부분은 가상이고, 성장 방향으로 마스킹 층 위에 놓인 GaN-층의 부분은 가상이 아니다.
이 경우, 바람직하게 구현된 마스킹 층(상기 마스킹 층은 바람직하게 SiN-마스킹 층임)과 관련한 가상 GaN-층의 삽입은 후속하는 GaN-층이 마스킹 층에 의해 부분적으로 덮인 가상 GaN-층 상에서 새로이 성장하고, 동시에 가상 GaN-층 아래에 놓인 층들로부터 기인하거나 또는 가상 GaN-층 아래에 놓인 층들에서 발생할 수 있는 변위들이 효과적으로 차단될 수 있도록 하는 것임을 알 수 있었다.
이 경우 바람직하게 마스킹 층은 최소 0.5nm 내지 최대 2.5nm의, 특히 최소 1nm 내지 최대 2nm 범위의 두께를 갖는다. 이 경우 상기 마스킹 층은 전술한 것과 같이 특히 밀폐되지 않은 층으로서 구현되어 있다. 마스킹 층은 예를 들어 창을 가지며, 그물(net) 방식으로 그 아래 놓인 가상 GaN-층을 덮는다.
본 발명에 따른 방법의 적어도 하나의 실시 예에 따르면, 발광 다이오드 구조는 제공된 후 연속층으로부터 분리된다. 그런 다음 상기 발광 다이오드 구조는 예를 들어 기판이 없는 다이오드의 형태로 사용될 수 있다. 또한, 발광 다이오드 구조는 분리되기 전에 연속층으로부터 떨어져서 마주하는 발광 다이오드 구조의 측면에 의해 캐리어 상에 제공될 수도 있다. 상기 캐리어는 예를 들어 실리콘 또는 게르마늄을 포함할 수 있거나 또는 이러한 물질들로 이루어질 수 있다.
하기에서는 본 발명에 기술된 방법이 실시 예들 및 해당 도면들을 참조해서 더 자세히 설명된다.
도 1 및 도 6은 본 발명에 기술된 방법의 보다 상세한 설명시 참조되는 그래프 도면을 보여주며,
도 2, 도 3, 도 4 및 도 5는 본 발명에 기술된 방법의 보다 상세한 설명시 참조되는 에피택셜 방식으로 제조된 층 구조들의 개략적인 단면도를 보여준다.
도면들에서 동일한, 동일한 형태의 또는 동일하게 작용하는 소자들에는 동일한 도면 부호들이 제공되었다. 도면들 그리고 상기 도면들에 도시된 소자들의 상호 크기 비율들은 척도에 맞는 것으로 간주될 수 없다. 오히려 개별 소자들은 더 나은 개관을 위하여 그리고/또는 더 나은 이해를 위하여 과도하게 크게 도시되어 있을 수 있다.
도 1은 실리콘-표면상에 증착된 연속층의 층들 및 발광 다이오드 구조의 성장 시간(T/s)에 대한 곡률(K)을 그래프로 보여준다. 이 경우 성장 방향(R)은 시간적 파형에 상응한다. 도 1에는 두 개의 곡선이 도시되어 있다: 곡선(A)은 실리콘 질화물에 의해 형성된 마스킹 층이 연속층(100)의 제 1 GaN-층 이전에 성장된 실시 예와 관련한다.
도 2의 개략적인 단면도에서는 이와 같은 층 파형이 나타난다: 실리콘-표면(1a)을 갖는 캐리어 기판(1) 다음에는 마스킹 층(12)이 배치되고, 상기 마스킹 층 다음에는 성장 방향(R)으로 층 스택(100)의 제 1 GaN-층(5)이 배치된다. 층 스택(100)은 GaN-층들(5, 8 및 11)에 의해 총 3개의 GaN-층을 포함한다.
곡선 B는 마스킹 층이 층 스택(100)의 제 3 GaN-층(11)에 배치된 실시 예와 관련한다. 상기 실시 예는 예를 들어 도 3에서 개략적인 단면도를 통해 그래프로 설명된다.
도 1에서 볼 수 있는 바와 같이, B 경우의 곡률은 특히 발광 다이오드 구조(16)의 영역에서 A의 경우의 곡률보다 더 크다. 그로 인해 연속층(100) 내로의 마스킹 층(12)의 시간상으로 나중의 삽입은 성장된 층들의 더 큰 압력 변형을 야기한다.
이때 층들의 순서는 예를 들어 B 경우에 있어서 하기와 같다(도 3의 개략적 단면도 참조):
층 구조(100)는 예를 들어 실리콘으로 이루어지고 실리콘-표면, 예컨대 111-표면(1a)을 갖는 캐리어 기판(1)을 포함한다.
실리콘-표면상에는 연속층(100)의 하기의 층들이 성장 방향(R)으로 예를 들어 바로 겹쳐서 증착된다:
－ 알루미늄 질화물로 이루어진 핵 생성층(2),
－ 알루미늄 질화물로 이루어진 버퍼층(3), 상기 버퍼층은 핵 생성층(2) 보다 더 높은 성장 온도, 예를 들어 적어도 1000℃에서 증착됨,
－ AlGaN-층(4), 상기 AlGaN-층에서는 알루미늄-농도가 성장 방향(R)으로 최대 95% 내지 최소 15%까지 단계적으로 감소함,
－ 제 1 GaN-층(5),
－ AlN-층 또는 AlGaN-층(7), 상기 AlN-층 또는 AlGaN-층은 약 850℃의 상대적으로 낮은 성장 온도에서 성장될 수 있음,
－ 제 2 GaN-층(8),
－ 후속하는 AlN-층 또는 AlGaN-층(10), 상기 AlN-층 또는 AlGaN-층은 재차 약 850℃에서 성장될 수 있음,
－제 3 GaN-층(11), 상기 제 3 GaN-층 내에 마스킹 층(12)이 배치되어 있음, 그리고
－ AlN-층 또는 AlGaN-층(15).
캐리어 기판(1)으로부터 떨어져서 마주한 AlN-층 또는 AlGaN-층(15)의 측에는 발광 다이오드 구조(16)가 배치되어 있으며, 상기 발광 다이오드 구조는 예를 들어 다중 웰 구조들을 포함하고 GaN을 기반으로 한다.
커브 A에 상응하는 층 구조는 도 2에 도시되어 있다.
도 4와 관련해서는 본 발명에 기술된 방법의 추가의 실시 예가 더 자세히 설명되어 있다. 본 발명에 따른 방법을 통하여 도 4에서 단면도로 개략적으로 도시된 층들의 순서가 생성된다.
도 3과 관련하여 기술된 층들의 순서와는 달리, 상기 실시 예에서 각각의 GaN-층(5, 8, 11) 사이에 있는 연속층(100)은 실리콘 질화물에 의해 형성된, 예를 들어, 실리콘 질화물로 이루어진 마스킹 층(12)을 포함한다. 이 경우 상기 마스킹 층들(12)은 성장 방향(R)으로 측정했을 때, 각각 최소 0.35nm 내지 최대 0.65nm의 두께를 가질 수 있다.
마스킹 층(12)을 연속층(100)의 각각의 GaN-층 내에 삽입하는 것은 캐리어 기판(1)으로부터 떨어져서 마주하는 연속층(100)의 표면에서 매우 높은 압력 변형 형성을 야기하며, 이러한 변형 형성은 발광 다이오드 구조(16) 내에 균열이 발생하지 않으면서, 성장 방향(R)으로 측정했을 때, 8㎛ 이하의 두께를 갖는 발광 다이오드 구조(16)를 성장하도록 허용한다.
도 5와 관련해서는 본 발명에 기술된 방법의 추가의 실시 예가 더 자세히 설명되어 있다. 예를 들어 도 2의 실시 예와 달리, 연속층(100)은 본 발명에서 AlGaN-전이층을 갖지 않는다. 성장 방향으로 연속층(100)의 층 구조는 예를 들어 하기와 같을 수 있다:
－ 실리콘-표면(1a)을 갖는 기판(1),
－ 핵 생성층(2) 및 버퍼층(3), 상기 핵 생성층 및 버퍼층은 각각 예를 들어 알루미늄 질화물로 이루어져 있고 공통으로 약 200nm의 두께를 가질 수 있음,
－ GaN-층, 상기 GaN-층은 가상으로 성장되어 있고 약 100nm의 두께를 가짐,
－ 제 1 마스킹 층(12), 상기 제 1 마스킹 층은 예를 들어 실리콘 질화물에 의해 형성되어 있고 1nm 내지 2nm 사이의 두께를 가짐,
－ 추가의 GaN-층(8), 상기 GaN-층은 약 700nm의 두께를 가짐,
－ 제 1 AlN-층(10), 상기 제 1 AlN-층은 예를 들어 약 850℃의 온도에서 성장될 수 있음,
－ 제 3 GaN-층(11), 상기 제 3 GaN-층(11)은 예를 들어 약 700nm의 두께를 가짐, 그리고
－ 추가의 AlN-층, 상기 추가의 AlN-층은 약 850℃의 낮은 성장 온도에서 성장될 수 있음.
이러한 연속층(100) 다음에는 예를 들어 4㎛ 내지 8㎛의 두께를 갖는 발광 다이오드 구조(16)가 배치된다.
도 5의 실시 예는 특히 버퍼층(3)과 제 1 마스킹 층(12) 사이에 AlGaN-전이층이 생략되어 있다는 것을 특징으로 한다.
도 6과 관련해서는 상기 AlGaN-전이층(4) 생략 효과가 그래프로 도시되어 있다. 이 목적을 위해 도 6은 상이한 반사들에 대한 X-선 로킹 커브들의 반치 전폭들(Full Width at Half Maximum)을 보여준다.
도 6에서의 값들(A)은 예를 들어 도 2에서 도시된 바와 같이, AlGaN-층(4)을 포함하는 기준 구조와 관련한다. 값들(B)은 도 5에서 도시된 바와 같이, 전이층(AlGaN)이 생략된 연속층(100)과 관련한다.
특히 도 6은 반사들(102, 201)에 대한 X-선 로킹 커브들의 반치 전폭들에 대한 더 작은 값들을 보여준다. 이러한 값들은 단계 변위들의 감소된 결함 밀도에 대한 명확한 암시이다. 이러한 암시는 방사선 생성을 위해 설치된 활성 발광 다이오드 구조(16)의 층 내부에서 더 높은 내부적 양자 효율을 기대하게 한다. 추가로 이러한 연속층(100)은 확실히 더 간단하고, 더불어 더 경제적인 비용으로 제조될 수 있다.
도 2, 도 3, 도 4에서 그리고 도 5에 대한 설명에서는 각각의 층에 대하여 예시적인 두께 또는 두께 범위들이 제시되어 있다. 이 경우 상기 두께들 또는 두께들의 범위들에 대한 제시된 한계들은 +/- 30%, 바람직하게는 +/- 20%, 특히 바람직하게는 +/-10%의 범위들에서 제시된 값들만큼 변동할 수 있다.
본 특허 출원서는 독일 특허 출원서 102009047881.7의 우선권을 주장하며, 상기 우선권 서류의 공개 내용은 인용의 방식으로 본 특허 출원서에 수용된다.
본 발명은 실시 예들을 참조한 상세한 설명으로 인해 상기 실시 예들에만 한정되지 않는다. 오히려 본 발명은 각각의 새로운 특징 그리고 특징들의 각각의 조합을 포함하며, 상기 특징 또는 상기 조합 자체가 특허청구범위 또는 실시 예들에 명시적으로 기재되어 있지 않더라도 특히 상기 각각의 특징 조합은 특허 청구범위에 포함된 것으로 간주한다.

Claims (15)

  1. － 실리콘-표면(1a)을 갖는 캐리어 기판(1)을 제공하는 단계,
    － 연속층(100)을 성장 방향(R)으로 상기 실리콘-표면(1a)상에 증착하는 단계, 그리고
    － 발광 다이오드 구조(16)를 상기 연속층(100) 상에 증착하는 단계를 포함하는 발광 다이오드를 제조하기 위한 방법으로서,
    － 상기 연속층(100)은 갈륨 질화물에 의해 형성된 GaN-층(5)을 포함하고,
    － 상기 연속층(100)은 실리콘 질화물에 의해 형성되어 있는 마스킹 층(12)을 포함하며, 그리고
    － 상기 마스킹 층(12)은 성장 방향(R)으로 적어도 GaN-층 부분 다음에 배치되는,
    발광 다이오드를 제조하기 위한 방법.
  2. 제 1항에 있어서,
    － 상기 마스킹 층(12)은 GaN-층 내부에 배치되어 있는,
    발광 다이오드를 제조하기 위한 방법.
  3. 제 1항 또는 제 2항에 있어서,
    － 상기 마스킹 층(12)이 두 개의 GaN-층에 바로 접해 있는,
    발광 다이오드를 제조하기 위한 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    － 성장 방향(R)으로 적어도 두 개의 GaN-층(5, 8, 11)이 상기 마스킹 층(12) 전에 배치되어 있는,
    발광 다이오드를 제조하기 위한 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    － 상기 연속층(100)이 적어도 두 개의 GaN-층(5, 8, 11)을 포함하고,
    － 성장 방향(R)으로 각각의 GaN-층(5, 8, 11) 다음에 AIN-층(7, 10, 15)이 배치되는,
    발광 다이오드를 제조하기 위한 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    － 상기 연속층(100)이 적어도 두 개의 GaN-층(5, 8, 11)을 포함하고,
    － 성장 방향(R)으로 각각의 GaN-층(5, 8, 11) 다음에 AlGaN-층(7, 10, 15)이 배치되는,
    발광 다이오드를 제조하기 위한 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    － 상기 연속층(100)이 적어도 두 개의 GaN-층(5, 8, 11)을 포함하고,
    － 성장 방향(R)으로 각각의 GaN-층(5, 8, 11) 다음에 AlGaN-층(7, 10, 15) 및/또는 AlN-층(7, 10, 15)이 배치되는,
    발광 다이오드를 제조하기 위한 방법.
  8. 제 6항 또는 제 7항에 있어서,
    － 상기 AlGaN-층들(7, 10, 15) 중 적어도 하나의 AlGaN-층 내의 Ga-농도가 최소 5% 내지 최대 10%인,
    발광 다이오드를 제조하기 위한 방법.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    － 상기 연속층(100)이 적어도 두 개의 GaN-층(5, 8, 11)을 포함하고,
    － 각각의 GaN-층(5, 8, 11) 내에 마스킹 층(12)이 배치되어 있는,
    발광 다이오드를 제조하기 위한 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    － 상기 연속층(100)이 상기 실리콘-표면(1a)과 성장 방향(R)으로 제 1 마스킹 층(12) 사이에서 AlGaN-층을 갖지 않는,
    발광 다이오드를 제조하기 위한 방법.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서,
    － 상기 연속층(100)이 AlGaN-층을 갖지 않는,
    발광 다이오드를 제조하기 위한 방법.
  12. 제 1항 내지 제 11항 중 어느 한 항에 있어서,
    － 성장 방향(R)으로 상기 버퍼층(3) 다음에 성장 방향(R)으로 GaN-층(5a)이 바로 배치되는,
    발광 다이오드를 제조하기 위한 방법.
  13. 제 12항에 있어서,
    － 상기 GaN-층(5a)이 가상 GaN-층(5a)인,
    발광 다이오드를 제조하기 위한 방법.
  14. 제 13항에 있어서,
    － 상기 성장 방향(R)으로 제 1 마스킹 층(12)이 가상 GaN-층(5a)과 GaN-층(8) 사이에 배치되어 있고, 상기 마스킹 층(12)의 두께가 0.5nm 내지 2.5nm인,
    발광 다이오드를 제조하기 위한 방법.
  15. 제 1항 내지 제 14항 중 어느 한 항에 있어서,
    상기 발광 다이오드 구조(16)는 상기 연속층(100)으로부터 분리되는,
    발광 다이오드를 제조하기 위한 방법.
KR1020127011310A 2009-09-30 2010-09-28 발광 다이오드를 제조하기 위한 방법 KR101808197B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009047881.7 2009-09-30
DE102009047881.7A DE102009047881B4 (de) 2009-09-30 2009-09-30 Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
PCT/EP2010/064353 WO2011039181A1 (de) 2009-09-30 2010-09-28 Verfahren zur herstellung einer leuchtdiode

Publications (2)

Publication Number Publication Date
KR20120081177A true KR20120081177A (ko) 2012-07-18
KR101808197B1 KR101808197B1 (ko) 2017-12-12

Family

ID=43334491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127011310A KR101808197B1 (ko) 2009-09-30 2010-09-28 발광 다이오드를 제조하기 위한 방법

Country Status (7)

Country Link
US (2) US8828768B2 (ko)
EP (1) EP2483914B1 (ko)
JP (3) JP5748758B2 (ko)
KR (1) KR101808197B1 (ko)
CN (2) CN105551932B (ko)
DE (1) DE102009047881B4 (ko)
WO (1) WO2011039181A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
DE102010046792A1 (de) 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
DE102011114665B4 (de) 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
US8946773B2 (en) 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
US9136430B2 (en) 2012-08-09 2015-09-15 Samsung Electronics Co., Ltd. Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
KR101464854B1 (ko) 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
CN105144345B (zh) * 2013-03-15 2018-05-08 晶体公司 与赝配电子和光电器件的平面接触
DE112014002779B8 (de) 2013-06-11 2022-12-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
JP5996489B2 (ja) * 2013-07-09 2016-09-21 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2014063988A (ja) * 2013-07-23 2014-04-10 Toshiba Corp 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
KR102098250B1 (ko) 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
TW201718930A (zh) * 2015-09-04 2017-06-01 南洋理工大學 具有經減低之線差排密度的基材之製造方法
JP6264628B2 (ja) * 2017-01-13 2018-01-24 アルパッド株式会社 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP6437083B2 (ja) * 2017-12-06 2018-12-12 アルパッド株式会社 半導体ウェーハ及び半導体素子
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法
DE102018101558A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3934320B2 (ja) 1997-03-13 2007-06-20 日本電気株式会社 ＧａＮ系半導体素子とその製造方法
JP3257442B2 (ja) * 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
JP2008034862A (ja) * 1997-04-11 2008-02-14 Nichia Chem Ind Ltd 窒化物半導体の成長方法
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
WO1999030373A1 (fr) 1997-12-08 1999-06-17 Mitsubishi Cable Industries, Ltd. DISPOSITIF LUMINEUX SEMI-CONDUCTEUR A BASE DE GaN ET PROCEDE DE PRODUCTION D'UN CRISTAL A BASE DE GaN
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
DE10151092B4 (de) 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
JP4375972B2 (ja) * 2003-01-28 2009-12-02 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
JP2005235908A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd 窒化物半導体積層基板及びＧａＮ系化合物半導体装置
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
JP4571476B2 (ja) * 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
JP4482490B2 (ja) * 2005-06-13 2010-06-16 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
CN102064091B (zh) 2006-02-23 2013-03-20 阿祖罗半导体股份公司 氮化物半导体部件及其制造工艺
US9406505B2 (en) 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
CN101467231B (zh) * 2006-04-25 2012-07-18 新加坡国立大学 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法
WO2009002365A1 (en) 2006-12-15 2008-12-31 University Of South Carolina Pulsed selective area lateral epitaxy for growth of iii-nitride materials over non-polar and semi-polar substrates
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007020979A1 (de) 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
US20080296616A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon nanoscale patterned interface
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur

Also Published As

Publication number Publication date
US20130065342A1 (en) 2013-03-14
DE102009047881A1 (de) 2011-04-21
CN105551932A (zh) 2016-05-04
WO2011039181A1 (de) 2011-04-07
EP2483914B1 (de) 2017-09-06
JP5748758B2 (ja) 2015-07-15
CN105551932B (zh) 2019-04-09
DE102009047881B4 (de) 2022-03-03
US20140329350A1 (en) 2014-11-06
JP2013506980A (ja) 2013-02-28
EP2483914A1 (de) 2012-08-08
CN102576656B (zh) 2016-01-20
JP6463813B2 (ja) 2019-02-06
JP6216349B2 (ja) 2017-10-18
US9184337B2 (en) 2015-11-10
US8828768B2 (en) 2014-09-09
JP2018022909A (ja) 2018-02-08
KR101808197B1 (ko) 2017-12-12
JP2015181180A (ja) 2015-10-15
CN102576656A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
KR20120081177A (ko) 발광 다이오드를 제조하기 위한 방법
KR101384042B1 (ko) 질화물 반도체층의 제조 방법
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
CN102842657B (zh) 用于制造iii族氮化物半导体发光器件的方法
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
US9171976B2 (en) Light detection device
KR101369082B1 (ko) 반도체 발광 소자
JP2017208554A (ja) 半導体積層体
US9640716B2 (en) Multiple quantum well structure and method for manufacturing the same
KR20170101932A (ko) 전자 디바이스용 에피택셜 기판, 전자 디바이스, 전자 디바이스용 에피택셜 기판의 제조 방법, 그리고 전자 디바이스의 제조 방법
CN104813441A (zh) 半导体材料
TWI523264B (zh) 用於製造光電半導體晶片之方法及此類之半導體晶片
CN102969335B (zh) 半导体器件
KR102002898B1 (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
JP6029538B2 (ja) 半導体装置
JP2009102217A (ja) ＧａＮ基板の製造方法、エピウエハの製造方法、半導体素子の製造方法およびエピウエハ
JP5892971B2 (ja) 窒化物半導体層の製造方法
KR20150046666A (ko) InGaN 완충층을 이용한 질화물 반도체 발광소자
US20110177679A1 (en) Method for manufacturing semiconductor device
JP2013197571A (ja) 窒化物半導体積層体
KR20170020414A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant