JP2018022909A - 層構造の製造方法 - Google Patents

層構造の製造方法 Download PDF

Info

Publication number
JP2018022909A
JP2018022909A JP2017182284A JP2017182284A JP2018022909A JP 2018022909 A JP2018022909 A JP 2018022909A JP 2017182284 A JP2017182284 A JP 2017182284A JP 2017182284 A JP2017182284 A JP 2017182284A JP 2018022909 A JP2018022909 A JP 2018022909A
Authority
JP
Japan
Prior art keywords
layer
gan
stack
masking
growth direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017182284A
Other languages
English (en)
Other versions
JP6463813B2 (ja
Inventor
ペーター スタウス
Stauss Peter
ペーター スタウス
フィリップ ドレクセル
Drechsel Philipp
フィリップ ドレクセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018022909A publication Critical patent/JP2018022909A/ja
Application granted granted Critical
Publication of JP6463813B2 publication Critical patent/JP6463813B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

【課題】大きな層厚および高い材料品質を有する窒化ガリウムをベースとする層を、シリコン表面上にエピタキシャル堆積させる方法を提供する。
【解決手段】シリコン表面１ａを有するキャリア基板１を形成するステップと、シリコン表面１ａ上に、成長方向Ｒに一連の層１００を堆積させるステップと、を含む。一連の層１００が、窒化ガリウムを使用して形成されるＧａＮ層５、８、１１及び窒化珪素を使用して形成されるマスキング層１２を含んでいる。成長方向ＲにおいてＧａＮ層１１の少なくとも一部分の後ろにマスキング層１２が続くように形成する。
【選択図】図３

Description

層構造の製造方法を開示する。
特許文献１および特許文献２には、窒化ガリウムをベースとする層をシリコン基板上にエピタキシャル堆積させる方法が記載されている。
国際公開第２００７／０９６４０５号 米国特許第６，６１１，００２号明細書 米国特許第６，６１７，０６０号明細書
本発明の１つの目的は、大きな層厚および高い材料品質を有する、窒化ガリウムをベースとする層を、シリコン表面上にエピタキシャル堆積させる方法を開示することである。
発光ダイオードの製造方法の少なくとも一実施形態によると、１つの方法ステップにおいて、シリコン表面を有するキャリア基板を形成する。この目的のために、キャリア基板は、例えばシリコンから構成すればよい。さらには、キャリア基板をＳＯＩ基板（シリコンオンインシュレータ基板）としてもよい。キャリア基板のシリコン表面は、例えば（１１１）シリコン表面である。
キャリア基板は、例えば、少なくとも１３０Ｗ／ｍｋの良好な熱伝導率であることを特徴とする。
本方法の少なくとも一実施形態によると、１つの方法ステップにおいて、シリコン表面に積層体を堆積させる。一例として、シリコン表面に積層体をエピタキシャルに形成する。積層体は、シリコン表面の上に成長していくときに成長方向を有する。成長方向は、一例として、シリコン表面に垂直である、または、シリコン表面の垂線に対して７゜未満の小さい角度をなす。
本方法の少なくとも一実施形態によると、１つの方法ステップにおいて、積層体の上に発光ダイオード構造を堆積させる、すなわち、成長方向に、例えば、シリコン表面、積層体、発光ダイオード構造が順に並ぶ。発光ダイオード構造は、例えば窒化ガリウムをベースとする。積層体は、例えば、少なくとも３μｍ（例：少なくとも５μｍ）の比較的大きい層厚と高い材料品質とを有する発光ダイオード構造を、シリコン表面上に成長させることを可能にする役割を果たす。
本方法の少なくとも一実施形態によると、積層体は、窒化ガリウムを使用して形成されるＧａＮ層を含んでいる。ＧａＮ層は、一例として、ｎ型にドープされた窒化ガリウムからなる。
この実施形態においては、積層体は、窒化珪素を使用して形成される（例えば窒化珪素からなる）マスキング層をさらに含んでいる。マスキング層の成長は、例えば、シリコン前駆体（例えばシランやジシラン）、または窒素前駆体（例えばアンモニアまたはジメチルヒドラジン）を含んだ有機シリコン化合物を、例えばエピタキシャル成長を行う成長室の中に同時に導入することによって行うことができる。成長面上で２種類の前駆体が反応して窒化珪素が形成される。
この場合、マスキング層は、特許文献１に開示されているように具現化および形成することができる。記載されているマスキング層の具現化および形成に関して、この特許文献１は参照によって明示的に本出願に組み込まれている。
この場合、マスキング層は、成長方向においてＧａＮ層の少なくとも一部分の後ろに続いている。すなわち、本方法のこの実施形態によると、成長方向において最初のＧａＮ層を成長させた後にマスキング層を堆積させる。この場合、マスキング層は、ＧａＮ層に直接隣接することができる。この場合、「ＧａＮ層の少なくとも一部分」とは、マスキング層をＧａＮ層の中に配置することもできることを意味する。すなわち、ＧａＮ層の一部分を堆積させた後、マスキング層を堆積させ、次いでＧａＮ層の残りを堆積させる。
この場合、少なくとも最初のＧａＮ層の堆積後にマスキング層を形成することは、その後の発光ダイオード構造の材料品質を改善するうえで特に有利であることが判明した。対照的に、最初のＧａＮ層の堆積前にマスキング層を導入すると、積層体における圧縮歪みの蓄積が抑制されるものと考えられ、これによって発光ダイオード構造の材料品質が低下する。
全体として、本明細書に記載した方法、すなわち積層体にマスキング層を遅い段階で導入することによって、その後に、比較的大きい層厚とともに特に高い材料品質を有する発光ダイオード構造を積層体上に形成することが可能になる。発光ダイオード構造の材料品質が改善される理由は、例えば、積層体にマスキング層を遅い段階で導入することが、積層体における圧縮歪みの蓄積にプラスに影響するためである。
本方法の少なくとも一実施形態によると、マスキング層をＧａＮ層の中に配置する。言い換えれば、この実施形態におけるマスキング層は、成長方向およびその反対方向の両方において、ＧａＮ層に直接隣接している。このＧａＮ層は、発光ダイオード構造を成長させる前に堆積させるＧａＮ層のうち、成長方向における最後のＧａＮ層であることが好ましい。
本方法の少なくとも一実施形態によると、成長方向においてマスキング層の上流に、少なくとも２層のＧａＮ層を配置する。すなわち、マスキング層は、積層体の例えば３番目のＧａＮ層の中に堆積させる。このようにすることでマスキング層が比較的遅い段階で積層体中に堆積され、したがって圧縮歪みの蓄積にマイナスに影響し得ないため、有利であることが判明した。
本方法の少なくとも一実施形態によると、マスキング層は、完全に閉じていない（incompletely closed）層である。この場合、マスキング層に窓（windows）が形成されており、この窓において、マスキング層の両側に隣接しているＧａＮ層は、マスキング層によって穿孔されていない。
本方法の少なくとも一実施形態によると、積層体は、少なくとも２層のＧａＮ層を含んでいる。ＧａＮ層それぞれには、成長方向にＡｌＮ層もしくはＡｌＧａＮ層またはその両方が続いている。このことは、特に、積層体の中の、成長方向において最後のＧａＮ層についてもあてはまり、したがって、発光ダイオード構造は、例えば、積層体の中の最後のＡｌＮ層または最後のＡｌＧａＮ層のすぐ後ろに続けることができる。
ＡｌＧａＮ層を使用する場合、この層のＧａの割合は、例えば少なくとも５％から最大で１０％の範囲内のように、小さいことが好ましい。
本方法の少なくとも一実施形態によると、積層体は、少なくとも２層のＧａＮ層を含んでおり、これら少なくとも２層のＧａＮ層の各ＧａＮ層の中にマスキング層が配置されている。この場合、一例として、積層体の各ＧａＮ層の中にマスキング層を配置してもよい。
マスキング層は、前述したマスキング層である。したがって、ＧａＮ層それぞれの中のマスキング層は、成長方向およびその反対方向においてＧａＮ層（部分層）に隣接している。積層体の少なくとも２層のＧａＮ層の間、または各ＧａＮ層の中にマスキング層を導入することは、積層体における圧縮歪みの蓄積に特にプラスに影響する。
本方法の少なくとも一実施形態によると、シリコン表面から積層体の成長方向に見たとき、シリコン表面とそれより後の第１のマスキング層との間の積層体に、ＡｌＧａＮ層が存在しない。言い換えれば、積層体は、少なくとも最初のマスキング層より前の領域にＡｌＧａＮ遷移層を含んでいない。
例えば特許文献３に記載されている図とは異なり、積層体の少なくとも一部分についてＡｌＧａＮ遷移層を省くことができることが判明した。ＡｌＧａＮ層は、特に、キャリア基板（特にシリコン表面）と、成長させるＧａＮ層とで熱膨張係数が異なる結果として、積層体の冷却時に発生して蓄積する歪みを低減する目的で設けられる。しかしながら、積層体の冷却時、シリコン表面に対してＧａＮ層が実質的に収縮する結果として、多数の同程度の転位が形成されるものと予測される。したがって、ＡｌＧａＮ層を省くことは有利であり得る。
少なくとも一実施形態によると、積層体全体にわたり、ＡｌＧａＮ層が存在しない。すなわち、この実施形態においては、積層体全体においてＡｌＧａＮ遷移層が配置されていない。
本方法の少なくとも一実施形態によると、成長方向において、シリコン表面上に配置されるバッファ層のすぐ後ろにＧａＮ層が続いており、このＧａＮ層は、特に、擬似格子整合（pseudomorphic）ＧａＮ層である。擬似格子整合ＧａＮ層は、特に、下の層とは逆の歪みを発生させることを特徴とする。したがって、積層体の冷却時、擬似格子整合ＧａＮ層は、上に位置するさらなるＧａＮ層の、シリコン表面に対する収縮を打ち消すことができる。
この場合、擬似格子整合ＧａＮ層とは、特に、シリコン表面の結晶構造を維持しながら成長するＧａＮ層であるものと理解されたい。この場合、特に、シリコン表面の格子定数を擬似格子整合ＧａＮ層に移すことも可能である。
本方法の少なくとも一実施形態によると、成長方向において擬似格子整合ＧａＮ層とさらなるＧａＮ層との間に、第１のマスキング層を配置する。マスキング層は、例えば、２層のＧａＮ層に直接隣接させることができる。すなわち、マスキング層は、ＧａＮ層の中に配置され、この場合、ＧａＮ層のうち成長方向においてマスキング層の下に位置する部分が擬似格子整合層であり、ＧａＮ層のうち成長方向においてマスキング層の上に位置する部分が非擬似格子整合層である。
この場合、有利に具現化されたマスキング層（好ましくはＳｉＮマスキング層）と組み合わせて擬似格子整合ＧａＮ層を導入する効果として、マスキング層によって部分的に覆われている擬似格子整合ＧａＮ層の上に、次のＧａＮ層が新たに成長し、この場合、下の層から伝搬する転位または新たに発生し得る転位を効果的に防止できることが判明した。
この場合、マスキング層の厚さは、少なくとも０．５ｎｍから最大で２．５ｎｍの間、特に、少なくとも１ｎｍから最大で２ｎｍの範囲内であることが好ましい。この場合、マスキング層は、上述したように完全に閉じていない層として具現化されることが好ましい。マスキング層は例えば窓を有し、下の擬似格子整合ＧａＮ層を網状に覆っている。
本方法の少なくとも一実施形態によると、発光ダイオード構造を形成した後、発光ダイオード構造を積層体から剥離する。この場合、発光ダイオード構造は、例えば基板レスのダイオードの形を使用できる。さらには、剥離する前に、発光ダイオード構造を、積層体とは反対側の面によってキャリアに貼り付けることが可能である。キャリアは、例えば、シリコンまたはゲルマニウムを含んでいる、またはこれらの材料の一方から構成できる。
以下では、本明細書に記載した方法について、例示的な実施形態および関連する図面に基づいてさらに詳しく説明する。
本明細書に記載した方法の説明に供するグラフ 本明細書に記載した方法の説明に供する、エピタキシャルに形成される層構造の概略的な断面図 本明細書に記載した方法の説明に供する、エピタキシャルに形成される層構造の概略的な断面図 本明細書に記載した方法の説明に供する、エピタキシャルに形成される層構造の概略的な断面図 本明細書に記載した方法の説明に供する、エピタキシャルに形成される層構造の概略的な断面図 本明細書に記載した方法の説明に供するグラフ
図面において、同じ要素、同じタイプの要素、または同じ機能の要素には、同じ参照符号を付してある。図面と、図面に示した要素のサイズの互いの関係は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
図１は、（シリコン表面の上に堆積された）積層体の層および発光ダイオード構造の曲率Ｋを、成長時間Ｔ（単位：秒）に対してプロットしたグラフを示している。この場合、成長方向Ｒは時間プロファイルに対応する。図１は２本の曲線を示しており、曲線Ａは、窒化珪素を使用して形成されるマスキング層を、積層体１００の最初のＧａＮ層より前に成長させる例示的な実施形態に関連する。
図２における概略的な断面図は、そのような１つの層構造を示している。成長方向Ｒにおいて、シリコン表面１ａを有するキャリア基板１より後ろにマスキング層１２が続いており、マスキング層１２の後ろには、積層体１００の最初のＧａＮ層５が続いている。積層体１００は、全体として３層のＧａＮ層（ＧａＮ層５，８，１１）を備えている。
曲線Ｂは、積層体１００の第３のＧａＮ層１１にマスキング層を配置する例示的な実施形態に関連する。この実施形態は、例えば図３に概略的な断面図として図示してある。
図１から明らかであるように、ケースＢにおける曲率は、特に発光ダイオード構造１６の領域において、ケースＡの場合よりも大きい。したがって、マスキング層１２を時間的に後から積層体１００に導入することによって、成長させる層の圧縮歪みが大きくなる。
ケースＢの場合の一連の層は、例えば次のとおりである（図３の概略的な断面図を参照）。
層構造１００はキャリア基板１を備えており、このキャリア基板１は、例えばシリコンからなり、シリコン表面（例えば（１１１）面１ａ）を有する。
シリコン表面の上に、積層体１００の以下の層を、成長方向Ｒに（例えば直接的に）垂直に重ねて堆積させる。
− 窒化アルミニウムからなる核形成層（nucleation layer）２。
− 窒化アルミニウムからなるバッファ層３。この層は、核形成層２よりも高い成長温度（例えば少なくとも１０００℃）で堆積させる。
− ＡｌＧａＮ層４。この層内では、アルミニウム濃度が成長方向Ｒに最大９５％から少なくとも１５％に段階的に減少する。
− 最初のＧａＮ層５。
− ＡｌＮ層またはＡｌＧａＮ層７。この層は、約８５０℃の低い成長温度で成長させることができる。
− 第２のＧａＮ層８。
− さらなるＡｌＮ層またはＡｌＧａＮ層１０。この層は約８５０℃で成長させることができる。
− 第３のＧａＮ層１１。この層の中にマスキング層１２が配置される。
− ＡｌＮ層またはＡｌＧａＮ層１５。
キャリア基板１とは反対側の、ＡｌＮ層またはＡｌＧａＮ層１５の面に、発光ダイオード構造１６を配置する。この発光ダイオード構造は、例えば多重量子井戸構造を備えており、ＧａＮをベースとする。
図２は、曲線Ａに対応する層構造を示している。
本明細書に記載した方法のさらなる例示的な実施形態について、図４を参照しながらさらに詳しく説明する。図４に断面図として概略的に示した一連の層は、本方法によって製造される。
図３に関連して説明した一連の層とは異なり、この例示的な実施形態における積層体１００は、ＧａＮ層５，８，１１それぞれの間にマスキング層１２を備えており、これらのマスキング層は、窒化珪素を使用して形成されており、例えば窒化珪素からなる。この場合、マスキング層１２それぞれは、成長方向Ｒに測定したときの厚さとして、少なくとも０．３５ｎｍ、最大で０．６５ｎｍを有し得る。
積層体１００のＧａＮ層それぞれにマスキング層１２を導入することによって、キャリア基板１とは反対側の積層体１００の面に特に大きい圧縮歪みが蓄積し、これによって、成長方向Ｒに測定したときの厚さとして最大で８μｍを有する発光ダイオード構造１６を、構造にクラックが発生することなく成長させることができる。
本明細書に記載した方法のさらなる例示的な実施形態について、図５を参照しながらさらに詳しく説明する。この実施形態における積層体１００には、例えば図２の例示的な実施形態とは異なり、ＡｌＧａＮ遷移層が存在しない。成長方向における積層体１００の層構造は、例えば以下のようにすることができる。
− シリコン表面１ａを有するキャリア基板１。
− 核形成層２およびバッファ層３。これらの層それぞれは、例えば窒化アルミニウムからなり、合わせて約２００ｎｍの厚さとする。
− ＧａＮ層。この層は擬似格子整合的に成長させ、約１００ｎｍの厚さを有する。
− 第１のマスキング層１２。この層は例えば窒化珪素を使用して形成し、１ｎｍ〜２ｎｍの範囲内の厚さを有する。
− さらなるＧａＮ層８。この層は約７００ｎｍの厚さを有する。
− 第１のＡｌＮ層１０。この層は例えば約８５０℃の温度で成長させることができる。
− 第３のＧａＮ層１１。この層は例えば約７００ｎｍの厚さを有する。
− さらなるＡｌＮ層。この層は約８５０℃の低い成長温度で成長させることができる。
積層体１００の後ろに、例えば４μｍ〜８μｍの範囲内の厚さを有する発光ダイオード構造１６が続いている。
図５の例示的な実施形態は、特に、バッファ層３と第１のマスキング層１２との間のＡｌＧａＮ遷移層が省かれていることを特徴とする。
図６は、このＡｌＧａＮ遷移層４を省く効果をグラフとして示している。この点において、図６は、さまざまな反射面における、Ｘ線ロッキングカーブ（x-ray rocking curves）の半値全幅を示している。
図６における値Ａは、ＡｌＧａＮ層４を含んでいる基準構造（例えば図２に示した）に関連する。値Ｂは、ＡｌＧａＮ遷移層が省かれた積層体１００（図５に示した）に関連する。
図６では、特に、反射面１０２および２０１において、Ｘ線ロッキングカーブの半値全幅値が小さくなっている。このことは、縁部の転位欠陥密度が減少することを明らかに示している。これによって、発光ダイオード構造１６の活性層（放射を生成するように設計されている）における、より高い内部量子効率を予測することができる。さらには、このような積層体１００は、より簡単に、したがってより高いコスト効率で、製造することができる。
図２、図３、図４においてと、図５に関する説明において、各層の例示的な厚さまたは厚さの範囲を示した。この場合、厚さ、または示した厚さ範囲の両端値は、示した値を中心として±３０％の範囲内、好ましくは±２０％の範囲内、特に好ましくは±１０％の範囲内で異なる値をとることができる。
本特許出願は、独国特許出願第１０２００９０４７８８１．７号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。

Claims (12)

  1. 層構造の製造方法であって、
    − シリコン表面（１ａ）を有するキャリア基板（１）を形成するステップと、
    − 前記シリコン表面（１ａ）上に、成長方向（Ｒ）に積層体（１００）を堆積させるステップと、
    を含んでおり、
    − 前記積層体（１００）が、窒化ガリウムを使用して形成されるＧａＮ層（５）を含んでおり、
    − 前記積層体（１００）が、窒化珪素を使用して形成される第１のマスキング層（１２）を含んでおり、
    − 前記成長方向（Ｒ）において前記ＧａＮ層（５）の少なくとも一部分の後ろに、前記第１のマスキング層（１２）が続いており、
    前記方法は、
    −窒化アルミニウムからなる核形成層を前記シリコン表面上に直接堆積させて、前記核形成層よりも高い成長温度で、窒化アルミニウムからなるバッファ層を前記核形成層上に直接堆積させるステップをさらに含んでおり、
    前記積層体を堆積させるステップは、
    − 擬似格子整合ＧａＮ層を前記バッファ層上に直接堆積させるステップを含んでいる、
    方法。
  2. − 前記第１のマスキング層（１２）がＧａＮ層の中に配置される、
    請求項１に記載の方法。
  3. − 前記第１のマスキング層（１２）が２層のＧａＮ層に直接隣接している、
    請求項１または請求項２に記載の方法。
  4. − 少なくとも２層のＧａＮ層（５，８，１１）が、前記成長方向（Ｒ）において前記第１のマスキング層（１２）より上流に配置される、
    請求項１から請求項３のいずれか一項に記載の方法。
  5. − 前記積層体（１００）が少なくとも２層のＧａＮ層（５，８，１１）を含んでおり、
    − 前記成長方向（Ｒ）においてＧａＮ層（５，８，１１）それぞれの後ろにＡｌＮ層（７，１０，１５）が続いている、
    請求項１から請求項４のいずれか一項に記載の方法。
  6. − 前記積層体（１００）が少なくとも２層のＧａＮ層（５，８，１１）を含んでおり、
    − 前記成長方向（Ｒ）においてＧａＮ層（５，８，１１）それぞれの後ろにＡｌＧａＮ層（７，１０，１５）が続いている、
    請求項１から請求項５のいずれか一項に記載の方法。
  7. − 前記積層体（１００）が少なくとも２層のＧａＮ層（５，８，１１）を含んでおり、
    − 前記成長方向（Ｒ）においてＧａＮ層（５，８，１１）それぞれの後ろに、ＡｌＧａＮ層（７，１０，１５）もしくはＡｌＮ層（７，１０，１５）またはその両方が続いている、
    請求項１から請求項６のいずれか一項に記載の方法。
  8. 前記ＡｌＧａＮ層（７，１０，１５）の少なくとも１層におけるＧａの濃度が、少なくとも５％から最大で１０％の範囲内である、
    請求項６または請求項７に記載の方法。
  9. − 前記積層体（１００）が少なくとも２層のＧａＮ層（５，８，１１）を含んでおり、
    − ＧａＮ層（５，８，１１）それぞれの中にマスキング層が配置されている、
    請求項１から請求項８のいずれか一項に記載の方法。
  10. − 前記シリコン表面（１ａ）から、前記成長方向（Ｒ）における前記第１のマスキング層（１２）までの間の前記積層体（１００）に、ＡｌＧａＮ層が存在しない、
    請求項１から請求項９のいずれか一項に記載の方法。
  11. − 前記積層体（１００）にＡｌＧａＮ層が存在しない、
    請求項１から請求項１０のいずれか一項に記載の方法。
  12. − 前記成長方向（Ｒ）において、前記第１のマスキング層（１２）が、前記擬似格子整合ＧａＮ層（５ａ）とＧａＮ層（８）との間に配置され、前記マスキング層（１２）の厚さが、０．５ｎｍ〜２．５ｎｍの範囲内である、
    請求項１から請求項１１のいずれか一項に記載の方法。
JP2017182284A 2009-09-30 2017-09-22 層構造の製造方法 Active JP6463813B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009047881.7 2009-09-30
DE102009047881.7A DE102009047881B4 (de) 2009-09-30 2009-09-30 Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015097663A Division JP6216349B2 (ja) 2009-09-30 2015-05-12 層構造の製造方法

Publications (2)

Publication Number Publication Date
JP2018022909A true JP2018022909A (ja) 2018-02-08
JP6463813B2 JP6463813B2 (ja) 2019-02-06

Family

ID=43334491

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012531358A Active JP5748758B2 (ja) 2009-09-30 2010-09-28 発光ダイオードの製造方法
JP2015097663A Active JP6216349B2 (ja) 2009-09-30 2015-05-12 層構造の製造方法
JP2017182284A Active JP6463813B2 (ja) 2009-09-30 2017-09-22 層構造の製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012531358A Active JP5748758B2 (ja) 2009-09-30 2010-09-28 発光ダイオードの製造方法
JP2015097663A Active JP6216349B2 (ja) 2009-09-30 2015-05-12 層構造の製造方法

Country Status (7)

Country Link
US (2) US8828768B2 (ja)
EP (1) EP2483914B1 (ja)
JP (3) JP5748758B2 (ja)
KR (1) KR101808197B1 (ja)
CN (2) CN102576656B (ja)
DE (1) DE102009047881B4 (ja)
WO (1) WO2011039181A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
DE102010046792A1 (de) 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
DE102011114665B4 (de) 2011-09-30 2023-09-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
CN103578926B (zh) * 2012-08-09 2018-01-02 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
US8946773B2 (en) 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
KR101464854B1 (ko) * 2013-01-14 2014-11-25 주식회사 엘지실트론 반도체 기판
WO2014151264A1 (en) * 2013-03-15 2014-09-25 Crystal Is, Inc. Planar contacts to pseudomorphic electronic and optoelectronic devices
WO2014198550A1 (de) 2013-06-11 2014-12-18 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines nitridverbindungshalbleiter-bauelements
JP5996489B2 (ja) * 2013-07-09 2016-09-21 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2014063988A (ja) * 2013-07-23 2014-04-10 Toshiba Corp 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
KR102098250B1 (ko) 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
WO2017039547A1 (en) * 2015-09-04 2017-03-09 Nanyang Technological University Method of manufacturing a substrate with reduced threading dislocation density
JP6264628B2 (ja) * 2017-01-13 2018-01-24 アルパッド株式会社 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP6437083B2 (ja) * 2017-12-06 2018-12-12 アルパッド株式会社 半導体ウェーハ及び半導体素子
EP3731260A4 (en) * 2017-12-19 2021-12-22 Sumco Corporation GROUP III SEMICONDUCTOR NITRIDE SUBSTRATE PRODUCTION PROCESS
DE102018101558A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2004235193A (ja) * 2003-01-28 2004-08-19 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2005235908A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd 窒化物半導体積層基板及びＧａＮ系化合物半導体装置
JP2006114829A (ja) * 2004-10-18 2006-04-27 Rohm Co Ltd 半導体装置およびその製造方法、ならびに半導体装置のための基板
JP3898445B2 (ja) * 1997-12-08 2007-03-28 三菱電線工業株式会社 発光素子
JP2008034862A (ja) * 1997-04-11 2008-02-14 Nichia Chem Ind Ltd 窒化物半導体の成長方法
WO2008132204A2 (de) * 2007-04-27 2008-11-06 Azzurro Semiconductors Ag Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3934320B2 (ja) * 1997-03-13 2007-06-20 日本電気株式会社 ＧａＮ系半導体素子とその製造方法
JP3257442B2 (ja) * 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
DE10151092B4 (de) 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
US6818061B2 (en) 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
JP4482490B2 (ja) * 2005-06-13 2010-06-16 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体基板の製造方法
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
US9406505B2 (en) 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
CN101467231B (zh) * 2006-04-25 2012-07-18 新加坡国立大学 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法
US8338273B2 (en) 2006-12-15 2012-12-25 University Of South Carolina Pulsed selective area lateral epitaxy for growth of III-nitride materials over non-polar and semi-polar substrates
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US20080296616A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon nanoscale patterned interface
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034862A (ja) * 1997-04-11 2008-02-14 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP3898445B2 (ja) * 1997-12-08 2007-03-28 三菱電線工業株式会社 発光素子
JP2003023220A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 窒化物半導体素子
JP2004235193A (ja) * 2003-01-28 2004-08-19 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2005235908A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd 窒化物半導体積層基板及びＧａＮ系化合物半導体装置
JP2006114829A (ja) * 2004-10-18 2006-04-27 Rohm Co Ltd 半導体装置およびその製造方法、ならびに半導体装置のための基板
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法
WO2008132204A2 (de) * 2007-04-27 2008-11-06 Azzurro Semiconductors Ag Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
JP2010525595A (ja) * 2007-04-27 2010-07-22 アズッロ セミコンダクターズ アクチエンゲゼルシャフト Ｉｖ族基板表面上での窒化物半導体部材の層構造

Also Published As

Publication number Publication date
US20130065342A1 (en) 2013-03-14
EP2483914B1 (de) 2017-09-06
US9184337B2 (en) 2015-11-10
JP2013506980A (ja) 2013-02-28
US8828768B2 (en) 2014-09-09
KR20120081177A (ko) 2012-07-18
DE102009047881B4 (de) 2022-03-03
CN102576656A (zh) 2012-07-11
KR101808197B1 (ko) 2017-12-12
CN105551932B (zh) 2019-04-09
DE102009047881A1 (de) 2011-04-21
EP2483914A1 (de) 2012-08-08
JP5748758B2 (ja) 2015-07-15
US20140329350A1 (en) 2014-11-06
JP6216349B2 (ja) 2017-10-18
CN102576656B (zh) 2016-01-20
CN105551932A (zh) 2016-05-04
JP2015181180A (ja) 2015-10-15
JP6463813B2 (ja) 2019-02-06
WO2011039181A1 (de) 2011-04-07

Similar Documents

Publication Publication Date Title
JP6463813B2 (ja) 層構造の製造方法
US7772588B1 (en) Light emitting device with improved internal quantum efficiency
KR101384042B1 (ko) 질화물 반도체층의 제조 방법
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
JP2013021330A (ja) 窒化物系半導体素子
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP2017208554A (ja) 半導体積層体
CN114342194A (zh) 激光二极管
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
JP2012079952A (ja) 窒化ガリウム系化合物半導体基板とその製造方法
KR101563686B1 (ko) 반도체 발광소자의 제조방법
KR20090081693A (ko) 질화물 반도체 및 그 제조 방법
JP2002299267A (ja) 半導体基板の製造方法
JP2009070872A (ja) 化合物半導体基板
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
KR100678857B1 (ko) 질화물 반도체 소자 및 그 제조방법
WO2015005385A1 (ja) 半導体積層構造体及び半導体素子
WO2014192229A1 (ja) 半導体装置
KR101321935B1 (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
WO2013180057A1 (ja) 半導体積層構造体および半導体素子
CN108110108B (zh) Si基LED外延片及制造方法
TW201236201A (en) Nitride based light emitting device with excellent crystallinity and brightness and method of manufacturing the same
JP2013197571A (ja) 窒化物半導体積層体
TW511143B (en) Method for forming GaN/AlN superlattice structure
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190104

R150 Certificate of patent or registration of utility model

Ref document number: 6463813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250