KR20110120980A - 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료 - Google Patents

질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료 Download PDF

Info

Publication number
KR20110120980A
KR20110120980A KR1020117023082A KR20117023082A KR20110120980A KR 20110120980 A KR20110120980 A KR 20110120980A KR 1020117023082 A KR1020117023082 A KR 1020117023082A KR 20117023082 A KR20117023082 A KR 20117023082A KR 20110120980 A KR20110120980 A KR 20110120980A
Authority
KR
South Korea
Prior art keywords
semiconductor film
zinc
oxygen
nitrogen
peak
Prior art date
Application number
KR1020117023082A
Other languages
English (en)
Other versions
KR101559484B1 (ko
Inventor
얀 예
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20110120980A publication Critical patent/KR20110120980A/ko
Application granted granted Critical
Publication of KR101559484B1 publication Critical patent/KR101559484B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0676—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component

Abstract

본 발명은 일반적으로는 반도체 막 및 반도체 막을 증착시키는데 이용된 반응성 스퍼터링 방법을 포함한다. 스퍼터링 타겟은 알루미늄(약 1원자% 내지 약 20원자%) 또는 그 밖의 도핑 금속으로 도핑될 수 있는 순수한 아연(약 99.995원자% 또는 그 초과)을 포함한다. 아연 타겟은 질소와 산소를 챔버내로 도입함으로써 반응적으로 스퍼터링된다. 질소의 양은 산소와 아르곤 가스의 양 보다 현저하게 많을 수 있다. 산소의 양은 질소 함유 가스 없이 증착에 의해서 얻은 측정을 기준으로 한 막 구조물의 터닝 포인트(turning point), 막의 투과도, DC 전압의 변화, 또는 막의 전도성을 기초로 할 수 있다. 반응성 스퍼터링은 약 실온에서 수백 ℃에 이르는 온도에서 발생할 수 있다. 증착 후에, 반도체 막은 어닐링되어 막의 이동성을 추가로 개선시킬 수 있다.

Description

질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료{THIN FILM SEMICONDUCTOR MATERIAL PRODUCED THROUGH REACTIVE SPUTTERING OF ZINC TARGET USING NITROGEN GASES}
본 발명의 구체예는 일반적으로 저온 조건 및 고온 조건 둘 모두하에서 질소 함유 가스를 사용한 아연 스퍼터링 타겟의 반응성 스퍼터링을 통해서 생성된 높은 이동성의 박막 반도체 재료에 관한 것이다.
반도체 층의 전자 이동성은 디바이스(device)의 속도 및 디바이스를 통해서 유도될 수 있는 전류에 아주 강한 영향을 준다. 전자 이동성이 크면 클수록 동일한 전압하에 디바이스의 속도는 더 빠르고, 소스-드레인 전류(source-drain current)는 더 높다. 근년에, 비정질 실리콘(Amorphous silicon) 및 폴리실리콘이 전계 효과 박막 트랜지스터(thin film transistors (TFT))를 위해서, 액정 디스플레이(LCD), 유기 발광 다이오드(OLED) 디스플레이, 및 양자점 디스플레이(quantum dot display)를 구동시키기 위한 백플레인(backplane)을 위해서, 및 태양전지판(solar cell panel)을 구성시키기 위해서 반도체 층으로 선택되었다. 비정질 실리콘은 약 1 cm2/V-s 만큼 높은 전자 이동성을 지닐 수 있다. 저온 폴리실리콘은 50 cm2/V-s를 초과하는 전자 이동성을 지닐 수 있지만, 그러한 전자 이동성을 달성하기 위한 복잡한 공정 단계, 예컨대, 레이저 어닐링(annealing)을 필요로 한다. 따라서, 50 cm2/V-s를 초과하는 전자 이동성을 지닌 폴리실리콘을 생성시키는 비용은 아주 높고 큰 면적의 기재 적용에 적합하지 않다.
전계 효과 트랜지스터(FET)에서, 반도체 재료는 소스 전극과 드레인 전극 사이에 채널을 형성시킨다. 게이트 전극에 대한 전압 공급 없이는, 소스-드레인 전극 사이의 일정한 접압에도 소스-드레인 전극을 통해서 전류가 흐를 수 없다. 전압이 게이트 전극에 공급되면, 반도체 층내의 이동 가능한 전자가 게이트 유전층과 반도체 층 사이의 인터페이스에 아주 근접된 부위에 축적될 것이다. 반도체 층은 전도성이 되고, 소스-드레인 전극 사이의 낮은 전압에 의해서 용이하게 소스-드레인 전극을 통해서 전자가 이동할 수 있다. 반도체 재료의 높은 이동성은 반도체 내의 이동 가능한 전자가 게이트 전극에 의해서 생성된 전기장에 더욱 민감하고 반도체 채널이 더욱 전도성이 됨을 나타낸다. 반도체 재료는 게이트 및 소스 단자를 가로질러 인가된 접압에 영향을 받는 반도체 채널을 통해서 흐르는 전류를 결정한다. 반도체 재료의 이동성이 크면 클수록 FET를 가로질러 요구되는 전류를 달성하는 데는 더 낮은 전압이 요구된다.
비정질 실리콘은 수소 패시베이션(hydrogen passivation)에 좌우되어 TFT에서 요구된 이동성을 달성시킬 수 있다. 비정질 실리콘은 약 350℃ 이하의 온도에서 화학기상증착(chemical vapor deposition)에 의해서 증착될 수 있다. 수소 패시베이션은 비정질 실리콘이 요구된 이동성을 달성하게 하지만 TFT의 한계 전압(threshold voltage)에서 안정하지 않아서 시간이 흐름에 따라 게이트 전극 전압하에 및 디바이스 자체에 의해서 생성된 비교적 높은 온도하에 변화될 수 있다.
따라서, 높은 가공 온도를 지니는 유리 기재(substrate)뿐만 아니라 플라스틱 기재 및 그 밖의 가요성 기재상에서도 충분히 높은 이동성을 지니는 안정한 반도체 재료에 대한 본 기술분야에의 요구가 존재하고 있다.
발명의 요약
본 발명은 일반적으로 반도체 막 및 반도체 막을 증착시키는데 사용된 반응성 스퍼터링 방법을 포함한다. 스퍼터링 타겟(sputtering target)은 알루미늄 또는 다른 금속으로 도핑될 수 있는 아연을 포함할 수 있다. 아연 타겟은 챔버에 질소 함유 가스와 산소 함유 가스를 도입함으로써 반응적으로 스퍼터링될 수 있다. 질소 함유 가스의 양은 XRD에 의해서 측정되는 전형적인 징크 옥사이드 특징 피크, 예컨대, 징크 옥사이드(002) 피크를 지니지 않는 막 구조물에 의해서 결정될 수 있다. 질소 함유 가스 흐름은 막이 비정질(즉, XRD에 의해서 측정되는 명확한 피크가 없는 상태)이거나 질화아연 또는 징크 옥시니트라이드의 일부 약한 피크가 존재하게 선택될 수 있다. 질소 함유 가스 흐름은 산소 함유 가스 흐름에 비해서 현저하게 더 많다. 산소 함유 가스의 양은 막 구조물의 터닝 포인트(turning point)를 기초로 할 수 있다. 산소 함유 가스의 양은 XRD에 의해서 측정되는 징크 옥사이드(002) 피크를 생성시키는데 필요한 양보다 적은 양으로 선택될 수 있다. 공정을 단순화시키기 위해서, 산소 함유 가스 흐름은 또한 질소 함유 가스가 없는 증착으로부터 얻은 측정치를 기초로 한 막 투과율, DC 전압 변화, 또는 막 전도성을 통해서 결정될 수 있으며, 그 이유는 그러한 특성이 막 구조와 관련되어 있기 때문이다. 생성된 막은 특정의 수준으로 비정질 또는 결정상 구조물로 조절될 수 있다. 반응성 스퍼터링은 거의 실온에서 수백 ℃에 이르는 온도에서 발생될 수 있다. 증착 후에, 반도체 필름은 어닐링되어 막 이동성이 추가로 개선될 수 있다.
막의 산소 함량은 25% 초과일 수 있지만, 막은 XRD에 의해서 측정되는 명확한 징크 옥사이드 피크를 지니지 않을 수 있다. 한 가지 구체예로, 막은 Zn3N2의 피크를 지니지 않을 수 있다. 또 다른 구체예로, XRD에 의해서 측정되는 하나 이상의 Zn3N2의 피크가 존재할 수 있다. 막은 아연, 산소, 질소 및 막내로 도핑되는 그 밖의 금속성 화학종, 예컨대, 알루미늄을 포함할 수 있다. 막은 XPS에 의해서 측정되는 질화물 또는 아질산염(nitrite) 결합을 지닐 수 있다. 막은 약 400nm 내지 약 1,000nm의 광학적 흡수단(absorption edge) 및 약 3.1 eV 내지 약 1.2 eV의 밴드 갭(band gap)을 지닐 수 있다. 반도체 막이 막 구조물을 기초로 하여 생성되기 때문에, 반도체 막은 상이한 공정 온도, 상이한 전력하에서, 및 상이한 제품 플랫폼을 사용함으로써도 생성될 수 있다.
한 가지 구체예로, 스퍼터링 방법이 개시된다. 그러한 방법은 스퍼터링 챔버에 아연 타겟을 배치시키고, 산소 함유 가스와 질소 함유 가스를 포함하는 스퍼터링 가스를 챔버내로 흐르게 하고, 타겟에 바이어스(bias)를 가하고, 기재상에 아연, 산소 및 질소를 포함하는 반도체 층을 증착시킴을 포함한다.
또 다른 구체예로, 스퍼터링 방법이 개시된다. 그러한 방법은 아연을 포함한 금속 타겟을 지닌 스퍼터링 챔버내로 질소 함유 가스와 산소 함유 가스를 흐르게 하고, 아연, 산소 및 질소를 포함하는 반도체 층을 기재상에 스퍼터 증착시킴을 포함한다.
또 다른 구체예로, 아연, 산소 및 질소를 포함하는 반도체 막이 개시된다. 또 다른 구체예로, 아연을 포함하며 약 5 cm2/V-s 초과의 이동성을 지니는 반도체 막이 개시된다. 또 다른 구체예로, x-레이 회절을 이용하여 측정하는 경우 가능한 (222) 배향을 지닌 2 세타(theta) 및 약 31.5도에서의 첫 번째 Zn3N2 피크 및 가능한 (411) 배향을 지닌 2 세타 및 약 39도에서의 두 번째 Zn3N2 피크를 지니는 반도체 막이 개시된다. 가능한 (400) 배향을 지닌 2 세타 및 약 36.7도에서와 같은 다른 Zn3N2 피크들이 또한 도 3f에 도시된 바와 같이 관찰될 수 있다.
본 발명의 상기 열거된 특징이 상세하게 이해될 수 있는 방법으로, 상기 간단히 요약된 본 발명에 대한 보다 특정된 설명이 구체예를 참조로 기재될 것이며, 이러한 설명중 일부는 첨부된 도면에 예시되어 있다. 그러나, 본 발명은 다른 동일한 효과의 구체예를 인정할 수 있기 때문에, 첨부된 도면은 본 발명의 전형적인 구체예를 단지 예시하는 것이며 본 발명의 범위를 제한하고자 하는 것이 아니라는 것을 주지해야 한다.
도 2a 내지 도 2e는 산소 가스 흐름에 따른 아연 및 징크 옥사이드 피크의 형성을 나타내고 있는 막에 대한 XRD 그래프이다.
도 3a 내지 도 3f는 본 발명의 한 가지 구체예에 따른 다양한 질소 가스 유량에 따른 반도체 막의 형성을 나타내는 XRD 그래프이다.
이해를 용이하게 하기 위해서, 도면에서 공통된 동일한 구성요소를 나타내는 데는, 가능한 한, 동일한 참조번호를 사용하였다. 한 가지 구체예를 개시한 구성요소가 특정의 인용 없이 다른 구체예에서 유익하게 사용될 수 있는 것으로 사료된다.도 1은 본 발명의 한 가지 구체예에 따라서 반도체 막을 증착시키는데 사용될 수 있는 스퍼터링 챔버의 개략적인 단면도이다.
상세한 설명
본 발명은 일반적으로 반도체 막 및 그러한 반도체 막을 증착시키는데 이용된 반응성 스퍼터링 방법을 포함한다. 스퍼터링 타겟은 아연을 포함할 수 있다. 한 가지 구체예에서, 타겟은 99.990원자% 또는 그 초과, 바람직하게는 99.995원자% 또는 그 초과의 순도를 지닌 아연을 포함할 수 있다. 또 다른 구체예로, 타겟은 하나 이상의 도핑 금속으로 도핑된 아연을 포함한다. 예를 들어, 타겟은 약 1 원자% 내지 약 20원자% 알루미늄으로 도핑된 아연을 포함할 수 있다. 아연 타겟은 질소 함유 가스, 산소 함유 가스, 및 아르곤을 챔버에 도입함으로써 반응적으로 스퍼터링될 수 있다. 질소 함유 가스의 양은 산소 함유 가스의 양 및 아르곤 가스의 양에 비해서 현저하게 더 많을 수 있다. 산소 함유 가스의 양은 질소 함유 가스가 없는 증착으로부터 얻은 측정치를 기초로 한 막 구조물의 터닝 포인트, 막 투과율, DC 전압 변화, 또는 막 전도성을 기초로 할 수 있다. 반응성 스퍼터링은 거의 실온에서 수백 ℃에 이르는 기재 온도에서 발생될 수 있다. 증착 후에, 반도체 막은 어닐링되어 막 이동성이 추가로 개선될 수 있다. 이하 설명이 타겟 바이어스를 DC로서 기재할 수 있지만, AC 바이어스가 또한 이용될 수 있음을 이해해야 한다.
반응성 스퍼터링 방법이 예시적으로 기재되고 있으며, 큰 면적의 기재를 가공하기 위한 PVD 챔버, 예컨대, 미국 캘리포니아 산타클라라 소재의 어플라이드 머티어리얼스, 인코포레이티드(Applied Materials, Inc.)의 자회사인 AKT로부터 구입할 수 있는 4300 PVD 챔버에서 실행될 수 있다. 그러나, 본 발명의 방법에 따라서 생성된 반도체 막은 막 구조 및 조성에 의해서 결정될 수 있기 때문에, 반응성 스퍼터링 방법은 롤-투-롤 공정 플랫폼(roll-to-roll process platform)을 포함한 다른 제작자에 의해서 생산된 시스템 및 큰 면적의 둥근 기재를 가공하도록 구성된 시스템을 포함하는 다른 시스템 구성에서 이용될 수 있다는 것을 이해해야 한다. 발명이 이하 PVD에 의해서 증착되는 것으로 예시적으로 기재되고 있지만, 화학 기상 증착법(chemical vapor deposition: CVD), 원자층 증착법(atomic layer deposition: ALD), 또는 스핀-온 프로세스(spin-on process)를 포함한 그 밖의 방법이 본 발명의 막을 증착시키는데 이용될 수 있다는 것을 이해해야 한다.
도 1은 본 발명의 한 가지 구체예에 따른 PVD 챔버(100)의 개략적인 단면도이다. 챔버(100)는 진공 펌프(114)에 의해서 진공화(evacuation)될 수 있다. 챔버(100)내에서, 기재(102)는 타겟(104)의 맞은 편에 배치될 수 있다. 기재는 챔버(100)내의 서셉터(Susceptor: 106)상에 배치될 수 있다. 서셉터(106)는 액츄에이터(actuator: 112)에 의해서 화살표 "A"에 의해서 도시된 바와 같이 상승하거나 하강할 수 있다. 서셉터(106)는 기재(102)를 가공 위치로 들어 올리도록 상승하고, 기재(102)가 챔버(100)로부터 제거될 수 있게 하강할 수 있다. 리프트 핀(108)은 서셉터(106)가 하강한 위치에 있는 경우 서셉터(106) 위의 기재(102)를 들어올린다. 접지 스트랩(Grounding strap: 110)이 가공 동안의 서셉터(106)를 접지시킬 수 있다. 서셉터(106)는 가공 동안 상승되어 균일한 증착을 보조할 수 있다.
타겟(104)은 하나 이상의 타겟(104)을 포함할 수 있다. 한 가지 구체예로, 타겟(104)은 큰 면적의 스퍼터링 타겟(104)을 포함할 수 있다. 또 다른 구체예로, 타겟(104)은 다수의 타일(tile)을 포함할 수 있다. 또 다른 구체예로, 타겟(104)은 다수의 타겟 스트립(strip)을 포함할 수 있다. 또 다른 구체예에서, 타겟(104)은 하나 이상의 실린더형 회전 타겟을 포함할 수 있다. 타겟(104)은 결합층(도시되지 않음)에 의해서 백킹 플레이트(backing plate: 116)에 결합될 수 있다. 하나 이상의 마그네트론(magnetron: 118)이 백킹 플레이트(116)의 뒤에 배치될 수 있다. 마그네트론(118)은 선형 운동으로 또는 이차원 경로로 백킹 플레이트(116)을 가로질러 스캐닝할 수 있다. 챔버의 벽은 암부(dark space) 차폐(120) 및 챔버 차폐(122)에 의해서 증착으로부터 차폐될 수 있다.
기재(102) 전체에 걸친 균일한 스퍼터링 증착을 제공하는 것을 보조하기 위해서, 애노드(124)가 타겟(104)과 기재(102) 사이에 놓일 수 있다. 한 가지 구체예에서, 애노드(124)는 아크 스프레이된 알루미늄으로 코팅된 비드 블래스팅된 스테인레스 스틸(bead blasted stainless steel)일 수 있다. 한 가지 구체예에서, 애노드(124)의 한 단부가 브래킷(130)에 의해서 챔버 벽에 장착될 수 있다. 애노드(124)는 타겟(104)과 반대인 전하를 제공하여, 하전된 이온이 전형적으로 대지 전위에 있는 챔버 벽으로 유인되기 보다는 타겟으로 유인될 수 있게 한다. 타겟(104)과 기재(102) 사이에 애노드(124)를 제공함으로써, 플라즈마가 보다 균일할 수 있으며, 이는 증착을 보조할 수 있다. 플레이킹(flaking)을 감소시키기 위해서, 냉각 유체가 하나 이상의 애노드(124)를 통해서 제공될 수 있다. 애노드(124)의 팽창 및 수축의 양을 감소시킴으로써 애노드(124)로부터의 재료의 플레이킹이 감소될 수 있다. 더 작은 기판, 그로 인한 더 작은 가공 챔버의 경우, 챔버 벽이 접지에 대한 경로 및 균일한 플라즈마 분포를 제공하기에 충분할 수 있으므로, 가공 공간을 스패닝(spanning)하는 애노드(124)가 필요하지 않을 수 있다.
반응성 스퍼터링을 위해서, 반응성 가스를 챔버(100)내로 제공하는 것이 유익할 수 있다. 하나 이상의 가스 도입 튜브(126)가 또한 타겟(104)와 기재(102) 사이의 챔버(100) 전체 거리를 스패닝할 수 있다. 더 작은 기판, 그로 인한, 더 작은 가공 챔버의 경우, 고른 가스 분포가 통상의 가스 도입 수단에 의해서 가능할 수 있으므로, 가공 공간을 스패닝하는 가스 도입 튜브(126)가 필요하지 않을 수 있다. 가스 도입 튜브(126)는 가스 패널(132)로부터의 스퍼터링 가스를 도입할 수 있다. 가스 도입 튜브(126)는 하나 이상의 커플링(coupling: 128)에 의해서 애노드(124)와 커플링될 수 있다. 커플링(128)은 열전도성 재료로 제조되어 가스 도입 튜브(126)가 전도 냉각되게 할 수 있다. 추가로, 커플링(128)은 또한 가스 도입 튜브(126)가 접지되고 애노드로서 기능하도록 전기 전도성일 수 있다.
반응성 스퍼터링 공정은 스퍼터링 챔버내의 기재 맞은 편에 아연 스퍼터링 타겟을 배치함을 포함할 수 있다. 아연 스퍼터링 타겟은 실질적으로 아연 또는 아연과 도핑 원소를 포함할 수 있다. 사용될 수 있는 적합한 도판트는 Al, Sn, Ga, Ca, Si, Ti, Cu, Ge, In, Ni, Mn, Cr, V, Mg, SixNy, AlxOy, 및 SiC를 포함한다. 한 가지 구체예에서, 도판트는 알루미늄을 포함한다. 다른 한편으로, 기재는 플라스틱, 페이퍼, 폴리머, 유리, 스테인레스 스틸 및 이들의 조합물을 포함할 수 있다. 기재가 플라스틱인 경우, 반응성 스퍼터링은 약 180℃ 미만의 온도에서 발생될 수 있다.
스퍼터링 공정 동안, 아르곤, 질소 함유 가스 및 산소 함유 가스가 아연 타겟의 반응성 스퍼터링을 위해서 챔버에 제공될 수 있다. 추가의 첨가제, 예컨대, B2H6, CO2, CO, CH4 및 이들의 조합물이 또한 스퍼터링 동안 챔버에 제공될 수 있다. 한 가지 구체예로, 질소 함유 가스는 N2를 포함할 수 있다. 또 다른 구체예로, 질소 함유 가스는 N2O, NH3, 또는 이들의 조합물을 포함할 수 있다. 한 가지 구체예로, 산소 함유 가스는 O2를 포함할 수 있다. 또 다른 구체예로, 산소 함유 가스는 N2O를 포함할 수 있다. 질소 함유 가스중의 질소와 산소 함유 가스중의 산소는 스퍼터링 타겟으로부터의 아연과 반응하여 기재상에 아연, 산소, 및 질소를 포함하는 반도체 재료를 형성시킨다. 한 가지 구체예로, 질소 함유 가스와 산소 함유 가스는 N2O와 N2와 같은 가스들의 조합물을 포함할 수 있다.
반도체 막의 형성을 위한 요구되는 산소 유량을 측정하기 위해서, 산소의 양은 징크 옥사이드를 형성하도록 아연을 완전히 산화시키기에 충분하지 않도록 하는 양이 되게 선택될 수 있다. 아연의 산화량은 투과율에 영향을 줄 수 있다. 예를 들어, 완전히 산화된 아연은 약 80% 보다 큰 투과율을 지닐 수 있다. 요구된 산소 흐름을 결정하는 한 가지 방법은 질소 가스를 사용하지 않으면서 아르곤 및 산소 가스를 사용하여 반응성 스퍼터링 공정을 진행시키는 것이다. 실험은 상이한 산소 유량으로 수행될 수 있으며, 가시광 파장에서의 광학적 투과율이 측정될 수 있다. 요구된 산소 흐름은 막이 달성되는 최대 투명도를 지니기 직전일 수 있다. 표 I은 다양한 산소 유량에서 반응적으로 스퍼터 증착된 징크 옥사이드에 대한 광학적 투과율을 나타내고 있다. 한 가지 구체예에서, 최대 바람직한 투과율은 80%일 수 있다. 다른 구체예에서, 최대 투과율은, 유리 흡수 또는 광 간섭이 포함되는 경우, 80%가 아닐 수 있다. 상이한 DC 타겟 전력, 상이한 기재 온도, 또는 상이한 산소 함유 가스, 예컨대, N2O를 사용하는 경우의 실험이 유용할 수 있다.
표 I
Figure pat00001
요구된 산소 가스 흐름을 측정하는 또 다른 방법은 상기된 바와 같이 질소를 공급하지 않거나 소량의 질소를 공급하는 조건하에 징크 옥사이드를 형성시키도록 반응성 스퍼터링을 수행하고, 이어서 시이트(sheet) 저항을 측정하는 것이다. 약 100 ohm/sq 내지 1.0 x 107 ohm/sq의 시이트 저항을 생성시키는 산소 유량이 요구된 산소 유량일 수 있다.
요구된 산소 유량을 측정하는 또 다른 방법은 XRD 막 구조 측정을 수행하는 것이다. 도 2a 내지 도 2e는 산소 가스 흐름에 따른 아연 및 징크 옥사이드의 형성을 나타내는 막에 대한 XRD 그래프이다. 도 2a 내지 도 2e에 도시된 막 각각은 600 sccm/m3의 아르곤 유량 및 1,000W 및 다양한 산소 유량에서 증착되었다.
도 2a는 스퍼터링 동안 산소 가스가 제공되지 않은 경우에 형성된 막의 XRD 그래프를 도시하고 있다. 다양한 세기를 지닌 몇 개의 아연 피크가 생성되었다. 아연(002) 피크는 약 625 카운트(count) 세기로 약 35.5 내지 37의 2 세타(즉, 입사 x-선과 회절계의 검출기 사이의 각도)에서 나타나고 있다. 아연(100) 피크는 약 450 카운트의 세기로 약 38 내지 40에서 나타나고 있다. 아연(101) 피크는 약 1050 카운트의 세기로 약 42.5 내지 44에서 나타나고 있다. 아연(102) 피크는 약 325 카운트 세기로 약 53 내지 55에서 나타나고 있다. 아연(103) 피크는 약 300 세기로 약 69.5 내지 70에서 나타나고 있다. 아연(110) 피크는 약 275 카운트의 세기로 약 70 내지 71에서 나타나고 있다. 아연(002) : 아연(100) : 아연(101) : 아연(102) : 아연(103) : 아연(110)의 피크 높이 비는 약 2.27 : 1.64 : 3.82 : 1.182 : 1.091 : 1이다. 모든 피크가 상 확인을 위한 인터내셔날 센터 포 디프랙션 데이터 PDF2 데이터베이스(International Center for Diffraction Data (ICDD) PDF2 database (rev. 2004))를 사용함으로써 표시된다.
산소 가스가 50 sccm/m3의 유량으로 제공되는 경우, 아연 피크는 도 2b에 도시된 바와 같이 세기가 약화된다. 아연(002) 피크는 약 500 카운트로 약화된다. 아연(100) 피크는 약 375 카운트로 약화된다. 아연(101) 피크는 약 750 카운트로 약화된다. 아연(102) 피크는 약 250 카운트로 약화된다. 아연(110) 피크는 약 225 카운트로 약화되고, 아연(103) 피크는 존재하지 않는다. 아연(002) : 아연(100) : 아연(101): 아연(102) : 아연(110)에 대한 피크 높이 비는 약 2.22 : 1.67 : 3.33 : 1.11 : 1이다.
산소 가스가 100 sccm/m3의 유량으로 제공되는 경우, 도 2c에 도시된 바와 같이 약 375 카운트로 약화되는 아연(101) 피크를 제외한 모든 아연 피크가 사라진다. 산소 가스가 150 sccm/m3의 유량으로 제공되는 경우, 도 2d에 도시된 바와 같이, 아연 피크가 완전히 사라지지만, 징크 옥사이드(002) 피크가 약 950 카운트의 세기로 약 33.5 내지 35에서 나타난다. 산소 유량이 200 sccm/m3으로 증가하는 경우, 도 2e에 도시된 바와 같이 징크 옥사이드(002) 피크는 약 1,000 카운트로 세기가 증가한다.
XRD 데이터에 따른 제공된 산소의 양은 150 sccm/m3 미만이어야 하며, 그 이유는 150 sccm/m3에서는 강한 징크 옥사이드 피크가 나타나기 때문이다. 산소의 유량이 챔버 크기와 비례함을 이해해야 한다. 따라서, 챔버 크기가 증가하는 경우, 산소 유량이 또한 증가할 수 있다. 유사하게, 챔버의 크기가 감소하에 따라, 산소 유량이 감소할 수 있다.
요구된 질소 유량을 측정하기 위해서, XRD 막 구조 측정이 수행될 수 있다. 도 3a 내지 도 3f는 본 발명의 한 가지 구체예에 따른 다양한 질소 가스 유량에서 반도체 막의 형성을 나타내는 XRD 그래프이다. 도 3a 내지 도 3f에 도시된 막 각각은 600 sccm/m3의 아르곤 유량, 2,000W, 100 sccm/m3의 산소 유량 및 다양한 질소 유량에서 증착되었다.
도 3a는 질소 없이 증착된 막의 XRD 그래프를 도시하고 있다. 그래프는 약 575 카운트의 세기를 지니는 약 35 내지 약 37의 징크 옥사이드(101) 및 아연(002)의 피크, 약 380 카운트의 세기를 지니는 약 38 내지 40의 아연(100)의 피크, 및 약 700 카운트의 세기를 지니는 약 42.5 내지 44의 아연(101)의 피크를 포함한 몇 개의 강한 피크를 나타내고 있다. 약 390 카운트 세기의 약 35.5 내지 37의 징크 옥사이드(002), 약 275 카운트 세기의 약 53 내지 55의 아연(102), 약 225 카운트 세기의 약 69.5 내지 70의 아연(103)의 작은 피크들 및 약 225 카운트 세기의 약 70 내지 71의 아연(110)의 피크가 또한 존재한다. 징크 옥사이드(101) : 아연(002) : 아연(100) : 아연(101) : 아연 옥사이드(002) : 아연(102) : 아연(103) : 아연(110)에 대한 피크 높이 비는 약 2.55 : 2.55 : 1.24 : 3.11 : 1.73 : 1.22 : 1 : 1이다.
질소가 반응성 스퍼터링 동안 300 sccm/m3의 유량으로 제공되는 경우, 도 3b에 도시된 바와 같이 징크 옥사이드가 더 이상 존재하지 않는 점으로 아연 및 징크 옥사이드 피크가 현저하게 약화된다. 질소 유량이 500 sccm/m3로 증가하는 경우, 도 3c에 도시된 바와 같이 모든 아연 및 징크 옥사이드 피크는 약화되며 막은 비정질 구조를 지닌다.
질소 유량이 1,000 sccm/m3로 증가하는 경우, 도 3d에 도시된 바와 같이 두 개의 새로운 피크가 나타난다. 첫 번째 Zn3N2(222) 피크는 약 2050 카운트 세기로 약 31 내지 33에서 형성된다. 두 번째 Zn3N2(411) 피크는 약 1850 카운트의 세기로 약 35 내지 42에서 형성된다. Zn3N2(222) : Zn3N2(411)에 대한 피크 높이의 비는 약 1.11 : 1이다. 질소 가스 유량이 1,250 sccm/m3으로 증가하는 경우, 도 3e에 도시된 바와 같이 Zn3N2(222) 피크는 약 2500 카운트로 강화되며 Zn3N2(411) 피크는 약 2600 카운트로 강화된다. Zn3N2(222) : Zn3N2(411)에 대한 피크 높이의 비는 약 0.96 : 1이다. 질소 유량이 2,500 sccm/m3으로 증가하는 경우, 도 3f에 도시된 바와 같이, Zn3N2(222) 피크 및 Zn3N2(411) 피크는 각각 약 2350 및 2050으로 약화되지만, 새로운 Zn3N2(400) 피크가 약 1700 카운트의 세기로 약 36 내지 37.5에서 발생된다. Zn3N2(222) : Zn3N2(411) : Zn3N2(400)의 피크 높이의 비는 약 1.38 : 1.21 : 1이다.
XRD 데이터에 따른 공급된 질소의 양은 300 sccm/m3 초과이어야 하며, 그 이유는 300 sccm/m3에서는 징크 옥사이드 피크가 현저하게 약화되어 근본적으로는 징크 옥사이드가 막에 존재하지 않기 때문이다. 질소의 유량이 챔버 크기와 비례함을 이해해야 한다. 따라서, 챔버 크기가 증가하는 경우, 질소 유량이 또한 증가할 수 있다. 유사하게, 챔버의 크기가 감소하에 따라, 질소 유량이 감소할 수 있다.
따라서, 상기로부터의 산소 유량과 상기로부터의 질소 유량을 조합하면, 본원에서 논의된 새로운 반도체 막이 약 2 초과 : 1의 질소 : 산소 유량하에 증착될 수 있다. 한 가지 구체예에서, 질소 : 산소의 유량은 10 : 1 내지 약 50 : 1일 수 있다. 또 다른 바람직한 구체예에서, 질소 : 산소의 유량은 20 : 1일 수 있다.
반도체 재료를 생성시키기 위해서, 상기된 바와 같이 질소 함유 가스의 유량은 산소 함유 가스의 유량보다 훨씬 더 클 수 있다. 증착된 반도체 재료는 비정질 실리콘 보다 더 큰 이동성을 지닐 수 있다. 표 II는 본 발명의 한 가지 구체예에 따른 질소 가스 유량에 따른 이동성을 나타내고 있다.
표 II
Figure pat00002
0 sccm 산소 조건하에 증착된 막은 모든 질소 가스 유량에 대해서 5 cm2/V-s 미만의 이동성을 지녔다. 25 sccm/m3 산소 조건하에 증착된 막은 1,500 sccm/m3 질소 가스 유량에 대해서 약 8 cm2/V-s의 이동성을 지녔으며, 2,500 sccm/m3 질소 가스 유량에 대해서는 약 15 cm2/V-s의 이동성을 지녔다. 200 sccm/m3 산소 조건하에 증착된 막은 1,500 sccm/m3 질소 가스 유량에 대해서 약 1 cm2/V-s의 이동성을 지녔으며, 2,500 sccm/m3 질소 가스 유량에 대해서는 약 10 cm2/V-s의 이동성을 지녔다. 250 sccm/m3 산소 조건하에 증착된 막은 500 sccm/m3 질소 가스 유량에 대해서 약 5 cm2/V-s의 이동성을 지녔으며, 1,500 sccm/m3 질소 가스 유량에 대해서는 약 2 cm2/V-s의 이동성을 지녔고, 2,500 sccm/m3 질소 가스 유량에 대해서는 약 12 cm2/V-s의 이동성을 지녔다.
약 50 sccm/m3 내지 150 sccm/m3의 산소 유량으로 증착된 막의 경우, 막의 이동성은 25 sccm/m3 및 그 미만의 산소 유량에서 증착된 막 및 200 sccm/m3 및 그 초과의 산소 유량에서 증착된 막에 비해서 현저하게 증가하였다. 추가적으로, 약 50 sccm/m3 내지 150 sccm/m3의 산소 유량으로 증착된 막은 비정질 실리콘보다 훨씬 더 큰 이동성을 지닌다. 1,000 sccm/m3 내지 2,500 sccm/m3의 질소 유량에서, 막의 이동성은, 대부분의 경우, 22 cm2/V-s 보다 컸다. 약 1 cm2/V-s의 이동성을 지니는 비정질 실리콘과 비교할 경우, 아연, 산소 및 질소를 함유하는 반도체 막은 이동성에서 현저한 향상을 보인다. 따라서, 약 10 : 1 내지 약 50 : 1의 질소 : 산소 가스 흐름 비가 비정질 실리콘의 이동성에 비해서 20배 및 폴리실리콘의 이동성에 비해서 2 배 초과의 이동성을 지니는 반도체 막을 생성시킬 수 있다. 상기 표가 질소 가스 및 산소 가스의 특정의 유량을 나타내고 있지만, 산소 가스와 질소 가스의 유량은 챔버 크기에 상대적이며, 그로 인해서 상이한 챔버 크기를 고려하도록 조절 가능하다는 것을 이해해야 한다.
표 III은 본 발명의 한 가지 구체예에 따른 질소 가스 유량에 대한 시이트 저항, 캐리어 농도, 및 저항을 나타내고 있다. 약 10 : 1 내지 약 50 : 1의 질소 가스 : 산소 가스의 흐름 비의 경우에, 아연, 산소 및 질소를 포함하는 반도체 층의 시이트 저항은 약 100 ohm/sq 내지 약 10,000 ohm/sq일 수 있다. 질소 유량과 산소 유량 둘 모두가 증가함에 따라서, 전자 캐리어 농도는 저하된다. 결국, 저항이 증가한다.
표 III
Figure pat00003
어닐링이 또한 아연, 산소 및 질소를 함유하는 반도체 막의 이동성을 현저하게 상승시킬 수 있다. 표 IV는 본 발명의 한 가지 구체예에 따른 어닐링 후의 질소 가스 유량에 대한 이동성을 나타낸다. 어닐링 후에, 이동성은 90cm2/V-s보다 클 수 있다. 어닐링은 질소 대기중 약 400℃의 온도에서 약 5분 동안 수행될 수 있다.
표 IV
Figure pat00004
도판트의 양이 또한 아연, 질소 및 산소를 함유하는 반도체 막의 이동성에 영향을 줄 수 있다. 표 V는 1.0중량% 알루미늄 또는 1.5중량% 알루미늄으로 도핑되는 아연 스퍼터링 타겟을 반응적으로 스퍼터링하는 경우의 다양한 질소 유량에 대한 이동성, 시이트 저항, 캐리어 농도 및 저항을 나타낸다.
표 V
Figure pat00005
서셉터의 온도가 또한 반도체 막의 이동성에 영향을 줄 수 있다. 표 VI는 30℃, 50℃ 및 95℃의 온도에서 아연 스퍼터링 타겟을 스퍼터링하는데 있어서 다양한 질소 유량에 대한 이동성, 시이트 저항, 캐리어 농도, 및 저항을 나타낸다. 표 VI로부터 알 수 있는 바와 같이, 반응성 스퍼터링은 실온에 근접하는 온도를 포함한 400℃보다 현저하게 낮은 온도에서 비정질 실리콘 및 폴리실리콘 보다 높은 이동성을 지니는 반도체 막을 효과적으로 형성시킬 수 있다. 따라서, 어닐링 없이도, 반도체 막은 비정질 실리콘보다 큰 이동성을 지닐 수 있다.
표 VI
Figure pat00006
전력이 특정의 값으로 본원에서 기재될 수 있지만, 스퍼터링 타겟에 가해지는 전력은 타겟의 면적에 비례함을 이해해야 한다. 그러므로, 약 10 W/cm2 내지 약 100W/cm2의 전력 값이 일반적으로 요구된 결과를 달성할 것이다. 표 VII는 1,500 sccm/m3 및 2,500 sccm/m3의 질소 유량의 경우의 이동성, 캐리어 농도 및 저항에 대한 인가된 DC 전력의 영향을 나타내고 있다. 약 1,000W 내지 2,000W의 전력 수준이 비정질 실리콘보다 현저하게 높은 이동성을 지니는 반도체 막을 생성시킨다.
표 VII
Figure pat00007
상기된 증착 기술에 따라서 증착된 막은 아연, 질소 및 산소, 예컨대, ZnNxOy를 지닌 3원 화합물 반도체 재료를 포함할 수 있다. 한 가지 구체예로, 3원 화합물 반도체 재료는 ZnNxOy:Al과 같이 도핑될 수 있다. 3원 반도체 화합물은 높은 전자 이동성 및 높은 전자 캐리어 밀도를 지니는 징크 옥사이드와는 대조적으로 실온에서 증착되는 경우 높은 이동성 및 낮은 전자 캐리어 밀도를 지닐 수 있다. 한 가지 구체예로, 3원 화합물은 30 cm2/V-cm보다 큰 이동성 및 1.0e+19 #/cc보다 작은 전자 캐리어 밀도를 지닌다. 막이 약 400℃에서 어닐링되는 경우, 막 결정학적 배향 및 조성의 변화 없이, 이동성은 100 cm2/V-cm보다 큰 값으로 증가할 수 있으며, 전자 캐리어 밀도는 1.0e+18 #/cc보다 작을 수 있다. 막이 비정질 화합물 또는 불량하게 배향된 결정학적 화합물인 경우에도, 3원 화합물의 경우에 높은 이동성 및 낮은 전자 밀도가 달성될 수 있다.
3원 화합물의 광학적 밴드 갭이 또한 징크 옥사이드에 비해서 개선될 수 있다. 징크 옥사이드는 전형적으로는 약 3.2eV의 밴드 갭을 지닌다. 반면에, 아연, 질소 및 산소를 포함하는 3원 화합물은 약 3.1eV 내지 약 1.2eV의 밴드 갭을 지닐 수 있다. 밴드 갭은 증착 파라미터, 예컨대, 질소 대 산소 흐름 비, 전력 밀도, 압력, 어닐링, 및 증착 온도를 변화시킴으로써 조절될 수 있다. 낮은 밴드 갭으로 인해서, 3원 화합물이 광전지 장치(photovoltaic device) 및 그 밖의 전자 장치에 유용할 수 있다. 아주 높은 가공 온도, 예컨대, 600℃에서, 3원 막은 p-타입 또는 n-타입 반도체 재료로 전환될 수 있다. 어닐링 또는 플라즈마 처리가 화합물 구조 및 화학적 조성의 근본적인 변화 없이 미세하게 조정될 수 있다. 미세한 조정은 화합물의 성질이 그러한 화합물이 사용될 수 있는 장치의 성능 요건에 부합되도록 조정되게 한다.
3원 화합물은 박막 트랜지스터(TFT) 장치에서의 투명한 반도체 층으로서, 광전지 장치 또는 태양전지판(solar panel)에서의 화합물 층으로서, 또는 센서 소자에서의 화합물 층으로서 유용할 수 있다. 3원 화합물은 아주 안정하다. 이하 표 VIII은 실리콘 옥사이드 층 및 유리 기재상에 증착되는 본 발명의 3원 화합물을 지니는 구조물의 원자 조성을 나타내고 있다. 3원 화합물은 알루미늄 도핑된 아연 스퍼터링 타겟을 사용함으로써 산소, 아르곤 및 질소 대기중에서 스퍼터링 증착되었다. 표 VIII은 1 : 12 : 30의 산소 : 아르곤 : 질소의 흐름 비 및 50℃의 온도에서 증착된 구조물의 원자 조성 결과를 나타낸다. 표 IX는 증착 1주일 후의 동일한 막을 나타내고 있다. 표 X는 증착 2주 후의 동일한 막을 나타내고 있다.
표 VIII
Figure pat00008
Figure pat00009
표 IX
Figure pat00010

Figure pat00011
Figure pat00012
표 X
Figure pat00013
Figure pat00014
Figure pat00015
표 VIII, 표 IX 및 X로부터 알 수 있는 바와 같이, 3원 화합물은 약 850옹스트롬의 두께를 지닌 막으로서 증착되었다. 천연 패시베이션 층(passivation layer)이 3원 화합물 층의 상부에 약 25옹스트롬의 깊이로 형성될 수 있다. 그 후에, 층은 약 2주 동안 약 62원자% 내지 약 71원자%의 아연 농도, 약 18원자% 내지 약 26원자%의 산소 농도, 약 4.0원자% 내지 약 6.1원자%의 질화물 농도, 및 약 2.7원자% 내지 약 4.7원자%의 아질산염 농도를 유지하였다.
막이 어닐링되는 경우, 막의 조성은 비-어닐링된 막의 조성과 실질적으로 동일하게 유지된다. 표 XI, 표 XII, 및 표 XIII은 각각 표 VIII, 표 IX 및 표 X의 어닐링된 3원 화합물의 조성을 나타내고 있다.
표 XI
Figure pat00016
Figure pat00017
표 XII
Figure pat00018
Figure pat00019
Figure pat00020
표 XIII
Figure pat00021
Figure pat00022
Figure pat00023
비-어닐링된 막과 유사하게, 표 XI, 표 XII 및 표 XIII은 3원 화합물 층의 상부상에 약 25옹스트롱의 깊이로 형성되는 천연 패시베이션 층을 나타내고 있다. 3원 화합물 층은 약 825 옹스트롬 내지 약 850옹스트롬의 두께를 지니며, 또한 2 주 동안 약 62 원자% 내지 약 68원자%의 아연 농도, 약 18원자% 내지 약 25원자%의 산소 농도, 약 5.0원자% 내지 약 6.3원자%의 질화물 농도, 및 약 3.0원자% 내지 약 4.9원자%의 아질산염 농도를 지닌다.
산소에 대한 질소의 흐름 비가 증가하면 3원 화합물중에서 형성된 질화물의 양이 증가될 수 있다. 표 XIV, XV 및 XVI는 각각 50℃의 온도에서의 1 : 12 : 50의 산소 : 아르곤 : 질소에 대한 증착된 3원 화합물의 조성 및 1주 및 2주 후의 조성을 나타내고 있다.
표 XIV
Figure pat00024
Figure pat00025
Figure pat00026
표 XV
Figure pat00027
Figure pat00028
표 XVI
Figure pat00029
Figure pat00030
Figure pat00031
표 XIV, 표 XV 및 표 XVI로부터 알 수 있는 바와 같이, 천연 패시베이션 층은 3원 화합물 층의 상부에 약 25옹스트롬의 깊이로 형성된다. 3원 화합물 층은 약 700 옹스트롬 내지 약 750옹스트롬의 두께를 지니며, 또한 1 주 후에 약 65 원자% 내지 약 70원자%의 아연 농도, 약 17원자% 내지 약 20원자%의 산소 농도, 약 5.7원자% 내지 약 6.4원자%의 질화물 농도, 및 약 3.4원자% 내지 약 5.1원자%의 아질산염 농도를 지닌다. 2주 후에, 아연 농도는 약 55원자% 내지 약 68원자%로 변화되고, 산소 농도는 약 17원자% 내지 약 42원자%로 변화되며, 질화물 농도는 약 0.4원자% 내지 약 6.4원자%로 변화되고, 아질산염 농도는 약 0.2원자% 내지 약 4.5원자%로 변화된다.
막이 어닐링되는 경우, 막의 조성은 비-어닐링된 막과 실질적으로 동일하게 유지된다. 표 XVII, 표 XVIII 및 표 XIX는 각각 표 XIV, 표 XV 및 표 XVI의 어닐링된 3원 화합물의 조성을 나타낸다.
표 XVII
Figure pat00032
Figure pat00033
표 XVIII
Figure pat00034
Figure pat00035
Figure pat00036
표 XIX
Figure pat00037
Figure pat00038
표 XVII, 표 XVIII, 및 표 XIX로부터 알 수 있는 바와 같이, 천연의 패시베이션 층이 3원 화합물 층의 상부에 약 25옹스트롬 내지 약 50옹스트롬의 깊이로 형성된다. 3원 화합물은 약 700 옹스트롬 내지 약 725옹스트롬의 두께를 지니며, 또한 2 주 후에 약 65 원자% 내지 약 72원자%의 아연 농도, 약 16원자% 내지 약 20원자%의 산소 농도, 약 5.6원자% 내지 약 6.6원자%의 질화물 농도, 및 약 3.8원자% 내지 약 5.6원자%의 아질산염 농도를 지닌다.
정상적으로는, 3원 화합물 층은 구조물내의 최상층이 아닐 것이다. 오히려, 3원 화합물 층은 일부 다른 층, 예컨대, 질화실리콘, 산화실리콘, 탄화실리콘 또는 일부 다른 유기 패시베이션 층에 의해서 패시베이션될 수 있다. 상기 표들은 높은 질소 가스 유량으로 생성된 3원 화합물층이 적어도 그 위에 패시베이션 층이 증착되기 2주 전까지 길게 유지될 수 있음을 나타내고 있다. 한 가지 구체예로, 높은 질소 가스 유량으로 생성되고 어닐링이 수행되지 않은 3원 화합물 층이 그 위에 패시베이션 층이 증착되기 3주 전까지 길게 유지될 수 있다. 또 다른 구체예로, 높은 질소 가스 유량으로 생성되고 400℃에서 어닐링된 3원 화합물 층이 그 위에 패시베이션 층이 증착되기 4주 전까지 길게 유지될 수 있다.
아질산염과 질화물 성분 둘 모두가 3원 화합물에 존재하기 때문에, 질화물과 아질산염 둘 모두에 대한 피크가 X-레이 광전자 분광분석(X-ray Photoelectron Spectroscopy (XPS)) 측정에서 나타날 수 있다. 아질산염 피크는 약 5,500 내지 약 12,000의 세기로 약 399 내지 404eV 결합 에너지에서 존재할 수 있으며, 질화물 피크는 약 5,500 내지 약 12,000의 세기로 약 393 내지 396eV 에서 존재할 수 있다. XPS에 의해서 측정된 질화물 피크 : 아질산염 피크의 비는 약 3 : 5 내지 약 5 : 3의 범위 내에 있을 수 있다. 질화물(N2O) 피크는 막으로부터 산소와 질소를 생성시키는 샘플을 스퍼터링하여 막 내의 한 가지 화학적 상태와는 다른 화학적 상태를 형성시킴에 기인한 인공물일 수 있다.
3원 화합물은 약 400nm 내지 약 1,000nm과 동등한 약 3.1eV 내지 약 1.2eV의 밴드 갭을 지닐 수 있다. 따라서, 3원 화합물은 가시광 범위를 커버하기에 충분히 작은 밴드 갭을 지니며, 그로 인해서, 태양전지 적용에 유용할 수 있다. 밴드 갭 에너지는 제공된 산소의 양에 따라서 조정될 수 있다. 더 많은 양의 산소를 제공함으로써, 밴드 갭이 증가될 수 있다. 산소 유량에 대한 밴드 갭의 의존은 큰 유량 상황에서 질소 유량에 거의 무관하다. 증착 동안, 3원 막에 대한 밴드 갭 에너지가 그레이딩(grading)되어 막 전체에 걸친 밴드 갭을 미세하게 조정할 수 있다. 예를 들어, 3원 화합물 층의 표면 근처에서 더 큰 밴드 갭 에너지를 지니는 것, 그리고, 3원 화합물 층의 두께 전체에 걸쳐서 밴드 갭 에너지를 조절하는 것이 바람직할 수 있다. 제공된 아르곤과 질소의 양에 비례하는 제공된 산소의 양을 조절함으로써, 3원 화합물에 대한 밴드 갭 에너지 분포가 증착 동안 조절될 수 있다.
질소의 유량이 산소의 유량 보다 현저하게 큰 질소와 산소의 대기 중에서 아연 타겟을 반응성 스퍼터링시킴으로써, 비정질 실리콘보다 큰 이동성을 지니는 안정한 반도체 막이 형성될 수 있다. 본원에서 기재된 반도체 막이 반응성 스퍼터링 이외의 다른 방법에 의해서 생성될 수 있음을 이해해야 한다.
상기 설명은 본 발명의 구체예에 관한 것이지만, 본 발명의 다른 및 추가의 구체예가 그러한 설명의 기본적인 범위를 벗어나지 않으면서 고안될 수 있으며, 본 발명의 범위는 첨부된 특허첨구범위에 의해서 결정된다.

Claims (30)

  1. 스퍼터링 챔버(sputtering chamber) 내에 아연 타겟(zinc target)을 배치시키고;
    산소 함유 가스와 질소 함유 가스를 포함하는 스퍼터링 가스를 챔버내로 흘려보내고;
    바이어스(bias)를 타겟에 가하고;
    기재(substrate) 상에 아연, 산소 및 질소를 포함하는 반도체 층을 증착시킴을 포함하는 스퍼터링 방법.
  2. 제 1항에 있어서, 산소 함유 가스와 질소 함유 가스가 약 10 : 1 내지 약 100 : 1 범위의 질소 함유 가스 : 산소 함유 가스의 흐름 비로 챔버내로 흐르는 방법.
  3. 제 2항에 있어서, 비가 약 20 : 1인 방법.
  4. 제 1항에 있어서, 증착된 반도체 층을 어닐링(annealing)시킴을 추가로 포함하는 방법.
  5. 제 4항에 있어서, 아연이 알루미늄으로 도핑되는 방법.
  6. 제 1항에 있어서, 산소 함유 가스가 산소인 방법.
  7. 제 6항에 있어서, 질소 함유 가스가 질소인 방법.
  8. 제 1항에 있어서, 기재가 약 0.04 평방미터 초과의 표면적을 갖는 방법.
  9. 제 1항에 있어서, 증착이 약 25℃ 내지 약 50℃의 온도 범위 내에서 발생되는 방법.
  10. 질소 함유 가스와 산소 함유 가스를 아연을 포함한 금속 타겟을 지닌 스퍼터링 챔버내로 흘려보내고; 아연, 산소 및 질소를 포함하는 반도체 층을 기재상으로 스퍼터 증착시킴을 포함하는 스퍼터링 방법.
  11. 아연, 산소 및 질소를 포함하며, XPS로 측정하는 경우, 질화물 피크와 아질산염 피크를 갖는 반도체 막.
  12. 제 11항에 있어서, 막이 XPS에서의 약 403 eV의 결합 에너지와 약 2.7 원자% 내지 약 5.6 원자%의 농도를 갖는 아질산염 피크를 포함하는 반도체 막.
  13. 제 12항에 있어서, 막이 XPS에서의 약 395 eV의 결합 에너지와 약 4.0 원자% 내지 약 6.6 원자%의 농도를 갖는 질화물 피크를 포함하는 반도체 막.
  14. 아연을 포함하며 약 5 cm2/V-s 초과의 이동성을 지닌 반도체 막.
  15. 제 14항에 있어서, 산소와 질소를 추가로 포함하는 반도체 막.
  16. 제 14항에 있어서, (222) 및 (411)의 결정학적 배향(crystallographic orientation)을 갖는 Zn3N2 결정을 추가로 포함하는 반도체 막.
  17. 제 14항에 있어서, 막이 비정질이고 XRD 측정에서 명확한 피크가 없는 반도체 막.
  18. 제 14항에 있어서, 막이 약 3.0eV 미만의 밴드 갭 에너지를 포함하는 반도체 막.
  19. 제 14항에 있어서, XPS로 측정하는 경우, 질화물 피크와 아질산염 피크를 포함하는 반도체 막.
  20. 제 14항에 있어서, 막이 약 2.7 원자% 내지 약 5.6 원자%의 아질산염 농도를 포함하는 반도체 막.
  21. 제 20항에 있어서, 막이 약 4.0 원자% 내지 약 6.6 원자%의 질화물 농도를 포함하는 반도체 막.
  22. x-레이 회절을 이용하여 측정하는 경우에, 첫 번째 Zn3N2 피크와 두 번째 Zn3N2 피크를 지니는 반도체 막.
  23. 제 22항에 있어서, 첫 번째 피크가 (222)의 결정학적 배향을 갖는 Zn3N2 결정을 포함하는 반도체 막.
  24. 제 22항에 있어서, 두 번째 피크가 (411)의 결정학적 배향을 갖는 Zn3N2 결정을 포함하는 반도체 막.
  25. 제 22항에 있어서, 첫 번째 피크 대 두 번째 피크의 비가 약 1.11 : 1인 반도체 막.
  26. 제 22항에 있어서, 첫 번째 피크가 약 31 내지 약 33 사이에 놓이는 반도체 막.
  27. 제 22항에 있어서, 두 번째 피크가 약 35 내지 약 42.5 사이에 놓이는 반도체 막.
  28. 제 22항에 있어서, 막이 약 3.0eV 미만의 밴드 갭 에너지를 포함하는 반도체 막.
  29. 제 22항에 있어서, 막이 약 2.7 원자% 내지 약 5.6 원자%의 아질산염 농도를 포함하는 반도체 막.
  30. 제 22항에 있어서, 막이 약 4.0 원자% 내지 약 6.6 원자%의 질화물 농도를 포함하는 반도체 막.
KR1020117023082A 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료 KR101559484B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US91458207P 2007-04-27 2007-04-27
US60/914,582 2007-04-27
US11/829,037 US7927713B2 (en) 2007-04-27 2007-07-26 Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
US11/829,037 2007-07-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024768A Division KR101114052B1 (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020157027389A Division KR20150119480A (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
KR1020137023234A Division KR101376970B1 (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료

Publications (2)

Publication Number Publication Date
KR20110120980A true KR20110120980A (ko) 2011-11-04
KR101559484B1 KR101559484B1 (ko) 2015-10-13

Family

ID=39885681

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020117023082A KR101559484B1 (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
KR1020137023234A KR101376970B1 (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
KR1020157027389A KR20150119480A (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
KR1020097024768A KR101114052B1 (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020137023234A KR101376970B1 (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
KR1020157027389A KR20150119480A (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
KR1020097024768A KR101114052B1 (ko) 2007-04-27 2008-04-08 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료

Country Status (7)

Country Link
US (4) US7927713B2 (ko)
EP (1) EP2148937A4 (ko)
JP (2) JP5955504B2 (ko)
KR (4) KR101559484B1 (ko)
CN (2) CN103147039A (ko)
TW (2) TWI521078B (ko)
WO (1) WO2008134204A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025623A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
US9406901B2 (en) 2013-04-18 2016-08-02 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007118204A2 (en) * 2006-04-06 2007-10-18 Applied Materials, Inc. Reactive sputtering zinc oxide transparent conductive oxides onto large area substrates
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
CN101803028B (zh) * 2007-08-02 2013-03-13 应用材料公司 利用薄膜半导体材料的薄膜晶体管
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
TWI385698B (zh) * 2008-06-17 2013-02-11 Univ Nat Defense 場發射發光元件及其發射陰極與氧化鋅陽極之製備方法
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5489859B2 (ja) * 2009-05-21 2014-05-14 株式会社半導体エネルギー研究所 導電膜及び導電膜の作製方法
JP2011014884A (ja) * 2009-06-05 2011-01-20 Semiconductor Energy Lab Co Ltd 光電変換装置
JP5889791B2 (ja) * 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
WO2011130092A1 (en) * 2010-04-14 2011-10-20 The Regents Of The University Of California Method and apparatus for sputtering with a plasma lens
WO2012026599A1 (ja) * 2010-08-27 2012-03-01 国立大学法人九州大学 ＺｎＯ膜の製造方法、透明導電膜の製造方法、ＺｎＯ膜、及び透明導電膜
US8669552B2 (en) 2011-03-02 2014-03-11 Applied Materials, Inc. Offset electrode TFT structure
CN102828150A (zh) * 2011-06-13 2012-12-19 鸿富锦精密工业（深圳）有限公司 镀膜件及其制造方法
KR101975929B1 (ko) 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
EP2738815B1 (en) 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
KR102100927B1 (ko) 2013-08-05 2020-05-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102147849B1 (ko) 2013-08-05 2020-08-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR102194235B1 (ko) 2013-09-05 2020-12-22 삼성전자주식회사 박막 트랜지스터 및 그 구동 방법
CN103474356B (zh) * 2013-09-17 2016-08-17 深圳丹邦投资集团有限公司 一种氮氧锌薄膜的制备方法
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN103500764B (zh) 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
KR20160108630A (ko) 2015-03-04 2016-09-20 연세대학교 산학협력단 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치
CN104795404B (zh) * 2015-04-16 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
CN105525268A (zh) * 2016-01-28 2016-04-27 南京大学 一种提高ZnON薄膜迁移率和稳定性的方法
US10991579B2 (en) * 2018-05-02 2021-04-27 Applied Materials, Inc. Methods of making and using tin oxide film with smooth surface morphologies from sputtering target including tin and dopant
CN109374724B (zh) * 2018-11-05 2020-06-09 京东方科技集团股份有限公司 一种电致发光器件的膜层分析方法

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
ZA849070B (en) 1983-12-07 1985-07-31 Energy Conversion Devices Inc Semiconducting multilayered structures and systems and methods for synthesizing the structures and devices incorporating the structures
US4769291A (en) * 1987-02-02 1988-09-06 The Boc Group, Inc. Transparent coatings by reactive sputtering
US4816082A (en) * 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
FR2638527B1 (fr) * 1988-11-02 1991-02-01 Centre Nat Rech Scient Nitrure et oxynitrures de gallium utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, procede pour leur preparation, et dispositif de detection les contenant
CA2034118A1 (en) * 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JPH0677216A (ja) 1990-09-28 1994-03-18 Applied Materials Inc 蒸着薄膜の障壁特性を高めるプラズマアニーリング法
JP2999280B2 (ja) * 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
JP2994812B2 (ja) * 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
US5328813A (en) * 1992-06-30 1994-07-12 The Dow Chemical Company Method for the preparation of optical recording media containing overcoat
US5346601A (en) * 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
TW273067B (ko) * 1993-10-04 1996-03-21 Tokyo Electron Co Ltd
JP3571785B2 (ja) * 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5620523A (en) * 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
US5522934A (en) * 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5668663A (en) * 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
US5700699A (en) * 1995-03-16 1997-12-23 Lg Electronics Inc. Method for fabricating a polycrystal silicon thin film transistor
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3169337B2 (ja) * 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US5716480A (en) * 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
US6153013A (en) * 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
JPH09228028A (ja) * 1996-02-26 1997-09-02 Nippon Paint Co Ltd 複合薄膜及び薄膜の形成方法
KR100251070B1 (ko) * 1996-08-28 2000-04-15 미다라이 후지오 광기전력 소자
US6159763A (en) * 1996-09-12 2000-12-12 Canon Kabushiki Kaisha Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
US5993594A (en) * 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US6432203B1 (en) * 1997-03-17 2002-08-13 Applied Komatsu Technology, Inc. Heated and cooled vacuum chamber shield
KR19990009046A (ko) 1997-07-07 1999-02-05 윤종용 평판형 광고장치의 발광 툴
US6238527B1 (en) * 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
WO1999063600A1 (en) * 1998-06-01 1999-12-09 Kaneka Corporation Silicon-base thin-film photoelectric device
US6488824B1 (en) * 1998-11-06 2002-12-03 Raycom Technologies, Inc. Sputtering apparatus and process for high rate coatings
US7235810B1 (en) * 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US20020084455A1 (en) 1999-03-30 2002-07-04 Jeffery T. Cheung Transparent and conductive zinc oxide film with low growth temperature
JP2001117074A (ja) 1999-10-18 2001-04-27 Hitachi Ltd 液晶表示装置
US6228236B1 (en) 1999-10-22 2001-05-08 Applied Materials, Inc. Sputter magnetron having two rotation diameters
US6953947B2 (en) * 1999-12-31 2005-10-11 Lg Chem, Ltd. Organic thin film transistor
JP2001205103A (ja) * 2000-01-27 2001-07-31 Toyota Central Res & Dev Lab Inc 光触媒体
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
KR100679917B1 (ko) * 2000-09-09 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
US6787010B2 (en) * 2000-11-30 2004-09-07 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
WO2002073313A1 (en) * 2001-03-13 2002-09-19 University Of Utah Structured organic materials and devices using low-energy particle beams
JP4560245B2 (ja) * 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030049464A1 (en) * 2001-09-04 2003-03-13 Afg Industries, Inc. Double silver low-emissivity and solar control coatings
JP2003104792A (ja) * 2001-09-28 2003-04-09 Sharp Corp 半導体薄膜結晶のドーピング濃度制御方法および半導体素子
US20030207093A1 (en) * 2001-12-03 2003-11-06 Toshio Tsuji Transparent conductive layer forming method, transparent conductive layer formed by the method, and material comprising the layer
US6825134B2 (en) * 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
WO2003085746A1 (en) * 2002-04-09 2003-10-16 Kaneka Corporation Method for fabricating tandem thin film photoelectric converter
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
SG130013A1 (en) * 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
EP1579025B1 (en) * 2002-12-31 2010-09-29 Cardinal CG Company Coater having substrate cleaning device and coating deposition method employing such coater
JP2004290794A (ja) * 2003-03-26 2004-10-21 Toto Ltd 光触媒材料
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP5068946B2 (ja) * 2003-05-13 2012-11-07 旭硝子株式会社 太陽電池用透明導電性基板およびその製造方法
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
CN1208811C (zh) * 2003-06-11 2005-06-29 浙江大学 一种制备p型氧化锌薄膜的方法
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7816863B2 (en) * 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
TWI224868B (en) 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
JP2005210008A (ja) * 2004-01-26 2005-08-04 Bridgestone Corp 太陽電池
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116888A (ko) * 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7122398B1 (en) * 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
US20050233092A1 (en) * 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US8083853B2 (en) * 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
CN102097458B (zh) * 2004-06-04 2013-10-30 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
US7158208B2 (en) * 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060011139A1 (en) * 2004-07-16 2006-01-19 Applied Materials, Inc. Heated substrate support for chemical vapor deposition
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7622338B2 (en) * 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN1293606C (zh) 2004-09-30 2007-01-03 浙江大学 两步法生长N－Al共掺杂p型ZnO晶体薄膜的方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP2006144053A (ja) * 2004-11-17 2006-06-08 Bridgestone Corp ＮドープＺｎＯ膜の成膜方法。
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US20060258604A1 (en) * 2005-05-10 2006-11-16 Warren Strober Compositions and methods for the treatment of inflammatory bowel disease utilizing NF-kappaB decoy polynucleotides
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7628896B2 (en) * 2005-07-05 2009-12-08 Guardian Industries Corp. Coated article with transparent conductive oxide film doped to adjust Fermi level, and method of making same
US20070030569A1 (en) * 2005-08-04 2007-02-08 Guardian Industries Corp. Broad band antireflection coating and method of making same
JP4968660B2 (ja) * 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
US20070068571A1 (en) * 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
CA2626073A1 (en) * 2005-11-01 2007-05-10 Cardinal Cg Company Reactive sputter deposition processes and equipment
MX2009000774A (es) * 2006-07-21 2009-02-17 Pioneer Hi Bred Int Gen novedoso de bacillus thuringiensis con actividad lepidoptera.
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US20080308411A1 (en) * 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
US8372250B2 (en) * 2007-07-23 2013-02-12 National Science And Technology Development Agency Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406901B2 (en) 2013-04-18 2016-08-02 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR20150025623A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR20100017429A (ko) 2010-02-16
US7927713B2 (en) 2011-04-19
JP5955504B2 (ja) 2016-07-20
CN101688286A (zh) 2010-03-31
US20110175084A1 (en) 2011-07-21
TW200842199A (en) 2008-11-01
US10629581B2 (en) 2020-04-21
TWI438294B (zh) 2014-05-21
KR101114052B1 (ko) 2012-02-22
US20080264777A1 (en) 2008-10-30
EP2148937A4 (en) 2013-10-09
CN101688286B (zh) 2013-02-27
TW201428123A (zh) 2014-07-16
US8398826B2 (en) 2013-03-19
JP2015057518A (ja) 2015-03-26
US8614007B2 (en) 2013-12-24
KR20130101168A (ko) 2013-09-12
EP2148937A1 (en) 2010-02-03
US20130146871A1 (en) 2013-06-13
CN103147039A (zh) 2013-06-12
KR20150119480A (ko) 2015-10-23
TWI521078B (zh) 2016-02-11
JP6230982B2 (ja) 2017-11-15
KR101559484B1 (ko) 2015-10-13
US20140124712A1 (en) 2014-05-08
JP2010525176A (ja) 2010-07-22
KR101376970B1 (ko) 2014-03-25
WO2008134204A1 (en) 2008-11-06

Similar Documents

Publication Publication Date Title
KR101114052B1 (ko) 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
TWI434420B (zh) 使用薄膜半導體材料的薄膜式電晶體
TWI435943B (zh) 薄膜金屬氮氧化半導體
WO2010002608A2 (en) Thin film transistors using multiple active channel layers
Lin et al. Room temperature fabricated transparent amorphous indium zinc oxide based thin film transistor using high-κ HfO2 as gate insulator
Takenaka et al. Influence of deposition condition on electrical properties of a-IGZO films deposited by plasma-enhanced reactive sputtering
Liu et al. Enhancing transparent thin-film transistor device performances by using a Ti-doped GaZnO channel layer
Takenaka et al. Effects of Working Pressure on the Physical Properties of a-InGaZnO x Films Formed Using Inductively Coupled Plasma-Enhanced Reactive Sputtering Deposition
Kim et al. The electrical properties of atomic layer deposition of ZnO: N thin film transistors by ultraviolet exposure

Legal Events

Date Code Title Description
A107 Divisional application of patent
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140303

Effective date: 20150226

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 4