KR20110112380A - 화상 표시 장치 및 단락 사고의 수복 방법 - Google Patents

화상 표시 장치 및 단락 사고의 수복 방법 Download PDF

Info

Publication number
KR20110112380A
KR20110112380A KR1020117017599A KR20117017599A KR20110112380A KR 20110112380 A KR20110112380 A KR 20110112380A KR 1020117017599 A KR1020117017599 A KR 1020117017599A KR 20117017599 A KR20117017599 A KR 20117017599A KR 20110112380 A KR20110112380 A KR 20110112380A
Authority
KR
South Korea
Prior art keywords
wiring pattern
signal line
voltage
wiring
line
Prior art date
Application number
KR1020117017599A
Other languages
English (en)
Other versions
KR101604883B1 (ko
Inventor
유키히토 이이다
타카유키 타네다
카츠히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009023220A external-priority patent/JP5245879B2/ja
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110112380A publication Critical patent/KR20110112380A/ko
Application granted granted Critical
Publication of KR101604883B1 publication Critical patent/KR101604883B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은, 화상 표시 장치 및 단락 사고의 수복 방법에 관한 것으로, 예를 들면 유기 EL 소자에 의한 액티브 매트릭스형의 화상 표시 장치에 적용하여, 배선 패턴 사이의 단락 개소를 수복할 수 있도록 한다. 주사선(WSL) 또는 신호선(DTL)에, 신호선(DTL)과 주사선(WSL)이 교차하는 부위를 바이패스하는 배선 패턴(BP)을 마련하고, 이 바이패스용 배선 패턴(BP)을 사용하여 배선 패턴 사이의 단락 개소를 수복한다.

Description

화상 표시 장치 및 단락 사고의 수복 방법{IMAGE DISPLAY DEVICE AND METHOD FOR REPAIRING SHORT-CIRCUIT FAILURE}
본 발명은, 화상 표시 장치 및 단락 사고의 수복(修復) 방법에 관한 것으로, 예를 들면 유기 EL(Electro Luminescence) 소자에 의한 액티브 매트릭스형의 화상 표시 장치에 적용할 수 있다. 본 발명은, 신호선과 주사선이 교차하는 부위를 바이패스하는 바이패스용의 배선 패턴을 주사선에 마련함에 의해, 배선 패턴 사이의 단락 개소를 수복할 수 있도록 한다.
근래, 유기 EL 소자를 이용한 액티브 매트릭스형의 화상 표시 장치의 개발이 왕성하게 되고 있다. 유기 EL 소자를 이용한 화상 표시 장치는, 전계의 인가에 의해 발광하는 유기 박막의 발광 현상을 이용한 화상 표시 장치이다. 유기 EL 소자는, 10[V] 이하의 인가 전압으로 구동할 수 있다. 따라서 이런 종류의 화상 표시 장치는, 소비 전력을 저감할 수 있다. 또한 유기 EL 소자는, 자발광 소자이다. 따라서 이런 종류의 화상 표시 장치는, 백라이트 장치를 필요로 하지 않고, 경량화, 박형화할 수 있다. 또한 유기 EL 소자는, 응답 속도가 수μ초 정도로 빠른 특징이 있다. 따라서 이런 종류의 화상 표시 장치는, 동화상 표시시에 잔상이 거의 발생하지 않는 특징이 있다.
구체적으로, 유기 EL 소자를 이용한 액티브 매트릭스형의 화상 표시 장치는, 유기 EL 소자와 유기 EL 소자를 구동하는 구동 회로에 의한 화소 회로를 매트릭스형상으로 배치하여 표시부가 형성된다. 이런 종류의 화상 표시 장치는, 표시부에 마련된 신호선 및 주사선을 각각 통하여, 표시부의 주위에 배치한 신호선 구동 회로 및 주사선 구동 회로에 의해 각 화소 회로를 구동하여 소망하는 화상을 표시한다.
이 유기 EL 소자를 이용한 화상 표시 장치에 관하고, 특허 문헌 1에는 2개의 트랜지스터를 이용하여 화소 회로를 구성하는 방법이 개시되어 있다. 이 방법에 의하면, 화상 표시 장치의 구성을 간략화할 수 있다. 또한 이 특허 문헌 1에는, 유기 EL 소자를 구동하는 구동 트랜지스터의 임계치 전압의 편차, 이동도의 편차, 유기 EL 소자의 특성의 경시 변화에 의한 화질 열화를 방지하는 구성이 개시되어 있다.
특허문헌 1 : 일본국 특개2007-310311호 공보
그런데 이런 종류의 화상 표시 장치는, 제조 공정에서의 불량에 의해, 표시부에 마련된 배선 패턴 사이에서 단락 사고가 발생할 우려가 있다. 또한 이런 종류의 불량은, 포토 리소그래피 공정에서의 불량, 에칭 공정에서의 불량, 도전성의 이물의 부착 등이다.
화상 표시 장치의 제조 공정에서, 이런 종류의 단락 사고를 수복할 수 있으면, 수율을 한층 더 향상할 수 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 배선 패턴 사이의 단락 개소를 수복할 수 있는 화상 표시 장치 및 이 화상 표시 장치에서의 단락 사고의 수복 방법을 제공하는 것에 있다.
본 발명의 화상 표시 장치는, 화소 회로를 매트릭스형상으로 배치하여 작성된 표시부에 의해 소망하는 화상을 표시하는 것으로서, 표시부의 주사선 또는 신호선은, 신호선 또는 주사선과 배선 패턴이 교차하는 부위를 제외하고, 신호선 또는 주사선의 배선 패턴과 동일층에 배선 패턴이 작성되고, 교차하는 부위에서는, 신호선 또는 주사선의 배선 패턴과는 다른 층에 배선 패턴이 작성되고, 주사선에는, 교차하는 부위와는 다른 부위에서 신호선의 배선 패턴을 상층 또는 하층에서 가로질러서, 교차하는 부위를 바이패스하는 바이패스용의 배선 패턴이 마련된다.
본 발명의 단락 사고의 수복 방법은, 본 발명의 화상 표시 장치에 적용되는 것으로서, 주사선을 절단함에 의해, 교차하는 부위를 바이패스용의 배선 패턴으로부터 절리(切離)하여, 신호선 및 주사선간의 단락 사고를 수복한다.
신호선 또는 주사선과 교차하는 부위를 제외하고, 신호선 또는 주사선의 배선 패턴과 동일층의 배선에 의해 주사선 또는 신호선의 배선 패턴을 작성하고, 교차하는 부위에서는, 신호선 또는 주사선의 배선 패턴과 다른 층의 배선에 의해 주사선 또는 신호선의 배선 패턴을 작성하면, 이 동일층측의 배선을 우선하여 사용하여 신호선 및 주사선을 배치하고, 신호선 및 주사선의 쌍방에 이 동일층의 배선을 적용할 수가 없는 부위에서만, 신호선 또는 주사선을 다른 층에 의해 배치할 수 있다. 따라서, 이 동일층측에 시트 저항이 작은 배선 패턴층을 적용하여, 주사선 및 신호선의 임피던스를 작게 할 수 있다. 그러나 이와 같이 하면, 신호선 및 주사선이 동일층에 형성되게 되고, 신호선 및 주사선 사이에서 단락 사고가 발생하기 쉽게 된다. 특히 신호선과 주사선이 교차하는 부위에서는, 이들 신호선 및 주사선이 적층되어 있기 때문에, 신호선 및 주사선 사이가 단락된 부위만 트리밍에 의해 제거하는 것이 곤란해지고, 결국, 단락 사고를 수복할 수가 없게 된다.
그래서, 본 발명의 화상 표시 장치에서는, 주사선에, 교차하는 부위와는 다른 부위에서 신호선의 상층 또는 하층을 가로질러서, 교차하는 부위를 바이패스하는 바이패스용의 배선 패턴이 마련된다. 이 바이패스용의 배선 패턴은, 교차하는 부위를 바이패스하기 때문에, 트리밍에 의해 교차하는 부위를 주사선으로부터 절리한 경우에는, 이 주사하는 부위에 대신하여 주사선의 신호를 전송하게 된다. 이에 의해 교차하는 부위에서 발생한 주사선 및 신호선간의 단락 개소를 수복할 수 있다.
본 발명에 의하면, 배선 패턴 사이의 단락 개소를 수복할 수 있다.
도 1은 본 발명의 제 1 실시의 형태에 관한 화상 표시 장치에 적용되는 화소 회로의 레이아웃을 도시하는 평면도.
도 2는 화상 표시 장치의 구성을 도시하는 블록도
도 3은 화소 회로의 구성을 상세히 도시하는 접속도.
도 4는 도 3과의 대비에 의해 도 2의 표시부를 도시하는 접속도.
도 5는 도 3의 화소 회로의 동작을 설명하기 위한 타이밍 차트.
도 6은 마찬가지로 접속도.
도 7은 도 6의 계속의 설명을 위한 접속도.
도 8은 도 7의 계속의 설명을 위한 접속도.
도 9는 도 8의 계속의 설명을 위한 접속도.
도 10은 도 9의 계속의 설명을 위한 접속도.
도 11은 도 10의 계속의 설명을 위한 접속도.
도 12는 도 11의 계속의 설명을 위한 접속도.
도 13은 도 12의 계속의 설명을 위한 접속도.
도 14는 단락 개소를 도시하는 평면도.
도 15는 슬릿을 이용한 수복 처리의 설명을 위한 평면도.
도 16은 도 15와는 다른 예에 의한 슬릿을 이용한 수복 처리의 설명을 위한 평면도.
도 17은 단락 개소를 등가적으로 도시한 접속도.
도 18은 신호선과 기록 신호용의 주사선 사이의 단락 개소의 설명을 위한 평면도.
도 19는 도 18의 단락 개소의 수복의 설명을 위한 평면도.
도 20은 도 19와는 다른 예에 의한 단락 개소의 수복의 설명을 위한 평면도.
도 21은 단락 사고를 등가적으로 도시한 접속도.
도 22는 단락 사고에 대한 궁리를 전혀 마련하지 않은 경우의 화소 회로의 레이아웃을 도시하는 평면도.
도 23은 도 19 및 도 20과는 다른 예에 의한 단락 개소의 수복의 설명을 위한 평면도.
도 24는 도 19, 도 20 및 도 23과는 다른 예에 의한 단락 개소의 수복의 설명을 위한 평면도.
도 25는 본 발명의 제 2 실시의 형태에 관한 화상 표시 장치에 적용되는 화소 회로의 레이아웃을 도시하는 평면도.
도 26은 도 25의 화소 회로에서 수복 처리의 설명을 위한 평면도.
도 27은 도 26과는 다른 예에서의 수복 처리의 설명을 위한 평면도.
도 28은 콘택트 불량의 설명을 위한 평면도.
도 29는 본 발명의 제 3 실시의 형태에 관한 화상 표시 장치에 적용되는 화소 회로의 레이아웃을 도시하는 평면도.
도 30은 본 발명의 제 4 실시의 형태에 관한 화상 표시 장치에 적용되는 화소 회로의 레이아웃을 도시하는 평면도.
도 31은 본 발명의 제 5 실시의 형태에 대한 비교예로서의 화소 회로의 패턴 레이아웃을 도시하는 도면.
도 32는 비교예에서의 화소 회로에서의 몇단분의 타이밍 차트.
도 33은 본 발명의 제 6 실시의 형태에 관한 화소 회로의 패턴 레이아웃을 설명하는 도면.
도 34는 제 6 실시의 형태의 패턴 레이아웃에서의 타이밍 차트.
이하, 도면을 참조하면서 본 발명의 실시의 형태에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제 1 실시의 형태(바이패스용의 배선 패턴을 구비하는 예)
2. 제 2 실시의 형태(인접 화소 회로의 신호선이 마주 대하는 예)
3. 제 3 실시의 형태(기록 트랜지스터가 신호선의 아래에 배치된 예)
4. 제 4 실시의 형태(제 2 실시의 형태에서 기록 트랜지스터가 신호선의 아래에 배치된 예)
5. 제 5 실시의 형태(주사선측을 신호선의 하층에 배치한 예)
6. 제 6 실시의 형태(의사 배선 패턴을 구비하는 예)
<1. 제 1 실시의 형태>
(1) 구성
(1-1) 전체 구성(도 2 내지 도 13)
도 2는, 본 실시의 형태의 화상 표시 장치를 도시하는 블록도다. 이 화상 표시 장치(1)는, 유리 등의 절연 기판에 표시부(2)를 가지며. 이 표시부(2)의 주위에 신호선 구동 회로(3) 및 주사선 구동 회로(4)를 구비하고 있다.
표시부(2)는, 화소 회로(PXCL5)를 매트릭스형상으로 배치하여 형성된 것이다. 신호선 구동 회로(3)는, 표시부(2)에 마련된 신호선(DTL)에 신호선용의 구동 신호(Ssig)를 출력하도록 되어 있다. 구체적으로, 신호선 구동 회로(3)는, 수평 셀렉터(HSEL)(3A)에 의해, 래스터 주사 순서로 입력되는 화상 데이터(D1)를 순차적으로 래치하여 화상 데이터(D1)를 신호선(DTL)에 배분한 후, 각각 디지털 아날로그 변환 처리한다. 신호선 구동 회로(3)는, 이 디지털 아날로그 변환 결과를 처리하여 구동 신호(Ssig)를 생성한다. 이에 의해 화상 표시 장치(1)는, 예를 들면 이른바 선순차에 의해 각 화소 회로(5)의 계조를 설정한다.
주사선 구동 회로(4)는, 표시부(2)에 마련된 기록 신호용의 주사선(WSL) 및 전원용의 주사선(DSL)에 각각 기록 신호(WS) 및 구동 신호(DS)를 출력한다. 기록 신호(WS)는, 각 화소 회로(5)에 마련된 기록 트랜지스터를 온 오프 제어하는 신호이다. 구동 신호(DS)는, 각 화소 회로(5)에 마련된 구동 트랜지스터의 드레인 전압을 제어하는 신호이다. 주사선 구동 회로(4)는, 각각 라이트 스캔 회로(WSCN)(4A) 및 드라이브 스캔 회로(DSCN)(4B)에서, 소정의 샘플링 펄스(SP)를 클록(CK)으로 처리하고 기록 신호(WS) 및 구동 신호(DS)를 생성한다.
도 3은 화소 회로(5)의 구성을 상세히 도시하는 것이다. 도 3과의 대비에 의해 도 4에 도시한 바와 같이, 표시부(2)는, 이 도 3에 도시한 화소 회로(5)를 매트릭스형상으로 배치하여 작성된 것이다. 화소 회로(5)에서는, 유기 EL 소자(8)의 캐소드가 소정의 부측(負側) 전원(Vss)에 접속되고, 유기 EL 소자(8)의 애노드가 구동 트랜지스터(Tr2)의 소스에 접속되어 있다. 구동 트랜지스터(Tr2)는, 예를 들면 TFT에 의한 N채널형 트랜지스터이다. 이 구동 트랜지스터(Tr2)의 드레인이 전원용의 주사선(DSL)에 접속되고, 이 주사선(DSL)에 주사선 구동 회로(4)로부터 전원용의 구동 신호(DS)가 공급되도록 되어 있다. 이와 같은 구성에 의해, 화소 회로(5)에서는, 소스 팔로워 회로 구성의 구동 트랜지스터(Tr2)를 이용하여 유기 EL 소자(8)를 전류 구동한다.
구동 트랜지스터(Tr2)의 게이트 및 소스 사이에는 보존 용량(CS)이 마련되고, 기록 신호(WS)에 의해 이 보존 용량(CS)의 게이트측단(側端) 전압이 구동 신호(Ssig)의 전압으로 설정된다. 그 결과, 화소 회로(5)에서는, 구동 신호(Ssig)에 응한 게이트·소스 사이 전압(Vgs)에 의해 구동 트랜지스터(Tr2)에서 유기 EL 소자(8)를 전류 구동한다. 용량(Cel)은 유기 EL 소자(8)의 부유 용량이다. 이하의 설명에서는, 이 용량(Cel)은, 보존 용량(CS)에 비하여 그 용량이 충분히 큰 것으로 하고, 구동 트랜지스터(Tr2)의 게이트 노드의 기생 용량은, 보존 용량(CS)에 대해 충분히 작은 것으로 한다.
화소 회로(5)에서는, 기록 신호(WS)에 의해 온·오프 동작하는 기록 트랜지스터(Tr1)를 통하여, 구동 트랜지스터(Tr2)의 게이트가 신호선(DTL)에 접속된다. 기록 트랜지스터(Tr1)는, 예를 들면 TFT에 의한 N채널형 트랜지스터이다. 신호선 구동 회로(3)는, 계조 설정용 전압(Vsig) 및 임계치 전압의 보정용 전압(Vo)을 소정의 타이밍에서 전환하여 구동 신호(Ssig)를 출력한다. 보정용 고정 전압(Vo)은, 구동 트랜지스터(Tr2)의 임계치 전압의 편차 보정에 사용하는 고정 전압이다. 계조 설정용 전압(Vsig)은, 유기 EL 소자(8)의 발광 휘도를 지시하는 전압이고, 계조 전압(Vin)에 임계치 전압 보정용의 고정 전압(Vo)을 가산한 값을 갖는다. 계조 전압(Vin)은, 유기 EL 소자(8)의 발광 휘도에 대응하는 전압이다. 계조 전압(Vin)은, 수평 셀렉터(HSEL)(3A)에서, 래스터 주사 순서로 입력되는 화상 데이터(D1)를 순차적으로 래치하여 각 신호선(DTL)에 배분한 후, 각각 디지털 아날로그 변환 처리하여 신호선(DTL)마다 생성된다.
화소 회로(5)에서는, 도 5에 도시한 바와 같이, 유기 EL 소자(8)를 발광시키는 발광 기간의 동안, 기록 신호(WS)에 의해 기록 트랜지스터(Tr1)가 오프 상태로 설정된다(도 5(A)). 또한 화소 회로(5)는, 발광 기간의 동안, 전원용의 구동 신호(DS)에 의해 구동 트랜지스터(Tr2)에 전원 전압(VccH)이 공급된다(도 5(B)). 이에 의해 화소 회로(5)는, 도 6에 도시한 바와 같이, 발광 기간의 동안, 보존 용량(CS)의 단자 사이 전압인 구동 트랜지스터(Tr2)의 게이트·소스 사이 전압(Vgs)(도 5(D), (E))에 응한 구동 전류(Ids)로 유기 EL 소자(8)를 발광시킨다.
발광 기간이 종료되는 시점(t0)에서는, 전원용의 구동 신호(DS)가 소정의 고정 전압(VccL)으로 하강된다(도 5(B)). 이 고정 전압(VccL)은, 구동 트랜지스터(Tr2)의 드레인을 소스로서 기능시키는데 충분히 낮은 전압이고, 또한 유기 EL 소자(8)의 캐소드 전압(Vss)보다 낮은 전압이다.
이에 의해, 도 7에 도시한 바와 같이, 보존 용량(CS)의 유기 EL 소자(8)측단의 축적 전하가 구동 트랜지스터(Tr2)를 통하여 주사선(DSL)에 유출된다. 그 결과, 구동 트랜지스터(Tr2)의 소스 전압(Vs)이 전압(VccL)으로 하강하고(도 5(E)), 유기 EL 소자(8)의 발광이 정지한다. 또한, 이 소스 전압(Vs)의 하강에 연동하여, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)이 저하된다(도 5(D)).
계속된 소정의 시점(t1)에서는, 기록 신호(WS)에 의해 기록 트랜지스터(Tr1)가 온 상태로 전환되고(도 5(A)), 구동 트랜지스터(Tr2)의 게이트 전압(Vg)이 신호선(DTL)으로 설정된 임계치 전압 보정용의 고정 전압(Vo)으로 설정된다(도 5(C), (D)). 이에 의해 도 8에 도시한 바와 같이, 구동 트랜지스터(Tr2)의 게이트·소스 사이 전압(Vgs)이 전압(Vo-VccL)으로 설정된다. 전압(Vo, VccL)의 설정에 의해, 이 전압(Vo-VccL)이 구동 트랜지스터(Tr2)의 임계치 전압(Vth)보다 큰 전압으로 설정된다.
그 후, 시점(t2)에서, 구동 신호(DS)에 의해 구동 트랜지스터(Tr2)의 드레인 전압이 전원 전압(VccH)으로 상승된다(도 5(B)). 이에 의해 구동 트랜지스터(Tr2)를 통하여 보존 용량(CS)의 유기 EL 소자(8)측단에 전원(VccH)으로부터 충전 전류(Ids)가 유입한다. 그 결과, 보존 용량(CS)의 유기 EL 소자(8)측의 전압(Vs)이 서서히 상승한다. 이 경우, 충전 전류(Ids)는, 유기 EL 소자(8)의 용량(Cel)과 보존 용량(CS)의 충전에만 사용되고, 그 결과, 유기 EL 소자(8)를 발광시키는 일 없이, 단지 구동 트랜지스터(Tr2)의 소스 전압(Vs)만이 상승하게 된다.
보존 용량(CS)의 단자 사이 전압이 구동 트랜지스터(Tr2)의 임계치 전압(Vth)이 되면, 구동 트랜지스터(Tr2)를 통하여서의 충전 전류(Ids)의 유입이 정지하고, 구동 트랜지스터(Tr2)의 소스 전압(Vs)의 상승이 정지한다. 이에 의해 보존 용량(CS)의 단자 사이 전압이 구동 트랜지스터(Tr2)를 통하여 방전되고, 도 9에 도시한 바와 같이 보존 용량(CS)의 단자 사이 전압은 구동 트랜지스터(Tr2)의 임계치 전압(Vth)으로 설정된다.
보존 용량(CS)의 단자 사이 전압이 구동 트랜지스터(Tr2)의 임계치 전압(Vth)으로 설정하는데 충분한 시간이 경과하여 시점(t3)이 되면, 도 10에 도시한 바와 같이, 기록 신호(WS)에 의해 기록 트랜지스터(Tr1)가 오프 상태로 변환된다(도 5(A)). 계속해서 도 11에 도시한 바와 같이, 신호선(DTL)의 전압이 계조 설정용 전압(Vsig)(=Vin+Vo)으로 설정된다.
계속된 시점(t4)에서는 기록 트랜지스터(Tr1)가 온 상태로 설정된다(도 5(A)). 이에 의해 도 12에 도시한 바와 같이, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)이 계조 설정용 전압(Vsig)으로 설정되고, 구동 트랜지스터(Tr2)의 게이트·소스 사이 전압(Vgs)은, 계조 전압(Vin)에 구동 트랜지스터(Tr2)의 임계치 전압(Vth)을 가산한 전압으로 설정된다. 이에 의해, 화소 회로(5)에서는, 구동 트랜지스터(Tr2)의 임계치 전압(Vth)의 편차를 유효하게 회피하여 유기 EL 소자(8)를 구동할 수 있고, 유기 EL 소자(8)의 발광 휘도의 편차에 의한 화질 열화를 방지할 수 있다.
이 화소 회로(5)에서는, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)을 계조 설정용 전압(Vsig)으로 설정할 때에, 구동 트랜지스터(Tr2)의 드레인 전압을 전원 전압(VccH)으로 유지한 상태에서, 일정 기간의 동안, 구동 트랜지스터(Tr2)의 게이트가 신호선(DTL)에 접속된다. 이에 의해 구동 트랜지스터(Tr2)의 이동도(μ)의 편차가 보정된다.
즉 보존 용량(CS)의 단자 사이 전압을 구동 트랜지스터(Tr2)의 임계치 전압(Vth)으로 설정한 상태에서, 기록 트랜지스터(Tr1)를 온 상태로 설정하여 구동 트랜지스터(Tr2)의 게이트를 신호선(DTL)에 접속한 경우, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)은, 고정 전압(Vo)으로부터 서서히 상승하여 계조 설정용 전압(Vsig)으로 설정된다.
여기서, 이 화소 회로(5)에서는, 이 구동 트랜지스터(Tr2)의 게이트 전압(Vg)의 상승에 필요로 하는 기록 시정수가, 구동 트랜지스터(Tr2)에 의한 소스 전압(Vs)의 상승에 필요로 하는 시정수에 비하여 짧아지도록 설정된다.
이 경우, 기록 트랜지스터(Tr1)가 온 동작하면, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)은, 신속하게 계조 설정용 전압(Vsig)(Vo+Vin)으로 상승하게 된다. 이 게이트 전압(Vg)의 상승시, 유기 EL 소자(8)의 용량(Cel)이 보존 용량(CS)에 비하여 충분히 크면, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은 변동하지 않게 된다.
그러나, 구동 트랜지스터(Tr2)의 게이트·소스 사이 전압(Vgs)이 임계치 전압(Vth)보다 증대하면, 구동 트랜지스터(Tr2)를 통하여 전원(VccH)으로부터 전류(Ids)가 유입하고, 구동 트랜지스터(Tr2)의 소스 전압(Vs)이 서서히 상승하게 된다. 그 결과, 보존 용량(CS)의 단자 사이 전압이 구동 트랜지스터(Tr2)에 의해 방전하고, 게이트·소스 사이 전압(Vgs)의 상승 속도가 저하되게 된다.
이 단자 사이 전압의 방전 속도는, 구동 트랜지스터(Tr2)의 능력에 응하여 변화한다. 보다 구체적으로는, 구동 트랜지스터(Tr2)의 이동도(μ)가 큰 경우일수록, 방전 속도는 빨라진다.
그 결과, 화소 회로(5)는, 이동도(μ)가 큰 구동 트랜지스터(Tr2)일수록, 보존 용량(CS)의 단자 사이 전압이 저하되도록 설정되고, 이동도의 편차에 의한 발광 휘도의 편차가 보정된다. 또한, 이 이동도(μ)의 보정에 관한 단자 사이 전압의 저하분을 도 5, 도 12 및 도 13에서는 △V로 나타낸다.
화소 회로(5)에서는, 이 이동도의 보정 기간이 경과하면, 시점(t5)에서 기록 신호(WS)가 하강된다. 그 결과, 발광 기간이 시작하고, 도 13에 도시한 바와 같이, 보존 용량(CS)의 단자 사이 전압에 응한 구동 전류(Ids)에 의해 유기 EL 소자(8)가 발광한다. 또한, 발광 기간이 시작하면, 이른바 부트스트랩 회로에 의해 구동 트랜지스터(Tr2)의 게이트 전압(Vg) 및 소스 전압(Vs)이 상승한다. 도 13에서의 Vel은, 이 상승분의 전압을 나타내고 있다.
이들에 의해 화소 회로(5)에서는, 시점(t0)부터 시점(t1)까지의 구동 트랜지스터(Tr2)의 게이트 전압을 전압(VccL)으로 하강하고 있는 기간에서, 구동 트랜지스터(Tr2)의 임계치 전압을 보정하는 처리의 준비를 한다. 또한, 계속된 시점(t2)부터 시점(t3)까지의 기간에서는, 보존 용량(CS)의 단자 사이 전압을 구동 트랜지스터(Tr2)의 임계치 전압(Vth)으로 설정하여, 구동 트랜지스터(Tr2)의 임계치 전압을 보정한다. 또한, 시점(t4)부터 점(t5)까지의 기간에서는, 구동 트랜지스터(Tr2)의 이동도를 보정함과 함께, 계조 설정용 전압(Vsig)을 샘플링한다.
(1-2) 화소 회로의 레이아웃(도 1)
도 1은, 화소 회로(5)에서의 배선 패턴의 레이아웃을 도시하는 것이다. 화상 표시 장치(1)는, 이 도 1에 도시한 레이아웃에 의한 화소 회로(5)가 반복 배치되어 표시부(2)가 작성된다. 또한, 도 1은, 유기 EL 소자(8)의 애노드 전극으로부터 상층의 부재를 제거하여 기판측을 본 상태를 나타내는 것이다. 여기서는, 각 층의 배선 패턴을 각각 해칭의 틀림에 의해 나타내고 있다. 또한, 원형의 표시에 의해 층 사이의 콘택트(11), 사각형의 표시에 의해 애노드용의 콘택트(12)를 나타내고 있다. 또한, 이 원형의 표시(콘택트(11))의 내측에 접속처(接續先)의 배선 패턴에 할당한 해칭을 마련하고, 층 사이의 접속 관계를 나타내고 있다.
이 화소 회로(5)에서는, 예를 들면 유리에 의한 절연 기판상에 배선 패턴 재료층을 형성한 후, 이 배선 패턴 재료층을 에칭 처리함에 의해 제 1 배선(10A)이 형성된다. 계속해서 게이트 산화막이 형성된 후, 폴리실리콘막에 의한 중간 배선(10C)이 형성된다.
이들 제 1 배선(10A) 및 중간 배선(10C)은, 거의 중앙의 영역에서, 국소적으로 대향하도록 형성되고, 이 대향하는 부위에 의해 보존 용량(CS)이 형성된다. 계속해서 채널 보호층 등이 형성된 후, 불순물의 도프에 의해 기록 트랜지스터(Tr1) 및 구동 트랜지스터(Tr2)가 형성된다.
계속해서, 배선 패턴 재료층을 형성한 후, 이 배선 패턴 재료층을 에칭 처리함에 의해 제 2 배선(10B)이 형성된다.
다음에, 후술하는 결함 검출의 처리가 실행되고, 결함 개소가 수복된다. 계속해서, 소정 막두께에 의해 평탄화막이 형성된 후, 유기 EL 소자(8)의 애노드 전극이 형성된다. 그 후, 유기 EL 소자(8)의 재료막, 캐소드 전극, 보호막이 순차적으로 형성된 후, 밀봉용의 투명 기판이 배치된다.
본 실시의 형태에서는, 이 화소 회로(5)에서, 상하 방향으로 연장하는 신호선(DTL)이, 화소 회로(5)의 좌단측에 형성되어 있다. 또한, 수평 방향으로 연장하는 전원용의 주사선(DSL) 및 기록 신호용의 주사선(WSL)이 각각 화소 회로(5)의 상하에 형성되어 있다.
이런 종류의 화상 표시 장치(1)에서는, 제 2 배선(10B)의 저항치가 제 1 배선(10A)에 비하여 현격하게 작다는 특징이 있다. 구체적으로, 제 1 배선(10A)은, 제 2 배선(10B)에 대해 시트 저항치가 50배 정도이다. 또한, 이 화상 표시 장치(1)에서는, 신호선(DTL), 주사선(DSL, WSL)의 임피던스를 낮게 할 필요가 있다.
그래서, 본 실시의 형태에서는, 제 2 배선(10B)에 의해 전원용의 주사선(DSL) 및 기록 신호용의 주사선(WSL)이 형성되어 있다. 또한, 전원용의 주사선(DSL)이 기록 신호용의 주사선(WSL)에 비하여 폭넓게 형성되어 있다. 더하여, 가능한 한 제 2 배선(10B)에 의해 신호선(DTL)이 형성되어 있다. 구체적으로, 주사선(DSL, WSL)과 교차하는 부위에 한하여, 제 1 배선(10A)에 의해 신호선(DTL)이 형성되고, 나머지 신호선(DTL)이 제 2 배선(10B)에 의해 형성되어 있다. 또한 그 결과, 신호선(DTL)은, 주사선(DSL 및 WSL)과 교차하는 부위를 사이에 끼우고, 제 1 배선(10A) 및 제 2 배선(10B)을 접속하는 콘택트가 각각 마련되어 있다.
신호선(DTL)과 전원용의 주사선(DSL)이 교차하는 부위의 전원용의 주사선(DSL)에는, 신호선(DTL)을 가로질러서, 신호선(DTL)을 절단하는 형상의 슬릿(SL)이 마련되어 있다. 전원용의 주사선(DSL)을 폭방향으로 거의 3등분한 2개소에는, 신호선(DTL)이 연장하는 방향으로 나열하여 이 슬릿(SL)이 마련되어 있다. 슬릿(SL)은, 레이저 빔을 이용한 트리밍에 충분하도록, 양단이 신호선(DTL)의 양측 단부보다 튀여나오고, 또한, 이 양단에 개구가 형성되어 있다.
신호선(DTL)과 기록 신호용의 주사선(WSL)이 교차하는 부위로부터, 레이저 트리밍에 충분한 거리만큼 사이에 띠운 주사선 구동 회로(4)측 및 주사선 구동 회로(4)는 역측(逆側)의 주사선(WSL)에, 제 1 배선(10A)과의 사이의 접속을 확보하기 위한 제 1 및 제 2의 콘택트가 각각 마련되어 있다. 이 제 1 및 제 2의 콘택트로부터의 제 1 배선(10A)의 배선 패턴에 의해, 신호선(DTL)과 기록 신호용의 주사선(WSL)이 교차하는 부위를 바이패스하기 위한 배선 패턴(BP)이 형성되어 있다. 구체적으로, 이 배선 패턴(BP)은, 신호선(DTL)과 기록 신호용의 주사선(WSL)이 교차하는 부위와는 다른 부위로서, 또한 신호선(DTL)이 제 2 배선(10B)에 의해 형성되어 있는 부위에 있어서, 신호선(DTL)을 가로질러서, 이들 제 1 및 제 2의 콘택트를 접속하도록 제 1 배선(10A)에 의해 형성되어 있다. 또한 이 배선 패턴(BP)이 구동 트랜지스터(Tr2)의 게이트에 접속되고, 기록 신호(WS)의 전송로에 할당되어 있다. 또한 본 실시의 형태에서는, 기록 트랜지스터(Tr1)를 사이에 끼우고 각각 기록 트랜지스터(Tr1)의 게이트와 대응하는 제 1 및 제 2의 콘택트를 접속하도록, 이 제 1 배선(10A)의 배선 패턴이 형성되어 있다.
(1-3) 수복 처리(도 14 내지 도 21)
본 실시의 형태에서는, 화상 표시 장치(1)의 제조 공정에서, 결함 검출 처리에 의해 배선 패턴 사이의 단락 개소를 검출하고, 계속된 수복 처리에서 검출된 단락 개소를 수복한다. 이 제조 공정에서는, 검출된 단락 사고의 부위에 응하여 수복 처리가 실행된다.
즉, 다른 배선 패턴과 적층되지 않은 개소에서 단락 사고가 검출된 경우, 단락한 부위를 레이저 빔의 조사에 의해 트리밍하여, 단락 개소를 수복한다. 구체적으로, 예를 들면 도 14에서 부호 A에 의해 나타낸 바와 같이, 기록 신호용의 주사선(WSL)과 전원용의 주사선(DSL)이, 신호선(DTL)과 교차하는 부위 이외에서 단락한 경우, 주사선(WSL 및 DSL) 사이를 레이저 빔의 조사에 의해 트리밍하여, 단락 개소를 수복한다.
이에 대해 도 14에서 부호 B로 나타낸 바와 같이, 신호선(DTL)과 교차하는 부위의, 바이패스용의 배선 패턴(BP)과는 역측의 부위에서, 기록 신호용의 주사선(WSL)과 전원용의 주사선(DSL)이 단락하고 있는 경우에는, 도 15에 도시한 바와 같이, 슬릿(SL)을 이용하여 신호선(DTL) 및 주사선(WSL)이 단락한 부위를, 전원용의 주사선(DSL)으로부터 절리하여, 단락 개소를 수복한다. 즉, 단락 사고가 발생한 측의 슬릿(SL)에서, 양단의 개구로부터 단락 사고가 발생한 측에 각각 주사선(DSL)의 배선 패턴을 레이저 트리밍에 의해 절단하고, 이에 의해 단락 개소를 수복한다. 또한 이 도 15 및 이하의 도면에서는, 적절히, 레이저 트리밍의 중심선을 파선에 의해 나타낸다.
또한 도 14에서 부호 C로 나타낸 바와 같이, 신호선(DTL)과 전원용의 주사선(DSL)이 교차하는 부위에서, 신호선(DTL)과 전원용의 주사선(DSL)이 단락하고 있는 경우에는, 도 16에 도시한 바와 같이, 도 15에 관해 위에서 기술한 바와 마찬가지로, 슬릿(SL)을 이용한 레이저 트리밍에 의해 단락 개소를 수복한다.
도 17의 접속도는, 이들 부호 A 내지 C에 의해 나타낸 단락 사고를 등가적으로 도시한 것이다. 부호 A, B로 나타낸 바와 같은 기록 신호용의 주사선(WSL)과 전원용의 주사선(DSL)과의 단락 개소가 있으면, 이들의 주사선(DSL 및 WSL)에 관한 각 라인으로 정상적으로 화상 표시하는 것이 곤란해지고, 가로줄의 결함이 관찰된다. 또한, 부호 C로 나타낸 바와 같은 주사선(DSL)과 전원용의 주사선(DSL)과의 단락 개소가 있으면, 수직 방향의 휘선 또는 흑선으로서 결함이 관찰된다.
이에 대해, 도 18에서 부호 D로 나타낸 바와 같이, 제 2 배선(10B)의 불량에 의해, 바이패스용의 배선 패턴(BP)측에서 신호선(DTL) 및 기록 신호용의 주사선(WSL)이 단락하고 있는 경우에는, 도 19에 도시한 바와 같이, 단락 사고가 발생한 개소의 양측, 제 1 및 제 2의 콘택트의 내측에서, 주사선(WSL)의 배선 패턴을 레이저 트리밍에 의해 절단하고, 이에 의해 단락 개소를 수복한다.
또한 도 18에서 부호 E로 나타낸 바와 같이, 제 1 배선(10A)의 결함에 의해, 신호선(DTL) 및 기록 신호용의 주사선(WSL)이 단락하고 있는 경우에는, 도 19와의 대비에 의해 도 20에 도시한 바와 같이, 단락한 부위와 함께, 단락 사고가 발생한 개소의 양측, 제 1 및 제 2의 콘택트의 내측에서, 주사선(WSL)의 배선 패턴을 레이저 트리밍에 의해 절단하고, 이에 의해 단락 개소를 수복한다.
도 21에 도시한 접속도는, 이들 부호 D, E로 나타낸 단락 사고를 등가적으로 도시한 것이다. 이 경우, 단락 사고가 발생한 화소 회로(5)에서, 주사선(WSL)과 신호선(DTL)이 소정 임피던스에 의해 항상 접속되게 되고, 당해 화소가 결함으로서 관찰된다.
(2) 실시의 형태의 동작(도 1 내지 도 22)
본 실시의 형태의 화상 표시 장치(1)에서는, 신호선 구동 회로(3)에서, 순차적으로 입력되는 화상 데이터(D1)가 표시부(2)의 신호선(DTL)에 배분된 후(도 2, 도 3), 디지털 아날로그 변환 처리된다. 이에 의해 신호선(DTL)에 접속된 각 화소의 계조를 지시하는 계조 전압(Vin)이 신호선(DTL)마다 형성된다. 또한, 주사선 구동 회로(4)에 의한 표시부의 구동에 의해, 표시부(2)를 구성하는 각 화소 회로(5)에 예를 들면 선순차에 의해 이 계조 전압(Vin)이 설정된다. 이 계조 전압(Vin)에 응한 구동 트랜지스터(Tr2)에 의한 구동에 의해 각각 유기 EL 소자(8)가 발광한다(도 4). 이에 의해 화상 표시 장치(1)에서는, 화상 데이터(D1)에 응한 화상을 표시부(2)에서 표시할 수 있다.
보다 구체적으로, 화소 회로(5)에서는, 소스 팔로워 회로 구성의 구동 트랜지스터(Tr2)에 의해 유기 EL 소자(8)가 전류 구동된다. 또한 이 구동 트랜지스터(Tr2)의 게이트, 소스 사이에 마련된 보존 용량(CS)의 게이트측단의 전압이 계조 전압(Vin)에 응한 전압(Vsig)으로 설정된다. 이에 의해 화상 데이터(D1)에 응한 발광 휘도에 의해 유기 EL 소자(8)가 발광하고 소망하는 화상을 표시한다.
그러나 이들 화소 회로(5)에 적용되는 구동 트랜지스터(Tr2)는, 임계치 전압(Vth)의 편차가 큰 결점이 있다. 그 때문에, 단지 보존 용량(CS)의 게이트측단 전압을 계조 전압(Vin)에 응한 전압(Vsig)으로 설정한 것에서는, 구동 트랜지스터(Tr2)의 임계치 전압(Vth)의 편차에 의해 유기 EL 소자(8)의 발광 휘도가 흐트러지고, 화질이 열화된다.
그래서, 본 실시의 형태의 화상 표시 장치(1)에서는, 사전에, 구동 신호(DS) 및 기록 신호(WS)에 의한 구동 트랜지스터(Tr2)의 제어 등에 의해, 보존 용량(CS)의 단자 사이 전압이 구동 트랜지스터(Tr2)의 임계치 전압(Vth)으로 설정된다(도 4 내지 도 7). 그 후, 화상 표시 장치(1)에서는, 보존 용량(CS)의 단자 전압이 계조 설정용 전압(Vsig)(Vin+Vo)으로 설정된다(도 11). 이에 의해 구동 트랜지스터(Tr2)의 임계치 전압(Vth)의 편차에 의한 화질 열화를 방지할 수 있다. 또한 일정 시간의 동안, 구동 트랜지스터(Tr2)에 전원을 공급한 상태에서, 구동 트랜지스터(Tr2)의 게이트 전압을 계조 설정용 전압(Vsig)으로 유지함에 의해, 구동 트랜지스터(Tr2)의 이동도의 편차에 의한 화질 열화를 방지할 수 있다.
이에 의해 화상 표시 장치(1)에서는, 예를 들면 선순차에 의한 각 화소 회로(5)의 계조를 설정할 때에, 기록 신호(WS)에 의해 정밀도 좋게 기록 트랜지스터(Tr1)를 온·오프 제어할 것이 필요해진다. 또한 유기 EL 소자(8)의 구동 전류가 전원용의 주사선(DSL)을 통하여 공급되기 때문에, 이 주사선(DSL)에서의 전압 강하를 충분히 작게 할 필요가 있다. 이들에 의해 화상 표시 장치(1)에서는, 주사선(DSL, WSL)의 임피던스를 충분히 작게 할 것이 필요해진다. 또한 신호선(DTL)에 대해서도, 충분히 임피던스를 작게 할 것이 필요해진다.
본 실시의 형태에서는, 층간 절연막 등을 사이에 끼운 제 1 배선(10A), 중간 배선(10C) 및 제 2 배선(10B)의 적층 구조에 의해, 화소 회로(5)가 형성되어 있다(도 1). 또한 이들 제 1 배선(10A), 중간 배선(10C) 및 제 2 배선(10B)중에서, 제 2 배선(10B)이 가장 저항치가 낮음에 의해, 기록 신호(WS)의 주사선(WSL), 전원용의 주사선(DSL)이 제 2 배선(10B)에 의해 형성되어 있다. 또한 전원용의 주사선(DSL)이 기록 신호(WS)의 주사선(WSL)에 비해 폭넓게 형성되어 있다. 이에 의해 주사선(WSL), 전원용의 주사선(DSL)에 관해, 충분히 임피던스를 저감할 수 있다.
또한 신호선(DTL)은, 주사선(DSL), 주사선(WSL)과 교차하는 부위에만, 제 1 배선(10A)에 의해 배선하도록 하여, 주사선(DSL), 주사선(WSL)과 교차하지 않는 부위가 제 2 배선(10B)에 의해 형성되어 있다. 또한 신호선(DTL)은, 주사선(WSL)과 교차하는 부위를 사이에 끼우고, 제 1 배선(10A) 및 제 2 배선(10B)을 접속하는 콘택트가 마련된다. 이에 의해 신호선(DTL)에 대해서도, 충분히 임피던스를 저감할 수 있다.
여기서 화상 표시 장치(1)에서는, 고해상도화에 의해 화소 회로(5)를 고밀도로 배치할 것이 필요해진다. 그 결과, 고해상도화에 의해 동일층에 마련된 배선 패턴 사이에서, 단락 사고가 발생하기 쉽게 된다. 즉, 주사선(WSL 및 DSL)의 사이(도 14, 부호 A, B), 주사선(WSL)과 신호선(DTL)의 제 2 배선(10B) 사이(도 14, 부호 C), 주사선(DSL)과 신호선(DTL)의 제 2 배선(10B) 사이(도 17, 부호 D)에서 단락 사고가 발생할 우려가 있다. 또한 신호선(DTL)의 제 1 배선(10A)과 기록 트랜지스터(Tr1)의 게이트 라인과의 사이(도 17, 부호 E)에서도, 단락 사고가 발생할 우려가 있다.
특히, 본 실시의 형태와 같이, 신호선(DTL)을 제 1 배선(10A)과 제 2 배선(10B)으로 배선하는 경우, 제 1 배선(10A)의 길이를 가능한 한 단축하면 할수록, 신호선(DTL)의 임피던스를 저하할 수 있다. 따라서 신호선(DTL)의 임피던스의 저하를 목적으로 하여, 제 1 배선(10A)의 길이를 단축하면, 제 2 배선(10B)에서의 신호선(DTL)과 주사선(DSL), 주사선(WSL)과의 간격이 짧아지고, 단락 사고가 발생하기 쉽게 된다.
이 화상 표시 장치(1)에서는, 레이저 빔을 이용한 트리밍에 의해 단락 개소가 수복된다. 도 14에서 부호 A에 의해 나타낸 바와 같이, 배선 패턴이 적층되지 않은 개소의 단락 사고는, 단지 레이저 트리밍에 의해 단락한 부분을 절단하여 단락 개소를 수복할 수 있다.
그러나 배선 패턴이 적층되어 있는 부위에 관해서는, 레이저 트리밍에 의해 다른 배선 패턴까지도 절단되게 되어, 이 경우에는, 단락 개소를 수복하는 것이 곤란해진다. 도 22는, 단락 개소의 수복 처리에 대해 전혀 궁리하지 않은 경우의 화소 회로(15)의 구성을 도시하는 것이다. 이 화소 회로(15)는, 슬릿(SL)이 마련되는 일 없이 전원용의 주사선(DSL)이 형성되어 있다. 또한 기록 신호용의 주사선(WSL)으로부터 단지 연장하도록 구동 트랜지스터(Tr2)의 게이트 라인이 마련되어 있다.
상기 도 22의 예에서는, 도 14 및 도 15에 붙인 부호에 대응하여 부호 b 내지 e로 나타낸 바와 같이, 신호선(DTL)과 교차하는 부위에서의 주사선(WSL 및 DSL) 사이의 단락 개소(부호 b), 주사선(DSL)과 신호선(DTL)의 제 2 배선(10B) 사이의 단락 개소(부호 c), 주사선(WSL)과 신호선(DTL)의 제 2 배선(10B) 사이의 단락 개소(부호 d), 신호선(DTL)의 제 1 배선(10A)과 기록 트랜지스터(Tr1)의 게이트 라인 사이의 단락 개소(부호 e)에 관해서는, 레자토밍에 의해 단락 개소를 수복하는 것이 곤란하여진다.
이에 대해 본 실시의 형태의 화상 표시 장치(1)에서는, 전원용의 주사선(DSL)에 관해서는, 신호선(DTL)을 교차하는 부위에, 신호선(DTL)을 가로지르는 형상의 슬릿(SL)이 마련되고(도 1), 이 슬릿(SL)을 이용한 레이저 트리밍에 의해, 단락 사고가 발생한 부위가 주사선(DSL)으로부터 절리되어 단락 개소가 수복된다(도 15 및 도 16). 이에 의해 신호선(DTL) 및 주사선(DSL)이 교차하는 경우에 있어서, 교차하는 부위에서 단락 사고가 발생한 경우에도, 이 단락 개소를 수복하여 수율을 향상시킬 수 있다.
그러나 이 슬릿을 마련하는 수법에서는, 신호선(DTL)의 제 1 배선(10A)과 기록 트랜지스터(Tr1)의 게이트 라인 사이의 단락 개소(도 18, 부호 E)에 관해서는, 적용할 수가 없다. 또한 주사선(WSL)과 신호선(DTL)의 제 2 배선(10B) 사이의 단락 개소(도 18, 부호 D)에 관해서는 적용할 수는 있지만, 주사선(WSL)의 패턴 폭을 폭넓게 형성할 것이 필요해진다. 그 결과, 전원용의 주사선(DSL)에 충분한 패턴 폭을 할당하는 것이 곤란해지고, 전원용 주사선(DSL)의 임피던스를 충분히 저하하는 것이 곤란해진다. 또한 전원용 주사선(DSL)의 임피던스를 충분히 저하할 수가 없는 경우, 주사선 구동 회로(4)로부터 멀어짐에 따라 구동 트랜지스터(Tr2)의 드레인 전압이 저하되게 되고, 셰이딩이 발생하게 된다. 또한 기록 신호용의 주사선(WSL)의 패턴 폭을 증대시키면, 크로스토크가 증대하여, 이에 의해서도 화질이 열화될 우려가 있다.
본 실시의 형태에서는, 신호선(DTL)과 기록 신호용의 주사선(WSL)이 교차하는 부위로부터, 레이저 트리밍에 충분한 거리만큼 사이를 띠운 주사선 구동 회로(4)측 및 주사선 구동 회로(4)와는 역측의 주사선(WSL)의 부위에 제 1 및 제 2의 콘택트가 각각 마련되고, 이 제 1 및 제 2의 콘택트를 접속한 바이패스용의 배선 패턴(BP)이 제 1 배선(10A)에 의해 형성되어 있다.
또한 주사선(WSL)과 신호선(DTL)의 제 2 배선(10B) 사이의 단락 개소(도 19), 신호선(DTL)의 제 1 배선(10A)과 기록 트랜지스터(Tr1)의 게이트 라인 사이의 단락 개소(도 20)에 관해서는, 이 바이패스용의 배선 패턴(BP)만에 의해 기록 신호(WS)를 전송하도록, 제 1의 콘택트와 신호선(DTL)과 기록 신호용의 주사선(WSL)이 교차하는 부위의 사이, 제 2의 콘택트와 신호선(DTL)과 기록 신호용의 주사선(WSL)이 교차하는 부위의 사이가 레이저 트리밍에 의해 절단된다. 이에 의해 화상 표시 장치(1)에서는, 신호선(DTL) 및 주사선(WSL)이 교차하는 경우에 있어서, 이 교차하는 부위에서 단락 사고가 발생한 경우에도, 이 단락 개소를 수복하여 수율을 향상시킬 수 있다.
또한 도 19 및 도 20과의 대비로 도 23에 도시한 바와 같이, 본 실시의 형태에 의하면, 신호선(DTL)의 제 1 배선(10A)을 포함하여 제 1 및 제 2의 콘택트를 단락시키는 것과 같은 대규모 단락 사고가 발생한 경우라도, 그 단락 개소를 수복할 수 있다. 또한 도 24에 도시한 바와 같이, 주사선(WSL)의 바로 아래에서 단락하고 있지 않은 경우에는, 바이패스용의 배선 패턴측을 레이저 트리밍하여 단락 개소를 수복하는 것도 가능하다.
또한 본 실시의 형태에서는, 이 바이패스용의 배선 패턴(BP)이 기록 트랜지스터(Tr1)의 게이트 라인을 겸용하도록 설정되어 있음에 의해, 화소 회로(5)의 레이아웃을 간략화할 수 있다.
또한 2개의 콘택트에 의해 주사선(WSL)에 접속된 바이패스용의 배선 패턴을 통하여, 기록 트랜지스터(Tr1)의 게이트가 주사선(WSL)에 접속되기 때문에, 콘택트 형성 공정에서의 불량에 의해, 어느 한쪽의 콘택트가 도통 불량이 된 경우에도, 다른쪽의 콘택트를 통하여 기록 트랜지스터(Tr1)에 기록 신호(WS)를 공급할 수 있다. 따라서, 종래에 비하여 화상 표시 장치(1)의 신뢰성을 향상시킬 수 있다.
(3) 실시의 형태의 효과
이상, 주사선과 교차하는 부위만 주사선과는 다른 배선 패턴층에 의해 신호선을 형성함과 함께, 주사선과 교차하는 부위를 제외하고 주사선과 동일한 배선 패턴층에 의해 신호선을 형성하는 경우에 있어서, 이 교차하는 부위를 바이패스하는 배선 패턴을 마련하도록 하였기 때문에, 이 교차하는 부위에서 발생하는 배선 패턴 사이의 단락 개소를 수복할 수 있다.
또한 이 바이패스용의 배선 패턴을 통하여 기록 트랜지스터의 게이트를 주사선에 접속시킴에 의해, 화소 회로의 레이아웃을 간략화하고, 나아가서는 화상 표시 장치의 신뢰성을 향상할 수 있다.
<2. 제 2 실시의 형태>
도 25는, 도 1과의 대비에 의해 본 발명의 제 2 실시의 형태의 화상 표시 장치에 적용되는 표시부의 레이아웃을 도시하는 것이다. 본 실시의 형태의 화상 표시 장치는, 도 25에 도시한 레이아웃이 다른 점을 제외하고, 제 1 실시의 형태의 화상 표시 장치(1)와 동일한 구성을 갖는다. 이하의 설명에서는, 적절히, 제 1 실시의 형태의 화상 표시 장치에서의 각 부분의 부호를 유용(流用)하여 설명한다.
본 실시의 형태의 화상 표시 장치는, 주사선 구동 회로(4)에서 본 홀수번째의 화소 회로(50)와, 계속된 짝수번째의 화소 회로(5E)에서, 신호선(DTL)이 마주 대하도록 배치되어 있다. 즉 표시부(22)에서, 홀수번째의 화소 회로(50)는, 좌단에 따라서 신호선(DTL)이 배치된다. 또한 짝수번째의 화소 회로(5E)는, 우단에 따라서 신호선(DTL)이 배치된다. 이에 의해 표시부(22)는, 인접하는 화소 회로(5E 및 50)에서, 신호선(DTL)이 근접하여 대향하도록 배치되어 있다.
본 실시의 형태는, 신호선(DTL)에 대해, 홀수번째의 화소 회로(50)와 짝수번째의 화소 회로(5E)를 대칭으로 형성함에 의해, 인접하는 화소 회로(5E) 및 화소 회로(50)에서, 신호선(DTL)이 근접하여 대향하도록 배치한 것이다.
표시부(22)는, 이 근접하여 배치된 신호선(DTL)에서, 바이패스용의 배선 패턴이 공통으로 배치되어 있다. 즉 표시부(22)는, 레이저 트리밍에 충분한 간격을 사이에 띠우고, 근접하여 배치된 신호선(DTL)이 각각 주사선(WSL)과 교차하는 부위보다 주사선 구동 회로(4)측 및 주사선 구동 회로(4)과는 역측에, 제 1 및 제 2의 콘택트가 마련되어 있다. 표시부(22)는, 제 1 및 제 2의 콘택트부를 접속하는 바이패스용의 배선 패턴이, 이 대향하는 2개의 신호선(DTL)의 하층을 통합하여 가로지르도록, 제 1 배선(10A)에 의해 형성되어 있다. 이 바이패스용의 배선 패턴에 의해, 인접하는 화소 회로의 각 기록 트랜지스터(Tr1)에 기록 신호(WS)가 공급된다.
도 19 및 도 20과의 대비에 의해 도 26 및 도 27에 도시한 바와 같이, 본 실시의 형태의 화상 표시 장치에서는, 제 1 배선(10A) 및 제 2 배선(10B)에서, 각각 주사선 및 신호선 사이에서 단락 사고가 발생한 경우에도, 확실하게 단락 개소를 수복할 수 있다. 또한 도 28에 도시한 바와 같이, 제 1 및 제 2의 콘택트의 어느 한쪽의 콘택트가 도통 불량이 된 경우에도, 다른쪽의 콘택트를 통하여 기록 트랜지스터(Tr1)에 기록 신호(WS)를 공급할 수 있고, 종래에 비하여 화상 표시 장치(1)의 신뢰성을 향상시킬 수 있다.
본 실시의 형태에 의하면, 인접하는 화소 회로에서 주사선이 근접하여 대향하도록 배치하고, 바이패스용의 배선 패턴을 공통화함에 의해, 제 1 실시의 형태의 구성에 비하여 한층 더 간이한 구성으로 할 수 있음과 함께, 제 1 실시의 형태와 같은 효과를 얻을 수 있다.
또한 주사선에 대해, 홀수번째의 화소 회로와 짝수번째의 화소 회로를 대칭으로 형성하고, 이에 의해 인접하는 화소 회로에서 주사선이 근접하여 대향하도록 배치함에 의해, 단지 마스크의 미러링에 의해 각 화소 회로를 레이아웃할 수 있다. 이에 의해 간이하게 화상 표시 장치를 구성하여, 제 1 실시의 형태의 구성에 비하여 한층 더 간이한 구성에 의해, 제 1 실시의 형태와 같은 효과를 얻을 수 있다.
<3. 제 3 실시의 형태>
도 29는, 도 1과의 대비에 의해 본 발명의 제 3 실시의 형태의 화상 표시 장치에 적용되는 표시부의 레이아웃을 도시하는 것이다. 본 실시의 형태의 화상 표시 장치는, 도 29에 도시한 레이아웃이 다른 점을 제외하고, 제 1 실시의 형태의 화상 표시 장치(1)와 동일한 구성을 갖는다.
본 실시의 형태에 적용되는 화소 회로(25)에서는, 기록 트랜지스터(Tr1)가, 신호선(DTL)의 제 2 배선(10B)의 아래에 배치되어 있다. 보다 구체적으로는, 도 1의 화소 회로(5)에서의 기록 트랜지스터(Tr1)를 반시계 방향으로 90도 회전시키고, 신호선(DTL)의 제 2 배선(10B)의 아래에 배치한다. 이 구동 트랜지스터(Tr2)의 레이아웃의 변경에 의해, 이 화소 회로(25)에서는 보존 용량(CS) 등의 형상이 수정되어 있다.
본 실시의 형태의 화상 표시 장치는, 신호선(DTL)의 일부를 제 2 배선(10B)에 의해 형성하는 구성을 유효하게 이용하여, 제 2 배선(10B)의 신호선(DTL)에 의해 기록 트랜지스터(Tr1)에의 입사광을 차광할 수 있다. 또한 이 신호선(DTL)에 의해 차광되는 광은, 당해 화소 회로에 마련된 유기 EL 소자(8)의 광, 인접하는 화소 회로에 마련된 유기 EL 소자(8)의 광 등이다. 이에 의해 본 실시의 형태에서는, 외래광의 입사에 의한 기록 트랜지스터(Tr1)의 특성의 변동을 방지하고, 이 특성의 변동에 의한 각종의 이상을 방지할 수 있다. 또한 이 신호선(DTL)에 의해 기록 트랜지스터(Tr1)를 실드하여, 백채널의 리크 전류를 저감할 수 있다.
본 실시의 형태에 의하면, 구동 트랜지스터를 신호선의 아래에 배치함에 의해, 외래광의 입사에 의한 구동 트랜지스터의 특성의 변동 등을 방지하여, 상술한 제 1 실시의 형태와 같은 효과를 얻을 수 있다.
<4. 제 4 실시의 형태>
도 30은, 도 25와의 대비에 의해 본 발명의 제 4 실시의 형태의 화상 표시 장치에 적용되는 표시부의 레이아웃을 도시하는 것이다. 본 실시의 형태의 화상 표시 장치는, 도 1과의 대비에 의해 도 29에 관해 위에서 기술한 바와 마찬가지로, 기록 트랜지스터(Tr1)가, 신호선(DTL)의 제 2 배선(10B)의 아래에 배치되는 점을 제외하고, 제 2 실시의 형태의 화상 표시 장치(1)와 동일한 구성을 갖는다.
본 실시의 형태에 의하면, 화소 회로를 대칭 형상으로 레이아웃하여 바이패스용의 배선 패턴을 겸용하는 구성에 있어서, 구동 트랜지스터를 신호선의 아래에 배치하여 외래광의 입사에 의한 구동 트랜지스터의 특성의 변동 등을 방지하도록 하여 도, 상술한 제 2, 제 3 실시의 형태와 같은 효과를 얻을 수 있다.
<5. 제 5 실시의 형태>
상술한 실시의 형태에서는, 신호선과 전원용 및 기록 신호용의 주사선이 교차하는 부위에서, 신호선을 하층측에 배치하는 경우에 관해 기술하였지만, 본 발명은 이것으로 한하지 않고, 주사선측을 신호선의 하층에 배치하도록 하여도 좋다.
또한 상술한 실시의 형태에서는, 제 1 배선(10A)에 비하여 제 2 배선(10B)의 저항치가 낮은 것에 의해, 제 2 배선(10B)을 우선적으로 사용하여 신호선 및 주사선을 배치하는 경우에 관해 기술하였지만, 본 발명은 이것으로 한하지 않고, 예를 들면이군 2 배선(10B)에 비하여 제 1 배선(10A)의 저항치가 낮은 경우에는, 제 1 배선(10A)을 우선적으로 사용하여 신호선 및 주사선을 배치하도록 하여도 좋고, 이 경우에도 널리 적용할 수 있다.
또한 제 2 실시의 형태 및 제 4 실시의 형태에서는, 홀수번째의 화소 회로와 짝수번째의 화소 회로를 대칭으로 형성하는 경우에 관해 기술하였지만, 본 발명은 이것으로 한하지 않고, 컬러 화상의 1화소를 구성하는 적색, 녹색, 청색의 서브화소를 단위로 하여, 이 서브화소를 선택적으로 대칭 형상으로 하여도 좋다. 또한 이 경우, 예를 들면 적색, 녹색, 청색의 서브화소를 각각 구성하는 화소 회로중에서, 적색의 화소 회로와 녹색 및 청색의 화소 회로를 대칭 형상으로 하는 경우, 녹색의 화소 회로와 적색 및 청색의 화소 회로를 대칭 형상으로 하는 경우, 적색 및 녹색의 화소 회로와 청색의 화소 회로를 대칭 형상으로 하는 경우가 생각된다.
<6. 제 6 실시의 형태>
제 6 실시의 형태는, 상기와 같이, 컬러 화상의 1화소를 구성하는 적색, 녹색, 청색의 서브화소를 단위로 하여, 이 서브화소를 선택적으로 대칭 형상으로 한 예이다. 또한, 여기서는, G(녹색)의 화소 회로를 제 1의 화소 회로, B(청색)의 화소 회로를 제 2의 화소 회로, R(적색)의 화소 회로를 제 3의 화소 회로로 하여, 이 순서로 병렬 배치되어 있는 유닛(조(組))을 예로 한다. 또한, 이 유닛에 있어서, 제 2의 화소 회로인 B의 화소 회로와 제 3의 화소 회로인 R의 화소 회로가 대칭 형상으로 되어 있는 예를 설명한다.
도 31은, 본 실시의 형태에서의 비교예가 되는 화소 회로의 패턴 레이아웃을 도시하는 도면이다. 레이아웃 효율과 결함 리페어성을 고려하여, TFT 레이어에서는 RGB 사이에서 화소 피치를 비대칭으로 하고 있다.
도 31에 도시한 레이아웃에서는, R 화소에 대해 G 화소의 패턴 면적이 작고, B 화소의 패턴 면적이 큰 경우를 예로 하고 있다. 또한, RGB의 화소 회로중 B의 화소 회로의 레이아웃을 RG의 화소 회로에 대해 좌우 반전시킴에 의해, 패턴 밀도를 RGB에서 거의 동등하게 되는 레이아웃 구성하고 있다.
B, R 각각의 화소에는, 신호선(DTL)과 주사선(WSL)이 쇼트한 때에 리페어하기 위한 바이패스용의 배선 패턴(BP)이 제 1 금속 배선에 의해 형성되어 있다(도 25 내지 도 28 참조).
즉, B, R의 화소 회로에서의 신호선(DTL-R, DTL-B)의 배선 패턴을 가로질러서, B, R의 화소 회로에서의 신호선(DTL)과 주사선(WSL)과의 교차하는 부위를 통합하여 바이패스하는 바이패스용의 배선 패턴(BP)이 마련되어 있다.
또한, G의 화소 회로에서는, B, R의 화소 회로에 마련되어 있는 바이패스용의 배선 패턴(BP)은 마련되어 있지 않다.
도 32는, 비교예에서의 화소 회로에서의 몇단분(數段分)의 타이밍 차트를 도시하는 것이다. 여기서는, WS 정(正)바이어스 및 임계치 보정 준비를 위한 펄스가 3회와 임계치 보정을 위한 펄스가 2회, 합계 5회 주사선(WSL)의 전환이 행하여진다.
이 때, 있는 신호선(DTL)에는 동시에 5개분의 주사선 전환에 의한 용량 커플링이 생긴다. 이 회수는 보증하는 화질이나 구동 주파수 등에 의존하는 것이고, 조건에 따라서는 합계 40회의 전환이 행하여지는 일도 있다.
또한, 도 32에 RGB 각각의 신호선(DTL-R, DTL-G, DTL-B)의 타이밍을 도시하고 있는데, 신호선(DTL-R 및 DTL-B)은 신호선(DTL-R 및 DTL-B)과 주사선(WSL)의 기생 용량이 DTL-G에 대해 커진다. 이것은, 도 31에 도시한 패턴 레이아웃과 같이, B, R의 화소 회로에서는 주사선(WSL)에 바이패스용의 배선 패턴(BP)이 마련되어 있고, 신호선(DTL-B, DTL-R)과 바이패스용의 배선 패턴(BP)의 교차 부분에서의 기생 용량이 발생하고 있기 때문이다. 이 때문에 주사선(WSL)의 전위 변동에 의한 용량 커플링이 DTL-G에 대해 DTL-R, DTL-B의 쪽이 커지고, 임계치 보정 준비 기간이나 임계치 보정 기간에서의 오프셋 전위에 노이즈가 생기게 된다.
이것은, 전위의 전환 회수가 많아질수록 커지고, 특히 임계치 보정 기간 내에 영상 신호 기준 전위(Vo)에 수속하지 않는 경우에는 동일한 영상 신호를 입력하였음에도 불구하고, R 화소, B 화소 B, G 화소의 사이에 휘도 얼룩이 생기는 원인이 된다.
도 33은, 본 실시의 형태에서의 화소 회로의 패턴 레이아웃을 도시하는 것이다. 레이아웃 효율과 결함 리페어성을 고려하여, TFT 레이어에서는 RGB 사이에서 화소 피치를 비대칭으로 하고 있다.
도 33에 도시한 레이아웃에서는, R 화소에 대해 G 화소의 패턴 면적이 작고, B 화소의 패턴 면적이 큰 경우를 예로 하고 있다. 또한, RGB의 화소 회로중 B의 화소 회로의 레이아웃을 RG의 화소 회로에 대해 좌우 반전시킴에 의해, RGB 사이에서 패턴 밀도가 거의 동등하게 되도록 하고 있다.
B, R 각각의 화소에는, 신호선(DTL)과 주사선(WSL)이 단락한 때에 리페어하기 위한 바이패스용의 배선 패턴(BP)이 제 1 금속 배선에 의해 형성되어 있다(도 25 내지 도 28 참조).
즉, B, R의 화소 회로에서의 신호선(DTL-R, DTL-B)의 배선 패턴을 가로질러서, B, R의 화소 회로에서의 신호선(DTL)과 주사선(WSL)의 교차하는 부위를 통합하여 바이패스하기 위한 배선 패턴(BP)이 마련되어 있다.
G의 화소 회로에서는, B, R의 화소 회로에 마련되어 있는 바이패스용의 배선 패턴(BP)에 대신하여, 의사 배선 패턴(FP)이 마련되어 있다.
이 의사 배선 패턴(FP)은, 주사선(WSL)과 도통하는 배선 패턴이고, 주사선(WSL)과 신호선(DTL-G)과의 교차부위와는 다른 부위에서 신호선(DTL-G)의 배선 패턴을 상층 또는 하층으로 가로지르는 것이다.
이와 같은 의사 패턴(FP)이 마련됨에 의해, G의 화소 회로에서는, 의사 패턴(FP)과 신호선(DTL-G) 사이에 기생 용량이 발생한다. 한편, B, R의 화소 회로에서는, 바이패스용의 배선 패턴(BP)과 신호선(DTL-B, DTL-R) 사이에서 기생 용량이 발생하고 있다. 즉, RGB 모든 화소 회로에서 같은 기생 용량이 발생하게 된다.
도 34는, 본 실시의 형태의 패턴 레이아웃에서의 타이밍 차트를 도시하는 것이다. 본 실시의 형태에서는, 주사선(WSL)의 전위 변동에 의한 용량 커플링량이 동등하게 되고, 각각의 영상 신호 기준 전위(Vo)에 동일한 노이즈가 생김에 의해, 휘도 얼룩을 방지할 수 있다.
본 실시의 형태에서는, 2Tr1C 화소 회로에서, B, R의 화소 회로에 바이패스용의 배선 패턴(BP)을 마련하고, G의 화소 회로에 의사 배선 패턴(FP)을 마련함에 의해, 주사선(WSL)과 신호선(DTL) 사이에 형성된 기생 용량이 각 신호선에 대해 균일하게 된다. 이 때문에, 주사선(WSL)의 전위 변동에 의한 용량 커플링량의 각 화소 사이에서의 편차를 저감하고, 휘도 얼룩을 방지하는 것이 가능해진다.
또한, 도 33에 도시한 본 실시의 형태의 레이아웃 패턴에서, G의 화소 회로에 마련한 의사 배선 패턴(FP) 대신에, 주사선(WSL)과 신호선(DTL-G)과의 교차부를 바이패스하는 바이패스용의 배선 패턴을 마련하도록 하여도 좋다.
상술한 실시의 형태에서는, 도 3에 관해 상술한 화소 회로에 의해 화상 표시 장치를 구성하는 경우에 관해 기술하였지만, 본 발명은 이것으로 한하지 않고, 여러가지의 화소 회로에 의해 화상 표시 장치를 구성하는 경우에 널리 적용할 수 있다.
구체적으로, 예를 들면, 상술한 실시의 형태에서는, 구동 트랜지스터의 드레인 전압이 서고 하강에 의해, 보존 용량의 유기 EL 소자측단 전압을 하강하고, 이에 의해 보존 용량의 단자 사이 전압을 구동 트랜지스터의 임계치 전압 이상의 전압으로 설정하는 경우에 관해 기술하였지만, 본 발명은 이것으로 한하지 않고, 예를 들면 별도로, 스위칭 트랜지스터를 통하여 보존 용량의 유기 EL 소자측단을 소정의 고정 전압에 접속하고, 이에 의해 보존 용량의 단자 사이 전압을 구동 트랜지스터의 임계치 전압 이상의 전압으로 설정하는 경우 등에도 널리 적용할 수 있다.
또한, 상술한 실시의 형태에서는, 신호선을 통하여 구동 트랜지스터의 게이트 전압을 임계치 전압 보정용의 고정 전압으로 설정함에 의해, 보존 용량의 단자 사이 전압을 구동 트랜지스터의 임계치 전압 이상의 전압으로 설정하는 경우에 관해 기술하였지만, 본 발명은 이것으로 한하지 않고, 예를 들면 별도로, 스위칭 트랜지스터를 통하여 구동 트랜지스터의 게이트 전압을 고정 전압으로 설정하고, 이에 의해 보존 용량의 단자 사이 전압을 구동 트랜지스터의 임계치 전압 이상의 전압으로 설정하는 경우에도 널리 적용할 수 있다.
또한 상술한 실시의 형태에서는, 본 발명을 유기 EL 소자에 의한 자발광 소자의 화상 표시 장치에 적용하는 경우에 관해 기술하였지만, 본 발명은 이것으로 한하지 않고, 각종의 자발광 소자에 의한 화상 표시 장치, 나아가서는 액정 등에 의한 화상 표시 장치에 널리 적용할 수 있다.
산업상의 이용 가능성
본 발명은, 예를 들면 유기 EL 소자에 의한 액티브 매트릭스형의 화상 표시 장치에 적용할 수 있다.

Claims (9)

  1. 화소 회로를 매트릭스형상으로 배치하여 형성된 표시부에 의해 화상을 표시하는 화상 표시 장치로서,
    상기 표시부의 주사선 또는 신호선은,
    상기 신호선 또는 주사선과 배선 패턴이 교차하는 부위를 제외하고, 상기 신호선 또는 주사선의 배선 패턴과 동일층에 배선 패턴이 형성되고,
    상기 교차하는 부위에서는, 상기 신호선 또는 주사선의 배선 패턴과는 다른 층에 배선 패턴이 형성되고,
    상기 주사선에는,
    상기 교차하는 부위와는 다른 부위에서 상기 신호선의 배선 패턴을 상층 또는 하층에서 가로질러서, 상기 교차하는 부위를 바이패스하는 바이패스용의 배선 패턴이 마련된 것을 특징으로 하는 화상 표시 장치.
  2. 제 1항에 있어서,
    상기 화소 회로에는, 상기 신호선의 전압에 의해 계조를 설정하는 기록 트랜지스터가 마련되고,
    상기 바이패스용의 배선 패턴에 의해 상기 기록 트랜지스터의 게이트가 상기 주사선에 접속된 것을 특징으로 하는 화상 표시 장치.
  3. 제 2항에 있어서,
    인접하는 1조의 상기 화소 회로에서는, 상기 신호선의 배선 패턴이 근접하여 대향하도록 배치되고,
    상기 바이패스용의 배선 패턴이, 상기 1조의 화소 회로에서의 상기 신호선의 배선 패턴을 가로질러서, 상기 1조의 화소 회로에서의 상기 교차하는 부위를 통합하여 바이패스하는 배선 패턴인 것을 특징으로 하는 화상 표시 장치.
  4. 제 3항에 있어서,
    상기 1조의 화소 회로가, 상기 신호선의 배선 패턴에 대해 대칭 형상으로 형성된 것을 특징으로 하는 화상 표시 장치.
  5. 제 2항에 있어서,
    상기 기록 트랜지스터가 상기 신호선의 배선 패턴의 아래에 배치된 것을 특징으로 하는 화상 표시 장치.
  6. 제 3항에 있어서,
    상기 화소 회로는,
    자발광 소자와,
    전원용의 주사선에 의해 공급되는 전원에 의해 상기 자발광 소자를 구동하는 구동 트랜지스터와,
    상기 구동 트랜지스터의 게이트·소스 사이 전압을 보존하는 보존 용량을 가지며,
    상기 기록 트랜지스터가, 상기 보존 용량의 단자 전압을 상기 신호선의 전압에 의해 설정하는 트랜지스터이고,
    상기 주사선 및 신호선에 의한 제어에 의해 상기 보존 용량의 단자 사이 전압을 상기 구동 트랜지스터의 임계치 전압으로 설정한 후, 상기 보존 용량의 단자 전압을 상기 기록 트랜지스터에 의해 상기 신호선의 전압으로 설정하여 상기 자발광 소자의 발광 휘도를 설정하는 것을 특징으로 하는 화상 표시 장치.
  7. 제 5항에 있어서,
    상기 화소 회로는,
    자발광 소자와,
    전원용의 주사선에 의해 공급되는 전원에 의해 상기 자발광 소자를 구동하는 구동 트랜지스터와,
    상기 구동 트랜지스터의 게이트·소스 사이 전압을 보존하는 보존 용량을 가지며,
    상기 기록 트랜지스터가, 상기 보존 용량의 단자 전압을 상기 신호선의 전압에 의해 설정하는 트랜지스터이고,
    상기 주사선 및 신호선에 의한 제어에 의해 상기 보존 용량의 단자 사이 전압을 상기 구동 트랜지스터의 임계치 전압으로 설정한 후, 상기 보존 용량의 단자 전압을 상기 기록 트랜지스터에 의해 상기 신호선의 전압으로 설정하여 상기 자발광 소자의 발광 휘도를 설정하는 것을 특징으로 하는 화상 표시 장치.
  8. 제 2항에 있어서,
    복수의 상기 화소 회로에서 제 1, 제 2, 제 3의 화소 회로가 차례로 병렬 배치되는 조(組)에 관해, 인접하는 제 2, 제 3의 화소 회로에서는, 상기 신호선의 배선 패턴이 근접하여 대향하도록 배치되고,
    상기 바이패스용의 배선 패턴이, 상기 제 2, 제 3의 화소 회로에서의 상기 신호선의 배선 패턴을 가로질러서, 상기 제 2, 제 3의 화소 회로에서의 상기 교차하는 부위를 통합하여 바이패스하는 배선 패턴이고,
    제 1의 화소 회로에서는, 상기 바이패스용의 배선 패턴 대신에, 상기 주사선과 도통하는 배선 패턴으로서, 상기 주사선과 상기 교차하는 부위와는 다른 부위에서 상기 신호선의 배선 패턴을 상층 또는 하층에서 가로지르는 의사 배선 패턴인 것을 특징으로 하는 화상 표시 장치.
  9. 화소 회로를 매트릭스형상으로 배치하여 형성된 표시부에 의해 화상을 표시하는 화상 표시 장치에서의 단락 사고의 수복 방법으로서,
    상기 표시부의 주사선 또는 신호선은,
    상기 신호선 또는 주사선과 교차하는 부위를 제외하고, 상기 신호선 또는 주사선의 배선 패턴과 동일층의 배선에 의해 배선 패턴이 형성되고,
    상기 교차하는 부위에서는, 상기 신호선 또는 주사선의 배선 패턴과 다른 층의 배선에 의해 배선 패턴이 형성되고,
    상기 주사선에는,
    상기 교차하는 부위와는 다른 부위에서 상기 신호선의 상층 또는 하층을 가로질러서, 상기 교차하는 부위를 바이패스하는 바이패스용의 배선 패턴이 마련되고,
    상기 주사선의 절단에 의해, 상기 교차하는 부위를 상기 바이패스용의 배선 패턴으로부터 절리하여, 상기 신호선 및 주사선간의 단락 개소를 수복하는 것을 특징으로 하는 단락 사고의 수복 방법.
KR1020117017599A 2009-02-04 2009-09-25 화상 표시 장치 및 단락 사고의 수복 방법 KR101604883B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-023220 2009-02-04
JP2009023220A JP5245879B2 (ja) 2008-03-26 2009-02-04 画像表示装置及び短絡事故の修復方法

Publications (2)

Publication Number Publication Date
KR20110112380A true KR20110112380A (ko) 2011-10-12
KR101604883B1 KR101604883B1 (ko) 2016-03-18

Family

ID=42542729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117017599A KR101604883B1 (ko) 2009-02-04 2009-09-25 화상 표시 장치 및 단락 사고의 수복 방법

Country Status (5)

Country Link
US (1) US10707291B2 (ko)
KR (1) KR101604883B1 (ko)
CN (1) CN102301407B (ko)
TW (1) TWI453910B (ko)
WO (1) WO2010089919A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140053631A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
KR20160021353A (ko) * 2014-08-14 2016-02-25 엘지디스플레이 주식회사 유기발광표시패널

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985063B2 (en) 2014-04-22 2018-05-29 Optiz, Inc. Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients
KR102148487B1 (ko) * 2014-05-08 2020-08-26 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 리페어 방법
JP2016025147A (ja) * 2014-07-17 2016-02-08 ソニー株式会社 電子デバイスおよびその製造方法、並びに電子機器
CN109791746B (zh) * 2016-09-29 2021-06-08 夏普株式会社 有源矩阵基板、显示面板以及具备显示面板的显示装置
CN106711028B (zh) * 2016-12-21 2019-08-13 惠科股份有限公司 晶体管的修复方法和装置
US11037980B2 (en) * 2018-08-10 2021-06-15 Sharp Kabushiki Kaisha Image display device
TWI694429B (zh) * 2019-01-31 2020-05-21 友達光電股份有限公司 畫素電路及其修復方法
WO2023013033A1 (ja) * 2021-08-06 2023-02-09 堺ディスプレイプロダクト株式会社 表示パネルおよび表示装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774940B2 (ja) * 1985-10-18 1995-08-09 三洋電機株式会社 表示装置の表示欠点修正法
US5075674A (en) 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
JPH01134342A (ja) * 1987-11-19 1989-05-26 Sharp Corp アクティブマトリクス基板
JPH0713197A (ja) * 1993-06-22 1995-01-17 Asahi Glass Co Ltd マトリックス型配線基板およびそれを用いた液晶表示装置
JP2001109405A (ja) 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
KR100497652B1 (ko) * 2000-02-15 2005-07-01 마쯔시다덴기산교 가부시키가이샤 액정 표시장치, 그 화소 수정방법 및 그 구동방법
JP2002184992A (ja) * 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP3743504B2 (ja) * 2001-05-24 2006-02-08 セイコーエプソン株式会社 走査駆動回路、表示装置、電気光学装置及び走査駆動方法
JP3743387B2 (ja) * 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
US20030117525A1 (en) * 2001-06-18 2003-06-26 Hak-Sung Kim Method for outputting video images in video monitoring system
JP2003050400A (ja) * 2001-08-08 2003-02-21 Toshiba Corp アクティブマトリクス型液晶表示装置及びその製造方法
JP3795361B2 (ja) * 2001-09-14 2006-07-12 シャープ株式会社 表示駆動装置およびそれを用いる液晶表示装置
JP4380954B2 (ja) 2001-09-28 2009-12-09 三洋電機株式会社 アクティブマトリクス型表示装置
JP4076356B2 (ja) * 2002-02-22 2008-04-16 シャープ株式会社 表示装置用基板及びそれを備えた液晶表示装置及びその欠陥修復方法
JP4241487B2 (ja) * 2004-04-20 2009-03-18 ソニー株式会社 Ｌｅｄ駆動装置、バックライト光源装置及びカラー液晶表示装置
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
WO2008004348A1 (en) 2006-07-05 2008-01-10 Sharp Kabushiki Kaisha El display device
JP5107546B2 (ja) 2006-09-15 2012-12-26 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP5282372B2 (ja) * 2007-05-11 2013-09-04 ソニー株式会社 表示装置及び電子機器
US8363175B2 (en) * 2007-06-28 2013-01-29 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method of manufacturing liquid crystal panel
KR100939773B1 (ko) * 2007-06-29 2010-01-29 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성방법
JP4439546B2 (ja) 2007-08-31 2010-03-24 東芝モバイルディスプレイ株式会社 表示装置用アレイ基板及びその製造方法
KR20090045023A (ko) 2007-11-01 2009-05-07 소니 가부시끼 가이샤 액티브 매트릭스형 표시 장치
JP5245879B2 (ja) * 2008-03-26 2013-07-24 ソニー株式会社 画像表示装置及び短絡事故の修復方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140053631A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
US9167663B2 (en) 2012-10-26 2015-10-20 Samsung Display Co., Ltd. Display apparatus and method of repairing the same
KR20160021353A (ko) * 2014-08-14 2016-02-25 엘지디스플레이 주식회사 유기발광표시패널

Also Published As

Publication number Publication date
CN102301407B (zh) 2015-08-19
US10707291B2 (en) 2020-07-07
KR101604883B1 (ko) 2016-03-18
WO2010089919A1 (ja) 2010-08-12
US20190221635A1 (en) 2019-07-18
CN102301407A (zh) 2011-12-28
TW201030964A (en) 2010-08-16
TWI453910B (zh) 2014-09-21

Similar Documents

Publication Publication Date Title
US10707291B2 (en) Image display device and method for repairing short circuit failure
JP5245879B2 (ja) 画像表示装置及び短絡事故の修復方法
JP6820125B2 (ja) 表示装置
CN101436610B (zh) 有机电场发光显示装置
TWI517116B (zh) Display device
JP2010060873A (ja) 画像表示装置
US10735629B2 (en) Display device having an emission layer
US8330711B2 (en) Display device
JP2009276460A (ja) 表示装置
KR101697851B1 (ko) 화소 회로와 표시 장치
JP2008152156A (ja) 表示装置およびその製造方法
KR20080045051A (ko) 화소 회로, 표시장치, 및 화소 회로의 제조 방법
KR100712152B1 (ko) 디스플레이, 어레이 기판, 및 디스플레이를 구동하는 방법
JP5353066B2 (ja) 画像表示装置及び画像表示装置の製造方法
KR100712153B1 (ko) 디스플레이 및 디스플레이를 구동하는 방법
US11818929B2 (en) Display device with repair patterns
JP2009251486A (ja) 画像表示装置及び画像表示装置の製造方法
JP5125671B2 (ja) 画像表示装置、欠陥検出方法及び短絡事故の修復方法
KR100853346B1 (ko) 표시 장치 및 그 제조 방법
KR20230092217A (ko) 유기발광표시장치 및 이의 제조방법
KR20150050895A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 4