TWI517116B - Display device - Google Patents

Display device Download PDF

Info

Publication number
TWI517116B
TWI517116B TW102105478A TW102105478A TWI517116B TW I517116 B TWI517116 B TW I517116B TW 102105478 A TW102105478 A TW 102105478A TW 102105478 A TW102105478 A TW 102105478A TW I517116 B TWI517116 B TW I517116B
Authority
TW
Taiwan
Prior art keywords
pixel
pixels
light
color
driving transistor
Prior art date
Application number
TW102105478A
Other languages
English (en)
Other versions
TW201342332A (zh
Inventor
Tetsuro Yamamoto
Katsuhide Uchino
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of TW201342332A publication Critical patent/TW201342332A/zh
Application granted granted Critical
Publication of TWI517116B publication Critical patent/TWI517116B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

顯示裝置
本發明係關於一種以3色以上連續之N個像素構成顯示1個色用的像素單元，規則地配置複數像素單元，而形成像素陣列之顯示裝置。特別是本發明係關於含有在像素內使以指定色之發光特性而自發光之發光元件與其驅動電路之一部分積體化的像素電路之顯示裝置。
有使用亮度藉由施加之電壓及流入之電流而變化的光電元件之顯示裝置。如亮度藉由施加電壓而變化之光電元件的代表例係液晶顯示元件，亮度藉由流入之電流而變化之光電元件的代表例係有機電致發光(Organic Electro Luminescence)元件。有機電致發光元件一般稱為OLED(有機發光二極體)。差異之點為液晶顯示元件係調制來自光源之光的光調制(亦即非自發光)元件，而OLED係自行發光之自發光元件。
OLED在下部電極與上部電極之間層積有作為有機電洞輸送層及有機發光層等之功能的複數有機薄膜。其膜厚依發光波長而不同，又因使其具有光增強效果等之理由而各有不同，不過總之，因為係有機材料，薄地形成困難。OLED係利用在有機薄膜中施加電場而發光之現象的光電元件，且藉由控制流入OLED之電流值而獲得發色之色調。因而，使用OLED作為光電元件之顯示裝置，各像素設有包含控制OLED之電流量用的驅動電晶體之像素電路。
曾提出有各種像素電路，主要的習知有4個電晶體(4T)‧1個電容 器(1C)型、4T‧2C型、5T‧1C型、3T‧1C型等。
此等均係將防止因從TFT(薄膜電晶體)形成之電晶體的特性偏差而引起之畫質降低，且在像素電路內部一定地控制驅動電流，藉此使畫面全體之一致性(亮度之均一性)提高作為目的。特別是在像素電路內將OLED連接於電源時，依輸入之影像訊號的資料電位來控制電流量之驅動電晶體的特性偏差直接影響OLED之發光亮度。因而，需要進行驅動電晶體之特性，亦即臨限值電壓的修正。
進一步，以進行臨限值電壓之修正為前提，而修正從驅動電晶體之電流驅動能力減去臨限值偏差起因成分等的驅動能力成分(一般而言，稱為移動率)時，獲得更加高的一致性。
就驅動電晶體之臨限值電壓及移動率的修正，如詳細說明於專利文獻1中。
[專利文獻1]日本特開2006-215213號公報
但是，製造OLED等之光電元件時，因為塵埃(dust)等附著，容易在面板上產生發光不正常之未點亮缺陷等的顯示瑕疵。此種顯示瑕疵在提高顯示裝置良率上成為阻礙因素，而妨礙顯示裝置之低成本化。
特別是OLED係形成堆積了許多層有機薄膜之多層膜構造時，附著於成膜裝置內而容易剝落之有機薄膜往往在成膜裝置之處理室內漂浮而成為塵埃，因此種塵埃之附著，OLED之電極間以某種電阻值而短路時，容易發生無法經常發光的未點亮缺陷。
另外，產生了未點亮缺陷之情況，依其未點亮缺陷係由進行色顯示之像素單元內的哪個色的像素而產生，瑕疵之辨識度不同。換言之，愈是辨識度高之色，因發生像素瑕疵導致顯示品質降低也愈大。
另外，本發明人就產生了未點亮缺陷情況下，具有抑制其影響 之結構的像素之顯示裝置已申請專利(日本特願2007-307861號)。
本發明所欲解決之問題，係提出一種產生了未點亮缺陷之情況，比上述先前之申請案更可抑制像素面積之增大，並可更有效地抑制未點亮缺陷對畫面顯示之影響的像素電路之結構。
關於本發明一種形態(第一形態)之顯示裝置含有將包含R(紅)、G(綠)、B(藍)之N(N≧3)色對連續之N個像素，在每1個像素分配1色而構成像素單元，並規則地配置有複數前述像素單元之像素陣列。
前述像素陣列在構成其前述像素單元之N個像素各個中包含：抽樣電晶體、驅動電晶體、保持電容器及發光元件。
前述保持電容器結合於前述驅動電晶體之發光控制節點，保持經由前述抽樣電晶體而輸入之資料電壓。
前述發光元件與前述驅動電晶體一起串聯連接於驅動電流路徑，依所保持之前述資料電壓，依據前述驅動電晶體控制的驅動電流量，以各像素所決定之色的發光特性自發光。
此外，於前述N個像素內，在容易成為未點亮缺陷之特定色或是相對可見度最高之特定色的像素中，包含前述驅動電晶體、前述保持電容器及前述發光元件之像素電路要素之組以比其他色的像素之前述組多的數量設有2組以上。
關於本發明其他形態(第二形態)之顯示裝置，除了上述第一形態之特徵外，並且前述發光元件含有在陽極或陰極之一方電極上層積有含有與發光之色相應的材質與厚度之複數有機薄膜與另一方電極的多層膜構造，形成於容易成為前述未點亮缺陷之特定色的像素內之前述複數有機薄膜之總膜厚比前述其他色之像素的前述總膜厚小。
於該形態更理想的是，前述其他色之像素中，在比前述特定色之像素中之前述像素電路要素的組數少之範圍內，前述複數有機薄膜之總膜厚愈薄，設愈多之前述組(第三形態)。
關於本發明其他形態(第四形態)之顯示裝置，除了上述第一形態之特徵外，並且前述相對可見度最高之特定色係前述綠(G)，前述R(紅)與前述B(藍)之各像素的前述組數比前述綠(G)少。
關於本發明其他形態(第五形態)之顯示裝置，除了上述第一形態之外，並且在1個前述像素內存在複數前述組之情況，以前述複數組共用地設有1個前述抽樣電晶體。
關於本發明其他形態(第六形態)之顯示裝置，除了上述第一形態之外，並且在設於前述N個像素內之全部前述組中，分別相同地設計前述驅動電晶體之通道導電型及尺寸，以及前述保持電容器之電容值，且在相同像素內設置複數前述發光元件之情況，藉由將該複數發光元件之前述驅動電流路徑複數並聯連接於驅動電壓之供給端子，前述各發光元件被分離。
關於本發明其他形態(第七形態)之顯示裝置，除了上述第一形態之外，並且對於前述特定色之像素，以使設有前述組數程度之前述發光元件的孔徑部之合計面積，與前述其他色之像素含有之各像素的前述孔徑部之面積大致相等的方式，設定前述特定色之像素面積比前述其他色之像素面積大。
更理想的是，在前述其他色之像素間，前述組數不同之情況，以使前述各像素之孔徑部的面積在像素間大致相同之方式，使像素面積不同(第八形態)。
依照以上之結構，在進行1個色顯示之像素單元中，構成該像素單元之N個像素中，對於特定色之像素，包含前述驅動電晶體、前述保持電容器及前述發光元件之像素電路要素之組比其他色之像素的前述組數多，且設有2組以上。
在此，「特定色之像素」係指容易成為未點亮缺陷之像素，如藍(B)等發光元件之多層有機薄膜的總膜厚最薄之像素。或是，「特定色 之像素」係指相對可見度最高之例如綠(G)的像素。
為了提高易懂性，舉一例說明作用。在此，係R,G,B之3個像素結構的像素單元(N=3)中，例如在藍(B)之像素設2組上述像素電路要素之組，並在其他色之像素設1組上述組。
該例中，1個像素單元內之上述組數係4，且發光元件亦設有4個。假設4個發光元件之孔徑面積相同，則1個未點亮缺陷產生時，成為未點亮缺陷之概率對任何發光元件均相同為1/4。不過，在於特定色(B)與其他色(R,G)孔徑面積相等的前提下，在特定色(B)孔徑部多1個部分，在特定色(B)成為未點亮缺陷之概率是其他色之2倍。
另外，就色來觀察，在特定色(B)之像素以外(R,G)產生未點亮缺陷時，則就該色(R,G)全部不發光。但是，因為特定色(B)之像素係設有2個發光元件，所以即使其中1個不發光，因為其他1個發光，雖亮度為一半，不過仍可確保作為色(B)之發光本身。
另外，就R,G,B之3色，孔徑面積相等的情況，就特定色(B)，因為設有2個比其他色(R,G)之孔徑部為一半面積的孔徑部，所以就色成為未點亮缺陷之概率，任何色均相同。而且與上述同樣地，在特定色(B)即使1個發光元件因塵埃等而成為未點亮缺陷，因為其他1個發光元件發光，所以避免完全不進行B發光的最差情況。
假設特定色之組數為3組以上時，組數愈多愈可抑制1個發光元件因塵埃等而不發光的影響。換言之，組數為3的情況下亮度成為2/3，可比亮度為1/2之情況減少未點亮缺陷產生之影響。同樣地，組數為4以上時，亮度為3/4、4/5、5/6、...組數愈多未點亮缺陷產生之影響愈小。不過，在相同面積之像素中配置許多發光元件之孔徑部時，因為1個孔徑面積亦相對地變小，所以初期設定之亮度(無未點亮缺陷之情況的亮度)亦下降。因而，一般而言，增多組數時，增多其組數之色的像素面積亦有增大的趨勢。
如此，一般而言，係以增大像素面積與抑制產生未點亮缺陷時之影響(亮度降低之程度)的權衡來決定各色之組數。
在此種狀況下適用本發明，則各色之組數並非一律，由於以容易成為未點亮缺陷或相對可見度高之特定色設更多之組，因此緩和上述權衡。
依照本發明，可提出一種藉由上述權衡之緩和，壓抑像素面積之增大，並可更有效地抑制未點亮缺陷對畫面顯示之影響的像素電路之結構。
1‧‧‧有機EL顯示器
2‧‧‧像素陣列
3‧‧‧像素電路
4‧‧‧垂直驅動電路(V掃描器)
5‧‧‧水平驅動電路(H掃描器)
10‧‧‧基底層
11A‧‧‧閘極電極
11B‧‧‧第一高熔點金屬配線層
11C‧‧‧第二高熔點金屬配線層
11D‧‧‧閘極電極
12‧‧‧閘極絕緣膜
12A、12B、12C、(1CH)‧‧‧接觸孔
13A、13B‧‧‧TFT層
14B‧‧‧上層配線層
14D‧‧‧上部電極層
14E‧‧‧胞內配線
15‧‧‧平坦化膜
16‧‧‧保護膜
16A‧‧‧開口部
41‧‧‧水平像素線驅動電路
42‧‧‧寫入訊號掃描電路
AE‧‧‧陽極電極
B‧‧‧藍色像素
CE‧‧‧陰極電極
Cs‧‧‧保持電容器
Coled.‧‧‧電容
Cgs‧‧‧閘極源極間寄生電容
DS(i)‧‧‧電源驅動脈衝
D-CHG‧‧‧放電期間
DTL(j)‧‧‧影像訊號線
G‧‧‧綠色像素
g‧‧‧電容結合比
GND‧‧‧接地電壓
GM‧‧‧閘極金屬層
Id‧‧‧驅動電流
Ids‧‧‧汲極電流
INT‧‧‧初始化期間
LM0、LM1‧‧‧發光期間
Md‧‧‧驅動電晶體
Ms‧‧‧抽樣電晶體
NDc‧‧‧控制節點
OLED‧‧‧有機發光二極體
PPx、PP‧‧‧影像訊號脈衝
R‧‧‧紅色像素
SP0~SP3‧‧‧抽樣脈衝
SAML‧‧‧控制線
SIG(1)、SIG(2)、SIG(3)、 SIG(j)‧‧‧訊號線
Ssig‧‧‧影像訊號
T0~T21‧‧‧時間顯示
V‧‧‧施加電壓
Vo‧‧‧資料基準電位
VDD、VSS‧‧‧位準
Vin‧‧‧訊號振幅/資料電壓
Vg‧‧‧閘極電壓
Vgs‧‧‧閘極源極間電壓
Vs‧‧‧源極電位
VSCAN1(1)、VSCAN1(2)、VSCAN1(i)‧‧‧第一掃描訊號
VSCAN2(1)、VSCAN2(2)、VSCAN2(i)‧‧‧第二掃描訊號
Vsig‧‧‧資料電位
Vth‧‧‧臨限值電壓
Vcc_H‧‧‧高電位
Vcc_L‧‧‧低電位
Vth_oled.‧‧‧臨限值電壓
Vcath‧‧‧陰極電位
VTC1‧‧‧第一臨限值修正期間
VTC2‧‧‧第二臨限值修正期間
WP‧‧‧寫入脈衝
WAT1‧‧‧第一待機期間
WAT2‧‧‧第二待機期間
WS(i)、WS(1)‧‧‧寫入驅動脈衝
W & μ‧‧‧寫入&移動率修正期間
μ‧‧‧移動率
圖1係顯示關於本發明之實施形態的有機EL顯示器之主要結構圖；圖2係關於本發明之實施形態的<第1像素電路>之基本結構圖；圖3係關於本發明之實施形態的<第2像素電路>之基本結構圖；圖4係顯示其顯示有機發光二極體之特性的圖形與公式之圖；圖5係關於本發明之實施形態的<第3像素電路>之基本結構圖；圖6(A),(B1)-(B2),(C1)-(C2),(D1)-(D2),(E),(F)係顯示關於本發明之實施形態的顯示控制中之各種訊號及電壓波形的時序圖；圖7(A)-(C)係抽樣前之動作說明圖；圖8(A)-(C)係第二臨限值修正前之動作說明圖；圖9(A)、9(B)係第三臨限值修正前之動作說明圖；圖10係關於本發明之實施形態的源極電位之時間推移圖；圖11(A)-(C)係發光期間前之動作說明圖；圖12係關於本發明之實施形態的像素電路，且係在有機發光二極體中產生電極間短路之情況的等價電路圖；圖13(A)、14(B)係顯示關於本發明之實施形態的像素單元結構圖； 圖14(A)、14(B)係顯示關於本發明之實施形態，像素電路要素之配置區分不同之例的平面圖；圖15(A)、15(B)係關於本發明之實施形態的像素電路之平面圖；及圖16(A)、16(B)係關於本發明之實施形態的像素電路之剖面圖。
以下，以有機EL顯示器中適用本發明之情況為例，參照圖式說明本發明之實施形態。
<全體結構>
圖1中顯示關於本發明之實施形態的有機EL顯示器之主要結構。
圖解之有機EL顯示器1含有：矩陣狀地配置了複數第3像素電路(i,j)之像素陣列2，及驅動像素陣列2之驅動電路。驅動電路包含：垂直驅動電路(V掃描器(V Scanner))4、與水平驅動電路(H掃描器(HScanner)：H.Scan)5。
V掃描器4藉由第3像素電路之結構而設有複數。在此，V掃描器4包含：水平像素線驅動電路(DSCN)41、與寫入訊號掃描電路(WSCN)42而構成。
圖1所示之像素電路的符號「3(i,j)」表示該像素電路具有垂直方向(縱方向)之位址i(i=1,2)與水平方向(橫方向)之位址j(j=1,2,3)。此等位址i與j取最大值分別為「n」與「m」的1以上之整數。在此，為了圖之簡化，而顯示n=2、m=3之情況。
該位址註記在以後之說明及圖式中，就像素電路之元件、訊號及訊號線以及電壓等亦同樣地適用。
第3像素電路(1,1)、3(2,1)連接於共用之垂直方向的第一訊號線SIG(1)。同樣地，第3像素電路(1,2)、3(2,2)連接於共用之垂直方向的第二訊號線SIG(2)，第3像素電路(1,3)、3(2,3)連接於共用之垂直方向的第三訊號線SIG(3)。
第一列之第3像素電路(1,1)、3(1,2)及3(1,3)藉由共用之掃描訊號線，可從水平像素線驅動電路41施加第一掃描訊號VSCAN1(1)。同樣地，第二列之第3像素電路(2,1)、3(2,2)及3(2,3)藉由共用之掃描訊號線，可從水平像素線驅動電路41施加第一掃描訊號VSCAN1(2)。
此外，第一列之第3像素電路(1,1)、3(1,2)及3(1,3)藉由共用之其他掃描訊號線，可從寫入訊號掃描電路42施加第二掃描訊號VSCAN2(1)。同樣地，第二列之第3像素電路(2,1)、3(2,2)及3(2,3)藉由共用之其他掃描訊號線，可從寫入訊號掃描電路42施加第二掃描訊號VSCAN2(2)。
<第1像素電路>
圖2中顯示驅動電晶體由PMOS電晶體構成之情況的第3像素電路(i,j)最基本之結構。
圖解之第3像素電路(i,j)係控制作為發光元件之有機發光二極體OLED的電路。像素電路除了有機發光二極體OLED之外，還含有：由PMOS型之TFT構成的驅動電晶體Md，由NMOS型之TFT構成的抽樣電晶體Ms，及1個保持電容器Cs。
有機發光二極體OLED含有如在由透明玻璃等構成之基板上，形成使第一電極(陽極電極)、電洞輸送層、發光層、電子輸送層、電子佈植層等依序堆積，而構成有機膜之疊層體，且在該疊層體之上形成了第二電極(陰極電極)之構造，不過並未特別圖示。陽極電極連接於正側之第一電源，陰極電極連接於負側之第二電源。另外，亦可第二電源係正側之電源，第一電源係負側之電源。其情況下，陽極電極連接於第二電源，陰極電極連接於第一電源。
另外，圖2係顯示有機發光二極體OLED之陽極從正側之第一電源接受高電位Vcc_H之供給，有機發光二極體OLED之陰極連接於基準電壓，如接地電壓GND之情況。
在有機發光二極體OLED之陽極與陰極的電極間施加指定之偏壓電位時，佈植之電子與電洞於發光層中再結合時自發光。由於有機發光二極體OLED藉由適宜選擇構成有機膜之有機材料，可以紅(R)、綠(G)、藍(B)之各色發光，因此藉由將該有機材料如可在各列之像素中排列R,G,B之發光，可進行彩色顯示。或是，亦可使用白色發光之有機材料，而以濾色器之色進行R,G,B的區別。除了R,G,B之外，亦可為加上W(白)之4色結構。
驅動電晶體Md作為控制流入發光元件(有機發光二極體OLED)之電流量，以規定顯示色調之電流控制機構的功能。
驅動電晶體Md之源極連接於高電位Vcc_H的供給線，汲極連接於有機發光二極體OLED之陽極。
抽樣電晶體Ms連接於決定像素色調之資料電位Vsig的供給線(影像訊號線DTL(j))與驅動電晶體Md的閘極之間。抽樣電晶體Ms之源極與汲極的一方連接於驅動電晶體Md之閘極，另一方連接於影像訊號線DTL(j)。在影像訊號線DTL(j)上，從H掃描器5施加資料電位Vsig。抽樣電晶體Ms以該資料電位施加期間之適當時序，抽樣須以該像素電路顯示之位準的資料。這是為了排除在須抽樣之具有希望的資料電位Vsig之資料脈衝的最前或後部，對位準不穩定之轉移期間的顯示影像之影響。
在高電位Vcc_H之供給線與驅動電晶體Md之閘極之間連接有保持電容器Cs。就保持電容器Cs之角色以後述之動作作說明。
另外，圖2係省略了圖1之藉由水平像素線驅動電路41作控制的結構。該結構如亦可為連接於圖2之高電位Vcc_H的供給線與驅動電晶體Md之間的其他電晶體。或是，亦可為以一定周期反覆於指定時間程度施加高電位Vcc_H的結構。此等結構係為了驅動掃描而設，因為驅動掃描有各種方式，所以在圖2省略。
<第2像素電路>
圖3中顯示驅動電晶體由NMOS電晶體構成之情況的第3像素電路(i,j)最基本之結構。
圖解之第3像素電路(i,j)除了驅動電晶體Md之通道導電型與圖2不同之外，成為同樣之結構。驅動電晶體Md為NMOS電晶體結構之情況，因為每單位尺寸可取大之驅動電流，與可以N通道型形成像素電路內之全部電晶體，所以具有可簡化製程的優點。
另外，第1像素電路及第2像素電路係像素電路內之全部電晶體以TFT形成。形成TFT之通道的薄膜半導體層由多結晶矽(polysilicone)或是非晶質矽(amorphous silicon)等之半導體材料構成。多結晶矽TFT雖可取高移動率，不過，因為特性偏差大，所以不適於顯示裝置之大畫面化。因而含有大畫面之顯示裝置一般而言係使用非晶質矽TFT。不過，因為非晶質矽TFT其P通道型TFT形成困難，所以應使用上述之第2像素電路或是將此作為基本結構的像素電路。
在此，以上之第1像素電路、第2像素電路係在本實施形態可適用之像素電路的一例，亦即係2個電晶體(2T)‧1個電容器(1C)型之基本結構例。因而本實施形態可使用之像素電路亦可係將第1像素電路或第2像素電路作為基本結構，進一步附加了電晶體及電容器之像素電路。具體而言，本實施形態可採用之像素電路如亦可為4T‧1C型、4T‧2C型、5T‧1C型等，不過不討論詳細之結構。
<發光控制之概略>
上述2個像素電路中之概略的發光控制動作係如以下。
在驅動電晶體Md之控制節點NDc上結合有保持電容器Cs。來自訊號線SIG(j)之訊號電壓以抽樣電晶體Ms抽樣，並將藉此獲得之資料電位Vsig施加於控制節點NDc。
圖4中顯示有機發光二極體OLED之I-V特性的圖形與驅動電晶體 Md之汲極電流Ids(相當於OLED之驅動電流Id)的一般式。
在驅動電晶體Md之閘極上施加了指定之資料電位Vsig時，於<第1像素電路：圖2>之情況，以P通道型之驅動電晶體Md的源極連接於電源，而始終在飽和區域動作的方式設計。為此，該P通道型之驅動電晶體Md成為具有以圖4之公式表示的值之穩流源。該穩流源流出之汲極電流Ids，依具有依施壓於P通道型之驅動電晶體Md的閘極之資料電位的值之閘極源極間電壓Vgs而決定。因而，有機發光二極體OLED係以依抽樣後之資料電位Vsig的亮度而發光。
如熟知，有機發光二極體OLED藉由隨時間變化，其I-V特性如圖4而變化。此時，因為穩流源想要流出相同值之驅動電流Id，所以有機發光二極體OLED之施加電壓V變大，P通道型之驅動電晶體Md的汲極電位上昇。但是，由於P通道型之驅動電晶體Md的閘極源極間電壓Vgs一定，所以在有機發光二極體OLED中流入一定量之驅動電流Id，發光亮度不變化。
但是，將驅動電晶體Md替換成N通道型之<第2像素電路：圖3>，因為驅動電晶體Md之源極連接於有機發光二極體OLED，所以閘極源極間電壓Vgs與有機發光二極體OLED之隨時間變化一起變化。
藉此，流入有機發光二極體OLED之驅動電流Id變化，結果，即使是指定之資料電位Vsig，發光亮度仍變化。
此外，因為各像素電路之驅動電晶體Md的臨限值電壓Vth、移動率μ不同，所以依圖4之公式，汲極電流Ids中產生偏差，即使給予之資料電位Vsig相同，像素之發光亮度仍變化。
另外，在圖4之公式中，符號「Ids」表示流入在飽和區域動作之驅動電晶體Md的汲極與源極間之電流。此外，該驅動電晶體Md中，分別將「Vth」表示臨限值電壓，「μ」表示移動率，「W」表示有效通道寬(有效閘極寬)，「L」表示有效通道長(有效閘極長)。此外， 「Cox」表示該驅動電晶體Md之單位閘極電容，亦即每單位面積之閘極氧化膜電容與源極或汲極與閘極間之邊緣電容的總和。
含有N通道型之體驅動電晶體Md的像素電路雖有驅動能力高可簡化製程的優點，不過，為了壓抑臨限值電壓Vth及移動率μ之偏差，需要在前述之發光控制動作之前進行以下之修正動作。
<修正之概略>
具體之控制的詳細內容於後述，在抽樣之前，藉由保持電容器Cs，而以其臨限值電壓Vth之位準保持驅動電晶體Md之閘極源極間電壓Vgs。將該預備性之動作稱為「臨限值修正」。
臨限值修正後，因為在驅動電晶體Md之閘極中加上抽樣後之資料電壓Vin，所以閘極源極間電壓Vgs成為「Vth+Vin」而被保持。驅動電晶體Md依此時之資料電壓Vin的大小而接通。臨限值電壓Vth大而接通困難之驅動電晶體Md的情況，「Vth+Vin」亦大。反之，臨限值電壓Vth小而接通容易之驅動電晶體Md的情況，「Vth+Vin」亦小。因而，從驅動電流排除臨限值電壓Vth之偏差的影響，資料電壓Vin一定時，汲極電流Ids(驅動電流Id)亦一定。
此外，如在資料抽樣之前，於臨限值修正後進行「移動率(嚴格而言為驅動力)修正」。
移動率修正係從保持了電壓「Vth+Vin」之狀態，進一步進行依驅動電晶體Md之電流驅動能力的閘極電位變化。在驅動電晶體Md之閘極與源極或汲極之間，設藉由其經由驅動電晶體Md之電流通道的電流而將保持電容器充電或放電的通路，藉由控制是否在該通路中流入電流來進行移動率修正，不過圖2及圖3中省略了圖示。
其後，有機發光二極體OLED被該一定之電流值驅動而發光。
<第3像素電路>
圖5中顯示考慮了上述移動率修正時之充放電通路的第2像素電 路之變形例。
圖解於圖5之像素電路中，係將圖3之連接於驅動電晶體Md的閘極與汲極間之保持電容器Cs連接於驅動電晶體Md之閘極與源極間。其他之結構，圖3與圖5同樣。不過，在此，係藉由從水平像素線驅動電路41供給之電源驅動脈衝DS(i)(圖1之第一掃描訊號VSCAN1(i)之脈衝註記)，在高位準(如高電位Vcc_H)與低位準(低電位Vcc_L，如負電位)之間驅動驅動電晶體Md之汲極電壓而達成電源驅動。此外，藉由從寫入訊號掃描電路42供給之寫入驅動脈衝WS(i)(圖1及圖3之第二掃描訊號VSCAN2(i)的脈衝註記)來進行藉由抽樣電晶體Ms抽樣影像訊號Ssig(資料電位Vsig)。
另外，在<第3像素電路>之電源驅動不限定於該圖示，不過，以下在具體說明動作時，係將圖5之電源驅動方式作為前提。
<顯示控制之詳細例>
將圖5之電路中的資料寫入時之動作，與臨限值電壓與移動率之修正動作合併作說明。並將此等一連串動作稱為「顯示控制」。
圖6(A)~圖6(F)係顯示顯示控制中之各種訊號及電壓的波形之時序圖。在此之顯示控制係以列單位依序進行資料寫入，而第一列之第3像素電路(1,j)係寫入對象之列(顯示列)，第二列之第3像素電路(2,j)與第三列之第3像素電路(3,j)在圖6之時點並非寫入對象(係非顯示列)。對顯示列，顯示於圖6，藉由從此說明之顯示控制寫入了資料後，顯示列移動至第二列而進行同樣之顯示控制，藉由在第三列、第四列、...反覆地進行同樣之顯示控制而顯示1個畫面。1個畫面顯示後，同樣地必要次數反覆進行其他畫面顯示用之顯示控制。
圖6(A)係影像訊號Ssig之波形圖。
圖6(B1)與圖6(B2)係供給於寫入對象之第一列的寫入驅動脈衝WS(1)與電源驅動脈衝DS(1)的波形圖。同樣地，圖6(C1)與圖6(C2)係 供給於非寫入對象之第二列的寫入驅動脈衝WS(2)與電源驅動脈衝DS(2)之波形圖，圖6(D1)與圖6(D2)係供給於非寫入對象之第三列的寫入驅動脈衝WS(3)與電源驅動脈衝DS(3)之波形圖。
圖6(E)係寫入對象之第一列的第3像素電路(1,j)中之驅動電晶體Md的閘極電位(控制節點NDc的電位)之波形圖。
圖6(F)係寫入對象之第一列的第3像素電路(1,j)中之驅動電晶體Md的源極電位(有機發光二極體OLED的陽極電位)之波形圖。
[期間之定義]
如記載於圖6(F)之下部，圖6係對NTSC影像訊號規格之1個水平期間(1H)，以其約4倍強之開度(span)顯示波形圖。而後，在其最後之1個水平期間(1H)連續執行最後之第三次的第三臨限值修正(VTC3)與移動率之修正及實際的資料寫入(W&μ)(主動作)。並花費在比其最後1個水平期間(1H)進行之主動作之前的3個水平期間((1H)×3)，主要用於初始化，與在最後之臨限值修正時考慮時間短而無法修正的情況，預先二度進行臨限值修正至某種程度(預備動作)。
如圖6之顯示控制，在顯示圖像之高解像度化進展，顯示脈衝之驅動頻率非常高的現況下，以短的1個水平期間(1H)無法一舉從臨限值電壓修正進行至資料寫入，特別是有鑑於臨限值修正之時間不足，而將臨限值修正分成數次來進行。不過，亦有時以驅動頻率不太高之小型至中型的顯示脈衝等，主動作之時間以1個水平期間(1H)充分時，為了初始化，預備動作只要有1個水平期間(1H)即充分。當然，預備動作亦可為2個水平期間(2H)，亦可為4個水平期間(4H)以上。
對某列進行主動作時，就其次之列(及其次以後之列、...)，因為可並聯地執行預備動作，所以預備動作時間之長短幾乎不影響全體之顯示期間。然而，著眼於確實地進行臨限值電壓修正，應該充分地進行預備動作。
以上，係以1個水平期間(1H)的一定尺度觀察之期間的區分，不過亦可功能性地掌握記載於圖6(F)之大約4個水平期間。
具體而言，如記載於圖6(A)之上部，在(1場或1幀)前畫面之發光期間(LM0)之後，按照時間序列之順序，經過放電期間(D-CHG)、初始化期間(INT)、第一臨限值修正期間(VTC1)、第一待機期間(WAT1)、第二臨限值修正期間(VTC2)、第二待機期間(WAT2)而執行「預備動作」。此外，繼續經過第三臨限值修正(VTC3)、第三待機期間(WAT3)、寫入&移動率修正期間(W&μ)，轉移至該第一列之第3像素電路(1,j)的發光期間(LM1)來執行「主動作」。
[驅動脈衝之概略]
此外，圖6係在波形圖之適當部位，藉由符號「T0」~「T21」表示時間顯示。繼續，參照該時間顯示來說明影像訊號及驅動脈衝之概略。
供給至第一列之寫入驅動脈衝WS(1)如圖6(B1)所示，「L」位準係非主動，「H」位準係主動之4個抽樣脈衝(SP0~SP3)周期性地出現。此時4個抽樣脈衝(SP0~SP3)之周期通過預備動作(時間T0~時間T15)及主動作(時間T15以後)係一定。不過，主動作中之寫入驅動脈衝WS(1)成為在第四個抽樣脈衝(SP3)之後重疊了寫入脈衝(WP)的波形。
對於此，供給至m條(數百~1千數百條)之影像訊號線DTL(j)(參照圖1及圖5)的影像訊號Ssig於線依序顯示時，同時供給至m條之影像訊號線DTL(j)。而後，反映將影像訊號Ssig抽樣後獲得之資料電壓的訊號振幅Vin，如圖6(A)所示，相當於將在1個水平期間(1H)之前半部分反覆出現的偏移電位作為基準之在1個水平期間(1H)的後半部分反覆出現的影像訊號脈衝(PP)的峰值。以下將訊號振幅Vin稱為資料電壓Vin。
圖6(A)所示之複數影像訊號脈衝(PP)中，對第一列為重要之影像訊號脈衝，係與寫入脈衝(WP)時間性重疊之主動作時的影像訊號脈衝(PPx)。主動作時之影像訊號脈衝(PPx)來自偏移電位的峰值，相當於在圖6欲顯示(欲寫入)之色調值，亦即相當於資料電壓Vin。該色調值(=Vin)亦有第一列之各像素為相同的情況(單色顯示之情況)，不過，通常係依顯示像素列之色調值而變化。圖6主要用於說明在第一列內就1個像素之動作，不過同一列之其他像素，除了有該顯示色調值不同之外，控制本身係與圖示之像素驅動控制並聯地執行。
供給至驅動電晶體Md之汲極(參照圖5)的電源驅動脈衝DS(1)，如圖6(B2)所示，從時間T0至最初之第一臨限值修正期間(VTC1)的開始(時間T6)之前，以非主動之「L」位準，如以低電位Vcc_L(如負電壓)保持，在與第一臨限值修正期間(VTC1)之開始大致同時(時間T6)，轉移至主動之「H」位準，如轉移至高電位Vcc_H。高電位Vcc_H之保持持續至發光期間(LM1)結束。
就第二列(之第3像素電路(2,j))、第三列(之第3像素電路(3,j))，分別如圖6(C1)與圖6(C2)、圖6(D1)與圖6(D2)所示，延遲各1個水平期間(1H)施加各脈衝。具體而言，在施加對應於第一列之第一臨限值修正期間(VTC1)的第二個抽樣脈衝(SP1)之時間T5~T7的期間，第二列係施加對應於初始化期間(INT)之第一個抽樣脈衝(SP0)。
在該脈衝施加中途，亦即在時間T6，第一列之電源驅動脈衝DS(1)上升至高位準(高電位Vcc_H)而成為主動。
其後，在施加對應於第一列之第二臨限值修正期間(VTC2)的第三個抽樣脈衝(SP2)之時間T10~T12的期間，第二列係從第一列延遲1個水平期間(1H)，而施加上述第二個抽樣脈衝(SP1)，第三列係從第一列延遲2個水平周期((1H)×2)，而施加上述第一個抽樣脈衝(SP0)。
在該脈衝施加中途，亦即在時間T11，第二列之電源驅動脈衝 DS(2)上升至高位準(高電位Vcc_H)而成為主動。
其後，在施加對應於第一列之第三臨限值修正期間(VTC3)的第四個抽樣脈衝(SP3)之時間T15~T17的期間，第二列係從第一列延遲1個水平期間(1H)，而施加上述第三個抽樣脈衝(SP2)，第三列係從第一列延遲2個水平周期((1H)×2)，而施加上述第二個抽樣脈衝(SP1)。
在該脈衝施加中途，亦即在時間T16，第三列之電源驅動脈衝DS(3)上升至高位準(高電位Vcc_H)而成為主動。
如以上所述，進行脈衝施加之時序設計時，由於在進行某列之主動作的期間，於其1~複數水平期間後，並聯地執行進行主動作之其他數列部分的預備動作，因此限於主動作觀察時，其執行係以列單位無縫隙地進行。因而，除了最初之複數水平期間以外，不發生浪費之期間。
因為顯示畫面通常含有數百~1千數百之列，所以在1個畫面顯示中之所謂1~複數水平期間的時間短達可忽略之程度。因此，即使將臨限值電壓修正分成數次，實質地不產生時間性之損失。
其次，就顯示於圖6(A)之各期間，說明在以上之脈衝控制下的顯示於圖6(E)及圖6(F)之驅動電晶體Md的源極及閘極之電位變化與伴隨其之動作。
另外，在此適宜參照圖7(A)~圖9(B)所示之第一列的第3像素電路(1,j)之預備動作說明圖，圖10所示之源極電位Vs的時間推移圖形，圖11(A)~圖11(C)所示之第一列的第3像素電路(1,j)之主動作說明圖以及圖5等。
[前畫面之發光期間(LM0)]
就第一列之第3像素電路(1,j)，就時間T0以前之1場或1幀程度之前的畫面(以下稱為前畫面)之發光期間(LM0)，如圖6(B1)所示，因為寫入驅動脈衝WS(1)係「L」位準，所以抽樣電晶體Ms斷開。此外，如 圖6(B2)所示，電源驅動脈衝DS(1)在高電位Vcc_H之施加狀態。
此時，如圖7(A)所示，依藉由前畫面之資料寫入動作而輸入保持於驅動電晶體Md之閘極的資料電壓Vin0，有機發光二極體OLED在發光狀態。因為驅動電晶體Md設定成在飽和區域動作，所以流入有機發光二極體OLED之驅動電流Id(=Ids)依保持於保持電容器Cs之驅動電晶體Md的閘極源極間電壓Vgs，而取從前述圖4所示之公式算出的值。
[放電期間(D-CHG)]
圖6中，從時間T0起，開始關於線依序掃描之新的畫面顯示之處理。
為時間T0時，水平像素線驅動電路41(參照圖5)如圖6(B2)所示地將電源驅動脈衝DS(1)從高電位Vcc_H切換至低電位Vcc_L。驅動電晶體Md因為在此之前作為汲極功能之節點的電位急遽地掉落至低電位Vcc_L，源極與汲極之電位逆轉，所以將在此之前係汲極之節點作為源極，並將在此之前係源極之節點作為汲極，而進行抽出該汲極電位(不過，圖中之註記仍然為源極電位Vs)的放電動作。
因此，如圖7(B)所示，與在此之前反向之汲極電流Ids流入驅動電晶體Md。
將在該驅動電晶體Md中流入反向電流的期間，在圖6係註記為「放電期間(D-CHG)」。
開始放電期間(D-CHG)時，如圖6(F)所示，將時間T0作為邊界，而將驅動電晶體Md之源極電位Vs(實際之動作上係汲極電位)急遽地放電，而降低至大致低電位Vcc_L附近。
此時，低電位Vcc_L比有機發光二極體OLED之臨限值電壓Vth_oled.與陰極電位Vcath之和小時，換言之，係「Vcc_L<Vth_oled.+Vcath」時，有機發光二極體OLED消光。
另外，在放電期間(D-CHG)結束(時間T1)之前，如圖6(A)所示，影像訊號Ssig之電位從資料電位Vsig下降至資料基準電位Vo。
在時間T0，如圖7(B)所示，抽樣電晶體Ms斷開，控制節點NDc在漂浮狀態。因而如圖6(E)所示，以時間TO為邊界，驅動電晶體Md之閘極電壓Vg降低。
[初始化期間(INT)]
其次，寫入訊號掃描電路42(參照圖5)如圖6(B1)所示，在時間T1，使寫入驅動脈衝WS(1)從「L」位準轉移至「H」位準，而將第一個抽樣脈衝(SP0)給予抽樣電晶體Ms之閘極。
在該時間T1，放電期間(D-CHG)結束，初始化期間(INT)從此開始。
回應在時間T1之抽樣脈衝(SP0)的施加，如圖7(C)所示，抽樣電晶體Ms接通。如前述，在到達時間T1時，影像訊號Ssig之電位切換成資料基準電位Vo。因此，抽樣電晶體Ms抽樣影像訊號Ssig之資料基準電位Vo，並將抽樣後之資料基準電位Vo傳達至驅動電晶體Md之閘極。
藉由該抽樣動作，如圖6(E)所示，時間T0為邊界而降低之驅動電晶體Md的閘極電壓Vg收斂成資料基準電位Vo。
圖6(B1)所示之抽樣脈衝(SP0)從時間T1，該電位收斂時，在經過充分時間之時間T2結束，抽樣電晶體Ms斷開。因而，其次到抽樣電晶體Ms接通之時間T5，驅動電晶體Md之閘極成為電性漂浮狀態。
在該時間T5，使抽樣電晶體Ms再度接通之時序，係以控制成與最初之1個水平期間(1H)的結束大致相同，且在時間T2~T5之期間內，容納該1個水平期間(1H)中之影像訊號脈衝(PP)的方式設計時序(參照圖6(A)與(B1))。
從抽樣脈衝(SP0)觀察此時，將寫入驅動脈衝WS(1)形成「H」位 準之抽樣脈衝(SP0)的持續時間(時間T1~T2)成為1個水平期間(1H)之前半部分的影像訊號Ssig取資料基準電位Vo之期間(時間T0~T3)內。
而後，在時間T2，使抽樣電晶體Ms斷開狀態下，等待影像訊號線DTL(j)之電位藉由影像訊號脈衝(PP)而偏差結束的時間T4之經過，在其後之時間T5，將再度抽樣資料基準電位Vo用之第二個抽樣脈衝(SP1)上升。
該控制之結果，在將第二個抽樣脈衝(SP1)上升之時間T5，避免錯誤地抽樣影像訊號Ssig之資料電位Vsig。
另外，在時間T5中之第二次之抽樣開始時，如圖6(E)所示，閘極電壓Vg已經保持有資料基準電位Vo。因此，即使有藉由第二次抽樣補償漏電流等之微小損失，一般而言，閘極電壓Vg幾乎不偏差。
將時間軸上之說明向前返回若干時，在時間T1，藉由施加第一個抽樣脈衝(SP0)，抽樣電晶體Ms接通，如圖6(E)所示，驅動電晶體Md之閘極電壓Vg收斂成資料基準電位Vo時，保持電容器Cs之保持電壓與其連動而降低，成為「Vo-Vcc_L」(圖6(F))。此因藉由圖7(B)之放電，源極電位Vs形成低電位Vcc_L，而以低電位Vcc_L為基準之閘極電壓Vg規定保持電容器Cs之保持電壓。換言之，在圖7(C)中，閘極電壓Vg下降至資料基準電位Vo時，保持電容器Cs之保持電壓與其連動而下降，該保持電壓收斂成「Vo-Vcc_L」。另外，因為該保持電壓「Vo-Vcc_L」就是閘極源極間電壓Vgs，且閘極源極間電壓Vgs不比驅動電晶體Md之臨限值電壓Vth大時，在其後無法進行臨限值修正動作，所以係以成為「Vo-Vcc_L>Vth」之方式決定電位關係。
因而，藉由將驅動電晶體Md之閘極電壓Vg及源極電位Vs初始化，臨限值修正動作之準備完成。
[第一臨限值修正期間(VTC1)]
在時間T5，抽樣電晶體Ms開始第二次之Vo抽樣後，如圖6(B2)所 示，在時間T6，電源驅動脈衝DS(1)從VSS位準上升至VDD位準時，該初始化期間(INT)結束，第一臨限值修正期間(VTC1)開始。
在第一臨限值修正期間(VTC1)開始時(時間T6)之前，因為接通狀態之抽樣電晶體Ms抽樣資料基準電位Vo中，所以驅動電晶體Md之閘極電壓Vg在以一定之資料基準電位Vo而電性固定的狀態。
該狀態下，在時間T6，水平像素線驅動電路41(參照圖5)如圖6(B2)所示，將電源驅動脈衝DS(1)從「L」位準(=VSS)上升至「H」位準(=VDD)。水平像素線驅動電路41在時間T6以後，於其次幀(或是場)的處理開始前，預先將對驅動電晶體Md之電源供給線的電位保持在高電位Vcc_H。
藉由電源驅動脈衝DS(1)之啟動，而在驅動電晶體Md之源極與汲極間施加「VDD-VSS」之電壓。因而，汲極電流Ids從電源流至驅動電晶體Md。
藉由汲極電流Ids將驅動電晶體Md之源極充電，如圖6(F)所示，因為源極電位Vs上昇，之前取「Vo-Vcc_L」之值的驅動電晶體Md之閘極源極間電壓Vgs(保持電容器Cs之保持電壓)逐漸變小(圖6(E)及(F))。
此時驅動電晶體Md藉由汲極電流Ids之源極充電速度不太大。參照圖8(A)敘述其理由。
如圖8(A)所示，以資料基準電位Vo規定施加於驅動電晶體Md之閘極電壓Vg的閘極偏壓電位，因為該偏壓電位不太大，所以驅動電晶體Md以淺接通狀態，亦即以驅動能力不太大之狀態接通(第一理由)。
此外，雖汲極電流Ids流入保持電容器Cs，不過，因為有機發光二極體OLED之電容Coled.的充電亦消耗汲極電流Ids，所以源極電位Vs不易提高(第二理由)。
進一步，因為需要使抽樣脈衝(SP1)在比其次影像訊號Ssig轉移為資料電位Vsig之時間T8之前的時間T7結束(參照圖6(B1))，所以源極電位Vs之充電時間不充分(第三理由)。
若圖6(B1)所示之第二個抽樣脈衝(SP1)可超過時間T7而充分長地持續時，如圖10所示，驅動電晶體Md之源極電位Vs(有機發光二極體OLED之陽極電位)係將時間T6作為起點而與時間一起上昇，並以「Vo-Vth」收斂(藉由圖10之虛線顯示的曲線CV)。換言之，應該在閘極源極間電壓Vgs(保持電容器Cs之保持電壓)正好成為驅動電晶體Md之臨限值電壓Vth之處，源極電位Vs的上昇大致結束。
[第一待機期間(WAT1)]
但是實際上，因為時間T7係在到達其收斂點之前，所以抽樣脈衝(SP1)之持續時間結束，藉此，第一臨限值修正期間(VTC1)結束，而第一待機期間(WAT1)開始。
具體而言，驅動電晶體Md之閘極源極間電壓Vgs為Vx1(>Vth)時，換言之，如圖10所示，在驅動電晶體Md之源極電位Vs從低電位Vcc_L上昇至「Vo-Vx1」的時點(時間T7)，第一臨限值修正期間(VTC1)結束。此時(時間T7)，將電壓值Vx1保持於保持電容器Cs。
第一臨限值修正期間(VTC1)結束時，因為抽樣電晶體Ms斷開，所以驅動電晶體Md之閘極從以資料基準電位Vo而電性固定之狀態推移至電性漂浮狀態。
因此，時間T7以後，源極電位Vs上昇時，電容結合於源極之漂浮狀態的閘極之電位(Vg)亦伴隨其而上昇(圖6(E)與(F))。結果，本例在第一待機期間(WAT1)之結束時點(時間T10)，源極電位Vs比收斂目標之「Vo-Vth」大(參照圖10)。另外，如圖6(E)及(F)所示，閘極源極間電壓Vgs不縮小。
第一待機期間(WAT1)與之前說明的初始化期間(INT)同樣，需要 等待影像訊號脈衝(PP)之通過，並以其含意而稱為「待機期間」。但是，時間T7~T10之比較長的待機期間容許閘極電壓Vg之上昇，此外如上述，閘極源極間電壓Vgs不進行向臨限值電壓Vth之收斂。
圖6(E)係以「Va1」表示閘極電壓Vg在第一待機期間(WAT1)中之上昇部分。另外，亦以「Va1」相同作為經由結合電容(保持電容器Cs)之成為藉由自舉(bootstrap)動作引起該閘極電壓Vg之上昇的原因之源極電位Vs的上昇部分時，源極電位Vs在第一待機期間(WAT1)之結束時點(時間T10)成為「Vo-Vx1+Va1」(參照圖8(B))。
因而，需要將閘極電位返回初始化位準之資料基準電位Vo，並且再度進行臨限值修正。
[第二臨限值修正期間(VTC2)]
因此，本實施形態之動作例，在其次之1個水平期間(1H)(時間T10~T15)，係進行與在之前的1個水平期間(1H)(時間T5~T10)進行之第一臨限值修正期間(VTC1)與第一待機期間(WAT1)同樣之處理，亦即係執行第二臨限值修正期間(VTC2)與第二待機期間(WAT2)。
不過，在開始第一臨限值修正期間(VTC1)之時間T5，閘極源極間電壓Vgs(保持電容器Cs之保持電壓)係「Vo-Vcc_L」的比較大之值，而在開始第二臨限值修正期間(VTC2)之時間T10，該保持電壓縮小成更小之「Vx1」。
如圖6(B1)所示，在時間T10，抽樣脈衝(SP2)上升而抽樣電晶體Ms接通時，驅動電晶體Md之閘極電壓Vg(=「Vo+Va1」)連接於更低電位(Vo)之影像訊號線DTL(j)。因而，相當於其差分(Va1)之電流從驅動電晶體Md之閘極流入影像訊號線DTL(j)，如圖8(C)所示，將閘極電壓Vg強制性下降至資料基準電位Vo。
該驅動電晶體Md之閘極中的電位(Va1)偏差經由保持電容器Cs及驅動電晶體Md之閘極源極間寄生電容Cgs而輸入驅動電晶體Md之源 極，而將源極電位Vs拉下。
此時之源極電位Vs的拉下量，使用電容結合比g，而表示為「g*Va1」。在此，電容結合比g使用上述閘極源極間寄生電容Cgs、與保持電容器Cs同一符號之其電容值(Cs)、有機發光二極體OLED之電容Coled.，而表示為g=(Cgs+Cs)/(Cgs+Cs+Coled.)。因而，源極電位Vs係從之前的「Vo-Vx1+Va1」降低「g*Va1」程度，而成為「Vo-Vx1(1-g)Va1」。
因為電容結合比g為了從定義式能明瞭而取比1小之值，所以源極電位Vs之變化量「g*Va1」比閘極電壓Vg之變化量(Va1)小。
在此，驅動電晶體之閘極源極間電壓Vgs(=「Vx1-(1-g)Va1」)比驅動電晶體Md之臨限值電壓Vth大時，如圖8(C)所示，汲極電流Ids流動。汲極電流Ids要流動至驅動電晶體Md之源極電位Vs成為「Vo-Vth」，驅動電晶體Md切斷。但是，本實施形態之動作例如圖6(E)及(F)所示，因為在閘極源極間電壓Vgs成為「Vx2」(其中，Vx2含有滿足Vx1>Vx2>Vth之大小)的時間T12，抽樣脈衝(SP2)結束，所以抽樣電晶體Ms斷開。在時間T12之保持電容器Cs的保持電壓係「Vx2」。
[第二待機期間(WAT2)]
第二待機期間(WAT2)從時間T12開始。
第二待機期間(WAT2)係與前次之第一待機期間(WAT1)同樣地，因為抽樣電晶體Ms斷開，閘極電壓Vg成為電性漂浮狀態，所以閘極電壓Vg亦依源極電位Vs之上昇而上昇(參照圖9(A))。
但是，閘極電壓Vg之電位上昇效果(自舉效果)因為其開始時點之閘極源極間電壓Vgs接近控制目標「Vth」所以不太大，而如圖6(E)及圖6(F)之時間T12~T15所見，源極電位Vs及閘極電壓Vg之電位上昇幅度很少。
更詳細而言，在圖9(A)之第二待機期間(WAT2)，因汲極電流Ids 流動而源極電位Vs之上昇部分為「Va2」時，在待機期間結束時(圖6之時間T15)源極電位Vs成為「Vo-Vx2+Va2」。該源極電位上昇「Va2」程度經由閘極源極間寄生電容Cgs及保持電容器Cs而傳達至漂浮狀態的閘極，結果閘極電壓Vg亦上昇相同電位「Va2」程度。不過，如圖6(E)所示，閘極電壓Vg之電位上昇部分「Va2」遠比在第一待機期間(WAT1)之電位上昇部分「Va1」小。
[第三臨限值修正(VTC3)]
從時間T15進入「主動作」，第三臨限值修正(VTC3)開始。
第三臨限值修正(VTC3)(時間T15~T17)係執行與第二臨限值修正期間(VTC2)同樣之處理。
不過，在開始第二臨限值修正期間(VTC2)之時間T10，閘極源極間電壓Vgs(保持電容器Cs之保持電壓)為「Vx1」之比較大的值，而在開始第三臨限值修正期間(VTC3)之時間T15，縮小至更小的「Vx2」。
由於基本之動作為「第二臨限值修正期間(VTC2)」之反覆，因此不討論。「第二臨限值修正期間(VTC2)」之說明，藉由將「Va1」替換成「Va2」，將「Vx1」替換成「Vx2」，即可適用於該第三臨限值修正(VTC3)。此從圖8(C)與圖9(B)之對比即可明瞭。
不過，與第二臨限值修正期間(VTC2)不同的是，在第三臨限值修正(VTC3)結束之時間T17前，如圖6(E)及圖6(F)所示，驅動電晶體Md之閘極源極間電壓Vgs(保持電容器Cs之保持電壓)與臨限值電壓Vth相等。因而，驅動電晶體Md在閘極源極間電壓Vgs與臨限值電壓Vth相等之處切斷，其以後，汲極電流Ids不流動。此時之驅動電晶體Md的源極電位Vs係「Vo-Vth」。
如以上所述，藉由包含將待機期間夾在中間之數次(本例係3次)的臨限值電壓修正，保持電容器Cs之保持電壓將其為一定之待機期間夾在中間收斂成階梯狀，最後成為臨限值電壓Vth。
在此，若驅動電晶體之閘極源極間電壓變大了「Vin」程度時，閘極源極間電壓成為「Vin+Vth」。此外，考慮臨限值電壓Vth大之驅動電晶體與其小之驅動電晶體。
前者之臨限值電壓Vth大的驅動電晶體，閘極源極間電壓大達臨限值電壓Vth大的部分程度，反之，臨限值電壓Vth小之驅動電晶體，因為臨限值電壓Vth小所以閘極源極間電壓變小。因而，就臨限值電壓Vth而言，藉由臨限值電壓修正動作取消其偏差，為相同資料電壓Vin時，可將相同汲極電流Ids流入驅動電晶體。
另外，在包含3次之臨限值修正期間，亦即在第一臨限值修正期間(VTC1)、第二臨限值修正期間(VTC2)及第三臨限值修正(VTC3)中，需要汲極電流Ids主要僅在流入保持電容器Cs之一方電極側、有機發光二極體OLED之電容Coled.的一方電極側時消耗，而有機發光二極體OLED不接通。將有機發光二極體OLED之陽極電壓註記為「Voled.」，將其臨限值電壓註記為「Vth_oled.」，將其陰極電位註記為「Vcath」時，將有機發光二極體OLED維持在斷開狀態之條件係「Voled.≦Vcath+Vth_oled.」始終成立。
在此，將有機發光二極體OLED之陰極電位Vcath保持在低電位Vcc_L(如接地電壓GND)的情況，臨限值電壓Vth_oled.非常大時，亦可使該公式始終成立。但是，臨限值電壓Vth_oled.由有機發光二極體OLED之製作條件來決定，此外，為了以低電壓有效率地發光，無法使臨限值電壓Vth_oled.太大。因而應該在3個臨限值修正期間及其次敘述之移動率修正期間結束前，藉由將陰極電位Vcath設定成比低電位Vcc_L大，而使有機發光二極體OLED預先反偏壓電位即可。
[第三待機期間(WAT3)]
以上係就臨限值電壓修正作說明，不過本動作例繼續是「寫入&移動率修正」用之待機期間(第三待機期間(WAT3))開始。第三待機 期間(WAT3)與這之前的臨限值電壓修正用之第一待機期間(WAT1)及第二待機期間(WAT2)不同，僅係在其後進行之「寫入&移動率修正」時，不致錯誤抽樣影像訊號Ssig之電位變化不穩定的部位而待機的短暫待機期間。
如圖6(B1)所示，在時間T17，抽樣脈衝(SP3)從「H」位準轉移至「L」位準時，第三待機期間(WAT3)從此開始。
第三待機期間(WAT3)在其中途的時間T18，如圖6(A)所示，具有應以該第3像素電路(1,j)顯示之資料電位Vsig的影像訊號脈衝(PPx)，作為影像訊號Ssig而供給至影像訊號線DTL(j)(參照圖11(A))。影像訊號Ssig中，資料電位Vsig與資料基準電位Vo之差分相當於對應於應以該像素電路顯示之色調值的資料電壓Vin。換言之，資料電位Vsig等於「Vo+Vin」。
從在時間T18進行之電位變化起經過時間，在影像訊號Ssig以資料電位Vsig而穩定的時間T19，該第三待機期間(WAT3)結束。
[寫入&移動率修正期間(W & μ)]
寫入&移動率修正期間(W & μ)從時間T19開始。
如圖6(B1)所示，在施加主動作時之影像訊號脈衝(PPx)中的時間T19，將寫入脈衝(WP)供給至抽樣電晶體Ms之閘極。如此，如圖11(B)所示，抽樣電晶體Ms接通，影像訊號線DTL(j)之資料電位Vsig(=Vo+Vin)中，與閘極電壓Vg(=Vo)之差分，亦即資料電壓Vin輸入驅動電晶體Md之閘極。結果閘極電壓Vg成為「Vo+Vin」。
閘極電壓Vg上昇資料電壓Vin程度時，源極電位Vs亦與其連動而上昇。此時，並非資料電壓Vin照樣被傳達至源極電位Vs，源極電位Vs係上昇依前述電容結合比g之比率的變化部分，亦即係上昇「g*Vin」程度。因而，變化後之源極電位Vs成為「Vo-Vth+g*Vin」。結果驅動電晶體Md之閘極源極間電壓Vgs成為「(1-g)Vin+Vth」。
在此，就因移動率μ之偏差作說明。
在此之前的3個臨限值電壓修正，事實上，每次流出汲極電流Ids時均含有因移動率μ之誤差，不過因為臨限值電壓Vth之偏差大，所以不嚴格地議論因移動率μ之誤差成分。此時不使用電容結合比g，而僅重新藉由「Va1」及「Va2」註記顯示結果程度之電壓作說明，係為了避免因說明移動率之偏差的繁雜。
另外，已經說明過，嚴格而言在進行了臨限值電壓修正後，因為這時在保持電容器Cs中保持有臨限值電壓Vth，其後，使驅動電晶體Md接通時，汲極電流Ids不依臨限值電壓Vth之大小而變動。因而，藉由該臨限值電壓修正後之驅動電晶體Md的導通，若藉由該導通時之驅動電流Id而在保持電容器Cs之保持電壓(閘極源極間電壓Vgs)的值中產生變動時，其偏差量△V(可取正或負之極性)除了驅動電晶體Md之移動率μ的偏差，更嚴格而言，除了係半導體材料之物性參數的純粹之含意的移動率之外，反映了在電晶體之構造上或製程上，影響電流驅動力之因素的綜合性偏差。
根據以上之內容而返回說明時，在圖11(B)中，抽樣電晶體Ms接通，而在閘極電壓Vg中加上了資料電壓Vin時，驅動電晶體Md要將依其資料電壓Vin(色調值)之大小的汲極電流Ids流入源極汲極間。此時汲極電流Ids依移動率μ而偏差，結果源極電位Vs成為在「Vo-Vth+g*Vin」中加上了因上述移動率μ之變動量△V的「Vo-Vth+g*Vin+△V」。
此時，為了不使有機發光二極體OLED發光，可以滿足「Vs(=Vo-Vth+g*Vin+△V)<Vth_oled.+Vcath」之方式，預先設定依資料電壓Vin及電容結合比g等之陰極電位Vcath。
預先進行該設定時，因為將有機發光二極體OLED反偏壓電位，而在高阻抗狀態，所以不發光，此外，係顯示單純之電容特性，並非 二極體特性。
此時，因為只要滿足上述條件式，源極電位Vs不超過有機發光二極體OLED之臨限值電壓Vth_oled.與陰極電位Vcath之和，所以係為了充電將保持電容器Cs之電容值(以相同符號Cs註記)、有機發光二極體OLED之反偏壓電位時等價電容的電容值(以與寄生電容相同符號Coled.註記)與存在於驅動電晶體Md之閘極源極間的寄生電容(註記為Cgs)相加之電容「C=Cs+Coled.+Cgs」，而使用汲極電流Ids(驅動電流Id)。藉此，驅動電晶體Md之源極電位Vs上昇。此時，因為驅動電晶體Md之臨限值修正動作已完成，所以驅動電晶體Md流出之汲極電流Ids反映移動率μ。
圖6(E)及圖6(F)上，如藉由「(1-g)Vin+Vth-△V」之公式所示，因為保持於保持電容器Cs之閘極源極間電壓Vgs中，加入源極電位Vs之變動量△V為從臨限值修正後的閘極源極間電壓Vgs(=(1-g)Vin+Vth)減去，所以係以實施負反饋之方式將該變動量△V保持於保持電容器Cs。因而，以下亦將變動量△V稱為「負反饋量」。
該負反饋量△V在有機發光二極體OLED中施加了反偏壓電位之狀態，可以△V=t*Ids/(Coled.+Cs+Cgs)之公式表示。從該公式瞭解，變動量△V係與汲極電流Ids之變動成正比而變化的參數。
從上述負反饋量△V之公式，附加於源極電位Vs之負反饋量△V依存於汲極電流Ids之大小(該大小係與資料電壓Vin之大小，亦即與色調值為正的相關關係)，與汲極電流Ids流動之時間，亦即圖6(B1)所示之移動率修正時需要之從時間T19至時間T20為止的時間(t)。換言之，色調值愈大，且使用時間(t)愈長，負反饋量△V愈大。
因此，有時移動率修正之時間(t)無需為一定，反而宜依汲極電流Ids(色調值)作調整。如接近白顯示之汲極電流Ids大的情況，縮短移動率修正之時間(t)，反之，接近黑顯示而汲極電流Ids變小時，可 延長設定移動率修正之時間(t)。移動率修正時間依該色調值之自動調整，可藉由將其功能預先設於圖5之寫入訊號掃描電路42等中來實現。
[發光期間(LM1)]
在時間T20，寫入&移動率修正期間(W&μ)結束時，發光期間(LM1)開始。
在時間T20，因為寫入脈衝(WP)結束，所以抽樣電晶體Ms斷開。驅動電晶體Md之閘極成為電性漂浮狀態。
接者，在比發光期間(LM1)之前的寫入&移動率修正期間(W&μ)，驅動電晶體Md要流出依資料電壓Vin之汲極電流Ids，不過實際上不限於流出。其理由係因流入有機發光二極體OLED之電流值(Id)比流入驅動電晶體Md之電流值(Ids)非常小時，抽樣電晶體Ms接通，所以驅動電晶體Md之閘極電壓Vg固定於「Vo+Vin」，而源極電位Vs收斂成從此下降臨限值電壓Vth部分的電位(「Vofs+Vin-Vth」)。因而，即使將移動率修正之時間(t)延長若干，源極電位Vs不致偏離到超過上述收斂點的電位。移動率修正係以其收斂前之速度的差異監控移動率μ之差異來作修正。因此即使輸入了最大亮度之白顯示的資料電壓Vin的情況，仍在到達上述收斂之前決定移動率修正之時間(t)的終點。
發光期間(LM1)開始，驅動電晶體Md之閘極成為漂浮時，其源極電位Vs可進一步上昇。因而，驅動電晶體Md以流出依所輸入之資料電壓Vin的驅動電流Id之方式動作。
結果，源極電位Vs(有機發光二極體OLED之陽極電位)上昇，隨即解除有機發光二極體OLED之反偏壓電位狀態，如圖11(C)所示，因為汲極電流Ids作為驅動電流Id開始流入有機發光二極體OLED，所以有機發光二極體OLED實際上開始發光。發光開始不久，驅動電晶體 Md以依所輸入之資料電壓Vin的汲極電流Ids而飽和，汲極電流Ids(=Id)一定時，有機發光二極體OLED成為依資料電壓Vin之亮度的發光狀態。
在從發光期間(LM1)之開始至亮度成為一定之間產生的有機發光二極體OLED之陽極電位的上昇，不過是驅動電晶體Md之源極電位Vs的上昇，將其作為「△Voled.」來表示有機發光二極體OLED之陽極電壓Voled.的上昇量。驅動電晶體Md之源極電位Vs成為「Vo-Vth+g*Vin+△V+△Voled.」(參照圖6(F))。
另外，如圖6(E)所示，因為閘極電壓Vg係漂浮狀態，所以與源極電位Vs連動而上昇與其上昇量△Voled.相同程度，源極電位Vs伴隨汲極電流Ids之飽和而飽和時，閘極電壓Vg亦飽和。
結果，就閘極源極間電壓Vgs(保持電容器Cs之保持電壓)，在發光期間(LM1)中亦維持移動量修正時之值(「(1-g)Vin+Vth-△V」)。
在發光期間(LM1)，由於驅動電晶體Md作為穩流源而動作，因此有機發光二極體OLED之I-V特性隨時間變化，驅動電晶體Md之源極電位Vs亦伴隨其而變化。
但是，保持電容器Cs之保持電壓與有機發光二極體OLED之I-V特性有無隨時間變化無關，而保持在「(1-g)Vin+Vth-△V」。而後，由於保持電容器Cs之保持電壓包含修正驅動電晶體Md之臨限值電壓Vth的成分(+Vth)與修正因移動率μ之變動的成分(-△V)，因此，即使臨限值電壓Vth及移動率μ在不同之像素間偏差，驅動電晶體Md之汲極電流Ids，換言之有機發光二極體OLED之驅動電流Id仍保持一定。
具體而言，驅動電晶體Md之臨限值電壓Vth愈大，藉由上述保持電壓之臨限值電壓修正成分(+Vth)下降源極電位Vs，以更加流出汲極電流Ids(驅動電流Id)之方式增大源極汲極間電壓。因此，即使臨限值電壓Vth有變動，汲極電流Ids仍為一定。
此外，驅動電晶體Md於移動率μ小且上述變動量△V小之情況，藉由保持電容器Cs之保持電壓的移動率修正成分(-△V)而該保持電壓的降低量亦變小，所以相對而言，確保大之源極汲極間電壓，結果，係以更加流出汲極電流Ids(驅動電流Id)的方式動作。因此即使移動率μ有變動，汲極電流Ids仍為一定。
從以上，即使在像素間驅動電晶體Md之臨限值電壓Vth及移動率μ偏差，進一步即使驅動電晶體Md之特性隨時間變化，只要資料電壓Vin相同，有機發光二極體OLED之發光亮度亦保持一定。
<像素電路對色之差異>
其次，將以上之像素電路的結構及動作為前提，就本實施形態之顯示裝置的特徵，亦即就像素結構對色之差異作說明。
因為依構成有機發光二極體OLED之有機膜的有機材料而發光色不同，所以如之前的說明，即使像素之等價電路相同，實際上依鄰接像素在包含材料時，結構上有不同。
因此，從同一列連續之N(N≧3)個像素構成像素單元，並將像素單元作為單位來觀察時，結構相等。為RGB之3原色顯示的情況，係以3原色各個發光亮度之比率來顯示任意的1色，且N=3。以下，將N=3之RGB的3原色顯示作為前提。
如此，因為像素單元顯示任意之1色，所以係在像素陣列內具有相同結構之最小單位。本實施形態之特徵為：「在像素單元內，於特定色之像素中，包含驅動電晶體、保持電容器及發光元件的像素電路要素之組數比其他色之像素的組數多，且設有2組以上」。以下，將1個像素內之「組」的數稱為「組數」。另外，就「特定色」詳述於後。
在此，像素電路要素之「組」，如上述，「像素電路要素」係至少包含驅動電晶體Md、保持電容器Cs及發光元件(本實施形態係有機 發光二極體OLED)。只要滿足關於該「組」之要件，像素電路可為前述之<第1像素電路>、<第2像素電路>、<第3像素電路>，進一步亦可為4T‧1C型、4T‧2C型、5T‧1C型、3T‧1C型等2T‧1C型以外的。不過，最好是<第3像素電路>，亦即是圖5之像素電路結構，因為其含有全部之電晶體(TFT)係大畫面化容易之N通道型的非晶質矽TFT，電路結構單純，以及臨限值電壓Vth及移動率μ的修正構造預先提供於像素電路等各種優點。以下，將圖5之像素電路作為前提繼續說明。
本實施形態中，「特定色」係「容易成為未點亮缺陷之特定色」與「相對可見度最高之特定色」的2個之任何一個。
就「容易成為未點亮缺陷之特定色」，統計性地調查色與未點亮缺陷之產生率時，有時某個色成為未點亮缺陷之概率比其他色高，該情況下，將成為未點亮缺陷之概率高的色作為「特定色」。
按照本發明人之調查，瞭解未點亮缺陷或是雖未形成未點亮缺陷但是亮度未達希望之值(以下稱為半未點亮缺陷)的瑕疵之產生態樣包含：在有機發光二極體OLED之形成步驟，流入其陽極與陰極之電流因斷線而阻斷的情況；即使未達到斷線，而配線之一部分及接點形成高電阻化之情況；進一步因塵埃在陽極與陰極間形成短路，因有機發光二極體OLED之驅動電流流入該短路而消耗，導致驅動電流不流入有機發光二極體OLED，或是雖有流動但是電流量不足的情況。
而本發明人之調查，因短路而產生未點亮缺陷或半未點亮缺陷為最多的瑕疵產生態樣。
圖12中顯示因塵埃而在有機發光二極體OLED之陽極與陰極間形成了短路時的第3像素電路(1,j)之等價電路。
於形成有機發光二極體OLED之有機多層膜時附著塵埃時，有機發光二極體OLED之陽極與陰極間，因導電性之塵埃或是因塵埃造成圖案瑕疵，藉由經由電阻R而連繫之短路導致電性連接。該情況下， 流經驅動電晶體Md之汲極電流Ids分歧成流經有機發光二極體OLED之驅動電流Id與流經電阻R之電流Ir。如前述，汲極電流Ids係依從影像訊號線DTL(j)預先輸入之資料電壓的一定電流，不過產生流經電阻R之電流Ir時，驅動電流Id減少其部分，有機發光二極體OLED之發光亮度降低(半未點亮缺陷)。
電阻R大時半未點亮缺陷不顯著，不過，電阻R愈小，電流Ir愈增加，因驅動電流Id減少其部分，所以半未點亮缺陷變顯著。而電阻變小某種程度時，驅動電流Id完全不流入有機發光二極體OLED，而產生未點亮缺陷。
某種大小之塵埃附著，基於該原因，有機發光二極體OLED之陽極與陰極經由電阻R而電性短路之情況，塵埃愈大造成短路之概率愈增加，此外，短路之電阻R亦有隨著塵埃愈大而變小的趨勢。這應該是起因於在塵埃周圍有一部分未能形成有機多層膜，在其部分，陽極金屬與陰極金屬間直接接觸，或是即使沒有直接接觸也會發生電場集中，而在其部分之漏電流增加。本發明人之調查，係有機發光二極體OLED之有機多層膜相對薄之色的像素約略有容易產生未點亮缺陷及半未點亮缺陷的趨勢。這印證上述瑕疵發生的理由正確。
此種情況下，本實施形態可在像素單元內，以有機發光二極體OLED，將由複數有機薄膜構成之有機多層膜的總膜厚最小之色的像素作為「容易成為未點亮缺陷之特定色」的像素。
RGB之3原色顯示的情況，哪個色之有機多層膜的總膜厚最小，係依使用之膜的材質、模構造等而不同。此外，總膜厚亦依是否作為利用反射光成分增強射出光的光增強構造而不同。因此，不能一概而言哪個色之總膜厚最小，不過RGB之3原色顯示的情況，一般性趨勢是在藍(B)中總膜厚比其他色小。
另外，「相對可見度最高之特定色」係表示依產生未點亮缺陷及 半未點亮缺陷時之影響是否高來決定色之方式的表現。
具體而言，肉眼就RGB3原色之各色並非具有相同感度，各色之感度(可見度)不同。相對可見度係表示各波長之可見度對顯示最大可見度之波長(明處係555[nm]，暗處係507[nm])的可見度(單位：1m/W)之比率而加以標準化的參數。
RGB之情況，綠(G)之相對可見度最高。此外，就藍(B)而言，歐美人之相對可見度比日本人之相對可見度相對較高。
因此，在顯示某色之畫面的1個像素單元內，於1個像素中產生未點亮缺陷情況，其像素為綠(G)之情況下瑕疵明顯，其他色(紅(R)及藍(B))之情況，比綠(G)之情況不明顯。因此，RGB之3原色顯示的情況，所謂「相對可見度最高之特定色」，即使稱為綠(G)亦無妨。
圖13(A)中，作為「容易成為未點亮缺陷之特定色」的一例，係就有機多層膜之總膜厚最小的藍(B)像素內的「組數」比其他色之像素內的「組數」多之情況，顯示1個像素單元部分之等價電路圖。此外，圖13(B)中，作為「相對可見度最高之特定色」的一例，係就綠(G)像素內之「組」數比其他色之像素內的「組」數多之情況，顯示1個像素單元部分之等價電路圖。
圖13係將更多之「組數」設為2，不過該數只須比更少之「組數」1大即可，且為2以上之任意數。
另外，「組」中在此並未包含抽樣電晶體Ms，不過亦可包含。
將圖13(A)之情況為例，在圖14(A)中顯示像素電路之主區域區分，與在圖14(B)中顯示比主區域區分上層之主要為有機發光二極體OLED的配置區域區分。如此，像素電路之要素(電晶體、電容器及有機發光二極體)全部可不配置於相同區分。該圖示例係圖14(B)所示之有機發光二極體OLED的配置區分就RGB係大致相同面積，而圖14(A)所示之電晶體及電容器的配置區分，僅「組數」為2之藍(B)像素比其 他2色大。
如此，以元件電路要素劃分配置區分時，具有藉由增多「組數」，容易確保元件電路要素之配置空間的優點。
<平面及剖面之構造例>
在此，就像素電路之平面圖案及剖面構造，參照圖式作說明。另外，在此之說明，由於係就「組數」係1之如紅(R)像素作說明，因此為了容易觀察圖式，係使用全部配置區域來配置像素電路要素，不過增多組數情況下，藉由配置區域擴大等之對策進行配置空間之確保。
圖15(A)與圖15(B)係顯示就第i列、第j行之第3像素電路(i,j)的平面圖案。圖15(B)係省略了最上層之陰極電極(全面形成)的平面圖，圖15(A)係省略了包含最上層之陰極電極(全面形成)的有機發光二極體OLED之電極及有機多層膜的製造中途之平面圖。
此外，圖16(A)係圖15(A)之A-A線的概略剖面圖，圖16(B)係圖15(A)與圖15(B)之B-B線的概略剖面圖。
圖16(A)及圖16(B)中，在無圖示之由玻璃等構成的基板上，直接或經由其他膜形成有基底層10(絕緣層之一種)。
圖16(B)所示之剖面中，在基底層10上形成有由指定之閘極金屬層(GM)，如由鉬(Mo)等之高熔點金屬層構成的閘極電極11A。圖16(B)之剖面顯示有圖5等之驅動電晶體Md的形成部位，不過如圖15(A)所示，在抽樣電晶體Ms之形成部位亦同樣地形成有大小若干不同之閘極電極11D。
另外，在圖16(A)所示之剖面中，與閘極電極11A相同階層，且由相同材質之閘極金屬層(GM)構成的第一高熔點金屬配線層11B及第二高熔點金屬配線層11C形成於基底層10上。如圖15(A)所示，第一高熔點金屬配線層11B與第二高熔點金屬配線層11C在像素內離開，不 過在鄰接像素間連續。換言之，圖15(A)所示之第一高熔點金屬配線層11B與連續於行方向之一方(圖15(A)之更下方)的其他無圖示之像素中的第二高熔點金屬配線層11C(無圖示)作為圖案而連繫。同樣地，圖15(A)所示之第二高熔點金屬配線層11C與連續於行方向之另一方(圖15(A)之更上方)的其他無圖示之像素中的第一高熔點金屬配線層11B(無圖示)作為圖案而連繫。
以覆蓋閘極電極11A之表面(圖16(B))、第一高熔點金屬配線層11B及第二高熔點金屬配線層11C之表面(圖16(A))的方式，在基底層10上全面地形成有閘極絕緣膜12。
在圖16(B)所示之剖面中，在閘極絕緣膜12上形成有如由非晶質矽(P通道型TFT之情況，亦可為多晶矽)構成之驅動電晶體Md的TFT層13A。如圖15(A)所示，雖然尺寸不同，不過同樣地形成抽樣電晶體Ms之TFT層13B。在圖16(B)之TFT層13A上形成有導入反導電型之雜質而彼此分離的源極(S)與汲極(D)之各區域。這在TFT層13B中亦同樣。
在閘極絕緣膜12中，圖16(A)之剖面中係在第一高熔點金屬配線層11B之端部上形成有接觸孔12A。同樣地，在第二高熔點金屬配線層11C之端部上，於閘極絕緣膜12中形成有接觸孔12C。
各配線連接部中各1個而合計為2個之接觸孔12A與12B，係連接高熔點金屬配線層與其上之上層配線層的第一接觸孔(1CH)。
具體而言，第一高熔點金屬配線層11B之端部係經由接觸孔12A而連接於設於閘極絕緣膜12上，如由鋁(Al)構成之上層配線層14B的一方端部。此外，第二高熔點金屬配線層11C之端部係經由接觸孔12C而連接於設於閘極絕緣膜12上之上述上層配線層14B的另一方端部。
在第一高熔點金屬配線層11B之上方，設有經由閘極絕緣膜12絕 緣，並以圖案與上層配線層14B分離之高電位Vcc_H的供給線(以下，註記為電源電壓供給線VDDL)。電源電壓供給線VDDL在圖5中，係連接於水平像素線驅動電路41，且對驅動電晶體Md之汲極交互地施加高電位Vcc_H與低電位Vcc_L的配線。因此，如圖15(A)所示，電源電壓供給線VDDL之分歧線(以同一符號VDDL註記)電性地以低電阻接觸於成為TFT層13A之汲極(D)的區域。另外，與電源電壓供給線VDDL相同階層且由相同材質(鋁(Al))構成之保持電容器Cs的上部電極層14D，對成為驅動電晶體Md之源極(S)的區域電性連接。如圖15(A)所示，上部電極層14D與從閘極電極11A連續之保持電容器Cs的下部電極層，在圖案上重疊，該部分形成MIS(金屬絕緣體半導體)構造之保持電容器Cs。
圖16(B)中，在第二高熔點金屬配線層11C之上方，設有經由閘極絕緣膜12絕緣，並以圖案而與上層配線層14B分離的抽樣電晶體Ms之控制線SAML。控制線SAML在圖5中係連接於寫入訊號掃描電路42，並對抽樣電晶體Ms之閘極施加寫入驅動脈衝WS(i)的配線。因此，如圖15(A)所示，控制線SAML經由第一接觸孔(1HC)、接觸孔12E而與下層之抽樣電晶體Ms的閘極電極11D連接。
控制線SAML與電源電壓供給線VDDL平行地在列方向延長配線。影像訊號線DTL(j)在與控制線SAML之交叉部分，含有將第二高熔點金屬配線層11C作為下方橋接之構造(本說明書係稱為「下方橋接構造」)。同樣地，影像訊號線DTL(j)在與電源電壓供給線VDDL之交叉部分，含有將第一高熔點金屬配線層11B作為下方橋接之構造(下方橋接構造)。
另外，在抽樣電晶體Ms之TFT層13B的汲極側，在圖案上連接上層配線層14B，在源極側連接有由鋁(Al)構成，且構成圖5之驅動電晶體Md的控制節點NDc之一部分的胞內配線14E。胞內配線14E經由第 一接觸孔(1HC)、接觸孔12F而與下層之保持電容器Cs的下部電極層電性連接。
埋入如此所形成之鋁(Al)的各種配線，亦即電源電壓供給線VDDL、控制線SAML、上層配線層14B、上部電極層14D及胞內配線14E，全面地形成有將此等階差予以平坦化用的平坦化膜15(參照圖16(B))。
如圖16(B)之剖面所示，在上部電極層14D上之平坦化膜15部分，形成有以導電材料埋入形成於平坦化膜15之第二接觸孔(2HC)的陽極接點15A。
而後，依序堆積：形成於平坦化膜15上，並接觸於陽極接點15A之端面的陽極電極(AE)；形成於陽極電極(AE)上，並含有比陽極電極(AE)小一周之開口部16A的保護膜16；進一步堆積覆蓋其上之有機多層膜(OML)；及在像素佔用面積的全面形成外殼狀的陰極電極(CE)；藉此形成有有機發光二極體OLED。
採用以上之實施形態，在各像素單元中，僅最容易形成未點亮缺陷之色的像素，或是僅相對可見度最高之色的像素，藉由作為設複數分別具有驅動電晶體、保持電容器及有機發光二極體之組的結構，容易成為未點亮缺陷之複數像素不致作為未點亮缺陷，或是即使成為未點亮缺陷亦不顯著。結果可使良率提高。
此外，藉由組內之全部要素(電晶體、電容器、有機發光二極體)不共用像素電路要素之配置區分(階層)，而以配置效率最佳之方式，如形成有機發光二極體之階層比形成其他元件之階層，在組數不同之像素間，縮小其面積比。藉此，配置效率提高，並且將配線之線與空間適當化，而獲得可防止因線間短路造成良率降低的利益。
5‧‧‧水平驅動電路(H掃描器)
41‧‧‧水平像素線驅動電路
42‧‧‧寫入訊號掃描電路
B‧‧‧藍色像素
Cs‧‧‧保持電容器
G‧‧‧綠色像素
Md‧‧‧驅動電晶體
Ms‧‧‧抽樣電晶體
OLED‧‧‧有機發光二極體
R‧‧‧紅色像素

Claims (17)

  1. 一種顯示裝置，其包含像素陣列，該像素陣列包括有複數個規則排列之像素單元，各像素單元包括N(N≧3)個連續之像素，對其中各像素分配包含R(紅)、G(綠)、B(藍)之N色之1色；前述N個像素之各個中含有：驅動電晶體；保持電容器，其係結合於前述驅動電晶體之發光控制節點，以保持供給至前述發光控制節點之資料電壓；及發光元件，其係與前述驅動電晶體一起串聯連接於驅動電流路徑，前述發光元件係基於前述驅動電晶體所控制的驅動電流，根據前述所保持之資料電壓發出針對各像素而決定之一特性色(characteristic color)的光；於前述N個像素中，容易成為暗點或相對亮度係數最高之一特定色像素(specific color pixel)，其像素電路要素之組數比其他色像素多，且為2組以上，且上述像素電路要素包含前述驅動電晶體、前述保持電容器及前述發光元件。
  2. 如請求項1之顯示裝置，其中前述保持電容器係連接於前述驅動電晶體之閘極與源極之間，或連接於前述驅動電晶體之閘極與汲極之間。
  3. 如請求項1之顯示裝置，其中前述驅動電晶體包括PMOS或NMOS薄膜電晶體。
  4. 如請求項1之顯示裝置，其中前述發光元件包含多層膜構造，其係藉由在陽極或陰極之一方上層積有適於發出期望色之光的材質與厚度之複數有機薄膜及前述陽極或陰極之另一方而形成；形成於對容易成為暗點之前述特定色像素內之前述複數有機 薄膜之總膜厚比前述其他色像素的總膜厚小。
  5. 如請求項4之顯示裝置，其中於前述發光元件之前述有機薄膜的材質係自身可發出紅光、綠光及藍光之任一者的有機材質。
  6. 如請求項4之顯示裝置，其中於前述發光元件之前述有機薄膜的材質係自身可發出白光的有機材質，且前述發光元件中進一步設置有對應於前述紅色、前述綠色及前述藍色之濾色器，用於區分所述白光中的紅色、綠色及藍色。
  7. 如請求項4之顯示裝置，其中在前述其他色像素比前述特定色像素之前述像素電路要素的組數少之範圍內，前述複數有機薄膜之前述總膜厚愈薄，則於前述特定色像素的前述組數比前述其他色像素愈多。
  8. 如請求項4之顯示裝置，其中前述複數有機薄膜之總膜厚為最小的色像素被視為容易成為暗點的前述特定色像素。
  9. 如請求項8之顯示裝置，其中容易成為暗點的前述特定色像素係前述藍色像素；前述紅色像素與前述綠色像素之各像素的組數比前述藍色像素少。
  10. 如請求項1之顯示裝置，其中包含有最高相對亮度係數的前述特定色係前述綠色像素；前述紅色像素與前述藍色像素之各像素的前述組數比前述綠色像素少。
  11. 如請求項1之顯示裝置，其中前述N個像素之各個中包含抽樣電晶體，且經由該抽樣電晶體提供前述資料電壓至前述驅動電晶體之前述發光控制節點。
  12. 如請求項11之顯示裝置，其中於前述N個像素中之一者存在有複數前述組之情況，於前述複數組之間共用地設有1個前述抽樣電 晶體。
  13. 如請求項11之顯示裝置，其中於前述N個像素中之一者存在有複數前述組之情況，前述像素電路要素之組各包含一個抽樣電晶體。
  14. 如請求項1之顯示裝置，其中在設於前述N個像素內之前述組中，前述驅動電晶體分別設為具有相同之通道導電型及尺寸，以及前述保持電容器設為具有相同之電容值；且在相同之前述像素內設置複數前述發光元件之情況，將該複數發光元件之前述驅動電流路徑並聯連接於驅動電壓供給端子，以於前述發光元件之間分離。
  15. 如請求項1至14中任一項之顯示裝置，其中前述特定色像素之面積大於前述其他色像素之面積，以使得與前述特定色像素之前述組數一樣多之前述發光元件的孔徑部之合計面積與前述其他色像素之各像素的前述孔徑部之面積實質相等。
  16. 如請求項15之顯示裝置，其中在前述其他色像素間，前述組數不同之情況，使前述像素之面積不同，以使得前述各像素之前述孔徑部的面積在前述像素間實質相同。
  17. 如請求項15之顯示裝置，其中前述N個像素係連續之像素。
TW102105478A 2008-03-11 2009-03-10 Display device TWI517116B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008060738A JP4807366B2 (ja) 2008-03-11 2008-03-11 表示装置

Publications (2)

Publication Number Publication Date
TW201342332A TW201342332A (zh) 2013-10-16
TWI517116B true TWI517116B (zh) 2016-01-11

Family

ID=41065117

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098107756A TWI395169B (zh) 2008-03-11 2009-03-10 Display device
TW102105478A TWI517116B (zh) 2008-03-11 2009-03-10 Display device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW098107756A TWI395169B (zh) 2008-03-11 2009-03-10 Display device

Country Status (6)

Country Link
US (1) US9082345B2 (zh)
JP (1) JP4807366B2 (zh)
KR (1) KR101534366B1 (zh)
CN (2) CN103065586B (zh)
TW (2) TWI395169B (zh)
WO (1) WO2009113448A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4767931B2 (ja) * 2007-09-19 2011-09-07 信越化学工業株式会社 難燃性ポリイミドシリコーン樹脂組成物
CN101393924B (zh) * 2007-09-21 2015-08-12 北京京东方光电科技有限公司 电致发光显示面板
JP2009276460A (ja) 2008-05-13 2009-11-26 Sony Corp 表示装置
JP5299224B2 (ja) * 2009-11-02 2013-09-25 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101065408B1 (ko) * 2010-03-17 2011-09-16 삼성모바일디스플레이주식회사 터치 표시 장치
KR20120079354A (ko) * 2011-01-04 2012-07-12 삼성모바일디스플레이주식회사 셔터 제어 시스템 및 이를 포함하는 영상 기기
KR20130032675A (ko) * 2011-09-23 2013-04-02 삼성디스플레이 주식회사 듀얼 모드 유기발광소자 및 이를 포함하는 화소 회로
JP2013092674A (ja) * 2011-10-26 2013-05-16 Sony Corp 駆動回路、駆動方法、表示装置および電子機器
KR101918270B1 (ko) * 2012-06-28 2019-01-30 삼성디스플레이 주식회사 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
JP5939135B2 (ja) * 2012-07-31 2016-06-22 ソニー株式会社 表示装置、駆動回路、駆動方法、および電子機器
KR102156341B1 (ko) 2013-11-21 2020-09-15 엘지디스플레이 주식회사 디스플레이 장치
JP6285158B2 (ja) * 2013-11-26 2018-02-28 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102137079B1 (ko) * 2014-03-03 2020-07-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102274740B1 (ko) 2014-10-13 2021-07-08 삼성디스플레이 주식회사 표시 장치
KR102156160B1 (ko) * 2014-10-31 2020-09-16 엘지디스플레이 주식회사 유기발광표시장치, 유기발광표시패널 및 구동방법
KR102605174B1 (ko) 2016-12-19 2023-11-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
CN107452338B (zh) * 2017-07-31 2019-08-09 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法、显示面板及显示装置
CN109117733B (zh) * 2018-07-17 2020-06-30 武汉华星光电半导体显示技术有限公司 一种指纹识别oled显示面板及显示装置
CN113261110B (zh) * 2019-01-07 2022-11-25 深圳市柔宇科技股份有限公司 Oled显示结构及电子设备
CN110111722A (zh) * 2019-06-11 2019-08-09 惠州市华星光电技术有限公司 一种像素阵列
CN111429836A (zh) 2020-04-09 2020-07-17 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路和显示面板
DE102021100998A1 (de) * 2021-01-19 2022-07-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtanordnung, pixelanordnung und display
US20230011754A1 (en) * 2021-07-01 2023-01-12 Universal Display Corporation Means to Reduce OLED Transient Response
KR20230102779A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치
CN115862531B (zh) * 2023-03-03 2023-04-18 北京数字光芯集成电路设计有限公司 应用于微显示面板的电压输入型像素驱动电路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6476783B2 (en) * 1998-02-17 2002-11-05 Sarnoff Corporation Contrast enhancement for an electronic display device by using a black matrix and lens array on outer surface of display
JP2001257080A (ja) * 2000-03-13 2001-09-21 Minolta Co Ltd 有機エレクトロルミネッセンス素子
JP4244525B2 (ja) * 2001-03-09 2009-03-25 株式会社日立製作所 薄膜トランジスタ基板の製造方法
JP3743387B2 (ja) * 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
CN101325028B (zh) 2002-01-07 2011-08-31 三星电子株式会社 彩色平板显示器的子像素排列和子像素着色设置
JP3650073B2 (ja) * 2002-03-05 2005-05-18 三洋電機株式会社 有機エレクトロルミネッセンス素子およびその製造方法
US6911961B2 (en) * 2002-10-11 2005-06-28 Eastman Kodak Company Method of designing an OLED display with lifetime optimized primaries
JP4273809B2 (ja) * 2003-03-31 2009-06-03 セイコーエプソン株式会社 電気光学装置及び電子機器
US6771028B1 (en) * 2003-04-30 2004-08-03 Eastman Kodak Company Drive circuitry for four-color organic light-emitting device
US6961032B2 (en) * 2003-05-06 2005-11-01 Eastman Kodak Company Reducing the effects of shorts in pixels of an active matrix organic electroluminescent device
US7030554B2 (en) * 2004-02-06 2006-04-18 Eastman Kodak Company Full-color organic display having improved blue emission
KR100712096B1 (ko) * 2004-02-19 2007-04-27 삼성에스디아이 주식회사 유기전계 발광표시장치의 제조방법
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
US7515122B2 (en) * 2004-06-02 2009-04-07 Eastman Kodak Company Color display device with enhanced pixel pattern
JP2005101008A (ja) * 2004-12-24 2005-04-14 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
JP4923410B2 (ja) 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2006330469A (ja) * 2005-05-27 2006-12-07 Fujifilm Holdings Corp 有機エレクトロルミネッセンス表示装置
TWI268737B (en) * 2005-07-29 2006-12-11 Au Optronics Corp Full-color organic electroluminescence panel with high resolution
US20070063192A1 (en) * 2005-09-20 2007-03-22 Toppoly Optoelectronics Corp. Systems for emitting light incorporating pixel structures of organic light-emitting diodes
KR100729077B1 (ko) * 2005-11-14 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치
KR100823443B1 (ko) * 2006-03-14 2008-04-18 주식회사 엘지화학 고효율 유기발광소자 및 이의 제조 방법
JP4929891B2 (ja) 2006-07-19 2012-05-09 ソニー株式会社 表示装置
JP2008027722A (ja) * 2006-07-21 2008-02-07 Sony Corp 表示装置および表示装置の製造方法

Also Published As

Publication number Publication date
CN103065586B (zh) 2016-01-20
US20110074838A1 (en) 2011-03-31
TW201342332A (zh) 2013-10-16
KR20100124256A (ko) 2010-11-26
CN103065586A (zh) 2013-04-24
US9082345B2 (en) 2015-07-14
CN101960504B (zh) 2014-09-17
JP4807366B2 (ja) 2011-11-02
TW201003590A (en) 2010-01-16
WO2009113448A1 (ja) 2009-09-17
KR101534366B1 (ko) 2015-07-06
JP2009216984A (ja) 2009-09-24
CN101960504A (zh) 2011-01-26
TWI395169B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
TWI517116B (zh) Display device
US10141388B2 (en) Display device with transistor sampling for improved performance
KR101389036B1 (ko) 화소 회로 및 표시 장치
JP5115180B2 (ja) 自発光型表示装置およびその駆動方法
US8730134B2 (en) Pixel circuit and display device
KR101697851B1 (ko) 화소 회로와 표시 장치
JP2008058853A (ja) 表示装置及びその製造方法
JP2010160378A (ja) 表示装置および電子機器
JP6116186B2 (ja) 表示装置
JP6186127B2 (ja) 表示装置
JP2008129155A (ja) 画素回路および表示装置、並びに画素回路の製造方法
JP2009251486A (ja) 画像表示装置及び画像表示装置の製造方法
JP2008233400A (ja) 表示装置
JP2009115840A (ja) アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法
JP2008180785A (ja) 画素回路および表示装置
JP2009169090A (ja) 自発光型表示装置およびその駆動方法
JP2007010993A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法